JP2013186447A - Display device and driving method of the same, and electronic apparatus - Google Patents
Display device and driving method of the same, and electronic apparatus Download PDFInfo
- Publication number
- JP2013186447A JP2013186447A JP2012054067A JP2012054067A JP2013186447A JP 2013186447 A JP2013186447 A JP 2013186447A JP 2012054067 A JP2012054067 A JP 2012054067A JP 2012054067 A JP2012054067 A JP 2012054067A JP 2013186447 A JP2013186447 A JP 2013186447A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- display device
- pixel
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000005259 measurement Methods 0.000 claims description 29
- 238000004364 calculation method Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 23
- 238000005401 electroluminescence Methods 0.000 description 69
- 238000012937 correction Methods 0.000 description 58
- 230000004048 modification Effects 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- 238000001514 detection method Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 8
- 230000008033 biological extinction Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 101150010989 VCATH gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Abstract
Description
本技術は、例えば有機EL(Electro Luminescence)素子などの発光素子を画素ごとに備えた表示装置およびその駆動方法に関する。また、本技術は、上記表示装置を備えた電子機器に関する。 The present technology relates to a display device including a light emitting element such as an organic EL (Electro Luminescence) element for each pixel and a driving method thereof. The present technology also relates to an electronic device including the display device.
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機EL素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。 In recent years, in the field of display devices that perform image display, display devices that use current-driven light-emitting elements, such as organic EL elements, whose light emission luminance changes according to the value of a flowing current have been developed as light-emitting elements for pixels. Is being promoted. Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), so that it can be made thinner and brighter than a liquid crystal display device that requires a light source. .
ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。 By the way, in general, the current-voltage (IV) characteristics of the organic EL element deteriorate (deteriorate with time) as time elapses. In a pixel circuit that current-drives an organic EL element, when the IV characteristic of the organic EL element changes with time, the voltage division ratio between the organic EL element and the drive transistor connected in series to the organic EL element changes. The gate-source voltage of the transistor also changes. As a result, since the current value flowing through the drive transistor changes, the current value flowing through the organic EL element also changes, and the light emission luminance also changes according to the current value.
また、駆動トランジスタの閾値電圧(Vth)や移動度(μ)が経時的に変化したり、製造プロセスのばらつきによって閾値電圧や移動度が画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧や移動度が画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。 In addition, the threshold voltage (Vth) and mobility (μ) of the driving transistor may change over time, and the threshold voltage and mobility may vary from pixel circuit to pixel circuit due to variations in the manufacturing process. When the threshold voltage and mobility of the driving transistor differ from pixel circuit to pixel circuit, the current value flowing through the driving transistor varies from pixel circuit to pixel circuit. Therefore, even if the same voltage is applied to the gate of the driving transistor, the organic EL element emits light. The brightness varies, and the uniformity of the screen is lost.
そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子のI−V特性の変動に対する補償機能および駆動トランジスタの閾値電圧や移動度の変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1参照)。 Therefore, even if the IV characteristic of the organic EL element changes with time or the threshold voltage or mobility of the driving transistor changes with time, the light emission luminance of the organic EL element is kept constant without being affected by them. In order to maintain the display device, a display device has been developed that incorporates a compensation function for variation in the IV characteristics of the organic EL element and a correction function for variation in the threshold voltage and mobility of the driving transistor (for example, Patent Document 1). reference).
トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるVth補正は、駆動トランジスタのゲートに接続された書込トランジスタをオンさせることにより行われる。映像信号に応じた信号電圧の印加期間を駆動トランジスタの移動度に応じて調整するμ補正についても、同様に、書込トランジスタをオンさせることにより行われる。つまり、Vth補正やμ補正の期間は、書込トランジスタのオン期間と等しい。ここで、書込トランジスタのオン期間は、例えば、図5(A)に示したように、書込トランジスタのゲートに印加されるパルスの幅で決定される。 The Vth correction for bringing the gate-source voltage of the transistor closer to the threshold voltage of the driving transistor is performed by turning on the writing transistor connected to the gate of the driving transistor. Similarly, the μ correction for adjusting the application period of the signal voltage corresponding to the video signal according to the mobility of the driving transistor is performed by turning on the writing transistor. That is, the period of Vth correction and μ correction is equal to the ON period of the write transistor. Here, the on period of the writing transistor is determined by the width of the pulse applied to the gate of the writing transistor, for example, as shown in FIG.
しかし、上記のパルスは、完全な矩形波ではなく、図5(A)に示したような鈍りを有している。そのため、実際には、Vth補正やμ補正の期間は、図5(B)に示したように、書込トランジスタのVthに依って変動し得る。μ補正期間が変動すると、図6に示したように、有機EL素子の発光時に有機EL素子に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。 However, the above-mentioned pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the period of Vth correction and μ correction can vary depending on the Vth of the writing transistor, as shown in FIG. When the μ correction period fluctuates, as shown in FIG. 6, the magnitude of the current Ids that flows through the organic EL element when the organic EL element emits light changes, and the emission luminance also changes accordingly. Therefore, it is preferable that the μ correction period does not vary as much as possible.
書込トランジスタの閾値電圧は、例えば、書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けることによって変化(低下)する。すなわち、図7に示したように、書込トランジスタの閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。 The threshold voltage of the write transistor changes (decreases), for example, when a negative bias is continuously applied to the gate-source voltage of the write transistor. That is, as shown in FIG. 7, the threshold voltage characteristic of the write transistor shifts from enhancement to depletion. Here, the negative bias refers to a bias state in which the gate potential is negative with respect to the source potential. Enhancement refers to a state where a channel is formed when a write pulse is applied to the gate and a current flows between the source and drain. Depletion refers to a state in which a current flows between the source and drain without applying a write pulse to the gate.
通常、書込トランジスタには、有機EL素子の発光期間や消光期間に負バイアスが印加される。書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けると、書込トランジスタの閾値電圧特性にデプレッションシフトが起こり、例えば、図5(B)に示したように、VthがVth1からVth2に変動(低下)する。これにより、μ補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図6に示したように、有機EL素子の発光時に有機EL素子に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機EL表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。 Usually, a negative bias is applied to the write transistor during the light emission period and extinction period of the organic EL element. When a negative bias is continuously applied to the gate-source voltage of the writing transistor, a depletion shift occurs in the threshold voltage characteristic of the writing transistor. For example, as shown in FIG. 5B, Vth changes from Vth1 to Vth2. Fluctuate (decrease). As a result, the μ correction period becomes longer by Δt1 + Δt2 than the initial period. As a result, as shown in FIG. 6, the current Ids flowing through the organic EL element when the organic EL element emits light is reduced by ΔIds, and the emission luminance is also reduced accordingly. That is, the light emission luminance decreases with the passage of the use period of the organic EL display device.
Vth補正やμ補正を行わない場合であっても、書込トランジスタには、有機EL素子の発光期間や消光期間に負バイアスが印加される。そのため、Vth補正やμ補正の有無に拘わらず、書込トランジスタの閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図7に示したように、書込トランジスタのゲートに、書込トランジスタをオフさせる電圧(オフ電圧Voff)を印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。 Even when Vth correction and μ correction are not performed, a negative bias is applied to the writing transistor during the light emission period and extinction period of the organic EL element. Therefore, the threshold voltage characteristic of the write transistor shifts from enhancement to depletion regardless of the presence or absence of Vth correction and μ correction. As a result, for example, as shown in FIG. 7, even when a voltage for turning off the write transistor (off voltage Voff) is applied to the gate of the write transistor, a leak current flows without being sufficiently cut off, In some cases, the light emission luminance is lowered.
なお、上記の問題は、有機EL素子のような電流駆動型の発光素子を駆動する種々の画素回路において生じ得る。 The above problem can occur in various pixel circuits that drive current-driven light-emitting elements such as organic EL elements.
本技術はかかる問題点に鑑みてなされたものであり、その目的は、デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法と、そのような表示装置を備えた電子機器とを提供することにある。 The present technology has been made in view of such problems, and an object of the present technology is to provide a display device capable of reducing a decrease in light emission luminance due to a depletion shift, a driving method thereof, and such a display device. To provide electronic equipment.
本技術の表示装置は、発光素子および画素回路を表示領域に画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧を制御するようになっている。 The display device of the present technology includes a display unit having a light emitting element and a pixel circuit for each pixel in a display region, and a drive unit that drives the pixel circuit based on a video signal. The pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to the video signal to the gate of the driving transistor. The driving unit controls the off voltage so that a difference between a threshold voltage of the writing transistor and an off voltage applied to the gate of the writing transistor when the writing transistor is turned off is always within a predetermined range. It has become.
本技術の電子機器は、上記の表示装置を備えている。 An electronic apparatus of the present technology includes the display device described above.
本技術の表示装置の駆動方法は、発光素子および画素回路を表示領域に画素ごとに備えた表示装置の駆動方法である。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。本技術の表示装置の駆動方法は、そのような構成の表示装置において、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧を制御するステップを含んでいる。 The display device driving method of the present technology is a driving method of a display device in which a light emitting element and a pixel circuit are provided for each pixel in a display region. The pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to the video signal to the gate of the driving transistor. In the display device driving method according to the present technology, the difference between the threshold voltage of the writing transistor and the off-voltage applied to the gate of the writing transistor when the writing transistor is turned off is always in the display device having such a configuration. The step of controlling the off voltage so as to be within the predetermined range is included.
本技術の表示装置およびその駆動方法ならびに電子機器では、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧が制御される。これにより、上記の差分の不足による電流リーク量を低減ことができる。また、書込トランジスタの閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるVth補正や、映像信号に応じた信号電圧の印加期間を駆動トランジスタの移動度に応じて調整するμ補正を行う場合には、デプレッションシフトに起因する書込トランジスタのオン期間の変化量を低減することができる。 In the display device of the present technology, the driving method thereof, and the electronic device, the difference between the threshold voltage of the writing transistor and the off voltage applied to the gate of the writing transistor when the writing transistor is turned off is always within a predetermined range. Thus, the off-voltage is controlled. Thereby, the amount of current leakage due to the shortage of the difference can be reduced. Further, since acceleration of the depletion shift of the threshold voltage characteristic of the writing transistor can be minimized, Vth correction for bringing the gate-source voltage of the transistor close to the threshold voltage of the driving transistor, and a signal voltage corresponding to the video signal When the μ correction is performed to adjust the application period according to the mobility of the drive transistor, the amount of change in the ON period of the write transistor due to the depletion shift can be reduced.
本技術の表示装置およびその駆動方法ならびに電子機器によれば、デプレッションシフトに起因する書込トランジスタの電流リーク量を低減することができるようにしたので、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、Vth補正やμ補正を行う場合には、デプレッションシフトに起因する書込トランジスタのオン期間の変化量を低減することができる。そのため、この場合にも、デプレッションシフトに起因する発光輝度の低下を低減することができる。 According to the display device, the driving method thereof, and the electronic apparatus of the present technology, the current leakage amount of the writing transistor due to the depletion shift can be reduced, so that the decrease in light emission luminance due to the depletion shift is reduced. can do. Further, when performing Vth correction and μ correction, it is possible to reduce the amount of change in the ON period of the write transistor due to the depletion shift. Therefore, also in this case, it is possible to reduce a decrease in light emission luminance due to the depletion shift.
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(表示装置)
2.変形例(表示装置)
3.適用例(電子機器)
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.
1. Embodiment (display device)
2. Modified example (display device)
3. Application example (electronic equipment)
<1.実施の形態>
[構成]
図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、外部から入力された映像信号20Aおよび同期信号20Bに基づいて表示パネル10を駆動する駆動回路20とを備えている。駆動回路20は、例えば、表示制御回路21、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24および計測回路25を有している。
<1. Embodiment>
[Constitution]
FIG. 1 illustrates a schematic configuration of a
(表示パネル10)
表示パネル10は、複数の画素11が表示パネル10の表示領域10A全面に渡って2次元配置されたものである。表示パネル10は、駆動回路20によって各画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号20Aに基づく画像を表示するものである。ここで、映像信号20Aは、例えば、1フィールドごとに表示パネル10に表示する映像のデジタル信号であり、画素11ごとのデジタル信号を含んでいる。画素11は、表示パネル10上の画面を構成する最小単位の点に対応するものである。表示パネル10がカラー表示パネルである場合には、画素11は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル10がモノクロ表示パネルである場合には、画素11は、単色光(白色光)を発する画素に相当する。図2は、画素11の回路構成の一例を表したものである。画素11は、例えば、画素回路12と、有機EL素子13とを有している。有機EL素子13は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成となっている。
(Display panel 10)
The
画素回路12は、例えば、駆動トランジスタTr1、書込トランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。書込トランジスタTr2は、駆動トランジスタTr1のゲートに対する、映像信号20Aに対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタTr2は、後述の信号線DTLの電圧をサンプリングするとともに駆動トランジスタTr1のゲートに書き込むものである。駆動トランジスタTr1は、有機EL素子13を駆動するものである。具体的には、駆動トランジスタTr1は、書込トランジスタTr2によって書き込まれた電圧の大きさに応じて有機EL素子13に流れる電流を制御するものである。保持容量Csは、駆動トランジスタTr1のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路12は、上述の2Tr1Cの回路構成とは異なる回路構成となっていてもよい。
For example, the
駆動トランジスタTr1および書込トランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))である。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書込トランジスタTr2は、pチャネルMOS型のTFTであってもよい。 The drive transistor Tr1 and the write transistor Tr2 are, for example, n-channel MOS type thin film transistors (TFTs). Note that the type of TFT is not particularly limited, and may be, for example, an inverted staggered structure (so-called bottom gate type) or a staggered structure (top gate type). The drive transistor Tr1 or the write transistor Tr2 may be a p-channel MOS type TFT.
表示パネル10は、さらに、行方向に延在する複数の書込線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の電源線DSLとを有している。信号線DTLと書込線WSLとの交差点近傍には、画素11が設けられている。各信号線DTLは、信号線駆動回路22の出力端(図示せず)と、書込トランジスタTr2のソースまたはドレインとに接続されている。各書込線WSLは、書込線駆動回路23の出力端(図示せず)と、書込トランジスタTr2のゲートに接続されている。各電源線DSLは、電源線駆動回路24の出力端(図示せず)と、駆動トランジスタTr1のソースまたはドレインに接続されている。
The
書込トランジスタTr2のゲートは、書込線WSLに接続されている。書込トランジスタTr2のソースまたはドレインが信号線DTLに接続され、書込トランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電源線DSLに接続され、駆動トランジスタTr1のソースおよびドレインのうち電源線DSLに未接続の端子が有機EL素子13のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続され、保持容量Csの他端が駆動トランジスタTr1のソース(図2では有機EL素子13側の端子)に接続されている。つまり、保持容量Csは、駆動トランジスタTr1のゲート−ソース間に挿入されている。なお、有機EL素子13は、素子容量Coledを有している。
The gate of the write transistor Tr2 is connected to the write line WSL. The source or drain of the write transistor Tr2 is connected to the signal line DTL, and the terminal not connected to the signal line DTL among the source and drain of the write transistor Tr2 is connected to the gate of the drive transistor Tr1. The source or drain of the drive transistor Tr1 is connected to the power supply line DSL, and the terminal not connected to the power supply line DSL among the source and drain of the drive transistor Tr1 is connected to the anode of the
表示パネル10は、さらに、図2に示したように、有機EL素子13のカソードに接続されたカソード線CTLを有している。カソード線CTLは、計測回路25の入力端と、有機EL素子13のカソードとに接続されている。カソード線CTLは、例えば、画素列に対応して短冊状に形成された帯状の電極で構成されている。表示パネル10は、さらに、例えば、表示領域10Aの周縁に、映像表示に寄与しないフレーム領域10Bを有している。フレーム領域10Bは、例えば、遮光部材によって覆われている。
The
(駆動回路20)
次に、駆動回路20について説明する。駆動回路20は、上述したように、例えば、表示制御回路21、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24および計測回路25を有している。表示制御回路21は、例えば、図3に示したように、変換回路31、コントローラ32およびメモリ33を有している。
(Drive circuit 20)
Next, the
メモリ33は、例えば、図3に示したように、テーブル33Aと、閾値33Bとを格納している。テーブル33Aは、例えば、図4に示したように、複数のオフ電圧Voffもしくは複数のオフ電圧Voffに対応するものを羅列したものに相当する。ここで「オフ電圧Voff」とは、書込トランジスタTr2をオフする際に書込トランジスタTr2のゲートに印加する電圧を指している。「オフ電圧Voffに対応するもの」としては、例えば、オフ電圧Voffの設定(変更)に用いられる制御信号(例えば、オフ電圧Voffの大きさに対応するビット)が挙げられる。閾値33Bは、例えば、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値Imaxである。最大値Imaxは、実験やシミュレーションなどにより得られる。
For example, as shown in FIG. 3, the
コントローラ32は、例えば、外部から供給される同期信号20Bから、変換回路31、信号線駆動回路22、書込線駆動回路23および電源線駆動回路24の動作タイミングを制御する制御信号32A,21B,21C,21Dを生成するものである。同期信号20Bとしては、例えば、垂直同期信号、水平同期信号、ドットクロック信号などが挙げられる。
For example, the
コントローラ32は、書込トランジスタTr2の閾値電圧Vthと、オフ電圧Voffとの差分(マージン)が常に所定の範囲内となるように、オフ電圧Voffを設定(変更)するようになっている。マージンの下限は、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値に対応している。マージンの上限は、デプレッションシフト量として許容できる最大値に対応している。具体的には、コントローラ32は、計測回路25から入力される検出信号25Aと、メモリ33内のテーブル33Aおよび閾値33Bとを利用して、書込トランジスタTr2のゲートに印加するオフ電圧Voffを制御する(変更する)ようになっている。コントローラ32は、オフ電圧Voffの大きさに関する制御信号を、制御信号21Cに含めて、書込線駆動回路23に出力するようになっている。
The
ところで、駆動トランジスタTr1のゲート−ソース間電圧を駆動トランジスタTr1の閾値電圧Vthに近づけるVth補正は、駆動トランジスタTr1のゲートに接続された書込トランジスタTr2をオンさせることにより行われる。映像信号20Aに応じた信号電圧の印加期間を駆動トランジスタTr1の移動度μに応じて調整するμ補正についても、同様に、書込トランジスタTr2をオンさせることにより行われる。つまり、Vth補正やμ補正の期間は、書込トランジスタTr2のオン期間と等しい。ここで、書込トランジスタTr2のオン期間は、例えば、図5(A)に示したように、書込トランジスタTr2のゲートに印加されるパルスの幅で決定される。
Incidentally, the Vth correction for bringing the gate-source voltage of the drive transistor Tr1 close to the threshold voltage Vth of the drive transistor Tr1 is performed by turning on the write transistor Tr2 connected to the gate of the drive transistor Tr1. Similarly, μ correction for adjusting the application period of the signal voltage corresponding to the
しかし、上記のパルスは、完全な矩形波ではなく、図5(A)に示したような鈍りを有している。そのため、実際には、Vth補正やμ補正の期間は、図5(B)に示したように、書込トランジスタのVthに依って変動し得る。μ補正期間が変動すると、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。
However, the above-mentioned pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the period of Vth correction and μ correction can vary depending on the Vth of the writing transistor, as shown in FIG. When the μ correction period varies, as shown in FIG. 6, the magnitude of the current Ids that flows through the
書込トランジスタTr2の閾値電圧Vthは、書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けることによって変化(低下)する。すなわち、書込トランジスタTr2の閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。 The threshold voltage Vth of the write transistor Tr2 changes (decreases) when a negative bias is continuously applied to the gate-source voltage of the write transistor Tr2. That is, the threshold voltage characteristic of the write transistor Tr2 shifts from enhancement to depletion. Here, the negative bias refers to a bias state in which the gate potential is negative with respect to the source potential. Enhancement refers to a state where a channel is formed when a write pulse is applied to the gate and a current flows between the source and drain. Depletion refers to a state in which a current flows between the source and drain without applying a write pulse to the gate.
通常、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加される。書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けると(つまり、書込トランジスタTr2の駆動期間の経過に伴って)、書込トランジスタTr2の閾値電圧特性にデプレッションシフトが起こり、図5(B)に示したように、VthがVth1からVth2に変動(低下)する。これにより、μ補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、表示装置1の使用期間の経過に伴って、発光輝度が低下してしまう。
Usually, a negative bias is applied to the write transistor Tr2 during the light emission period and the extinction period of the
また、上述したように、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタTr2の閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図7に示したように、書込トランジスタTr2のゲートに、オフ電圧Voffを印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。そこで、書込トランジスタTr2を十分にカットオフできるようにするために、例えば、図8に示したように、オフ電圧Voffを、今までの値(Voff_a)よりも更に低い値(Voff_b)に変更することが考えられる。しかし、そのようにした場合には、オフ電圧Voffが低くなった分だけ、デプレッションシフトが加速される。そのため、上述のマージンがなくなるまでの時間は、オフ電圧Voffを変更する前と後とで、大差ないという結果になってしまう。
Further, as described above, since a negative bias is applied to the write transistor Tr2 during the light emission period and extinction period of the
一方、本実施の形態では、コントローラ32は、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを設定(変更)するようになっている。コントローラ32は、例えば、図9に示したように、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを時間の経過とともに連続的に変更するようになっている。なお、コントローラ32は、例えば、図10に示したように、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを時間の経過とともに断続的に変更するようになっていてもよい。このように、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを時間の経過とともに変化させることにより、デプレッションシフトの加速と、上記のマージンの不足によるリーク電流の増大を最小限に抑えることができる。従って、コントローラ32は、オフ電圧Voffの変更によって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量および電流リーク量を低減するようになっている。
On the other hand, in the present embodiment, the
このようなオフ電圧Voffの調整を可能にしているのが、上述のテーブル33Aおよび閾値33Bである。コントローラ32は、検出信号25Aが閾値Ithを超えたときに、オフ電圧Voffを設定し直すようになっている。つまり、コントローラ32は、検出信号25Aが閾値33Bを超える度に、オフ電圧Voffを設定し直すようになっている。コントローラ32は、オフ電圧Voffを設定し直すとき、例えば、テーブル33A内で、現に使用している電圧値(Voff(i))(iは1以上の整数)の次にリストアップされている電圧値(Voff(i+1))を使用するようになっている。つまり、コントローラ32は、検出信号25Aが閾値33Bを超える度に、テーブル33A内で、現に使用している電圧値(Voff(i))の次にリストアップされている電圧値(Voff(i+1))に、オフ電圧Voffを設定し直すようになっている。
The above-described table 33A and threshold value 33B make it possible to adjust the off voltage Voff. The
次に、表示制御回路21内の変換回路31について説明する。変換回路31は、例えば、フレームメモリ、書込回路、読出回路およびデコーダを含んでいる。フレームメモリは、少なくとも表示領域10Aの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素11の階調データとを記憶することができるようになっている。書込回路は、同期信号20Bを利用して、映像信号20Aの書込アドレスを生成するとともに、同期信号20Bに同期してフレームメモリに出力するようになっている。書込みアドレスは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路は、制御信号32Aに基づいて、読出アドレスを生成し、フレームメモリに出力するようになっている。デコーダは、フレームメモリから出力された階調データを信号データ21Aとして出力するようになっている。
Next, the
信号線駆動回路22は、例えば、制御信号21Bの入力に応じて、変換回路31から入力された信号データ21Aに対応するアナログの信号電圧を、各信号線DTLに印加するようになっている。信号線駆動回路22は、例えば、2種類の電圧(Vofs、Vsig)を出力可能となっている。具体的には、信号線駆動回路22は、信号線DTLを介して、書込線駆動回路23により選択された画素11へ2種類の電圧(Vofs、Vsig)を供給するようになっている。ここで、Vsigは、映像信号20Aに対応する信号電圧である。Vofsは、映像信号20Aとは無関係の一定電圧である。Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。
For example, the signal
書込線駆動回路23は、制御信号21Cから特定されるアドレスデータに基づいて、各画素11を所定の単位(例えば行単位)で選択するための走査パルスを書込線WSLに出力するようになっている。書込線駆動回路23は、例えば、制御信号21Cの入力に応じて、複数の書込線WSLを所定の単位(例えば行単位)ごとに順次選択するようになっている。書込線駆動回路23は、例えば、2種類の電圧(Von、Voff)を出力可能となっている。具体的には、書込線駆動回路23は、書込線WSLを介して、駆動対象の画素11へ2種類の電圧(Von、Voff)を供給し、書込トランジスタTr2のオンオフ制御を行うようになっている。
The write
ここで、Vonは、書込トランジスタTr2のオン電圧以上の値となっている。Vonは、後述の「Vth補正期間」や「書込・μ補正期間」などに書込線駆動回路23から出力される書込パルスの波高値である。オフ電圧Voffは、書込トランジスタTr2のオン電圧よりも低い値となっている。オフ電圧Voffは、さらに、上述のマージンが常に所定の範囲内となるような値となっている。
Here, Von has a value equal to or higher than the ON voltage of the write transistor Tr2. Von is a peak value of a write pulse output from the write
また、書込線駆動回路23は、制御信号21Cの入力に応じて、駆動対象の画素11へ印加するオフ電圧Voffを変化させることが可能となっている。具体的には、書込線駆動回路23は、制御信号21Cに含まれる、オフ電圧Voffの設定値に基づいて、書込トランジスタのゲートに印加するオフ電圧Voffを設定する(変更する)ようになっている。ここで、オフ電圧Voffの設定値とは、オフ電圧Voffの値そのものであってもよいし、オフ電圧Voffの値を示す制御信号であってもよい。書込線駆動回路23は、オフ電圧Voffを変化させることによって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量および電流リーク量を低減するようになっている。
Further, the writing
電源線駆動回路24は、例えば、制御信号21Dの入力に応じて、複数の電源線DSLを所定の単位ごと(例えば行単位ごと)に順次選択するものである。電源線駆動回路24は、例えば、2種類の電圧(Vcc、Vss)を出力可能となっている。具体的には、電源線駆動回路24は、電源線DSLを介して、書込線駆動回路23により選択された画素11へ2種類の電圧(Vcc、Vss)を供給するようになっている。ここで、Vssは、有機EL素子13の閾値電圧Velと、有機EL素子13のカソード電圧Vcathとを足し合わせた電圧(Vel+Vcath)よりも低い電圧値である。Vccは、電圧(Vel+Vcath)以上の電圧値である。
For example, the power supply
計測回路25は、有機EL素子13(または駆動トランジスタTr1)を流れる電流を計測するようになっている。例えば、図2に示したように、計測回路25は、電流計を含んで構成され、電流計によって計測された電流値を検出信号25Aとして出力するようになっている。
The
なお、計測回路25は、有機EL素子13(または駆動トランジスタTr1)を流れる電流に対応する物理量を計測するようになっていてもよい。例えば、計測回路25は、電圧計を含んで構成され、電圧計によって計測された電圧値を検出信号25Aとして出力するようになっていてもよい。電圧値は、例えば、有機EL素子13のアノードまたはカソードの電圧値である。このとき、閾値33Bは、例えば、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値Imaxが書込トランジスタTr2に流れているときの、有機EL素子13のアノードまたはカソードの電圧値である。なお、計測回路25は、電流計や電圧計によって計測された計測値を検出信号25Aとして出力するようになっていてもよいが、そのような計測値に対して所定の演算を施すことにより得られた値を検出信号25Aとして出力するようになっていてもよい。
Note that the
[テーブル作成]
次に、本実施の形態のテーブル33Aの作成方法の一例について説明する。図11は、テーブル33A作成用の表示装置(マスター)に含まれる画素の回路構成の一例を表したものである。図11に記載の画素111は、表示装置1における画素11と同一の構成となっている。
[Create table]
Next, an example of a method for creating the table 33A according to the present embodiment will be described. FIG. 11 illustrates an example of a circuit configuration of pixels included in the display device (master) for creating the table 33A. A pixel 111 illustrated in FIG. 11 has the same configuration as the
まず、オフ電圧VoffとしてVoff(1)を選択し、上記の画素111に対して、画素11に印加する波形と同種の波形(例えば後述の図12(A)〜(C)の波形)を繰り返し印加する。なお、図12(A)では、オフ電圧Voffが書込線WSLに印加される期間が破線で囲まれている。このとき、初期の周期における発光期間に、検出信号25Aをモニターし、そのモニター値が、書込トランジスタTr2がオフしているときの電流リーク量として妥当な値(Ids1)となっている場合には、オフ電圧VoffとしてVoff(1)を記録に残す。
First, Voff (1) is selected as the off voltage Voff, and the same type of waveform as the waveform applied to the pixel 11 (for example, the waveforms shown in FIGS. 12A to 12C described later) is repeated for the pixel 111 described above. Apply. In FIG. 12A, a period during which the off voltage Voff is applied to the writing line WSL is surrounded by a broken line. At this time, the
続いて、オフ電圧VoffとしてVoff(1)を選択し、上記の画素111に対して、例えば図12(A)〜(C)の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号25Aをモニターする。そして、そのモニター値が所定の閾値Ithを超えたときに、オフ電圧Voffの値をVoff(1)から徐々に下げ、そのときに得られたモニター値がIds1と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、探索により見つけた値をVoff(2)として記録に残す。ここで、閾値Ithは、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値である。
Subsequently, Voff (1) is selected as the off voltage Voff, and for example, when the waveforms of FIGS. 12A to 12C are repeatedly applied to the pixel 111, for each predetermined period, The
次に、オフ電圧VoffとしてVoff(2)を選択し、上記の画素111に対して、例えば図12(A)〜(C)の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号25Aをモニターする。そして、そのモニター値が所定の閾値Ithを超えたときに、オフ電圧Voffの値をVoff(2)から徐々に下げ、そのときに得られたモニター値がIds1と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、探索により見つけた値をVoff(3)として記録に残す。
Next, when Voff (2) is selected as the off voltage Voff and the waveforms of FIGS. 12A to 12C are repeatedly applied to the pixel 111, for example, at predetermined intervals, The
その後、上記の手順を繰り返し実行する。即ち、オフ電圧VoffとしてVoff(i)(i回目のプロセス中に見つけた電圧値)を選択し、上記の画素111に対して、例えば図12(A)〜(C)の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号25Aをモニターする。そして、そのモニター値が所定の閾値Ithを超えたときに、オフ電圧Voffの値をVoff(i)から徐々に下げ、そのときに得られたモニター値がIds1と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、探索により見つけた値をVoff(i+1)として記録に残す。
Thereafter, the above procedure is repeated. That is, Voff (i) (voltage value found during the i-th process) is selected as the off voltage Voff, and the waveforms shown in FIGS. 12A to 12C are repeatedly applied to the pixel 111, for example. The
このようにして、テーブル33Aが完成する。そして、完成したテーブル33Aが作業者によってメモリ33に格納される。
In this way, the table 33A is completed. The completed table 33A is stored in the
[動作]
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、有機EL素子13のI−V特性が経時変化したり、駆動トランジスタTr1の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、有機EL素子13のI−V特性の変動に対する補償動作および駆動トランジスタTr1の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。
[Operation]
Next, the operation (operation from quenching to light emission) of the
図12は、表示装置1における各種波形の一例を表したものである。図12には、書込線WSL、電源線DSLおよび信号線DTLにおいて、時々刻々と2値の電圧変化が生じている様子が示されている。さらに、図12には、書込線WSL、電源線DSLおよび信号線DTLの電圧変化に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々と変化している様子も示されている。
FIG. 12 shows an example of various waveforms in the
(Vth補正準備期間)
まず、Vth補正の準備を行う。なお、Vth補正とは、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧に近づける補正を指している。具体的には、書込線WSLの電圧がVoffとなっており、信号線DTLの電圧がVofsとなっており、電源線DSLの電圧がVccとなっている時(つまり有機EL素子13が発光している時)に、電源線駆動回路24は、制御信号21Dに応じて電源線DSLの電圧をVccからVssに下げる(T1)。すると、ソース電圧VsがVssまで下がり、有機EL素子13が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。
(Vth correction preparation period)
First, preparation for Vth correction is performed. Note that Vth correction refers to correction for bringing the gate-source voltage Vgs of the drive transistor Tr1 closer to the threshold voltage of the drive transistor Tr1. Specifically, when the voltage of the write line WSL is Voff, the voltage of the signal line DTL is Vofs, and the voltage of the power supply line DSL is Vcc (that is, the
次に、電源線DSLの電圧がVssとなっており、かつ信号線DTLの電圧がVofsとなっている間に、書込線駆動回路23は、制御信号21Cに応じて書込線WSLの電圧をVoffからVonに上げる(T2)。すると、ゲート電圧VgがVofsまで下がる。このとき、ゲート電圧Vgとソース電圧Vsとの電位差Vgsが駆動トランジスタTr2の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。
Next, while the voltage of the power supply line DSL is Vss and the voltage of the signal line DTL is Vofs, the write
(Vth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ、書込線WSLの電圧がVonとなっている間に、電源線駆動回路24は、制御信号21Dに応じて電源線DSLの電圧をVssからVccに上げる(T3)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofsとなり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。
(Vth correction period)
Next, Vth is corrected. Specifically, while the voltage of the signal line DTL is Vofs and the voltage of the write line WSL is Von, the power supply
その後、信号線駆動回路22は、制御信号21Bに応じて信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路23が制御信号21Cに応じて書込線WSLの電圧をVonからVoffに下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路12ごとにばらついた場合であっても、有機EL素子13の発光輝度がばらつくのをなくすることができる。
Thereafter, before the signal
(Vth補正休止期間)
その後、Vth補正の休止期間中に、信号線駆動回路22は、信号線DTLの電圧をVofsからVsigに切り替える。
(Vth correction suspension period)
Thereafter, during the suspension period of Vth correction, the signal
(信号書込・μ補正期間)
Vth補正休止期間が終了した後、信号書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっており、かつ電源線DSLの電圧がVccとなっている間に、書込線駆動回路23は、制御信号21Cに応じて書込線WSLの電圧をVoffからVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、書込線駆動回路23は、制御信号21Cに応じてパルス幅を変化させた書込パルスを書込線WSLに印加する。
(Signal writing / μ correction period)
After the Vth correction pause period ends, signal writing and μ correction are performed. Specifically, while the voltage of the signal line DTL is Vsig and the voltage of the power supply line DSL is Vcc, the write
すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。このとき、有機EL素子13のアノード電圧はこの段階ではまだ有機EL素子13の閾値電圧Velよりも小さく、有機EL素子13はカットオフしている。そのため、電流Idsは有機EL素子13の素子容量Coledに流れ、素子容量Coledが充電されるので、ソース電圧VsがΔVsだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVsとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVsも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素11ごとの移動度μのばらつきを取り除くことができる。
Then, the gate voltage Vg of the drive transistor Tr1 becomes the voltage Vsig of the signal line DTL. At this time, the anode voltage of the
(発光)
最後に、書込線駆動回路23は、制御信号21Cに応じて書込線WSLの電圧をVonからVoffに下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子13に閾値電圧Vel以上の電圧が印加され、有機EL素子13が所望の輝度で発光する。
(Light emission)
Finally, the write
本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路12がオンオフ制御され、各画素11の有機EL素子13に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。このとき、駆動回路20は、上述の方法で、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを設定(変更)する。これにより、所望の輝度で発光した映像品質に優れた映像が得られる。
In the
[効果]
次に、本実施の形態の表示装置1における効果について説明する。
[effect]
Next, the effect in the
ところで、Vth補正およびμ補正は、駆動トランジスタTr1のゲートに接続された書込トランジスタTr2をオンさせることにより行われる。つまり、Vth補正やμ補正の期間は、書込トランジスタTr2のオン期間と等しい。ここで、書込トランジスタTr2のオン期間は、例えば、図5(A)に示したように、書込トランジスタTr2のゲートに印加されるパルスの幅で決定される。 Incidentally, the Vth correction and the μ correction are performed by turning on the write transistor Tr2 connected to the gate of the drive transistor Tr1. That is, the period of Vth correction and μ correction is equal to the ON period of the write transistor Tr2. Here, the ON period of the write transistor Tr2 is determined by the width of the pulse applied to the gate of the write transistor Tr2, for example, as shown in FIG.
しかし、上記のパルスは、完全な矩形波ではなく、図5(A)に示したような鈍りを有している。そのため、実際には、Vth補正やμ補正の期間は、図5(B)に示したように、書込トランジスタのVthに依って変動し得る。μ補正期間が変動すると、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。
However, the above-mentioned pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the period of Vth correction and μ correction can vary depending on the Vth of the writing transistor, as shown in FIG. When the μ correction period varies, as shown in FIG. 6, the magnitude of the current Ids that flows through the
書込トランジスタTr2の閾値電圧Vthは、書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けることによって変化(低下)する。すなわち、書込トランジスタTr2の閾値電圧特性がエンハンスメントからデプレッションにシフトする。通常、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加される。書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けると(つまり、書込トランジスタTr2の駆動期間の経過に伴って)、書込トランジスタTr2の閾値電圧特性にデプレッションシフトが起こり、図5(B)に示したように、VthがVth1からVth2に変動(低下)する。これにより、μ補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、表示装置1の使用期間の経過に伴って、発光輝度が低下してしまう。
The threshold voltage Vth of the write transistor Tr2 changes (decreases) when a negative bias is continuously applied to the gate-source voltage of the write transistor Tr2. That is, the threshold voltage characteristic of the write transistor Tr2 shifts from enhancement to depletion. Usually, a negative bias is applied to the write transistor Tr2 during the light emission period and the extinction period of the
また、上述したように、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタTr2の閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図7に示したように、書込トランジスタTr2のゲートに、オフ電圧Voffを印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。そこで、書込トランジスタTr2を十分にカットオフできるようにするために、例えば、図8に示したように、オフ電圧Voffを、今までの値(Voff_a)よりも更に低い値(Voff_b)に変更することが考えられる。しかし、そのようにした場合には、オフ電圧Voffが低くなった分だけ、デプレッションシフトが加速される。そのため、上述のマージンがなくなるまでの時間は、オフ電圧Voffを変更する前と後とで、大差ないという結果になってしまう。
Further, as described above, since a negative bias is applied to the write transistor Tr2 during the light emission period and extinction period of the
一方、本実施の形態では、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffが制御(変更)される。これにより、上記のマージンの不足による電流リーク量を低減ことができる。その結果、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、本実施の形態では、書込トランジスタTr2の閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、デプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量を低減することができる。これにより、Vth補正やμ補正を行う場合であっても、デプレッションシフトに起因する発光輝度の低下を低減することができる。 On the other hand, in the present embodiment, the off voltage Voff is controlled (changed) so that the margin is always within a predetermined range. Thereby, the amount of current leakage due to the lack of the margin can be reduced. As a result, it is possible to reduce a decrease in light emission luminance due to a depletion shift. Furthermore, in this embodiment, since the acceleration of the depletion shift of the threshold voltage characteristic of the write transistor Tr2 can be minimized, the amount of change in the ON period of the write transistor Tr2 due to the depletion shift can be reduced. Can do. Thereby, even when Vth correction and μ correction are performed, it is possible to reduce a decrease in light emission luminance due to a depletion shift.
<2.変形例>
[変形例1]
図13は、表示装置1の一変形例の概略構成を表したものである。本変形例では、表示パネル10が、フレーム領域10Bに、2種類のダミー画素14,15(第1ダミー画素,第2ダミー画素)を有している点で、上記実施の形態の表示装置1の構成と相違している。そこで、以下では、上記実施の形態の表示装置1との相違点について主に説明し、上記実施の形態の表示装置1との共通点についての説明を適宜省略するものとする。
<2. Modification>
[Modification 1]
FIG. 13 illustrates a schematic configuration of a modification of the
本変形例において、表示パネル10は、上述したように、2種類のダミー画素14,15を有している。ダミー画素14は、図14(A)に示したように、上記実施の形態の画素11と同一の構成要素を有している。一方、ダミー画素15は、図14(B)に示したように、上記実施の形態の画素11から有機EL素子13を取り除き、有機EL素子13のあった箇所を短絡した回路に相当する。
In this modification, the
次に、本変形例におけるテーブル33Aの作成方法について説明する。なお、本変形例では、駆動回路20が、本変形例に係る表示装置1が出荷された後、ユーザが表示装置1を使用している間に随時、ダミー画素14,15を利用して、テーブル33Aを更新するようになっている。
Next, a method for creating the table 33A in this modification will be described. In this modification, the
本変形例に係る表示装置1において、駆動回路20は、例えば、まず、オフ電圧VoffとしてVoff(1)を設定し、ダミー画素14,15に対して、画素11に印加する波形と同種の波形を繰り返し印加する。このとき、駆動回路20は、初期の周期における発光期間(またはそれに対応する期間)に、それぞれの検出信号25Aをモニターする。すると、駆動回路20は、ダミー画素14側の検出信号25Aの値が徐々に低下していく様子を計測することができる。このとき、駆動回路20は、例えば、所定の周期ごとに、ダミー画素14に対して、発光期間中(またはそれに対応する期間中)の検出信号25Aの値が初期の値と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。駆動回路20は、例えば、ダミー画素14に対して印加するオフ電圧Voffの値をVoff(1)から徐々に下げると共に、ダミー画素15に対してオフ電圧Voffの値をVoff(1)のままにし、ダミー画素15側の検出信号25Aの値から、ダミー画素14側の検出信号25Aの値を差し引いた値(差分電流値)が、初期の差分電流値と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、駆動回路20は、探索により見つけたオフ電圧Voffの値を、メモリ33に記録に残し、これを、オフ電圧Voffの値の探索のたびに実行する。駆動回路20は、このようにして、作成したテーブル33Aを、オフ電圧Voffの値の探索のたびにメモリ33に追記する。
In the
次に、本変形例に係る表示装置1の効果について説明する。本変形例では、上記のようにして更新したテーブル33Aを利用して、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffが制御(変更)される。これにより、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、本変形例では、書込トランジスタTr2の閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、デプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量を低減することができる。さらに、上記のマージンの不足による電流リーク量を低減ことができる。これにより、Vth補正やμ補正を行う場合であっても、デプレッションシフトに起因する発光輝度の低下を低減することができる。
Next, effects of the
[変形例2]
上記実施の形態および変形例1では、駆動回路20は、Vth補正やμ補正を行っていたが、これらを省略してもよい。この場合でも、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタTr2の閾値電圧特性はエンハンスメントからデプレッションにシフトし得る。しかし、本変形例では、上記実施の形態および変形例1と同様、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffが制御(変更)される。これにより、上記のマージンの不足による電流リーク量を低減ことができるので、デプレッションシフトに起因する発光輝度の低下を低減することができる。
[Modification 2]
In the above embodiment and
<3.適用例>
以下、上記実施の形態およびその変形例で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<3. Application example>
Hereinafter, application examples of the
(適用例1)
図15は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等の表示装置1により構成されている。
(Application example 1)
FIG. 15 illustrates an appearance of a television device to which the
(適用例2)
図16は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等の表示装置1により構成されている。
(Application example 2)
FIG. 16 illustrates an appearance of a digital camera to which the
(適用例3)
図17は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等の表示装置1により構成されている。
(Application example 3)
FIG. 17 illustrates an appearance of a notebook personal computer to which the
(適用例4)
図18は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等の表示装置1により構成されている。
(Application example 4)
FIG. 18 illustrates an appearance of a video camera to which the
(適用例5)
図19は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等の表示装置1により構成されている。
(Application example 5)
FIG. 19 illustrates an appearance of a mobile phone to which the
以上、実施の形態およびその変形例ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。 As described above, the present technology has been described with reference to the embodiment and its modified examples and application examples, but the present technology is not limited to the above-described embodiment and the like, and various modifications are possible.
例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路12の構成は、上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路12の変更に応じて、上述した表示制御回路21や、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24、計測回路25などの他に、必要な駆動回路を追加してもよい。
For example, in the above embodiment and the like, the configuration of the
また、例えば、本技術は以下のような構成を取ることができる。
(1)
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
表示装置。
(2)
前記駆動部は、前記オフ電圧の制御によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトに起因する前記書込トランジスタの電流リーク量を低減するようになっている
(1)に記載の表示装置。
(3)
前記駆動部は、前記発光素子を流れる電流の値またはそれと対応する物理量を計測する計測部を有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記オフ電圧を制御するようになっている
(1)または(2)に記載の表示装置。
(4)
前記駆動部は、複数のオフ電圧もしくは複数のオフ電圧に対応するものを羅列したものに相当するテーブルを有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、所定の閾値と、前記テーブルとを利用して、前記オフ電圧を制御するようになっている
(3)に記載の表示装置。
(5)
前記表示部は、前記表示領域の周囲にあるフレーム領域に、前記発光素子および前記画素回路と同一の構造を有する第1ダミー画素と、前記第1ダミー画素において前記発光素子を取り除くとともに前記発光素子の箇所を短絡した回路に相当する第2ダミー画素とを有し、
前記駆動部は、前記第1ダミー画素および前記第2ダミー画素を利用して、前記テーブルを更新するようになっている
(4)に記載の表示装置。
(6)
表示装置を備え、
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
電子機器。
(7)
発光素子および画素回路を表示領域に画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するステップを含む
表示装置の駆動方法。
For example, this technique can take the following composition.
(1)
A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A display device that controls the voltage.
(2)
The display device according to (1), wherein the driving unit is configured to reduce a current leak amount of the write transistor due to a depletion shift of a threshold voltage characteristic of the write transistor by controlling the off voltage. .
(3)
The drive unit includes a measurement unit that measures a value of a current flowing through the light emitting element or a physical quantity corresponding thereto,
The drive unit controls the off-voltage using a measurement value obtained by the measurement unit or a value obtained by performing a predetermined calculation on the measurement value. (1) Or the display apparatus as described in (2).
(4)
The drive unit has a table corresponding to a plurality of off voltages or a list of ones corresponding to a plurality of off voltages,
The driving unit uses the measurement value in the measurement unit or a value obtained by performing a predetermined calculation on the measurement value, a predetermined threshold value, and the table, to calculate the off voltage. The display device according to (3), wherein the display device is controlled.
(5)
The display section includes a first dummy pixel having the same structure as the light emitting element and the pixel circuit in a frame region around the display area, and the light emitting element is removed from the first dummy pixel and the light emitting element is removed. A second dummy pixel corresponding to a circuit short-circuited
The display device according to (4), wherein the driving unit is configured to update the table using the first dummy pixel and the second dummy pixel.
(6)
A display device,
The display device
A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. An electronic device that is designed to control voltage.
(7)
A light emitting element and a pixel circuit are provided for each pixel in a display area, and the pixel circuit controls driving of a light emitting element and application of a signal voltage corresponding to a video signal to a gate of the driving transistor. In a display device including a transistor, a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A method for driving a display device, comprising: controlling the off voltage.
1…表示装置、10…表示パネル、10A…表示領域、10B…フレーム領域、11,111…画素、12…画素回路、13…有機EL素子、14,15…ダミー画素、20…駆動回路、20A…映像信号、20B…同期信号、21…表示制御回路、21A…信号データ,21B,21C,21D,32A…制御信号、22…信号線駆動回路、23…書込線駆動回路、24…電源線駆動回路、24…計測回路、25A…検出信号、31…変換回路、32…コントローラ、33…メモリ、33A…テーブル、33B…閾値、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Coled…素子容量、Cs…保持容量、CTL…カソード線、DTL…信号線、DSL…電源線、Ids…電流、Vcc,Vofs,Von,Vsig,Vss…電圧、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Voff,Voff1,Voff2,Voff_a,Voff_b…オフ電圧、Vs…ソース電圧、Vth,Vth0,Vth1…閾値電圧、Tr1…駆動トランジスタ、Tr2…書込トランジスタ、WSL…書込線。
DESCRIPTION OF
Claims (7)
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
表示装置。 A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A display device that controls the voltage.
請求項1に記載の表示装置。 2. The display device according to claim 1, wherein the drive unit is configured to reduce a current leakage amount of the write transistor due to a depletion shift of a threshold voltage characteristic of the write transistor by controlling the off voltage. .
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記オフ電圧を制御するようになっている
請求項1に記載の表示装置。 The drive unit includes a measurement unit that measures a value of a current flowing through the light emitting element or a physical quantity corresponding thereto,
2. The drive unit controls the off-voltage using a measurement value obtained by the measurement unit or a value obtained by performing a predetermined calculation on the measurement value. The display device described in 1.
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、所定の閾値と、前記テーブルとを利用して、前記オフ電圧を制御するようになっている
請求項3に記載の表示装置。 The drive unit has a table corresponding to a plurality of off voltages or a list of ones corresponding to a plurality of off voltages,
The driving unit uses the measurement value in the measurement unit or a value obtained by performing a predetermined calculation on the measurement value, a predetermined threshold value, and the table, to calculate the off voltage. The display device according to claim 3, wherein the display device is controlled.
前記駆動部は、前記第1ダミー画素および前記第2ダミー画素を利用して、前記テーブルを更新するようになっている
請求項4に記載の表示装置。 The display section includes a first dummy pixel having the same structure as the light emitting element and the pixel circuit in a frame region around the display area, and the light emitting element is removed from the first dummy pixel and the light emitting element is removed. A second dummy pixel corresponding to a circuit short-circuited
The display device according to claim 4, wherein the driving unit is configured to update the table using the first dummy pixel and the second dummy pixel.
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
電子機器。 A display device,
The display device
A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. An electronic device that is designed to control voltage.
表示装置の駆動方法。 A light emitting element and a pixel circuit are provided for each pixel in a display area, and the pixel circuit controls driving of a light emitting element and application of a signal voltage corresponding to a video signal to a gate of the driving transistor. In a display device including a transistor, a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A method for driving a display device, comprising: controlling the off voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054067A JP2013186447A (en) | 2012-03-12 | 2012-03-12 | Display device and driving method of the same, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054067A JP2013186447A (en) | 2012-03-12 | 2012-03-12 | Display device and driving method of the same, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013186447A true JP2013186447A (en) | 2013-09-19 |
Family
ID=49387884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012054067A Pending JP2013186447A (en) | 2012-03-12 | 2012-03-12 | Display device and driving method of the same, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013186447A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016091026A (en) * | 2014-11-07 | 2016-05-23 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Display device |
WO2023218497A1 (en) * | 2022-05-09 | 2023-11-16 | シャープディスプレイテクノロジー株式会社 | Display device |
-
2012
- 2012-03-12 JP JP2012054067A patent/JP2013186447A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016091026A (en) * | 2014-11-07 | 2016-05-23 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Display device |
WO2023218497A1 (en) * | 2022-05-09 | 2023-11-16 | シャープディスプレイテクノロジー株式会社 | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5804732B2 (en) | Driving method, display device, and electronic apparatus | |
JP5217500B2 (en) | EL display panel module, EL display panel, integrated circuit device, electronic apparatus, and drive control method | |
US8836690B2 (en) | Display apparatus and drive method thereof and electronic device | |
US11380246B2 (en) | Electroluminescent display device having pixel driving | |
JP2011112723A (en) | Display device, method of driving the same and electronic equipment | |
KR20110058668A (en) | Display device, method of driving the display device, and electronic device | |
JP2011112722A (en) | Display device, method of driving the same and electronic equipment | |
JP2011175103A (en) | Pixel circuit, display device and method for driving the same, and electronic equipment | |
JP2009157019A (en) | Display device and electronic equipment | |
JP2009157018A (en) | Display device, its driving method, and electronic equipment | |
US20170018225A1 (en) | Display unit, display panel, and method of driving the same, and electronic apparatus | |
JP5493741B2 (en) | Display device, driving method thereof, and electronic apparatus | |
TWI514350B (en) | A driving circuit, a driving method, a display device and an electronic device | |
JP2018105917A (en) | Display panel and display device | |
KR101544212B1 (en) | Display apparatus driving method for display apparatus and electronic apparatus | |
JP5365734B2 (en) | Display device | |
JP5891493B2 (en) | Display panel, driving method thereof, display device, and electronic apparatus | |
JP2013186447A (en) | Display device and driving method of the same, and electronic apparatus | |
JP2011221165A (en) | Display device, electronic device, and driving method of display device | |
JP2010091641A (en) | Display device, drive method therefor, and electronic apparatus | |
JP2013047717A (en) | Driving circuit, driving method, electronic apparatus and display device | |
JP2018097236A (en) | Display device, and driving method | |
JP2011107187A (en) | Display device, method of driving the same and electronic equipment | |
JP2009103871A (en) | Display device, driving method therefor and electronic equipment | |
JP2008249920A (en) | Display device, driving method thereof, and electronic apparatus |