JP2013186447A - Display device and driving method of the same, and electronic apparatus - Google Patents

Display device and driving method of the same, and electronic apparatus Download PDF

Info

Publication number
JP2013186447A
JP2013186447A JP2012054067A JP2012054067A JP2013186447A JP 2013186447 A JP2013186447 A JP 2013186447A JP 2012054067 A JP2012054067 A JP 2012054067A JP 2012054067 A JP2012054067 A JP 2012054067A JP 2013186447 A JP2013186447 A JP 2013186447A
Authority
JP
Japan
Prior art keywords
voltage
transistor
display device
pixel
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012054067A
Other languages
Japanese (ja)
Inventor
Keisuke Omoto
啓介 尾本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012054067A priority Critical patent/JP2013186447A/en
Publication of JP2013186447A publication Critical patent/JP2013186447A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a display device capable of reducing a decrease in light emission luminance due to depression shift, a driving method of the display device, and an electronic apparatus including the display device.SOLUTION: The display device has: a display section including a light-emitting element and a pixel circuit on a display area for each pixel; and a driving section driving the pixel circuit in accordance with a video signal. The pixel circuit has a drive transistor driving the light-emitting element, and a writing transistor controlling the application of a signal voltage corresponding to the video signal to a gate of the drive transistor. The driving section controls an off voltage so that a difference between a threshold voltage of the writing transistor and an off voltage applied to the gate of the writing transistor when turning off the writing transistor always falls within a predetermined range.

Description

本技術は、例えば有機EL(Electro Luminescence)素子などの発光素子を画素ごとに備えた表示装置およびその駆動方法に関する。また、本技術は、上記表示装置を備えた電子機器に関する。   The present technology relates to a display device including a light emitting element such as an organic EL (Electro Luminescence) element for each pixel and a driving method thereof. The present technology also relates to an electronic device including the display device.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機EL素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。   In recent years, in the field of display devices that perform image display, display devices that use current-driven light-emitting elements, such as organic EL elements, whose light emission luminance changes according to the value of a flowing current have been developed as light-emitting elements for pixels. Is being promoted. Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), so that it can be made thinner and brighter than a liquid crystal display device that requires a light source. .

ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。   By the way, in general, the current-voltage (IV) characteristics of the organic EL element deteriorate (deteriorate with time) as time elapses. In a pixel circuit that current-drives an organic EL element, when the IV characteristic of the organic EL element changes with time, the voltage division ratio between the organic EL element and the drive transistor connected in series to the organic EL element changes. The gate-source voltage of the transistor also changes. As a result, since the current value flowing through the drive transistor changes, the current value flowing through the organic EL element also changes, and the light emission luminance also changes according to the current value.

また、駆動トランジスタの閾値電圧(Vth)や移動度(μ)が経時的に変化したり、製造プロセスのばらつきによって閾値電圧や移動度が画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧や移動度が画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。   In addition, the threshold voltage (Vth) and mobility (μ) of the driving transistor may change over time, and the threshold voltage and mobility may vary from pixel circuit to pixel circuit due to variations in the manufacturing process. When the threshold voltage and mobility of the driving transistor differ from pixel circuit to pixel circuit, the current value flowing through the driving transistor varies from pixel circuit to pixel circuit. Therefore, even if the same voltage is applied to the gate of the driving transistor, the organic EL element emits light. The brightness varies, and the uniformity of the screen is lost.

そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子のI−V特性の変動に対する補償機能および駆動トランジスタの閾値電圧や移動度の変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1参照)。   Therefore, even if the IV characteristic of the organic EL element changes with time or the threshold voltage or mobility of the driving transistor changes with time, the light emission luminance of the organic EL element is kept constant without being affected by them. In order to maintain the display device, a display device has been developed that incorporates a compensation function for variation in the IV characteristics of the organic EL element and a correction function for variation in the threshold voltage and mobility of the driving transistor (for example, Patent Document 1). reference).

特開2008−083272号公報JP 2008-083272 A

トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるVth補正は、駆動トランジスタのゲートに接続された書込トランジスタをオンさせることにより行われる。映像信号に応じた信号電圧の印加期間を駆動トランジスタの移動度に応じて調整するμ補正についても、同様に、書込トランジスタをオンさせることにより行われる。つまり、Vth補正やμ補正の期間は、書込トランジスタのオン期間と等しい。ここで、書込トランジスタのオン期間は、例えば、図5(A)に示したように、書込トランジスタのゲートに印加されるパルスの幅で決定される。   The Vth correction for bringing the gate-source voltage of the transistor closer to the threshold voltage of the driving transistor is performed by turning on the writing transistor connected to the gate of the driving transistor. Similarly, the μ correction for adjusting the application period of the signal voltage corresponding to the video signal according to the mobility of the driving transistor is performed by turning on the writing transistor. That is, the period of Vth correction and μ correction is equal to the ON period of the write transistor. Here, the on period of the writing transistor is determined by the width of the pulse applied to the gate of the writing transistor, for example, as shown in FIG.

しかし、上記のパルスは、完全な矩形波ではなく、図5(A)に示したような鈍りを有している。そのため、実際には、Vth補正やμ補正の期間は、図5(B)に示したように、書込トランジスタのVthに依って変動し得る。μ補正期間が変動すると、図6に示したように、有機EL素子の発光時に有機EL素子に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。   However, the above-mentioned pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the period of Vth correction and μ correction can vary depending on the Vth of the writing transistor, as shown in FIG. When the μ correction period fluctuates, as shown in FIG. 6, the magnitude of the current Ids that flows through the organic EL element when the organic EL element emits light changes, and the emission luminance also changes accordingly. Therefore, it is preferable that the μ correction period does not vary as much as possible.

書込トランジスタの閾値電圧は、例えば、書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けることによって変化(低下)する。すなわち、図7に示したように、書込トランジスタの閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。   The threshold voltage of the write transistor changes (decreases), for example, when a negative bias is continuously applied to the gate-source voltage of the write transistor. That is, as shown in FIG. 7, the threshold voltage characteristic of the write transistor shifts from enhancement to depletion. Here, the negative bias refers to a bias state in which the gate potential is negative with respect to the source potential. Enhancement refers to a state where a channel is formed when a write pulse is applied to the gate and a current flows between the source and drain. Depletion refers to a state in which a current flows between the source and drain without applying a write pulse to the gate.

通常、書込トランジスタには、有機EL素子の発光期間や消光期間に負バイアスが印加される。書込トランジスタのゲート−ソース間電圧に負バイアスが印加され続けると、書込トランジスタの閾値電圧特性にデプレッションシフトが起こり、例えば、図5(B)に示したように、VthがVth1からVth2に変動(低下)する。これにより、μ補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図6に示したように、有機EL素子の発光時に有機EL素子に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機EL表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。   Usually, a negative bias is applied to the write transistor during the light emission period and extinction period of the organic EL element. When a negative bias is continuously applied to the gate-source voltage of the writing transistor, a depletion shift occurs in the threshold voltage characteristic of the writing transistor. For example, as shown in FIG. 5B, Vth changes from Vth1 to Vth2. Fluctuate (decrease). As a result, the μ correction period becomes longer by Δt1 + Δt2 than the initial period. As a result, as shown in FIG. 6, the current Ids flowing through the organic EL element when the organic EL element emits light is reduced by ΔIds, and the emission luminance is also reduced accordingly. That is, the light emission luminance decreases with the passage of the use period of the organic EL display device.

Vth補正やμ補正を行わない場合であっても、書込トランジスタには、有機EL素子の発光期間や消光期間に負バイアスが印加される。そのため、Vth補正やμ補正の有無に拘わらず、書込トランジスタの閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図7に示したように、書込トランジスタのゲートに、書込トランジスタをオフさせる電圧(オフ電圧Voff)を印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。   Even when Vth correction and μ correction are not performed, a negative bias is applied to the writing transistor during the light emission period and extinction period of the organic EL element. Therefore, the threshold voltage characteristic of the write transistor shifts from enhancement to depletion regardless of the presence or absence of Vth correction and μ correction. As a result, for example, as shown in FIG. 7, even when a voltage for turning off the write transistor (off voltage Voff) is applied to the gate of the write transistor, a leak current flows without being sufficiently cut off, In some cases, the light emission luminance is lowered.

なお、上記の問題は、有機EL素子のような電流駆動型の発光素子を駆動する種々の画素回路において生じ得る。   The above problem can occur in various pixel circuits that drive current-driven light-emitting elements such as organic EL elements.

本技術はかかる問題点に鑑みてなされたものであり、その目的は、デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法と、そのような表示装置を備えた電子機器とを提供することにある。   The present technology has been made in view of such problems, and an object of the present technology is to provide a display device capable of reducing a decrease in light emission luminance due to a depletion shift, a driving method thereof, and such a display device. To provide electronic equipment.

本技術の表示装置は、発光素子および画素回路を表示領域に画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧を制御するようになっている。   The display device of the present technology includes a display unit having a light emitting element and a pixel circuit for each pixel in a display region, and a drive unit that drives the pixel circuit based on a video signal. The pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to the video signal to the gate of the driving transistor. The driving unit controls the off voltage so that a difference between a threshold voltage of the writing transistor and an off voltage applied to the gate of the writing transistor when the writing transistor is turned off is always within a predetermined range. It has become.

本技術の電子機器は、上記の表示装置を備えている。   An electronic apparatus of the present technology includes the display device described above.

本技術の表示装置の駆動方法は、発光素子および画素回路を表示領域に画素ごとに備えた表示装置の駆動方法である。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。本技術の表示装置の駆動方法は、そのような構成の表示装置において、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧を制御するステップを含んでいる。   The display device driving method of the present technology is a driving method of a display device in which a light emitting element and a pixel circuit are provided for each pixel in a display region. The pixel circuit includes a driving transistor that drives the light emitting element, and a writing transistor that controls application of a signal voltage corresponding to the video signal to the gate of the driving transistor. In the display device driving method according to the present technology, the difference between the threshold voltage of the writing transistor and the off-voltage applied to the gate of the writing transistor when the writing transistor is turned off is always in the display device having such a configuration. The step of controlling the off voltage so as to be within the predetermined range is included.

本技術の表示装置およびその駆動方法ならびに電子機器では、書込トランジスタの閾値電圧と、書込トランジスタをオフする際に書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、オフ電圧が制御される。これにより、上記の差分の不足による電流リーク量を低減ことができる。また、書込トランジスタの閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるVth補正や、映像信号に応じた信号電圧の印加期間を駆動トランジスタの移動度に応じて調整するμ補正を行う場合には、デプレッションシフトに起因する書込トランジスタのオン期間の変化量を低減することができる。   In the display device of the present technology, the driving method thereof, and the electronic device, the difference between the threshold voltage of the writing transistor and the off voltage applied to the gate of the writing transistor when the writing transistor is turned off is always within a predetermined range. Thus, the off-voltage is controlled. Thereby, the amount of current leakage due to the shortage of the difference can be reduced. Further, since acceleration of the depletion shift of the threshold voltage characteristic of the writing transistor can be minimized, Vth correction for bringing the gate-source voltage of the transistor close to the threshold voltage of the driving transistor, and a signal voltage corresponding to the video signal When the μ correction is performed to adjust the application period according to the mobility of the drive transistor, the amount of change in the ON period of the write transistor due to the depletion shift can be reduced.

本技術の表示装置およびその駆動方法ならびに電子機器によれば、デプレッションシフトに起因する書込トランジスタの電流リーク量を低減することができるようにしたので、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、Vth補正やμ補正を行う場合には、デプレッションシフトに起因する書込トランジスタのオン期間の変化量を低減することができる。そのため、この場合にも、デプレッションシフトに起因する発光輝度の低下を低減することができる。   According to the display device, the driving method thereof, and the electronic apparatus of the present technology, the current leakage amount of the writing transistor due to the depletion shift can be reduced, so that the decrease in light emission luminance due to the depletion shift is reduced. can do. Further, when performing Vth correction and μ correction, it is possible to reduce the amount of change in the ON period of the write transistor due to the depletion shift. Therefore, also in this case, it is possible to reduce a decrease in light emission luminance due to the depletion shift.

本技術の一実施の形態に係る表示装置の概略構成図である。1 is a schematic configuration diagram of a display device according to an embodiment of the present technology. 図1の画素の回路構成の一例を表す図である。It is a figure showing an example of the circuit structure of the pixel of FIG. 図1の表示制御回路の構成の一例を表す図である。It is a figure showing an example of a structure of the display control circuit of FIG. 図3のメモリに格納されたテーブルの一例を表す図である。It is a figure showing an example of the table stored in the memory of FIG. 書込トランジスタのゲートに印加されるパルス波形の一例について説明する図である。It is a figure explaining an example of the pulse waveform applied to the gate of a writing transistor. μ補正期間の長さと、有機EL素子に流れる電流値との関係の一例について説明する図である。It is a figure explaining an example of the relationship between the length of micro correction | amendment period, and the electric current value which flows into an organic EL element. デプレッションシフトについて説明する図である。It is a figure explaining a depletion shift. 図2の書込トランジスタの閾値電圧の時間経過の一例について説明する図である。FIG. 3 is a diagram illustrating an example of a time lapse of a threshold voltage of the write transistor in FIG. 2. 図2の書込トランジスタの閾値電圧と、書込トランジスタのゲートに印加されるオフ電圧との関係の一例について説明する図である。FIG. 3 is a diagram illustrating an example of a relationship between a threshold voltage of the write transistor in FIG. 2 and an off voltage applied to the gate of the write transistor. 図2の書込トランジスタの閾値電圧と、書込トランジスタのゲートに印加されるオフ電圧との関係の他の例について説明する図である。FIG. 6 is a diagram for explaining another example of the relationship between the threshold voltage of the write transistor of FIG. 2 and the off voltage applied to the gate of the write transistor. 図4のテーブルを作成するのに使われる表示装置における画素の構成の一例を表す図である。It is a figure showing an example of a pixel structure in the display apparatus used for creating the table of FIG. 図1の表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus of FIG. 図1の表示装置の一変形例を表す図である。It is a figure showing the modification of the display apparatus of FIG. 図13のダミー画素の構成の一例を表す図である。It is a figure showing an example of a structure of the dummy pixel of FIG. 上記表示装置の適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the said display apparatus. (A)は上記表示装置の適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2 of the said display apparatus, (B) is a perspective view showing the external appearance seen from the back side. 上記表示装置の適用例3の外観を表す斜視図である。It is a perspective view showing the external appearance of the example 3 of application of the said display apparatus. 上記表示装置の適用例4の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 4 of the said display apparatus. (A)は上記表示装置の適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is the front view of the application example 5 of the said display apparatus in the open state, (B) is the side view, (C) is the front view of the closed state, (D) is a left side view, (E) is A right side view, (F) is a top view, and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態(表示装置)
2.変形例(表示装置)
3.適用例(電子機器)
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment (display device)
2. Modified example (display device)
3. Application example (electronic equipment)

<1.実施の形態>
[構成]
図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、外部から入力された映像信号20Aおよび同期信号20Bに基づいて表示パネル10を駆動する駆動回路20とを備えている。駆動回路20は、例えば、表示制御回路21、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24および計測回路25を有している。
<1. Embodiment>
[Constitution]
FIG. 1 illustrates a schematic configuration of a display device 1 according to an embodiment of the present technology. The display device 1 includes a display panel 10 and a drive circuit 20 that drives the display panel 10 based on a video signal 20A and a synchronization signal 20B input from the outside. The drive circuit 20 includes, for example, a display control circuit 21, a signal line drive circuit 22, a write line drive circuit 23, a power supply line drive circuit 24, and a measurement circuit 25.

(表示パネル10)
表示パネル10は、複数の画素11が表示パネル10の表示領域10A全面に渡って2次元配置されたものである。表示パネル10は、駆動回路20によって各画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号20Aに基づく画像を表示するものである。ここで、映像信号20Aは、例えば、1フィールドごとに表示パネル10に表示する映像のデジタル信号であり、画素11ごとのデジタル信号を含んでいる。画素11は、表示パネル10上の画面を構成する最小単位の点に対応するものである。表示パネル10がカラー表示パネルである場合には、画素11は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル10がモノクロ表示パネルである場合には、画素11は、単色光(白色光)を発する画素に相当する。図2は、画素11の回路構成の一例を表したものである。画素11は、例えば、画素回路12と、有機EL素子13とを有している。有機EL素子13は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成となっている。
(Display panel 10)
The display panel 10 has a plurality of pixels 11 two-dimensionally arranged over the entire display area 10 </ b> A of the display panel 10. The display panel 10 displays an image based on the video signal 20 </ b> A input from the outside when each pixel 11 is driven in an active matrix by the drive circuit 20. Here, the video signal 20 </ b> A is, for example, a digital signal of a video displayed on the display panel 10 for each field, and includes a digital signal for each pixel 11. The pixel 11 corresponds to a minimum unit point constituting a screen on the display panel 10. When the display panel 10 is a color display panel, the pixel 11 corresponds to a sub-pixel that emits light of a single color such as red, green, or blue, and when the display panel 10 is a monochrome display panel, the pixel 11 Reference numeral 11 corresponds to a pixel that emits monochromatic light (white light). FIG. 2 illustrates an example of a circuit configuration of the pixel 11. The pixel 11 includes, for example, a pixel circuit 12 and an organic EL element 13. The organic EL element 13 has, for example, a configuration in which an anode electrode, an organic layer, and a cathode electrode are sequentially stacked.

画素回路12は、例えば、駆動トランジスタTr1、書込トランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。書込トランジスタTr2は、駆動トランジスタTr1のゲートに対する、映像信号20Aに対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタTr2は、後述の信号線DTLの電圧をサンプリングするとともに駆動トランジスタTr1のゲートに書き込むものである。駆動トランジスタTr1は、有機EL素子13を駆動するものである。具体的には、駆動トランジスタTr1は、書込トランジスタTr2によって書き込まれた電圧の大きさに応じて有機EL素子13に流れる電流を制御するものである。保持容量Csは、駆動トランジスタTr1のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路12は、上述の2Tr1Cの回路構成とは異なる回路構成となっていてもよい。   For example, the pixel circuit 12 includes a drive transistor Tr1, a write transistor Tr2, and a storage capacitor Cs, and has a circuit configuration of 2Tr1C. The write transistor Tr2 controls application of a signal voltage corresponding to the video signal 20A to the gate of the drive transistor Tr1. Specifically, the write transistor Tr2 samples a voltage of a signal line DTL described later and writes it to the gate of the drive transistor Tr1. The drive transistor Tr1 drives the organic EL element 13. Specifically, the drive transistor Tr1 controls the current flowing through the organic EL element 13 in accordance with the magnitude of the voltage written by the write transistor Tr2. The holding capacitor Cs holds a predetermined voltage between the gate and source of the driving transistor Tr1. Note that the pixel circuit 12 may have a circuit configuration different from the above-described 2Tr1C circuit configuration.

駆動トランジスタTr1および書込トランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))である。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書込トランジスタTr2は、pチャネルMOS型のTFTであってもよい。   The drive transistor Tr1 and the write transistor Tr2 are, for example, n-channel MOS type thin film transistors (TFTs). Note that the type of TFT is not particularly limited, and may be, for example, an inverted staggered structure (so-called bottom gate type) or a staggered structure (top gate type). The drive transistor Tr1 or the write transistor Tr2 may be a p-channel MOS type TFT.

表示パネル10は、さらに、行方向に延在する複数の書込線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の電源線DSLとを有している。信号線DTLと書込線WSLとの交差点近傍には、画素11が設けられている。各信号線DTLは、信号線駆動回路22の出力端(図示せず)と、書込トランジスタTr2のソースまたはドレインとに接続されている。各書込線WSLは、書込線駆動回路23の出力端(図示せず)と、書込トランジスタTr2のゲートに接続されている。各電源線DSLは、電源線駆動回路24の出力端(図示せず)と、駆動トランジスタTr1のソースまたはドレインに接続されている。   The display panel 10 further includes a plurality of write lines WSL extending in the row direction, a plurality of signal lines DTL extending in the column direction, and a plurality of power supply lines DSL extending in the row direction. Yes. A pixel 11 is provided in the vicinity of the intersection of the signal line DTL and the write line WSL. Each signal line DTL is connected to the output end (not shown) of the signal line drive circuit 22 and the source or drain of the write transistor Tr2. Each write line WSL is connected to the output terminal (not shown) of the write line drive circuit 23 and the gate of the write transistor Tr2. Each power supply line DSL is connected to the output end (not shown) of the power supply line drive circuit 24 and the source or drain of the drive transistor Tr1.

書込トランジスタTr2のゲートは、書込線WSLに接続されている。書込トランジスタTr2のソースまたはドレインが信号線DTLに接続され、書込トランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電源線DSLに接続され、駆動トランジスタTr1のソースおよびドレインのうち電源線DSLに未接続の端子が有機EL素子13のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続され、保持容量Csの他端が駆動トランジスタTr1のソース(図2では有機EL素子13側の端子)に接続されている。つまり、保持容量Csは、駆動トランジスタTr1のゲート−ソース間に挿入されている。なお、有機EL素子13は、素子容量Coledを有している。   The gate of the write transistor Tr2 is connected to the write line WSL. The source or drain of the write transistor Tr2 is connected to the signal line DTL, and the terminal not connected to the signal line DTL among the source and drain of the write transistor Tr2 is connected to the gate of the drive transistor Tr1. The source or drain of the drive transistor Tr1 is connected to the power supply line DSL, and the terminal not connected to the power supply line DSL among the source and drain of the drive transistor Tr1 is connected to the anode of the organic EL element 13. One end of the storage capacitor Cs is connected to the gate of the drive transistor Tr1, and the other end of the storage capacitor Cs is connected to the source of the drive transistor Tr1 (terminal on the organic EL element 13 side in FIG. 2). That is, the storage capacitor Cs is inserted between the gate and source of the drive transistor Tr1. The organic EL element 13 has an element capacitance Coled.

表示パネル10は、さらに、図2に示したように、有機EL素子13のカソードに接続されたカソード線CTLを有している。カソード線CTLは、計測回路25の入力端と、有機EL素子13のカソードとに接続されている。カソード線CTLは、例えば、画素列に対応して短冊状に形成された帯状の電極で構成されている。表示パネル10は、さらに、例えば、表示領域10Aの周縁に、映像表示に寄与しないフレーム領域10Bを有している。フレーム領域10Bは、例えば、遮光部材によって覆われている。   The display panel 10 further includes a cathode line CTL connected to the cathode of the organic EL element 13 as shown in FIG. The cathode line CTL is connected to the input end of the measurement circuit 25 and the cathode of the organic EL element 13. The cathode line CTL is constituted by, for example, a strip-like electrode formed in a strip shape corresponding to the pixel column. The display panel 10 further includes a frame region 10B that does not contribute to video display, for example, at the periphery of the display region 10A. The frame region 10B is covered with, for example, a light shielding member.

(駆動回路20)
次に、駆動回路20について説明する。駆動回路20は、上述したように、例えば、表示制御回路21、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24および計測回路25を有している。表示制御回路21は、例えば、図3に示したように、変換回路31、コントローラ32およびメモリ33を有している。
(Drive circuit 20)
Next, the drive circuit 20 will be described. As described above, the drive circuit 20 includes the display control circuit 21, the signal line drive circuit 22, the write line drive circuit 23, the power supply line drive circuit 24, and the measurement circuit 25, for example. The display control circuit 21 includes, for example, a conversion circuit 31, a controller 32, and a memory 33 as shown in FIG.

メモリ33は、例えば、図3に示したように、テーブル33Aと、閾値33Bとを格納している。テーブル33Aは、例えば、図4に示したように、複数のオフ電圧Voffもしくは複数のオフ電圧Voffに対応するものを羅列したものに相当する。ここで「オフ電圧Voff」とは、書込トランジスタTr2をオフする際に書込トランジスタTr2のゲートに印加する電圧を指している。「オフ電圧Voffに対応するもの」としては、例えば、オフ電圧Voffの設定(変更)に用いられる制御信号(例えば、オフ電圧Voffの大きさに対応するビット)が挙げられる。閾値33Bは、例えば、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値Imaxである。最大値Imaxは、実験やシミュレーションなどにより得られる。   For example, as shown in FIG. 3, the memory 33 stores a table 33A and a threshold 33B. For example, as shown in FIG. 4, the table 33 </ b> A corresponds to a plurality of off voltages Voff or a list corresponding to a plurality of off voltages Voff. Here, the “off voltage Voff” refers to a voltage applied to the gate of the write transistor Tr2 when the write transistor Tr2 is turned off. Examples of “one corresponding to the off voltage Voff” include a control signal (for example, a bit corresponding to the magnitude of the off voltage Voff) used for setting (changing) the off voltage Voff. The threshold 33B is, for example, the maximum value Imax that can be tolerated as the amount of current leakage when the write transistor Tr2 is off. The maximum value Imax is obtained through experiments, simulations, and the like.

コントローラ32は、例えば、外部から供給される同期信号20Bから、変換回路31、信号線駆動回路22、書込線駆動回路23および電源線駆動回路24の動作タイミングを制御する制御信号32A,21B,21C,21Dを生成するものである。同期信号20Bとしては、例えば、垂直同期信号、水平同期信号、ドットクロック信号などが挙げられる。   For example, the controller 32 controls the control signals 32A, 21B, which control the operation timing of the conversion circuit 31, the signal line drive circuit 22, the write line drive circuit 23, and the power supply line drive circuit 24 from the synchronization signal 20B supplied from the outside. 21C and 21D are generated. Examples of the synchronization signal 20B include a vertical synchronization signal, a horizontal synchronization signal, and a dot clock signal.

コントローラ32は、書込トランジスタTr2の閾値電圧Vthと、オフ電圧Voffとの差分(マージン)が常に所定の範囲内となるように、オフ電圧Voffを設定(変更)するようになっている。マージンの下限は、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値に対応している。マージンの上限は、デプレッションシフト量として許容できる最大値に対応している。具体的には、コントローラ32は、計測回路25から入力される検出信号25Aと、メモリ33内のテーブル33Aおよび閾値33Bとを利用して、書込トランジスタTr2のゲートに印加するオフ電圧Voffを制御する(変更する)ようになっている。コントローラ32は、オフ電圧Voffの大きさに関する制御信号を、制御信号21Cに含めて、書込線駆動回路23に出力するようになっている。   The controller 32 sets (changes) the off voltage Voff so that the difference (margin) between the threshold voltage Vth of the write transistor Tr2 and the off voltage Voff is always within a predetermined range. The lower limit of the margin corresponds to the maximum value allowable as the amount of current leakage when the write transistor Tr2 is off. The upper limit of the margin corresponds to the maximum value allowable as the depletion shift amount. Specifically, the controller 32 controls the off voltage Voff applied to the gate of the write transistor Tr2 by using the detection signal 25A input from the measurement circuit 25, the table 33A and the threshold value 33B in the memory 33. To (change). The controller 32 includes a control signal related to the magnitude of the off voltage Voff in the control signal 21C and outputs the control signal to the write line driving circuit 23.

ところで、駆動トランジスタTr1のゲート−ソース間電圧を駆動トランジスタTr1の閾値電圧Vthに近づけるVth補正は、駆動トランジスタTr1のゲートに接続された書込トランジスタTr2をオンさせることにより行われる。映像信号20Aに応じた信号電圧の印加期間を駆動トランジスタTr1の移動度μに応じて調整するμ補正についても、同様に、書込トランジスタTr2をオンさせることにより行われる。つまり、Vth補正やμ補正の期間は、書込トランジスタTr2のオン期間と等しい。ここで、書込トランジスタTr2のオン期間は、例えば、図5(A)に示したように、書込トランジスタTr2のゲートに印加されるパルスの幅で決定される。   Incidentally, the Vth correction for bringing the gate-source voltage of the drive transistor Tr1 close to the threshold voltage Vth of the drive transistor Tr1 is performed by turning on the write transistor Tr2 connected to the gate of the drive transistor Tr1. Similarly, μ correction for adjusting the application period of the signal voltage corresponding to the video signal 20A according to the mobility μ of the drive transistor Tr1 is performed by turning on the write transistor Tr2. That is, the period of Vth correction and μ correction is equal to the ON period of the write transistor Tr2. Here, the ON period of the write transistor Tr2 is determined by the width of the pulse applied to the gate of the write transistor Tr2, for example, as shown in FIG.

しかし、上記のパルスは、完全な矩形波ではなく、図5(A)に示したような鈍りを有している。そのため、実際には、Vth補正やμ補正の期間は、図5(B)に示したように、書込トランジスタのVthに依って変動し得る。μ補正期間が変動すると、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。   However, the above-mentioned pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the period of Vth correction and μ correction can vary depending on the Vth of the writing transistor, as shown in FIG. When the μ correction period varies, as shown in FIG. 6, the magnitude of the current Ids that flows through the organic EL element 13 when the organic EL element 13 emits light changes, and the emission luminance also changes accordingly. Therefore, it is preferable that the μ correction period does not vary as much as possible.

書込トランジスタTr2の閾値電圧Vthは、書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けることによって変化(低下)する。すなわち、書込トランジスタTr2の閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース−ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース−ドレイン間に電流が流れる状態を言う。   The threshold voltage Vth of the write transistor Tr2 changes (decreases) when a negative bias is continuously applied to the gate-source voltage of the write transistor Tr2. That is, the threshold voltage characteristic of the write transistor Tr2 shifts from enhancement to depletion. Here, the negative bias refers to a bias state in which the gate potential is negative with respect to the source potential. Enhancement refers to a state where a channel is formed when a write pulse is applied to the gate and a current flows between the source and drain. Depletion refers to a state in which a current flows between the source and drain without applying a write pulse to the gate.

通常、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加される。書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けると(つまり、書込トランジスタTr2の駆動期間の経過に伴って)、書込トランジスタTr2の閾値電圧特性にデプレッションシフトが起こり、図5(B)に示したように、VthがVth1からVth2に変動(低下)する。これにより、μ補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、表示装置1の使用期間の経過に伴って、発光輝度が低下してしまう。   Usually, a negative bias is applied to the write transistor Tr2 during the light emission period and the extinction period of the organic EL element 13. When a negative bias is continuously applied to the gate-source voltage of the write transistor Tr2 (that is, as the drive period of the write transistor Tr2 elapses), a depletion shift occurs in the threshold voltage characteristic of the write transistor Tr2. As shown in FIG. 5 (B), Vth varies (decreases) from Vth1 to Vth2. As a result, the μ correction period becomes longer by Δt1 + Δt2 than the initial period. As a result, as shown in FIG. 6, the current Ids flowing through the organic EL element 13 when the organic EL element 13 emits light is reduced by ΔIds, and the emission luminance is also reduced accordingly. That is, as the usage period of the display device 1 elapses, the light emission luminance decreases.

また、上述したように、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタTr2の閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図7に示したように、書込トランジスタTr2のゲートに、オフ電圧Voffを印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。そこで、書込トランジスタTr2を十分にカットオフできるようにするために、例えば、図8に示したように、オフ電圧Voffを、今までの値(Voff_a)よりも更に低い値(Voff_b)に変更することが考えられる。しかし、そのようにした場合には、オフ電圧Voffが低くなった分だけ、デプレッションシフトが加速される。そのため、上述のマージンがなくなるまでの時間は、オフ電圧Voffを変更する前と後とで、大差ないという結果になってしまう。   Further, as described above, since a negative bias is applied to the write transistor Tr2 during the light emission period and extinction period of the organic EL element 13, the threshold voltage characteristic of the write transistor Tr2 shifts from enhancement to depletion. As a result, for example, as shown in FIG. 7, even when an off voltage Voff is applied to the gate of the write transistor Tr2, a leakage current flows without sufficient cutoff, resulting in a decrease in light emission luminance. There is. Therefore, in order to sufficiently cut off the write transistor Tr2, for example, as shown in FIG. 8, the off voltage Voff is changed to a value (Voff_b) that is lower than the current value (Voff_a). It is possible to do. However, in such a case, the depletion shift is accelerated by the amount by which the off voltage Voff is lowered. For this reason, the time until the above-mentioned margin disappears is not significantly different between before and after the off voltage Voff is changed.

一方、本実施の形態では、コントローラ32は、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを設定(変更)するようになっている。コントローラ32は、例えば、図9に示したように、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを時間の経過とともに連続的に変更するようになっている。なお、コントローラ32は、例えば、図10に示したように、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを時間の経過とともに断続的に変更するようになっていてもよい。このように、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを時間の経過とともに変化させることにより、デプレッションシフトの加速と、上記のマージンの不足によるリーク電流の増大を最小限に抑えることができる。従って、コントローラ32は、オフ電圧Voffの変更によって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量および電流リーク量を低減するようになっている。   On the other hand, in the present embodiment, the controller 32 sets (changes) the off voltage Voff so that the margin is always within a predetermined range. For example, as shown in FIG. 9, the controller 32 continuously changes the off voltage Voff with time so that the margin is always within a predetermined range. Note that, for example, as illustrated in FIG. 10, the controller 32 may be configured to intermittently change the off voltage Voff over time so that the margin is always within a predetermined range. . In this way, by changing the off voltage Voff over time so that the margin is always within a predetermined range, the acceleration of the depletion shift and the increase in leakage current due to the lack of the margin are minimized. Can be suppressed. Therefore, the controller 32 reduces the amount of change in the ON period and the amount of current leakage of the write transistor Tr2 due to the depletion shift of the threshold voltage characteristic of the write transistor Tr2 by changing the OFF voltage Voff.

このようなオフ電圧Voffの調整を可能にしているのが、上述のテーブル33Aおよび閾値33Bである。コントローラ32は、検出信号25Aが閾値Ithを超えたときに、オフ電圧Voffを設定し直すようになっている。つまり、コントローラ32は、検出信号25Aが閾値33Bを超える度に、オフ電圧Voffを設定し直すようになっている。コントローラ32は、オフ電圧Voffを設定し直すとき、例えば、テーブル33A内で、現に使用している電圧値(Voff(i))(iは1以上の整数)の次にリストアップされている電圧値(Voff(i+1))を使用するようになっている。つまり、コントローラ32は、検出信号25Aが閾値33Bを超える度に、テーブル33A内で、現に使用している電圧値(Voff(i))の次にリストアップされている電圧値(Voff(i+1))に、オフ電圧Voffを設定し直すようになっている。   The above-described table 33A and threshold value 33B make it possible to adjust the off voltage Voff. The controller 32 resets the off voltage Voff when the detection signal 25A exceeds the threshold value Ith. That is, the controller 32 resets the off voltage Voff every time the detection signal 25A exceeds the threshold value 33B. When the controller 32 resets the off-voltage Voff, for example, in the table 33A, the voltage listed next to the voltage value (Voff (i)) (i is an integer of 1 or more) that is currently used. The value (Voff (i + 1)) is used. That is, every time the detection signal 25A exceeds the threshold value 33B, the controller 32 has a voltage value (Voff (i + 1)) listed next to the voltage value (Voff (i)) currently used in the table 33A. ), The OFF voltage Voff is reset.

次に、表示制御回路21内の変換回路31について説明する。変換回路31は、例えば、フレームメモリ、書込回路、読出回路およびデコーダを含んでいる。フレームメモリは、少なくとも表示領域10Aの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素11の階調データとを記憶することができるようになっている。書込回路は、同期信号20Bを利用して、映像信号20Aの書込アドレスを生成するとともに、同期信号20Bに同期してフレームメモリに出力するようになっている。書込みアドレスは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路は、制御信号32Aに基づいて、読出アドレスを生成し、フレームメモリに出力するようになっている。デコーダは、フレームメモリから出力された階調データを信号データ21Aとして出力するようになっている。   Next, the conversion circuit 31 in the display control circuit 21 will be described. The conversion circuit 31 includes, for example, a frame memory, a write circuit, a read circuit, and a decoder. The frame memory is a video display memory having a storage capacity larger than at least the resolution of the display area 10A. For example, the row data, the column address, and the gradation data of each pixel 11 associated with the row address and the column address Can be memorized. The writing circuit uses the synchronization signal 20B to generate a write address for the video signal 20A and outputs it to the frame memory in synchronization with the synchronization signal 20B. The write address includes, for example, a row address and a column address. The read circuit generates a read address based on the control signal 32A and outputs it to the frame memory. The decoder outputs the gradation data output from the frame memory as signal data 21A.

信号線駆動回路22は、例えば、制御信号21Bの入力に応じて、変換回路31から入力された信号データ21Aに対応するアナログの信号電圧を、各信号線DTLに印加するようになっている。信号線駆動回路22は、例えば、2種類の電圧(Vofs、Vsig)を出力可能となっている。具体的には、信号線駆動回路22は、信号線DTLを介して、書込線駆動回路23により選択された画素11へ2種類の電圧(Vofs、Vsig)を供給するようになっている。ここで、Vsigは、映像信号20Aに対応する信号電圧である。Vofsは、映像信号20Aとは無関係の一定電圧である。Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。   For example, the signal line driving circuit 22 applies an analog signal voltage corresponding to the signal data 21A input from the conversion circuit 31 to each signal line DTL in response to the input of the control signal 21B. The signal line drive circuit 22 can output, for example, two types of voltages (Vofs, Vsig). Specifically, the signal line driving circuit 22 supplies two types of voltages (Vofs, Vsig) to the pixel 11 selected by the writing line driving circuit 23 via the signal line DTL. Here, Vsig is a signal voltage corresponding to the video signal 20A. Vofs is a constant voltage unrelated to the video signal 20A. The minimum voltage of Vsig is a voltage value lower than Vofs, and the maximum voltage of Vsig is a voltage value higher than Vofs.

書込線駆動回路23は、制御信号21Cから特定されるアドレスデータに基づいて、各画素11を所定の単位(例えば行単位)で選択するための走査パルスを書込線WSLに出力するようになっている。書込線駆動回路23は、例えば、制御信号21Cの入力に応じて、複数の書込線WSLを所定の単位(例えば行単位)ごとに順次選択するようになっている。書込線駆動回路23は、例えば、2種類の電圧(Von、Voff)を出力可能となっている。具体的には、書込線駆動回路23は、書込線WSLを介して、駆動対象の画素11へ2種類の電圧(Von、Voff)を供給し、書込トランジスタTr2のオンオフ制御を行うようになっている。   The write line drive circuit 23 outputs a scan pulse for selecting each pixel 11 in a predetermined unit (for example, row unit) to the write line WSL based on the address data specified from the control signal 21C. It has become. For example, the write line drive circuit 23 sequentially selects a plurality of write lines WSL for each predetermined unit (for example, row unit) in accordance with the input of the control signal 21C. The write line drive circuit 23 can output, for example, two types of voltages (Von, Voff). Specifically, the write line drive circuit 23 supplies two kinds of voltages (Von, Voff) to the drive target pixel 11 via the write line WSL, and performs on / off control of the write transistor Tr2. It has become.

ここで、Vonは、書込トランジスタTr2のオン電圧以上の値となっている。Vonは、後述の「Vth補正期間」や「書込・μ補正期間」などに書込線駆動回路23から出力される書込パルスの波高値である。オフ電圧Voffは、書込トランジスタTr2のオン電圧よりも低い値となっている。オフ電圧Voffは、さらに、上述のマージンが常に所定の範囲内となるような値となっている。   Here, Von has a value equal to or higher than the ON voltage of the write transistor Tr2. Von is a peak value of a write pulse output from the write line drive circuit 23 in a “Vth correction period” or “write / μ correction period” described later. The off voltage Voff is lower than the on voltage of the write transistor Tr2. Further, the off voltage Voff is a value such that the above-described margin is always within a predetermined range.

また、書込線駆動回路23は、制御信号21Cの入力に応じて、駆動対象の画素11へ印加するオフ電圧Voffを変化させることが可能となっている。具体的には、書込線駆動回路23は、制御信号21Cに含まれる、オフ電圧Voffの設定値に基づいて、書込トランジスタのゲートに印加するオフ電圧Voffを設定する(変更する)ようになっている。ここで、オフ電圧Voffの設定値とは、オフ電圧Voffの値そのものであってもよいし、オフ電圧Voffの値を示す制御信号であってもよい。書込線駆動回路23は、オフ電圧Voffを変化させることによって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量および電流リーク量を低減するようになっている。   Further, the writing line driving circuit 23 can change the off-voltage Voff applied to the pixel 11 to be driven in accordance with the input of the control signal 21C. Specifically, the write line drive circuit 23 sets (changes) the off voltage Voff applied to the gate of the write transistor based on the set value of the off voltage Voff included in the control signal 21C. It has become. Here, the set value of the off voltage Voff may be the value of the off voltage Voff itself or a control signal indicating the value of the off voltage Voff. The write line drive circuit 23 changes the off voltage Voff so as to reduce the amount of change in the on period and the amount of current leakage of the write transistor Tr2 due to the depletion shift of the threshold voltage characteristics of the write transistor Tr2. It has become.

電源線駆動回路24は、例えば、制御信号21Dの入力に応じて、複数の電源線DSLを所定の単位ごと(例えば行単位ごと)に順次選択するものである。電源線駆動回路24は、例えば、2種類の電圧(Vcc、Vss)を出力可能となっている。具体的には、電源線駆動回路24は、電源線DSLを介して、書込線駆動回路23により選択された画素11へ2種類の電圧(Vcc、Vss)を供給するようになっている。ここで、Vssは、有機EL素子13の閾値電圧Velと、有機EL素子13のカソード電圧Vcathとを足し合わせた電圧(Vel+Vcath)よりも低い電圧値である。Vccは、電圧(Vel+Vcath)以上の電圧値である。   For example, the power supply line driving circuit 24 sequentially selects a plurality of power supply lines DSL for each predetermined unit (for example, for each row) in accordance with the input of the control signal 21D. The power line drive circuit 24 can output, for example, two types of voltages (Vcc, Vss). Specifically, the power supply line drive circuit 24 supplies two types of voltages (Vcc, Vss) to the pixels 11 selected by the write line drive circuit 23 via the power supply line DSL. Here, Vss is a voltage value lower than a voltage (Vel + Vcath) obtained by adding the threshold voltage Vel of the organic EL element 13 and the cathode voltage Vcath of the organic EL element 13. Vcc is a voltage value equal to or higher than the voltage (Vel + Vcath).

計測回路25は、有機EL素子13(または駆動トランジスタTr1)を流れる電流を計測するようになっている。例えば、図2に示したように、計測回路25は、電流計を含んで構成され、電流計によって計測された電流値を検出信号25Aとして出力するようになっている。   The measurement circuit 25 measures the current flowing through the organic EL element 13 (or the drive transistor Tr1). For example, as shown in FIG. 2, the measurement circuit 25 includes an ammeter, and outputs a current value measured by the ammeter as a detection signal 25A.

なお、計測回路25は、有機EL素子13(または駆動トランジスタTr1)を流れる電流に対応する物理量を計測するようになっていてもよい。例えば、計測回路25は、電圧計を含んで構成され、電圧計によって計測された電圧値を検出信号25Aとして出力するようになっていてもよい。電圧値は、例えば、有機EL素子13のアノードまたはカソードの電圧値である。このとき、閾値33Bは、例えば、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値Imaxが書込トランジスタTr2に流れているときの、有機EL素子13のアノードまたはカソードの電圧値である。なお、計測回路25は、電流計や電圧計によって計測された計測値を検出信号25Aとして出力するようになっていてもよいが、そのような計測値に対して所定の演算を施すことにより得られた値を検出信号25Aとして出力するようになっていてもよい。   Note that the measurement circuit 25 may measure a physical quantity corresponding to a current flowing through the organic EL element 13 (or the drive transistor Tr1). For example, the measurement circuit 25 may be configured to include a voltmeter, and output a voltage value measured by the voltmeter as the detection signal 25A. The voltage value is, for example, the voltage value of the anode or cathode of the organic EL element 13. At this time, the threshold value 33B is, for example, the value of the anode or cathode of the organic EL element 13 when the maximum value Imax allowable as the amount of current leakage when the write transistor Tr2 is off flows to the write transistor Tr2. It is a voltage value. The measurement circuit 25 may output a measurement value measured by an ammeter or a voltmeter as a detection signal 25A. However, the measurement circuit 25 can obtain the measurement value by performing a predetermined calculation on the measurement value. The obtained value may be output as the detection signal 25A.

[テーブル作成]
次に、本実施の形態のテーブル33Aの作成方法の一例について説明する。図11は、テーブル33A作成用の表示装置(マスター)に含まれる画素の回路構成の一例を表したものである。図11に記載の画素111は、表示装置1における画素11と同一の構成となっている。
[Create table]
Next, an example of a method for creating the table 33A according to the present embodiment will be described. FIG. 11 illustrates an example of a circuit configuration of pixels included in the display device (master) for creating the table 33A. A pixel 111 illustrated in FIG. 11 has the same configuration as the pixel 11 in the display device 1.

まず、オフ電圧VoffとしてVoff(1)を選択し、上記の画素111に対して、画素11に印加する波形と同種の波形(例えば後述の図12(A)〜(C)の波形)を繰り返し印加する。なお、図12(A)では、オフ電圧Voffが書込線WSLに印加される期間が破線で囲まれている。このとき、初期の周期における発光期間に、検出信号25Aをモニターし、そのモニター値が、書込トランジスタTr2がオフしているときの電流リーク量として妥当な値(Ids1)となっている場合には、オフ電圧VoffとしてVoff(1)を記録に残す。   First, Voff (1) is selected as the off voltage Voff, and the same type of waveform as the waveform applied to the pixel 11 (for example, the waveforms shown in FIGS. 12A to 12C described later) is repeated for the pixel 111 described above. Apply. In FIG. 12A, a period during which the off voltage Voff is applied to the writing line WSL is surrounded by a broken line. At this time, the detection signal 25A is monitored during the light emission period in the initial cycle, and the monitored value is a reasonable value (Ids1) as the amount of current leakage when the write transistor Tr2 is off. Keeps Voff (1) in the record as the off-voltage Voff.

続いて、オフ電圧VoffとしてVoff(1)を選択し、上記の画素111に対して、例えば図12(A)〜(C)の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号25Aをモニターする。そして、そのモニター値が所定の閾値Ithを超えたときに、オフ電圧Voffの値をVoff(1)から徐々に下げ、そのときに得られたモニター値がIds1と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、探索により見つけた値をVoff(2)として記録に残す。ここで、閾値Ithは、書込トランジスタTr2がオフしているときの電流リーク量として許容できる最大値である。   Subsequently, Voff (1) is selected as the off voltage Voff, and for example, when the waveforms of FIGS. 12A to 12C are repeatedly applied to the pixel 111, for each predetermined period, The detection signal 25A during the light emission period is monitored. When the monitor value exceeds a predetermined threshold value Ith, the value of the off-voltage Voff is gradually lowered from Voff (1), and the monitor value obtained at that time coincides with (or substantially coincides with) Ids1. Search for the value of voltage Voff. Then, the value found by the search is recorded as Voff (2). Here, the threshold value Ith is a maximum value allowable as a current leakage amount when the write transistor Tr2 is turned off.

次に、オフ電圧VoffとしてVoff(2)を選択し、上記の画素111に対して、例えば図12(A)〜(C)の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号25Aをモニターする。そして、そのモニター値が所定の閾値Ithを超えたときに、オフ電圧Voffの値をVoff(2)から徐々に下げ、そのときに得られたモニター値がIds1と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、探索により見つけた値をVoff(3)として記録に残す。   Next, when Voff (2) is selected as the off voltage Voff and the waveforms of FIGS. 12A to 12C are repeatedly applied to the pixel 111, for example, at predetermined intervals, The detection signal 25A during the light emission period is monitored. When the monitored value exceeds a predetermined threshold value Ith, the value of the off-voltage Voff is gradually lowered from Voff (2), and the monitored value obtained at that time coincides with (or substantially coincides with) Ids1. Search for the value of voltage Voff. Then, the value found by the search is recorded as Voff (3).

その後、上記の手順を繰り返し実行する。即ち、オフ電圧VoffとしてVoff(i)(i回目のプロセス中に見つけた電圧値)を選択し、上記の画素111に対して、例えば図12(A)〜(C)の波形を繰り返し印加しているときに、所定の周期ごとに、発光期間中の検出信号25Aをモニターする。そして、そのモニター値が所定の閾値Ithを超えたときに、オフ電圧Voffの値をVoff(i)から徐々に下げ、そのときに得られたモニター値がIds1と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、探索により見つけた値をVoff(i+1)として記録に残す。   Thereafter, the above procedure is repeated. That is, Voff (i) (voltage value found during the i-th process) is selected as the off voltage Voff, and the waveforms shown in FIGS. 12A to 12C are repeatedly applied to the pixel 111, for example. The detection signal 25A during the light emission period is monitored at predetermined intervals. When the monitored value exceeds a predetermined threshold value Ith, the value of the off-voltage Voff is gradually lowered from Voff (i), and the monitored value obtained at that time coincides with (or substantially coincides with) Ids1. Search for the value of voltage Voff. Then, the value found by the search is recorded as Voff (i + 1).

このようにして、テーブル33Aが完成する。そして、完成したテーブル33Aが作業者によってメモリ33に格納される。   In this way, the table 33A is completed. The completed table 33A is stored in the memory 33 by the operator.

[動作]
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、有機EL素子13のI−V特性が経時変化したり、駆動トランジスタTr1の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、有機EL素子13のI−V特性の変動に対する補償動作および駆動トランジスタTr1の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。
[Operation]
Next, the operation (operation from quenching to light emission) of the display device 1 of the present embodiment will be described. In the present embodiment, even if the IV characteristic of the organic EL element 13 changes with time or the threshold voltage or mobility of the driving transistor Tr1 changes with time, the organic EL element is not affected by the change. In order to keep the light emission luminance of 13 constant, a compensation operation for variation of the IV characteristic of the organic EL element 13 and a correction operation for variation of the threshold voltage and mobility of the drive transistor Tr1 are incorporated.

図12は、表示装置1における各種波形の一例を表したものである。図12には、書込線WSL、電源線DSLおよび信号線DTLにおいて、時々刻々と2値の電圧変化が生じている様子が示されている。さらに、図12には、書込線WSL、電源線DSLおよび信号線DTLの電圧変化に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々と変化している様子も示されている。   FIG. 12 shows an example of various waveforms in the display device 1. FIG. 12 shows a state in which a binary voltage change occurs every moment in the write line WSL, the power supply line DSL, and the signal line DTL. Further, FIG. 12 also shows that the gate voltage Vg and the source voltage Vs of the drive transistor Tr1 change from moment to moment according to the voltage change of the write line WSL, the power supply line DSL, and the signal line DTL. Yes.

(Vth補正準備期間)
まず、Vth補正の準備を行う。なお、Vth補正とは、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧に近づける補正を指している。具体的には、書込線WSLの電圧がVoffとなっており、信号線DTLの電圧がVofsとなっており、電源線DSLの電圧がVccとなっている時(つまり有機EL素子13が発光している時)に、電源線駆動回路24は、制御信号21Dに応じて電源線DSLの電圧をVccからVssに下げる(T1)。すると、ソース電圧VsがVssまで下がり、有機EL素子13が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。
(Vth correction preparation period)
First, preparation for Vth correction is performed. Note that Vth correction refers to correction for bringing the gate-source voltage Vgs of the drive transistor Tr1 closer to the threshold voltage of the drive transistor Tr1. Specifically, when the voltage of the write line WSL is Voff, the voltage of the signal line DTL is Vofs, and the voltage of the power supply line DSL is Vcc (that is, the organic EL element 13 emits light). The power line drive circuit 24 lowers the voltage of the power line DSL from Vcc to Vss in response to the control signal 21D (T1). Then, the source voltage Vs decreases to Vss, and the organic EL element 13 is quenched. At this time, the gate voltage Vg also decreases due to coupling via the storage capacitor Cs.

次に、電源線DSLの電圧がVssとなっており、かつ信号線DTLの電圧がVofsとなっている間に、書込線駆動回路23は、制御信号21Cに応じて書込線WSLの電圧をVoffからVonに上げる(T2)。すると、ゲート電圧VgがVofsまで下がる。このとき、ゲート電圧Vgとソース電圧Vsとの電位差Vgsが駆動トランジスタTr2の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。   Next, while the voltage of the power supply line DSL is Vss and the voltage of the signal line DTL is Vofs, the write line drive circuit 23 determines the voltage of the write line WSL according to the control signal 21C. Is raised from Voff to Von (T2). Then, the gate voltage Vg decreases to Vofs. At this time, the potential difference Vgs between the gate voltage Vg and the source voltage Vs may be smaller than, equal to, or larger than the threshold voltage of the driving transistor Tr2.

(Vth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ、書込線WSLの電圧がVonとなっている間に、電源線駆動回路24は、制御信号21Dに応じて電源線DSLの電圧をVssからVccに上げる(T3)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofsとなり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。
(Vth correction period)
Next, Vth is corrected. Specifically, while the voltage of the signal line DTL is Vofs and the voltage of the write line WSL is Von, the power supply line driving circuit 24 determines the power supply line DSL according to the control signal 21D. Is raised from Vss to Vcc (T3). Then, a current Ids flows between the drain and source of the drive transistor Tr1, and the source voltage Vs increases. At this time, when the source voltage Vs is lower than Vofs−Vth (when the Vth correction is not yet completed), until the drive transistor Tr1 is cut off (until the potential difference Vgs becomes Vth), A current Ids flows between the drain and the source. As a result, the gate voltage Vg becomes Vofs, the source voltage Vs rises, and as a result, the storage capacitor Cs is charged to Vth, and the potential difference Vgs becomes Vth.

その後、信号線駆動回路22は、制御信号21Bに応じて信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路23が制御信号21Cに応じて書込線WSLの電圧をVonからVoffに下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路12ごとにばらついた場合であっても、有機EL素子13の発光輝度がばらつくのをなくすることができる。   Thereafter, before the signal line drive circuit 22 switches the voltage of the signal line DTL from Vofs to Vsig according to the control signal 21B, the write line drive circuit 23 changes the voltage of the write line WSL according to the control signal 21C to Von. To Voff (T4). Then, since the gate of the drive transistor Tr1 is in a floating state, the potential difference Vgs can be maintained as Vth regardless of the magnitude of the voltage of the signal line DTL. As described above, by setting the potential difference Vgs to Vth, even when the threshold voltage Vth of the drive transistor Tr1 varies for each pixel circuit 12, it is possible to eliminate the variation in the light emission luminance of the organic EL element 13. it can.

(Vth補正休止期間)
その後、Vth補正の休止期間中に、信号線駆動回路22は、信号線DTLの電圧をVofsからVsigに切り替える。
(Vth correction suspension period)
Thereafter, during the suspension period of Vth correction, the signal line drive circuit 22 switches the voltage of the signal line DTL from Vofs to Vsig.

(信号書込・μ補正期間)
Vth補正休止期間が終了した後、信号書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっており、かつ電源線DSLの電圧がVccとなっている間に、書込線駆動回路23は、制御信号21Cに応じて書込線WSLの電圧をVoffからVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、書込線駆動回路23は、制御信号21Cに応じてパルス幅を変化させた書込パルスを書込線WSLに印加する。
(Signal writing / μ correction period)
After the Vth correction pause period ends, signal writing and μ correction are performed. Specifically, while the voltage of the signal line DTL is Vsig and the voltage of the power supply line DSL is Vcc, the write line drive circuit 23 responds to the control signal 21C in accordance with the control signal 21C. Is increased from Voff to Von (T5), and the gate of the drive transistor Tr1 is connected to the signal line DTL. At this time, the write line drive circuit 23 applies a write pulse whose pulse width is changed according to the control signal 21C to the write line WSL.

すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。このとき、有機EL素子13のアノード電圧はこの段階ではまだ有機EL素子13の閾値電圧Velよりも小さく、有機EL素子13はカットオフしている。そのため、電流Idsは有機EL素子13の素子容量Coledに流れ、素子容量Coledが充電されるので、ソース電圧VsがΔVsだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVsとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVsも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素11ごとの移動度μのばらつきを取り除くことができる。   Then, the gate voltage Vg of the drive transistor Tr1 becomes the voltage Vsig of the signal line DTL. At this time, the anode voltage of the organic EL element 13 is still lower than the threshold voltage Vel of the organic EL element 13 at this stage, and the organic EL element 13 is cut off. Therefore, the current Ids flows to the element capacitance Coled of the organic EL element 13 and the element capacitance Coled is charged. Therefore, the source voltage Vs increases by ΔVs, and the potential difference Vgs eventually becomes Vsig + Vth−ΔVs. In this way, μ correction is performed simultaneously with writing. Here, since ΔVs increases as the mobility μ of the drive transistor Tr1 increases, the variation in mobility μ for each pixel 11 can be eliminated by reducing the potential difference Vgs by ΔV before light emission.

(発光)
最後に、書込線駆動回路23は、制御信号21Cに応じて書込線WSLの電圧をVonからVoffに下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子13に閾値電圧Vel以上の電圧が印加され、有機EL素子13が所望の輝度で発光する。
(Light emission)
Finally, the write line drive circuit 23 lowers the voltage of the write line WSL from Von to Voff according to the control signal 21C (T6). Then, the gate of the drive transistor Tr1 becomes floating, the current Ids flows between the drain and source of the drive transistor Tr1, and the source voltage Vs rises. As a result, a voltage equal to or higher than the threshold voltage Vel is applied to the organic EL element 13, and the organic EL element 13 emits light with a desired luminance.

本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路12がオンオフ制御され、各画素11の有機EL素子13に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。このとき、駆動回路20は、上述の方法で、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffを設定(変更)する。これにより、所望の輝度で発光した映像品質に優れた映像が得られる。   In the display device 1 according to the present embodiment, as described above, the pixel circuit 12 is controlled to be turned on / off in each pixel 11, and a driving current is injected into the organic EL element 13 of each pixel 11. And recombine to emit light. At this time, the drive circuit 20 sets (changes) the off voltage Voff by the above-described method so that the margin is always within a predetermined range. Thereby, an image with excellent image quality emitted at a desired luminance can be obtained.

[効果]
次に、本実施の形態の表示装置1における効果について説明する。
[effect]
Next, the effect in the display apparatus 1 of this Embodiment is demonstrated.

ところで、Vth補正およびμ補正は、駆動トランジスタTr1のゲートに接続された書込トランジスタTr2をオンさせることにより行われる。つまり、Vth補正やμ補正の期間は、書込トランジスタTr2のオン期間と等しい。ここで、書込トランジスタTr2のオン期間は、例えば、図5(A)に示したように、書込トランジスタTr2のゲートに印加されるパルスの幅で決定される。   Incidentally, the Vth correction and the μ correction are performed by turning on the write transistor Tr2 connected to the gate of the drive transistor Tr1. That is, the period of Vth correction and μ correction is equal to the ON period of the write transistor Tr2. Here, the ON period of the write transistor Tr2 is determined by the width of the pulse applied to the gate of the write transistor Tr2, for example, as shown in FIG.

しかし、上記のパルスは、完全な矩形波ではなく、図5(A)に示したような鈍りを有している。そのため、実際には、Vth補正やμ補正の期間は、図5(B)に示したように、書込トランジスタのVthに依って変動し得る。μ補正期間が変動すると、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、μ補正期間は、できるだけ変動しないことが好ましい。   However, the above-mentioned pulse is not a perfect rectangular wave but has a dullness as shown in FIG. Therefore, in practice, the period of Vth correction and μ correction can vary depending on the Vth of the writing transistor, as shown in FIG. When the μ correction period varies, as shown in FIG. 6, the magnitude of the current Ids that flows through the organic EL element 13 when the organic EL element 13 emits light changes, and the emission luminance also changes accordingly. Therefore, it is preferable that the μ correction period does not vary as much as possible.

書込トランジスタTr2の閾値電圧Vthは、書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けることによって変化(低下)する。すなわち、書込トランジスタTr2の閾値電圧特性がエンハンスメントからデプレッションにシフトする。通常、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加される。書込トランジスタTr2のゲート−ソース間電圧に負バイアスが印加され続けると(つまり、書込トランジスタTr2の駆動期間の経過に伴って)、書込トランジスタTr2の閾値電圧特性にデプレッションシフトが起こり、図5(B)に示したように、VthがVth1からVth2に変動(低下)する。これにより、μ補正期間が当初の期間よりもΔt1+Δt2だけ長くなる。その結果、図6に示したように、有機EL素子13の発光時に有機EL素子13に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、表示装置1の使用期間の経過に伴って、発光輝度が低下してしまう。   The threshold voltage Vth of the write transistor Tr2 changes (decreases) when a negative bias is continuously applied to the gate-source voltage of the write transistor Tr2. That is, the threshold voltage characteristic of the write transistor Tr2 shifts from enhancement to depletion. Usually, a negative bias is applied to the write transistor Tr2 during the light emission period and the extinction period of the organic EL element 13. When a negative bias is continuously applied to the gate-source voltage of the write transistor Tr2 (that is, as the drive period of the write transistor Tr2 elapses), a depletion shift occurs in the threshold voltage characteristic of the write transistor Tr2. As shown in FIG. 5 (B), Vth varies (decreases) from Vth1 to Vth2. As a result, the μ correction period becomes longer by Δt1 + Δt2 than the initial period. As a result, as shown in FIG. 6, the current Ids flowing through the organic EL element 13 when the organic EL element 13 emits light is reduced by ΔIds, and the emission luminance is also reduced accordingly. That is, as the usage period of the display device 1 elapses, the light emission luminance decreases.

また、上述したように、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタTr2の閾値電圧特性はエンハンスメントからデプレッションにシフトする。その結果、例えば、図7に示したように、書込トランジスタTr2のゲートに、オフ電圧Voffを印加しても、十分にカットオフできずにリーク電流が流れ、発光輝度が低下してしまう場合がある。そこで、書込トランジスタTr2を十分にカットオフできるようにするために、例えば、図8に示したように、オフ電圧Voffを、今までの値(Voff_a)よりも更に低い値(Voff_b)に変更することが考えられる。しかし、そのようにした場合には、オフ電圧Voffが低くなった分だけ、デプレッションシフトが加速される。そのため、上述のマージンがなくなるまでの時間は、オフ電圧Voffを変更する前と後とで、大差ないという結果になってしまう。   Further, as described above, since a negative bias is applied to the write transistor Tr2 during the light emission period and extinction period of the organic EL element 13, the threshold voltage characteristic of the write transistor Tr2 shifts from enhancement to depletion. As a result, for example, as shown in FIG. 7, even when an off voltage Voff is applied to the gate of the write transistor Tr2, a leakage current flows without sufficient cutoff, resulting in a decrease in light emission luminance. There is. Therefore, in order to sufficiently cut off the write transistor Tr2, for example, as shown in FIG. 8, the off voltage Voff is changed to a value (Voff_b) that is lower than the current value (Voff_a). It is possible to do. However, in such a case, the depletion shift is accelerated by the amount by which the off voltage Voff is lowered. For this reason, the time until the above-mentioned margin disappears is not significantly different between before and after the off voltage Voff is changed.

一方、本実施の形態では、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffが制御(変更)される。これにより、上記のマージンの不足による電流リーク量を低減ことができる。その結果、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、本実施の形態では、書込トランジスタTr2の閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、デプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量を低減することができる。これにより、Vth補正やμ補正を行う場合であっても、デプレッションシフトに起因する発光輝度の低下を低減することができる。   On the other hand, in the present embodiment, the off voltage Voff is controlled (changed) so that the margin is always within a predetermined range. Thereby, the amount of current leakage due to the lack of the margin can be reduced. As a result, it is possible to reduce a decrease in light emission luminance due to a depletion shift. Furthermore, in this embodiment, since the acceleration of the depletion shift of the threshold voltage characteristic of the write transistor Tr2 can be minimized, the amount of change in the ON period of the write transistor Tr2 due to the depletion shift can be reduced. Can do. Thereby, even when Vth correction and μ correction are performed, it is possible to reduce a decrease in light emission luminance due to a depletion shift.

<2.変形例>
[変形例1]
図13は、表示装置1の一変形例の概略構成を表したものである。本変形例では、表示パネル10が、フレーム領域10Bに、2種類のダミー画素14,15(第1ダミー画素,第2ダミー画素)を有している点で、上記実施の形態の表示装置1の構成と相違している。そこで、以下では、上記実施の形態の表示装置1との相違点について主に説明し、上記実施の形態の表示装置1との共通点についての説明を適宜省略するものとする。
<2. Modification>
[Modification 1]
FIG. 13 illustrates a schematic configuration of a modification of the display device 1. In this modification, the display panel 10 has two types of dummy pixels 14 and 15 (a first dummy pixel and a second dummy pixel) in the frame region 10B. The configuration is different. Therefore, hereinafter, differences from the display device 1 of the above-described embodiment will be mainly described, and description of common points with the display device 1 of the above-described embodiment will be appropriately omitted.

本変形例において、表示パネル10は、上述したように、2種類のダミー画素14,15を有している。ダミー画素14は、図14(A)に示したように、上記実施の形態の画素11と同一の構成要素を有している。一方、ダミー画素15は、図14(B)に示したように、上記実施の形態の画素11から有機EL素子13を取り除き、有機EL素子13のあった箇所を短絡した回路に相当する。   In this modification, the display panel 10 has two types of dummy pixels 14 and 15 as described above. As shown in FIG. 14A, the dummy pixel 14 has the same components as the pixel 11 of the above embodiment. On the other hand, as shown in FIG. 14B, the dummy pixel 15 corresponds to a circuit in which the organic EL element 13 is removed from the pixel 11 of the above-described embodiment and the portion where the organic EL element 13 is located is short-circuited.

次に、本変形例におけるテーブル33Aの作成方法について説明する。なお、本変形例では、駆動回路20が、本変形例に係る表示装置1が出荷された後、ユーザが表示装置1を使用している間に随時、ダミー画素14,15を利用して、テーブル33Aを更新するようになっている。   Next, a method for creating the table 33A in this modification will be described. In this modification, the drive circuit 20 uses the dummy pixels 14 and 15 at any time while the user is using the display device 1 after the display device 1 according to the modification is shipped, The table 33A is updated.

本変形例に係る表示装置1において、駆動回路20は、例えば、まず、オフ電圧VoffとしてVoff(1)を設定し、ダミー画素14,15に対して、画素11に印加する波形と同種の波形を繰り返し印加する。このとき、駆動回路20は、初期の周期における発光期間(またはそれに対応する期間)に、それぞれの検出信号25Aをモニターする。すると、駆動回路20は、ダミー画素14側の検出信号25Aの値が徐々に低下していく様子を計測することができる。このとき、駆動回路20は、例えば、所定の周期ごとに、ダミー画素14に対して、発光期間中(またはそれに対応する期間中)の検出信号25Aの値が初期の値と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。駆動回路20は、例えば、ダミー画素14に対して印加するオフ電圧Voffの値をVoff(1)から徐々に下げると共に、ダミー画素15に対してオフ電圧Voffの値をVoff(1)のままにし、ダミー画素15側の検出信号25Aの値から、ダミー画素14側の検出信号25Aの値を差し引いた値(差分電流値)が、初期の差分電流値と一致(またはほぼ一致)するオフ電圧Voffの値を探索する。そして、駆動回路20は、探索により見つけたオフ電圧Voffの値を、メモリ33に記録に残し、これを、オフ電圧Voffの値の探索のたびに実行する。駆動回路20は、このようにして、作成したテーブル33Aを、オフ電圧Voffの値の探索のたびにメモリ33に追記する。   In the display device 1 according to the present modification, for example, the drive circuit 20 first sets Voff (1) as the off voltage Voff, and the same type of waveform as the waveform applied to the pixel 11 with respect to the dummy pixels 14 and 15. Is repeatedly applied. At this time, the drive circuit 20 monitors each detection signal 25A during the light emission period (or the period corresponding thereto) in the initial period. Then, the drive circuit 20 can measure how the value of the detection signal 25A on the dummy pixel 14 side gradually decreases. At this time, for example, the drive circuit 20 matches (or substantially matches) the value of the detection signal 25A during the light emission period (or during the period corresponding thereto) with respect to the dummy pixels 14 at predetermined intervals. The value of the off voltage Voff to be searched is searched. For example, the drive circuit 20 gradually lowers the value of the off voltage Voff applied to the dummy pixel 14 from Voff (1) and keeps the value of the off voltage Voff for the dummy pixel 15 at Voff (1). The value (difference current value) obtained by subtracting the value of the detection signal 25A on the dummy pixel 14 side from the value of the detection signal 25A on the dummy pixel 15 side matches (or substantially matches) the initial difference current value. Search for the value of. Then, the drive circuit 20 records the value of the off voltage Voff found by the search in the memory 33, and executes this every time the value of the off voltage Voff is searched. The drive circuit 20 adds the created table 33A to the memory 33 each time the value of the off voltage Voff is searched.

次に、本変形例に係る表示装置1の効果について説明する。本変形例では、上記のようにして更新したテーブル33Aを利用して、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffが制御(変更)される。これにより、デプレッションシフトに起因する発光輝度の低下を低減することができる。さらに、本変形例では、書込トランジスタTr2の閾値電圧特性のデプレッションシフトの加速を最小限に抑えることができるので、デプレッションシフトに起因する書込トランジスタTr2のオン期間の変化量を低減することができる。さらに、上記のマージンの不足による電流リーク量を低減ことができる。これにより、Vth補正やμ補正を行う場合であっても、デプレッションシフトに起因する発光輝度の低下を低減することができる。   Next, effects of the display device 1 according to this modification will be described. In this modification, the off-voltage Voff is controlled (changed) using the table 33A updated as described above so that the margin is always within a predetermined range. Thereby, the fall of the light-emission brightness resulting from a depletion shift can be reduced. Furthermore, in this modification, since the acceleration of the depletion shift of the threshold voltage characteristic of the write transistor Tr2 can be minimized, the amount of change in the ON period of the write transistor Tr2 due to the depletion shift can be reduced. it can. Furthermore, the amount of current leakage due to the lack of the margin can be reduced. Thereby, even when Vth correction and μ correction are performed, it is possible to reduce a decrease in light emission luminance due to a depletion shift.

[変形例2]
上記実施の形態および変形例1では、駆動回路20は、Vth補正やμ補正を行っていたが、これらを省略してもよい。この場合でも、書込トランジスタTr2には、有機EL素子13の発光期間や消光期間に負バイアスが印加されるので、書込トランジスタTr2の閾値電圧特性はエンハンスメントからデプレッションにシフトし得る。しかし、本変形例では、上記実施の形態および変形例1と同様、上記のマージンが常に所定の範囲内となるように、オフ電圧Voffが制御(変更)される。これにより、上記のマージンの不足による電流リーク量を低減ことができるので、デプレッションシフトに起因する発光輝度の低下を低減することができる。
[Modification 2]
In the above embodiment and Modification 1, the drive circuit 20 performs Vth correction and μ correction, but these may be omitted. Even in this case, since the negative bias is applied to the write transistor Tr2 during the light emission period or the extinction period of the organic EL element 13, the threshold voltage characteristic of the write transistor Tr2 can be shifted from enhancement to depletion. However, in the present modification, as in the above-described embodiment and Modification 1, the off-voltage Voff is controlled (changed) so that the margin is always within a predetermined range. Thereby, since the amount of current leakage due to the lack of the margin can be reduced, it is possible to reduce the decrease in light emission luminance due to the depletion shift.

<3.適用例>
以下、上記実施の形態およびその変形例で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<3. Application example>
Hereinafter, application examples of the display device 1 described in the above embodiment and the modifications thereof will be described. The display device 1 according to the above-described embodiment or the like receives a video signal input from the outside or a video signal generated inside, such as a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera. The present invention can be applied to display devices of electronic devices in various fields that display as images or videos.

(適用例1)
図15は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等の表示装置1により構成されている。
(Application example 1)
FIG. 15 illustrates an appearance of a television device to which the display device 1 according to the above-described embodiment or the like is applied. This television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320, and the video display screen unit 300 is configured by the display device 1 according to the above-described embodiment or the like. .

(適用例2)
図16は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等の表示装置1により構成されている。
(Application example 2)
FIG. 16 illustrates an appearance of a digital camera to which the display device 1 according to the above-described embodiment or the like is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above-described embodiment or the like. Yes.

(適用例3)
図17は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等の表示装置1により構成されている。
(Application example 3)
FIG. 17 illustrates an appearance of a notebook personal computer to which the display device 1 according to the above-described embodiment or the like is applied. The notebook personal computer includes, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display device such as the above-described embodiment. 1.

(適用例4)
図18は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等の表示装置1により構成されている。
(Application example 4)
FIG. 18 illustrates an appearance of a video camera to which the display device 1 according to the above-described embodiment or the like is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to the above-described embodiment or the like.

(適用例5)
図19は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等の表示装置1により構成されている。
(Application example 5)
FIG. 19 illustrates an appearance of a mobile phone to which the display device 1 according to the above-described embodiment and the like is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to the above-described embodiment or the like.

以上、実施の形態およびその変形例ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。   As described above, the present technology has been described with reference to the embodiment and its modified examples and application examples, but the present technology is not limited to the above-described embodiment and the like, and various modifications are possible.

例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路12の構成は、上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路12の変更に応じて、上述した表示制御回路21や、信号線駆動回路22、書込線駆動回路23、電源線駆動回路24、計測回路25などの他に、必要な駆動回路を追加してもよい。   For example, in the above embodiment and the like, the configuration of the pixel circuit 12 for active matrix driving is not limited to that described in the above embodiment and the like, and a capacitor and a transistor may be added as necessary. In that case, in addition to the display control circuit 21, the signal line drive circuit 22, the write line drive circuit 23, the power supply line drive circuit 24, the measurement circuit 25, and the like according to the change of the pixel circuit 12, necessary drive is performed. A circuit may be added.

また、例えば、本技術は以下のような構成を取ることができる。
(1)
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
表示装置。
(2)
前記駆動部は、前記オフ電圧の制御によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトに起因する前記書込トランジスタの電流リーク量を低減するようになっている
(1)に記載の表示装置。
(3)
前記駆動部は、前記発光素子を流れる電流の値またはそれと対応する物理量を計測する計測部を有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記オフ電圧を制御するようになっている
(1)または(2)に記載の表示装置。
(4)
前記駆動部は、複数のオフ電圧もしくは複数のオフ電圧に対応するものを羅列したものに相当するテーブルを有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、所定の閾値と、前記テーブルとを利用して、前記オフ電圧を制御するようになっている
(3)に記載の表示装置。
(5)
前記表示部は、前記表示領域の周囲にあるフレーム領域に、前記発光素子および前記画素回路と同一の構造を有する第1ダミー画素と、前記第1ダミー画素において前記発光素子を取り除くとともに前記発光素子の箇所を短絡した回路に相当する第2ダミー画素とを有し、
前記駆動部は、前記第1ダミー画素および前記第2ダミー画素を利用して、前記テーブルを更新するようになっている
(4)に記載の表示装置。
(6)
表示装置を備え、
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
電子機器。
(7)
発光素子および画素回路を表示領域に画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するステップを含む
表示装置の駆動方法。
For example, this technique can take the following composition.
(1)
A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A display device that controls the voltage.
(2)
The display device according to (1), wherein the driving unit is configured to reduce a current leak amount of the write transistor due to a depletion shift of a threshold voltage characteristic of the write transistor by controlling the off voltage. .
(3)
The drive unit includes a measurement unit that measures a value of a current flowing through the light emitting element or a physical quantity corresponding thereto,
The drive unit controls the off-voltage using a measurement value obtained by the measurement unit or a value obtained by performing a predetermined calculation on the measurement value. (1) Or the display apparatus as described in (2).
(4)
The drive unit has a table corresponding to a plurality of off voltages or a list of ones corresponding to a plurality of off voltages,
The driving unit uses the measurement value in the measurement unit or a value obtained by performing a predetermined calculation on the measurement value, a predetermined threshold value, and the table, to calculate the off voltage. The display device according to (3), wherein the display device is controlled.
(5)
The display section includes a first dummy pixel having the same structure as the light emitting element and the pixel circuit in a frame region around the display area, and the light emitting element is removed from the first dummy pixel and the light emitting element is removed. A second dummy pixel corresponding to a circuit short-circuited
The display device according to (4), wherein the driving unit is configured to update the table using the first dummy pixel and the second dummy pixel.
(6)
A display device,
The display device
A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. An electronic device that is designed to control voltage.
(7)
A light emitting element and a pixel circuit are provided for each pixel in a display area, and the pixel circuit controls driving of a light emitting element and application of a signal voltage corresponding to a video signal to a gate of the driving transistor. In a display device including a transistor, a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A method for driving a display device, comprising: controlling the off voltage.

1…表示装置、10…表示パネル、10A…表示領域、10B…フレーム領域、11,111…画素、12…画素回路、13…有機EL素子、14,15…ダミー画素、20…駆動回路、20A…映像信号、20B…同期信号、21…表示制御回路、21A…信号データ,21B,21C,21D,32A…制御信号、22…信号線駆動回路、23…書込線駆動回路、24…電源線駆動回路、24…計測回路、25A…検出信号、31…変換回路、32…コントローラ、33…メモリ、33A…テーブル、33B…閾値、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Coled…素子容量、Cs…保持容量、CTL…カソード線、DTL…信号線、DSL…電源線、Ids…電流、Vcc,Vofs,Von,Vsig,Vss…電圧、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Voff,Voff1,Voff2,Voff_a,Voff_b…オフ電圧、Vs…ソース電圧、Vth,Vth0,Vth1…閾値電圧、Tr1…駆動トランジスタ、Tr2…書込トランジスタ、WSL…書込線。   DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 10A ... Display area, 10B ... Frame area, 11, 111 ... Pixel, 12 ... Pixel circuit, 13 ... Organic EL element, 14, 15 ... Dummy pixel, 20 ... Drive circuit, 20A ... Video signal, 20B ... Synchronization signal, 21 ... Display control circuit, 21A ... Signal data, 21B, 21C, 21D, 32A ... Control signal, 22 ... Signal line drive circuit, 23 ... Write line drive circuit, 24 ... Power supply line Drive circuit, 24 ... measurement circuit, 25A ... detection signal, 31 ... conversion circuit, 32 ... controller, 33 ... memory, 33A ... table, 33B ... threshold, 300 ... video display screen section, 310 ... front panel, 320 ... filter glass , 410: Light emitting unit, 420, 530, 640 ... Display unit, 430 ... Menu switch, 440 ... Shutter button, 510 ... Main unit, 520 ... Key Board, 610 ... main body, 620 ... lens, 630 ... start / stop switch, 710 ... upper housing, 720 ... lower housing, 730 ... connecting portion, 740 ... display, 750 ... sub-display, 760 ... picture light, 770 ... Camera, Coled ... Element capacitance, Cs ... Retention capacitance, CTL ... Cathode line, DTL ... Signal line, DSL ... Power supply line, Ids ... Current, Vcc, Vofs, Von, Vsig, Vss ... Voltage, Vg ... Gate voltage, Vgs: gate-source voltage, Voff, Voff1, Voff2, Voff_a, Voff_b ... off voltage, Vs ... source voltage, Vth, Vth0, Vth1 ... threshold voltage, Tr1 ... drive transistor, Tr2 ... write transistor, WSL ... write line.

Claims (7)

発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
表示装置。
A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A display device that controls the voltage.
前記駆動部は、前記オフ電圧の制御によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトに起因する前記書込トランジスタの電流リーク量を低減するようになっている
請求項1に記載の表示装置。
2. The display device according to claim 1, wherein the drive unit is configured to reduce a current leakage amount of the write transistor due to a depletion shift of a threshold voltage characteristic of the write transistor by controlling the off voltage. .
前記駆動部は、前記発光素子を流れる電流の値またはそれと対応する物理量を計測する計測部を有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値を利用して、前記オフ電圧を制御するようになっている
請求項1に記載の表示装置。
The drive unit includes a measurement unit that measures a value of a current flowing through the light emitting element or a physical quantity corresponding thereto,
2. The drive unit controls the off-voltage using a measurement value obtained by the measurement unit or a value obtained by performing a predetermined calculation on the measurement value. The display device described in 1.
前記駆動部は、複数のオフ電圧もしくは複数のオフ電圧に対応するものを羅列したものに相当するテーブルを有し、
前記駆動部は、前記計測部での計測値、または前記計測値に対して所定の演算を施すことにより得られた値と、所定の閾値と、前記テーブルとを利用して、前記オフ電圧を制御するようになっている
請求項3に記載の表示装置。
The drive unit has a table corresponding to a plurality of off voltages or a list of ones corresponding to a plurality of off voltages,
The driving unit uses the measurement value in the measurement unit or a value obtained by performing a predetermined calculation on the measurement value, a predetermined threshold value, and the table, to calculate the off voltage. The display device according to claim 3, wherein the display device is controlled.
前記表示部は、前記表示領域の周囲にあるフレーム領域に、前記発光素子および前記画素回路と同一の構造を有する第1ダミー画素と、前記第1ダミー画素において前記発光素子を取り除くとともに前記発光素子の箇所を短絡した回路に相当する第2ダミー画素とを有し、
前記駆動部は、前記第1ダミー画素および前記第2ダミー画素を利用して、前記テーブルを更新するようになっている
請求項4に記載の表示装置。
The display section includes a first dummy pixel having the same structure as the light emitting element and the pixel circuit in a frame region around the display area, and the light emitting element is removed from the first dummy pixel and the light emitting element is removed. A second dummy pixel corresponding to a circuit short-circuited
The display device according to claim 4, wherein the driving unit is configured to update the table using the first dummy pixel and the second dummy pixel.
表示装置を備え、
前記表示装置は、
発光素子および画素回路を表示領域に画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタと
を有し、
前記駆動部は、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するようになっている
電子機器。
A display device,
The display device
A display unit having a light emitting element and a pixel circuit for each pixel in a display region;
A drive unit for driving the pixel circuit based on a video signal,
The pixel circuit includes:
A driving transistor for driving the light emitting element;
A write transistor that controls application of a signal voltage corresponding to a video signal to the gate of the drive transistor;
The drive unit is configured so that a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. An electronic device that is designed to control voltage.
発光素子および画素回路を表示領域に画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタの閾値電圧と、前記書込トランジスタをオフする際に前記書込トランジスタのゲートに印加するオフ電圧との差分が常に所定の範囲内となるように、前記オフ電圧を制御するステップを含む
表示装置の駆動方法。
A light emitting element and a pixel circuit are provided for each pixel in a display area, and the pixel circuit controls driving of a light emitting element and application of a signal voltage corresponding to a video signal to a gate of the driving transistor. In a display device including a transistor, a difference between a threshold voltage of the write transistor and an off voltage applied to the gate of the write transistor when the write transistor is turned off is always within a predetermined range. A method for driving a display device, comprising: controlling the off voltage.
JP2012054067A 2012-03-12 2012-03-12 Display device and driving method of the same, and electronic apparatus Pending JP2013186447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012054067A JP2013186447A (en) 2012-03-12 2012-03-12 Display device and driving method of the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012054067A JP2013186447A (en) 2012-03-12 2012-03-12 Display device and driving method of the same, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013186447A true JP2013186447A (en) 2013-09-19

Family

ID=49387884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012054067A Pending JP2013186447A (en) 2012-03-12 2012-03-12 Display device and driving method of the same, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013186447A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091026A (en) * 2014-11-07 2016-05-23 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
WO2023218497A1 (en) * 2022-05-09 2023-11-16 シャープディスプレイテクノロジー株式会社 Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091026A (en) * 2014-11-07 2016-05-23 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
WO2023218497A1 (en) * 2022-05-09 2023-11-16 シャープディスプレイテクノロジー株式会社 Display device

Similar Documents

Publication Publication Date Title
JP5804732B2 (en) Driving method, display device, and electronic apparatus
JP5217500B2 (en) EL display panel module, EL display panel, integrated circuit device, electronic apparatus, and drive control method
US8836690B2 (en) Display apparatus and drive method thereof and electronic device
US11380246B2 (en) Electroluminescent display device having pixel driving
JP2011112723A (en) Display device, method of driving the same and electronic equipment
KR20110058668A (en) Display device, method of driving the display device, and electronic device
JP2011112722A (en) Display device, method of driving the same and electronic equipment
JP2011175103A (en) Pixel circuit, display device and method for driving the same, and electronic equipment
JP2009157019A (en) Display device and electronic equipment
JP2009157018A (en) Display device, its driving method, and electronic equipment
US20170018225A1 (en) Display unit, display panel, and method of driving the same, and electronic apparatus
JP5493741B2 (en) Display device, driving method thereof, and electronic apparatus
TWI514350B (en) A driving circuit, a driving method, a display device and an electronic device
JP2018105917A (en) Display panel and display device
KR101544212B1 (en) Display apparatus driving method for display apparatus and electronic apparatus
JP5365734B2 (en) Display device
JP5891493B2 (en) Display panel, driving method thereof, display device, and electronic apparatus
JP2013186447A (en) Display device and driving method of the same, and electronic apparatus
JP2011221165A (en) Display device, electronic device, and driving method of display device
JP2010091641A (en) Display device, drive method therefor, and electronic apparatus
JP2013047717A (en) Driving circuit, driving method, electronic apparatus and display device
JP2018097236A (en) Display device, and driving method
JP2011107187A (en) Display device, method of driving the same and electronic equipment
JP2009103871A (en) Display device, driving method therefor and electronic equipment
JP2008249920A (en) Display device, driving method thereof, and electronic apparatus