JP2013047717A - Driving circuit, driving method, electronic apparatus and display device - Google Patents
Driving circuit, driving method, electronic apparatus and display device Download PDFInfo
- Publication number
- JP2013047717A JP2013047717A JP2011185717A JP2011185717A JP2013047717A JP 2013047717 A JP2013047717 A JP 2013047717A JP 2011185717 A JP2011185717 A JP 2011185717A JP 2011185717 A JP2011185717 A JP 2011185717A JP 2013047717 A JP2013047717 A JP 2013047717A
- Authority
- JP
- Japan
- Prior art keywords
- driving transistor
- source
- current
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本開示は、駆動回路、駆動方法、電子機器、及び表示装置に関し、特に、例えば、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにした駆動回路、駆動方法、電子機器、及び表示装置に関する。 The present disclosure relates to a drive circuit, a drive method, an electronic device, and a display device, and in particular, for example, a drive circuit, a drive method, an electronic device, and a display device that can suppress variations in luminance of pixels included in a display. About.
近年、発光素子として有機EL(Electro Luminescent)素子を用いた平面自発光型のパネル(以下、有機ELパネルと称する)の開発が盛んになっている(例えば、特許文献1乃至5参照)。
2. Description of the Related Art In recent years, development of flat self-luminous panels (hereinafter referred to as organic EL panels) using organic EL (Electro Luminescent) elements as light emitting elements has become active (see, for example,
この有機EL素子は、有機薄膜に電界をかけると発光する現象を利用した発光素子であり、印加電圧が10V以下で駆動するため、低消費電力である。 This organic EL element is a light emitting element utilizing a phenomenon that emits light when an electric field is applied to an organic thin film, and is driven at an applied voltage of 10 V or less, and thus has low power consumption.
また、有機EL素子は、自ら光を発する自発光素子であるため、液晶ディスプレイのように、バックライト等の照明部材を必要としないため、軽量化及び薄型化が容易である。 In addition, since the organic EL element is a self-luminous element that emits light by itself, an illumination member such as a backlight is not required unlike a liquid crystal display, and thus it is easy to reduce the weight and thickness.
さらに有機EL素子は、その応答速度が数μs程度と非常に高速であるので、動画表示時の残像が発生しない。 Furthermore, since the organic EL element has a very high response speed of about several μs, an afterimage does not occur when displaying a moving image.
しかしながら、上述の有機ELパネルでは、各画素の輝度にばらつきが生じてしまうことがあった。 However, in the above-described organic EL panel, the luminance of each pixel may vary.
本開示は、このような状況に鑑みてなされたものであり、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにするものである。 This indication is made in view of such a situation, and makes it possible to control the variation in the brightness of each pixel which constitutes a display.
本開示の第1の側面の駆動回路は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路である。 The driving circuit according to the first aspect of the present disclosure includes a first driving transistor that supplies a first current from a drain to a source, a gate potential of the first driving transistor being a signal potential of a video signal, The source potential of the first driving transistor rises at a rate corresponding to the first current during the correction period in which the voltage between the gate and source of the first driving transistor is corrected. Correspondingly, a second driving transistor for supplying a second current from the drain to the source, the first current supplied from the source of the first driving transistor, and the second driving transistor. And a light emitting element that emits light with brightness according to the voltage corrected in the correction period by the second current supplied from the source of the driving circuit.
前記第1の駆動用トランジスタのゲートと、前記第2の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第2の駆動用トランジスタのソースとが接続されているようにすることができる。 The gate of the first driving transistor and the gate of the second driving transistor are connected, and the source of the first driving transistor and the source of the second driving transistor are connected. Can be.
前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに設けることができ、前記第2の駆動用トランジスタでは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第2の電流を供給することができる。 A switching element that is turned from an off state to an on state in response to the source potential of the first driving transistor rising at a speed corresponding to the first current during the correction period; In the second drive transistor, the second current is supplied from the drain connected to the power supply line through the switching element to the source in response to the switching element being turned on. can do.
前記第1の駆動用トランジスタと前記第2の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置されるようにすることができる。 The first driving transistor and the second driving transistor may be arranged such that directions of a gate, a drain, and a source coincide with each other.
本開示の第1の側面の駆動方法は、第1の駆動用トランジスタと、第2の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法であって、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第2の駆動用トランジスタによる、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の供給ステップと、前記発光素子による、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法である。 A driving method according to a first aspect of the present disclosure is a driving method of a driving circuit including a first driving transistor, a second driving transistor, and a light emitting element, and is based on the first driving transistor. A first supply step of supplying a first current from the drain to the source; and a gate potential of the first driving transistor by the second driving transistor is set as a signal potential of a video signal, Corresponding to the source potential of the first driving transistor rising at a rate corresponding to the first current during the correction period in which the voltage between the gate and source of the driving transistor is corrected. , A second supply step of supplying a second current from the drain to the source, the first current supplied from the source of the first driving transistor by the light emitting element, and the second driving G By the second current supplied from the source of Njisuta a driving method and a light emitting step of emitting light at brightness in accordance with the corrected the voltage at the correction period.
本開示の第1の側面の電子機器は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器である。 The electronic device according to the first aspect of the present disclosure includes a first driving transistor that supplies a first current from a drain to a source, and a gate potential of the first driving transistor as a signal potential of a video signal. The source potential of the first driving transistor rises at a rate corresponding to the first current during the correction period in which the voltage between the gate and source of the first driving transistor is corrected. Correspondingly, a second driving transistor for supplying a second current from the drain to the source, the first current supplied from the source of the first driving transistor, and the second driving transistor. And a light emitting element that emits light with brightness according to the voltage corrected in the correction period by the second current supplied from the source.
本開示の第1の側面の表示装置は、複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置である。 A display device according to a first aspect of the present disclosure includes a display panel that displays an image by causing a plurality of pixel units to emit light, and the pixel unit supplies a first current from a drain to a source. The first driving is performed during a correction period in which the gate potential of the transistor and the first driving transistor is set as the signal potential of the video signal, and the voltage between the gate and the source of the first driving transistor is corrected. A second driving transistor for supplying a second current from the drain to the source in response to the source potential of the transistor for use rising at a speed corresponding to the first current; and the first driving Brightness according to the voltage corrected in the correction period by the first current supplied from the source of the driving transistor and the second current supplied from the source of the second driving transistor. Depart A display device having a light emitting element for.
本開示の第1の側面によれば、前記第1の駆動用トランジスタにより、ドレインからソースに第1の電流が供給され、前記第2の駆動用トランジスタにより、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流が供給され、前記発光素子が、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光される。 According to the first aspect of the present disclosure, a first current is supplied from the drain to the source by the first driving transistor, and the gate of the first driving transistor is supplied by the second driving transistor. During the correction period in which the potential is the signal potential of the video signal and the voltage between the gate and the source of the first driving transistor is corrected, the source potential of the first driving transistor is the first current. And a second current is supplied from the drain to the source, and the light emitting element is supplied with the first current supplied from the source of the first driving transistor. The second current supplied from the source of the second driving transistor emits light with brightness according to the voltage corrected in the correction period.
本開示の第2の側面の駆動回路は、第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路である。 A drive circuit according to a second aspect of the present disclosure includes a first drive transistor, a second drive transistor, a switching transistor, a sampling transistor, a storage capacitor, and a light emitting element. One end is supplied with a video signal from a signal line via the sampling transistor, and the video signal is supplied to one end of the storage capacitor from a first power source via the first driving transistor. A correction period for supplying a current to the other end of the storage capacitor to correct a voltage between both ends of the storage capacitor, and from the first power source through the first driving transistor according to the corrected voltage. And a first current supplied from a second power source via the switching transistor and the second driving transistor in accordance with the corrected first voltage and the corrected voltage. By a current which is a driving circuit and a light emission period for light emitting the light emitting element.
前記スイッチングトランジスタは前記補正期間においてオフ状態とされるようにすることができる。 The switching transistor may be turned off during the correction period.
前記第1の電源と前記第2の電源は、同一の電源とされているようにすることができる。 The first power source and the second power source may be the same power source.
本開示の第2の側面の電子機器は、第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する電子機器である。 An electronic apparatus according to a second aspect of the present disclosure includes a first driving transistor, a second driving transistor, a switching transistor, a sampling transistor, a storage capacitor, and a light emitting element, One end is supplied with a video signal from a signal line via the sampling transistor, and the video signal is supplied to one end of the storage capacitor from a first power source via the first driving transistor. A correction period for supplying a current to the other end of the storage capacitor to correct a voltage between both ends of the storage capacitor, and from the first power source through the first driving transistor according to the corrected voltage. And a first current supplied from a second power source via the switching transistor and the second driving transistor in accordance with the corrected first voltage and the corrected voltage. By the current is an electronic device having a light emission period for light emitting the light emitting element.
本開示の第2の側面によれば、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記補正期間において、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流が供給されて、前記保持容量の両端間の電圧が補正され、前記発光期間において、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子が発光される。 According to the second aspect of the present disclosure, a video signal is supplied to one end of the storage capacitor from a signal line via the sampling transistor, and the video signal is supplied to one end of the storage capacitor during the correction period. In this state, a current is supplied from the first power supply to the other end of the storage capacitor via the first driving transistor, and the voltage across the storage capacitor is corrected. In the light emission period, A first current supplied from the first power supply via the first driving transistor according to the corrected voltage, and a switching transistor and the first current from a second power supply according to the corrected voltage. The light emitting element emits light by the second current supplied through the two driving transistors.
本開示によれば、ディスプレイを構成する各画素の輝度のばらつきを抑制することが可能となる。 According to the present disclosure, it is possible to suppress variation in luminance of each pixel constituting the display.
以下、本開示における実施の形態(以下、実施の形態という)について説明する。なお、説明は以下の順序で行う。
1.背景の説明
2.本実施の形態(駆動用トランジスタを分割して構成するときの例)
3.変形例
Hereinafter, embodiments of the present disclosure (hereinafter referred to as embodiments) will be described. The description will be given in the following order.
1. 1. Background Description This embodiment (an example in which the driving transistor is divided and configured)
3. Modified example
<1.背景の説明>
まず、本開示の理解を容易にし、且つ、背景を明らかにするため、基本となる駆動手法(以下、基本駆動手法と称する)が適用される有機ELパネルについて、図1乃至図9を参照して説明する。
<1. Background explanation>
First, in order to facilitate understanding of the present disclosure and to clarify the background, an organic EL panel to which a basic driving method (hereinafter referred to as a basic driving method) is applied will be described with reference to FIGS. I will explain.
図1は、基本駆動手法が適用された有機ELパネル11の構成例を示している。
FIG. 1 shows a configuration example of an
この有機ELパネル11は、アクティブマトリクス型の有機ELパネルであり、画素アレイ部21、画素アレイ部21を駆動する駆動部として、データドライバ41及びゲートドライバ42が設けられている。
The
画素アレイ部21には、N×M個の画素部31−(1, 1)乃至31−(N, M)が行列状に配置されている。なお、N,Mは、相互に独立した1以上の整数値である。
In the
データドライバ41及びゲートドライバ42は、例えば、ドライバIC(Integrated Circuit)で構成される。この例では、ゲートドライバ42は、画素アレイ部21の外部の片側に配置されている。ただし、ゲートドライバ42の配置は特に限定されず、例えば、画素アレイ部21の外部の両側に配置されてもよい。
The
ゲートドライバ42は、DSドライバ51−1乃至51−N及びWSドライバ52−1乃至52−Nにより構成される。
The
また、有機ELパネル11は、N本の走査線WSL−1乃至WSL−N、N本の電源線DSL−1乃至DSL−N、及びM本の映像信号線DTL−1乃至DTL−Mも有している。
The
なお、走査線WSL−1乃至WSL−N、映像信号線DTL−1乃至DTL−M、電源線DSL−1乃至DSL−Nのそれぞれを特に区別する必要がない場合、以下、単に、走査線WSL、映像信号線DTL、電源線DSLのそれぞれと称する。 In the case where there is no need to particularly distinguish each of the scanning lines WSL-1 to WSL-N, the video signal lines DTL-1 to DTL-M, and the power supply lines DSL-1 to DSL-N, hereinafter, the scanning lines WSL are simply referred to. These are referred to as a video signal line DTL and a power supply line DSL, respectively.
また、以下、画素部31−(1, 1)乃至31−(N, M)、DSドライバ51−1乃至51−N、WSドライバ52−1乃至52−Nのそれぞれを特に区別する必要がない場合、単に、画素部31、DSドライバ51、WSドライバ52のそれぞれと称する。
In addition, it is not necessary to particularly distinguish each of the pixel units 31- (1, 1) to 31- (N, M), the DS drivers 51-1 to 51-N, and the WS drivers 52-1 to 52-N. In this case, they are simply referred to as the
図1に示されるように、1行目の画素部31−(1,1)乃至31−(1,M)は、走査線WSL−1でWSドライバ52−1と、電源線DSL−1でDSドライバ51−1と、それぞれ接続されている。N行目の画素部31−(N,1)乃至31−(N,M)は、走査線WSL−NでWSドライバ52−Nと、電源線DSL−NでDSドライバ51−Nと、それぞれ接続されている。図示しないが、他の行の画素部31についても同様な接続がなされている。
As shown in FIG. 1, the pixel units 31- (1,1) to 31- (1, M) in the first row are composed of the WS driver 52-1 on the scanning line WSL-1 and the power line DSL-1. Each is connected to the DS driver 51-1. The pixel units 31- (N, 1) to 31- (N, M) in the Nth row include a WS driver 52-N on the scanning line WSL-N and a DS driver 51-N on the power line DSL-N, respectively. It is connected. Although not shown, the same connection is made for the
また、1列目の画素部31−(1,1)乃至31−(N,1)は、映像信号線DTL−1でデータドライバ41と接続されている。2列目の画素部31−(1,2)乃至31−(N,2)は、映像信号線DTL−2でデータドライバ41と接続されている。M列目の画素部31−(1,M)乃至31−(N,M)は、映像信号線DTL−Mでデータドライバ41と接続されている。図示しないが、他の列の画素部31についても同様な接続がなされている。
Further, the pixel portions 31- (1,1) to 31- (N, 1) in the first column are connected to the
ゲートドライバ42は、WSドライバ52−1乃至52−Nを順次駆動することで、走査線WSL−1乃至WSL−Nの電位を水平期間(以下、1Hと称する)で順次切換えて画素部31を行単位で線順次走査する。また、ゲートドライバ42は、DSドライバ51−1乃至51−Nを駆動することで、この線順次走査に合わせて電源線DSL−1乃至DSL−Nの電位を高電位または低電位に切換える。データドライバ41は、線順次走査に合わせて各1H内で、映像信号線DTL−1乃至DTL−Mの電位を、映像信号の信号電圧Vsigと基準電圧Vofsとに切換える。
The
[画素部31の詳細な構成例]
次に、図2は、有機ELパネル11を構成する各画素部31の詳細な構成例を示している。
[Detailed Configuration Example of Pixel Unit 31]
Next, FIG. 2 shows a detailed configuration example of each
図2には、有機ELパネル11に含まれるN×M個の画素部31のうちの1つが拡大されて描画されている。
In FIG. 2, one of the N ×
画素部31は、サンプリング用トランジスタ91、駆動用トランジスタ92、保持容量93、有機EL素子である発光素子94、及び補助容量95を含むように構成されている。なお、EL素子ELP97の等価回路は、発光素子94及び補助容量95により表すことができる。
The
画素部31は、サンプリング用トランジスタ91及び駆動用トランジスタ92の2個のトランジスタから構成される。このような構成の駆動回路は、2Tr(トランジスタ)駆動回路と称される。なお、画素部31は、2Tr駆動回路に限定されない。
The
サンプリング用トランジスタ91と駆動用トランジスタ92とは、それぞれ、Nチャネル型トランジスタから構成される。サンプリング用トランジスタ91のゲートは走査線WSLに接続されている。サンプリング用トランジスタ91のドレインは、映像信号線DTLに接続されている。サンプリング用トランジスタ91のソースは、駆動用トランジスタ92のゲートGに接続されている。
Each of the
駆動用トランジスタ92のドレインは、電源線DSLに接続されている。駆動用トランジスタ92のソースSは、発光素子94のアノードに接続されている。駆動用トランジスタ92のゲートGは、サンプリング用トランジスタ91のソースに接続されている。
The drain of the driving
保持容量93は、駆動用トランジスタ92のゲートGとソースSの間に接続されている。この保持容量93の容量値を、以下、Csと記述する。発光素子94のカソードは、配線96に接続されている。従って、発光素子94のカソードの電位の値は、配線96の電位Vcathとなる。
The
補助容量95は、発光素子94のアノード(駆動用トランジスタ92のソースS)と配線96の間に接続されている。補助容量95の容量値を、以下、Csubと記述する。
The
発光素子94は、電流発光素子であるため、その電流値を制御することで、発光輝度の階調を可変させることができる。画素部31では、駆動用トランジスタ92のゲートGの電位(以下、ゲート電位と称する)を変化させることで、発光素子94の電流値が制御され、その結果、発光輝度の階調が可変する。
Since the light-emitting
駆動用トランジスタ92は、飽和領域で動作するように設計されている。即ち、駆動用トランジスタ92のドレインは電源線DSLに接続されており、この電源線DSLの電位を高電位にすることで、駆動用トランジスタ92は飽和領域で動作する。
The driving
なお、飽和領域とは、Vgs−Vth<Vdsが満たされる領域をいう。Vdsは、駆動用トランジスタ92のドレインとソースSの間の電圧(以下、ドレインソース間電圧と称する)を示す。Vthは、駆動用トランジスタ92の閾値電圧を示す。Vgsは、駆動用トランジスタ92のゲートGとソースSの間の電圧(以下、ゲートソース間電圧と称する)を示す。
Note that the saturation region is a region where Vgs−Vth <Vds is satisfied. Vds indicates a voltage between the drain and source S of the driving transistor 92 (hereinafter referred to as a drain-source voltage). Vth represents the threshold voltage of the driving
飽和領域で動作中の駆動用トランジスタ92は、ドレインとソースSの間に一定の電流を流す定電流源として機能する。なお、この駆動用トランジスタ92のドレインとソースSの間に流れる電流を、以下、ドレインソース間電流と称し、その電流値をIdsと記述する。このドレインソース間電流Idsは、次式(1)で示すことができる。
Ids = (1/2)×μ×(W/L)×Cox×(Vgs - Vth)2 ・・・(1)
The driving
Ids = (1/2) × μ × (W / L) × Cox × (Vgs-Vth) 2 (1)
ここで、式(1)において、μは移動度を、Wはゲート幅を、Lはゲート長を、Coxは単位面積あたりのゲート酸化膜容量を、それぞれ示している。 In equation (1), μ represents mobility, W represents gate width, L represents gate length, and Cox represents gate oxide film capacitance per unit area.
サンプリング用トランジスタ91は、走査線WSLを介してWSドライバ52から供給される制御信号の電位に応じてオン(導通)する。サンプリング用トランジスタ91がオンされると、保持容量93は、映像信号線DTLを介してデータドライバ41から供給される映像信号の信号電位Vsigを保持する。
The
駆動用トランジスタ92は、高電位となっている電源線DSLから電流の供給を受け、保持容量93に保持された信号電位Vsigに応じたドレインソース間電流を発光素子94に流す。この発光素子94に流されるドレインソース間電流を、以下、駆動電流とも適宜称する。発光素子94に一定以上の駆動電流が流れることにより、発光素子94(画素部31)が発光する。
The driving
また、画素部31は、閾値補正機能を有している。この閾値補正機能とは、駆動用トランジスタ92の閾値電圧Vthに相当する電圧を保持容量93に保持させる機能である。この閾値補正機能により、駆動用トランジスタ92の閾値電圧Vthのばらつきの影響をキャンセルすることができる。この駆動用トランジスタ92の閾値電圧Vthのばらつきは、画素部31毎の発光輝度のばらつきの原因の一つとなっている。従って、閾値補正機能により、画素部31毎の発光輝度のばらつきをある程度抑えることが可能となる。
The
画素部31は、上述した閾値補正機能に加え、さらに移動度補正機能も有している。移動度補正機能とは、信号電位Vsigを保持容量93に保持させる際に、信号電位Vsigに対して、駆動用トランジスタ92の移動度μについての補正を加える機能である。
The
画素部31は、さらにブートストラップ機能も有している。ブートストラップ機能とは、駆動用トランジスタ92のソースSの電位の変動にゲートGの電位を連動させる機能である。換言すると、ブートストラップ機能は、駆動用トランジスタ92のゲートソース間電圧を一定に維持させる機能である。
The
[画素部31の動作説明]
次に、図3のタイミングチャートを参照して、画素部31の動作例について説明する。
[Description of Operation of Pixel Unit 31]
Next, an operation example of the
図4乃至図9は、それぞれ、後述する発光期間T0、消光期間T1、閾値補正準備期間T2、閾値補正期間T3、書き込み+移動度補正期間T4、及び発光期間T5における駆動用トランジスタ92の様子の一例を示している。
4 to 9 show the state of the driving
図3には、図中横方向の時間軸に対する、映像信号線DTLの電位(以下、映像信号線電位DTともいう)、電源線DSLの電位(以下、電源線電位DSともいう)、走査線WSLの電位(以下、走査線電位WSともいう)、駆動用トランジスタ92のゲート電位Vg、及び駆動用トランジスタ92のソース電位Vsの変化の一例が示されている。
FIG. 3 shows the potential of the video signal line DTL (hereinafter also referred to as video signal line potential DT), the potential of the power supply line DSL (hereinafter also referred to as power supply line potential DS), and the scanning line with respect to the time axis in the horizontal direction in the figure. An example of changes in the potential of WSL (hereinafter also referred to as a scanning line potential WS), the gate potential Vg of the driving
図3において、時刻t1までの期間は、発光素子94が発光される発光期間T0である。この発光期間T0では、図4に示されるように、電源線DSLの電源線電位DSが高電位VCC_Hとされ、サンプリング用トランジスタ91がオフとされる。
In FIG. 3, the period up to time t1 is a light emission period T0 in which the
また、発光期間T0において、駆動用トランジスタ92は飽和領域で動作するように設定されているため、EL素子ELP97に流れる電流Ids'は、式(1)により算出される値となる。
Further, since the driving
図3において、時刻t1から時刻t3までの期間は、発光素子94が消光される消光期間T1である。時刻t1において、データドライバ41は、映像信号線電位DTを基準電位Vofsから信号電位Vsigに切換える。また、時刻t1において、DSドライバ51は、電源線電位DSを高電位VCC_Hから低電位VCC_Lに切換えるようにして、画素部31を図5に示されるような状態にする。
In FIG. 3, a period from time t1 to time t3 is an extinction period T1 in which the
これにより、時刻t1から時刻t2までの期間に、ゲート電位Vgが低下し、保持容量93を介したカップリングにより、ソース電位Vsも低下する。ソース電位Vsは、図3に示されるように、低電位VCC_Lまで低下する。
As a result, the gate potential Vg decreases during the period from time t1 to time t2, and the source potential Vs also decreases due to coupling via the
このとき、ソース電位Vs(=VCC_L) ≦ Vthel + Vcathとなり、駆動用トランジスタ92がカットオフされ、発光素子94の発光が停止する。即ち、発光素子94が消光する。なお、Vthelは、発光素子94のEL閾値電圧を示す。
At this time, the source potential Vs (= V CC — L ) ≦ Vthel + Vcath is satisfied, the driving
また、消灯期間T1において、走査線電位WSは、低電位VWS_Lとされている。 Further, in the extinguishing period T1, the scanning line potential WS is set to the low potential V WS_L .
時刻t3から時刻t4までの期間は、閾値補正の準備が行われる閾値補正準備期間T2である。閾値補正を行うためには、駆動用トランジスタ92のゲートソース間電圧Vgsを閾値電圧Vthよりも大にする必要がある。
A period from time t3 to time t4 is a threshold correction preparation period T2 in which preparation for threshold correction is performed. In order to perform threshold correction, the gate-source voltage Vgs of the driving
従って、閾値補正準備期間T2では、駆動用トランジスタ92のゲートソース間電圧Vgsが閾値電圧Vthよりも大(Vgs > Vth)となるように閾値補正の準備が行われる。
Therefore, in the threshold correction preparation period T2, preparation for threshold correction is performed so that the gate-source voltage Vgs of the driving
なお、閾値補正準備期間T2は、図3に示されるように、分割された複数の期間(例えば、時刻t3から時刻t4までの期間と、時刻t5から時刻t6までの期間)としてもよいし、連続した1の期間(例えば、時刻t3から時刻t4までの期間のみ)としてもよい。 The threshold correction preparation period T2 may be divided into a plurality of divided periods (for example, a period from time t3 to time t4 and a period from time t5 to time t6), as shown in FIG. One continuous period (for example, only a period from time t3 to time t4) may be used.
すなわち、時刻t3から時刻t4までの間で行われる閾値補正の準備により、Vgs > Vthとされた場合には、時刻t5から時刻t6までの期間で閾値補正の準備を行う必要がなくなる。また、時刻t3から時刻t4までの間で行われる閾値補正の準備により、Vgs > Vthとされていない場合には、時刻t5から時刻t6までの期間で閾値補正の準備を行う必要がある。 In other words, when Vgs> Vth is established by preparation for threshold correction performed between time t3 and time t4, it is not necessary to prepare for threshold correction during the period from time t5 to time t6. In addition, when Vgs> Vth is not satisfied due to threshold correction preparation performed between time t3 and time t4, preparation for threshold correction needs to be performed in a period from time t5 to time t6.
時刻t3の直前に、データドライバ41は、映像信号線電位DTを、信号電位からVsigから基準電位Vofsに切換え、時刻t3において、WSドライバ52は、走査線電位WSを、低電位VWS_Lから高電位VWS_Hに切換える。
Immediately before time t3, the
これにより、サンプリング用トランジスタ91は、図6に示されるように、走査線電位WSが高電位VWS_Hに切換えられた時刻t3でオンとされ、ゲート電位Vgは、より高電位の基準電位Vofsとされる。
As a result, as shown in FIG. 6, the
これにより、ゲートソース間電圧Vgsは、電圧(Vofs - VCC_L)とされ、消灯期間T1における電圧よりも基準電位Vofsだけ上昇して、Vgs > Vthとされる。 As a result, the gate-source voltage Vgs is set to the voltage (Vofs−V CC — L ), rises by the reference potential Vofs from the voltage during the extinguishing period T1, and Vgs> Vth.
時刻t7から時刻t8までの期間は、1回目の閾値補正が行われる閾値補正期間T3である。時刻t7は、映像信号線電位DTが基準電位Vofsに切換えられ、走査線電位WSが高電位VWS_Hに切換えられた後のタイミングを示す時刻である。 A period from time t7 to time t8 is a threshold correction period T3 in which the first threshold correction is performed. Time t7 is time indicating the timing after the video signal line potential DT is switched to the reference potential Vofs and the scanning line potential WS is switched to the high potential V WS_H .
時刻t7において、DSドライバ51は、電源線電位DSを低電位VCC_Lから高電位VCC_Hに切換える。
At time t7, the
時刻t7において、走査線電位WSは高電位VWS_Hとされているため、サンプリング用トランジスタ91はオンされている。また、電源線電位DSは高電位VCC_Hに切換えられているため、発光素子94のアノードが、駆動用トランジスタ92のソースとなる。
At time t7, since the scanning line potential WS is set to the high potential V WS_H , the
そして、図7に示されるように、駆動用トランジスタ92のドレインからソースSに電流が流れ、ソース電位Vsが上昇する。
Then, as shown in FIG. 7, a current flows from the drain of the driving
このため、Vs ≦ Vthel + Vcathである限り、つまり、EL素子ELP97のリーク電流が、駆動用トランジスタ92に流れる電流よりも十分に小さい場合、駆動用トランジスタ92に流れる電流は、保持容量93と補助容量95とを充電するために使われる。
For this reason, as long as Vs ≦ Vthel + Vcath, that is, if the leakage current of the EL element ELP97 is sufficiently smaller than the current flowing through the driving
これにより、時刻t7から時刻t8までの間、時間の経過とともに、ソース電位Vsは、図3に示されるように上昇する。 Thus, the source potential Vs rises as time passes from time t7 to time t8 as shown in FIG.
時刻t7から時刻t8までの間、ゲート電位Vgは一定である。これにより、ゲートソース間電圧Vgsが低下し、保持容量93への閾値電圧Vthの書き込みが行われる。
From time t7 to time t8, the gate potential Vg is constant. As a result, the gate-source voltage Vgs decreases, and the threshold voltage Vth is written to the
時刻t8において、WSドライバ52は、走査線電位WSを高電位VWS_Hから低電位VWS_Lに切換えて、サンプリング用トランジスタ91をオフさせる。これにより、駆動用トランジスタ92のゲートGの状態はフローティング状態となる。
At time t8, the
図3に示される例では、時刻t7から時刻t8における閾値補正が不十分となっている。即ち、時刻t8の時点で、Vgs >Vthとなっている。この場合、時刻t8から時刻t9までの期間において、ドレインからソースSに電流が流れ、ゲート電圧Vg及びソース電圧Vsは同時に上昇する。この期間において、ゲートソース間電圧Vgsは保持される。 In the example shown in FIG. 3, the threshold correction from time t7 to time t8 is insufficient. That is, Vgs> Vth at time t8. In this case, during the period from time t8 to time t9, current flows from the drain to the source S, and the gate voltage Vg and the source voltage Vs rise simultaneously. During this period, the gate-source voltage Vgs is maintained.
なお、Vs ≦ Vthel + Vcatである限り、EL素子ELP97には逆バイアスが掛かっているため、発光することはない。 As long as Vs ≦ Vthel + Vcat, the EL element ELP97 is reverse-biased and therefore does not emit light.
この例では、閾値補正は、1フレームが表示される1フレーム期間(以下、1Fと称する)内で4回行われている。ただし、1F内における閾値補正回数は、4回に限定されない。 In this example, threshold correction is performed four times within one frame period (hereinafter referred to as 1F) in which one frame is displayed. However, the number of threshold corrections within 1F is not limited to four.
時刻t9から時刻t10までの期間は、2回目の閾値補正が行われる閾値補正期間T3である。時刻t9は、映像信号線電位DTが基準電位Vofsに切換えられた後のタイミングを示す時刻である。 A period from time t9 to time t10 is a threshold correction period T3 in which the second threshold correction is performed. Time t9 is time indicating the timing after the video signal line potential DT is switched to the reference potential Vofs.
時刻t9において、WSドライバ52は、走査線電位WSを低電位VWS_Lから高電位VWS_Hに切換え、サンプリング用トランジスタ91をオンさせる。また、時刻t9において、映像信号線電位DTは、基準電位Vofsである。
At time t9, the
これにより、駆動用トランジスタ92のゲート電位Vgは基準電位Vofsとされる。また、駆動用トランジスタ92のドレインからソースSに電流が流れ、ソース電位Vsが上昇する。これにより、ゲートソース間電圧Vgsが低下し、保持容量93への書き込みが行われる。
As a result, the gate potential Vg of the driving
時刻t10は、映像信号線電位が信号電位Vsigに切換えられる前のタイミングである。この時刻t10において、WSドライバ52は、走査線電位WSを高電位VWS_Hから低電位VWS_Lに切換え、サンプリング用トランジスタ91をオフさせる。
Time t10 is a timing before the video signal line potential is switched to the signal potential Vsig. At time t10, the
これにより、駆動用トランジスタ92のゲートGの状態はフローティング状態となる。この例では、2回目の閾値補正が不十分となっている。即ち、時刻t10の時点で、Vgs>Vthとなっている。この場合、時刻t10から時刻t11までの期間において、ドレインからソースSに電流が流れ、ゲート電位Vg及びソース電位Vsが上昇する。この期間において、ゲートソース間電圧Vgsは保持される。
As a result, the state of the gate G of the driving
時刻t11から時刻t12までの期間は、3回目の閾値補正が行われる閾値補正期間T3であり、2回目の閾値補正が行われた閾値補正期間T3の場合と同様の閾値補正が行われる。 A period from time t11 to time t12 is a threshold correction period T3 in which the third threshold correction is performed, and the same threshold correction is performed as in the threshold correction period T3 in which the second threshold correction is performed.
この例では、3回目の閾値補正が不十分となっている。即ち、時刻t12の時点で、Vgs>Vthとなっている。この場合、時刻t12から時刻t13までの期間において、ドレインからソースSに電流が流れ、ゲート電位Vg及びソース電位Vsが上昇する。この期間において、ゲートソース間電圧Vgsは保持される。 In this example, the third threshold correction is insufficient. That is, Vgs> Vth at time t12. In this case, during the period from time t12 to time t13, current flows from the drain to the source S, and the gate potential Vg and the source potential Vs rise. During this period, the gate-source voltage Vgs is maintained.
時刻t13から時刻t14までの期間は、4回目の閾値補正が行われる閾値補正期間T3である。時刻t13は、映像信号線電位が基準電位Vofsに切換えられた後のタイミングを示す時刻である。時刻t13において、WSドライバ52は、走査線電位WSを低電位VWS_Lから高電位VWS_Hに切換え、サンプリング用トランジスタ91をオンさせる。
A period from time t13 to time t14 is a threshold correction period T3 in which the fourth threshold correction is performed. Time t13 is time indicating the timing after the video signal line potential is switched to the reference potential Vofs. At time t13, the
これにより、駆動用トランジスタ92のゲート電位Vgが基準電位Vofsとなる。また、駆動用トランジスタ92のドレインからソースSに電流が流れ、ソース電位Vsが上昇する。これにより、ゲートソース間電圧Vgsが低下し、保持容量93への書き込みが行われる。この書き込みは、駆動用トランジスタ92がカットオフするまで、即ち、Vgs=Vthが満たされるまで行われる。図3の例では、時刻t14から時刻t15の間でVgs=Vthが満たされている。
As a result, the gate potential Vg of the driving
時刻t15から時刻t16までの期間は、映像信号の書き込みと移動度の補正が行われる書き込み+移動度補正期間T4である。時刻t15は、映像信号線電位DTが信号電位Vsigに切換えられた後のタイミングを示す時刻である。 A period from time t15 to time t16 is a writing + mobility correction period T4 in which video signal writing and mobility correction are performed. Time t15 is a time indicating the timing after the video signal line potential DT is switched to the signal potential Vsig.
時刻t15において、WSドライバ52は、走査線電位WSを低電位VWS_Lから高電位VWS_Hに切換え、図8に示されるように、サンプリング用トランジスタ91をオンさせる。これにより、ゲート電位Vgは、図3に示されるように、基準電位Vofsから信号電位Vsigまで上昇する。また、保持容量93の一端(駆動用トランジスタ92のゲート側と接続された一端)には、サンプリング用トランジスタ91を介して信号電位Vsigが供給(印加)される。
At time t15, the
そして、駆動用トランジスタ92が、ドレインからソースに電流を供給することにより、保持容量93の他端(駆動用トランジスタ92のソース側と接続された他端)には、駆動用トランジスタ92のドレインからソースを介して電流が供給される。これにより、信号電位Vsigが閾値電圧Vthに足し込まれる形で保持容量93に書き込まれると共に、移動度補正用の電圧ΔVμが差し引かれる形で保持容量93に書き込まれる。即ち、保持容量93には、Vsig+Vth−ΔVμが書き込まれることとなる。その結果、駆動用トランジスタ92のソース電位Vsは、VsOまで上昇し、ゲートソース間電圧VgsはVsig-Vs0(=Vsig+Vth−ΔVμ)に補正される。換言すれば、保持容量93の両端間の電圧(電位差)はVsig+Vth−ΔVμに補正される。
The driving
時刻t16以降は、発光素子94が発光される発光期間T5である。時刻t16は、映像信号線電位DTが基準電位Vofsに切換えられる前のタイミングを示す時刻である。
After time t16 is a light emission period T5 in which the
時刻t16において、WSドライバ52は、図9に示されるように、走査線電位WSを高電位VWS_Hから低電位VWS_Lに切換え、サンプリング用トランジスタ91をオフさせる。これにより、駆動用トランジスタ92のゲートGの状態はフローティング状態になる。すると、ブートストラップ動作が行われ、保持容量93に書き込まれた電圧(Vsig+Vth−ΔVμ)が維持されたまま、駆動用トランジスタ92のゲート電位Vg及びソース電位Vsが上昇する。
At time t16, as shown in FIG. 9, the
発光期間T5における画素部31の動作はより詳細には次のようになる。即ち、駆動用トランジスタ92は、保持容量93に書き込まれた電圧(Vsig+Vth−ΔVμ)に応じた一定の駆動電流Idsを発光素子94に供給する。
The operation of the
これにより、ソース電位Vs、つまり、発光素子94のアノードの電位(以下、アノード電位と称する)は、発光素子94に駆動電流Idsが流れる電圧VEL(>Vthel + Vcath)まで上昇し、発光素子94の状態は発光状態に移行する。
As a result, the source potential Vs, that is, the anode potential of the light emitting element 94 (hereinafter referred to as the anode potential) rises to the voltage V EL (> Vthel + Vcath) through which the drive current Ids flows, and the
ここで、保持容量93に書き込まれた電圧(Vsig+Vth−ΔVμ)とは、保持容量93の両端間の電圧であるため、ゲートソース間電圧Vgs=Vsig+Vth−ΔVμとなる。したがって、発光素子94に供給される駆動電流Idsは、式(1)より、ゲートソース間電圧Vgs=Vsig+Vth−ΔVμに応じて、(1/2)×μ×(W/L)×Cox×(Vsig−ΔVμ)2とされる。
Here, since the voltage (Vsig + Vth−ΔVμ) written to the
すなわち、書き込み+移動度補正期間T4において、保持容量93の両端間の電圧が電圧(Vsig+Vth−ΔVμ)に補正されることにより、駆動用トランジスタ92の特性(例えば、ゲート幅Wや、ゲート長L、ゲート酸化膜容量Cox)に基づく電流Idsが、ゲートソース間電圧(Vsig+Vth−ΔVμ)に応じた一定の駆動電流Idsに変更される。
That is, in the writing + mobility correction period T4, the voltage across the
ところで、書込み+移動度補正期間T4では、図3に示したように、走査線電位WSの波形は、時刻t15において、低電位VWS_Lから高電位VWS_Lに変化し、時刻t16において、高電位VWS_Lから低電位VWS_Lに変化するものとして説明した。 Incidentally, in the writing + mobility correction period T4, as shown in FIG. 3, the waveform of the scanning line potential WS changes from the low potential V WS_L to the high potential V WS_L at time t15, and at time t16, the high potential It has been described as changing from V WS_L to the low potential V WS_L .
しかしながら、実際には、走査線電位WSの波形は、画素部31の位置に応じて異なるものとなる。
However, in practice, the waveform of the scanning line potential WS varies depending on the position of the
次に、図10は、画素部31の位置に応じて、走査線電位WSの波形が異なる場合の一例を示している。
Next, FIG. 10 shows an example in which the waveform of the scanning line potential WS differs depending on the position of the
図10Aには、WSドライバ52(ゲートドライバ42)の近くに設けられた画素部31における書込み+移動度補正期間T4の走査線電位WS、ゲート電位Vg、及びソース電位Vsの一例が示されている。
FIG. 10A shows an example of the scanning line potential WS, gate potential Vg, and source potential Vs in the writing + mobility correction period T4 in the
図10Bには、WSドライバ52から遠くに設けられた画素部31における書込み+移動度補正期間T4の走査線電位WS、ゲート電位Vg、及びソース電位Vsの一例が示されている。
FIG. 10B shows an example of the scanning line potential WS, the gate potential Vg, and the source potential Vs in the writing + mobility correction period T4 in the
WSドライバ52の近くに設けられた画素部31では、図10Aに示されるように、走査線電位WSの波形が急峻となる。このため、書込み+移動度補正期間T4において、ゲート電位Vgの波形は急峻となり、ソース電位Vsは、移動度補正により、大きく上昇する。
In the
これに対して、WSドライバ52から遠くに設けられた画素部31では、図10Bに示されるように、走査線電位WSの波形がなまってしまう。このため、書込み+移動度補正期間T4において、ゲート電位Vgの波形はなまってしまい、ソース電位Vsは、図10Aの場合と比較して、ゆっくりと上昇する。
On the other hand, in the
このため、WSドライバ52の近くに設けられた画素部31では、図10Aに示されるように、ゲートソース間電圧Vgsは小さくなるため、画素部31は低輝度となる(発光素子94は低輝度で発光する)。
For this reason, in the
また、WSドライバ52から遠くに設けられた画素部31では、図10Bに示されるように、ゲートソース間電圧Vgsは大きくなるため、画素部31は高輝度となる(発光素子94は高輝度で発光する)。
Further, in the
したがって、図11に示されるように、有機ELパネル11において、画素アレイ部21を構成する各画素部31において、輝度にむらが生じてしまう。
Therefore, as shown in FIG. 11, in the
<2.本実施の形態>
[本開示の概要]
次に、図12は、本開示における概要を示している。
<2. Embodiment>
[Outline of this disclosure]
Next, FIG. 12 shows an overview of the present disclosure.
図12A及び図12Bには、WSドライバ52(ゲートドライバ42)の近くに設けられた画素部31における書込み+移動度補正期間T4の走査線電位WS、ゲート電位Vg、及びソース電位Vsの一例が、実線により示されている。
12A and 12B show examples of the scanning line potential WS, the gate potential Vg, and the source potential Vs in the writing + mobility correction period T4 in the
すなわち、図12Aには、書き込み+移動度補正期間T4において、ゲートソース間電圧Vgsが小さなものなり、画素部31が低輝度となる場合の一例が示されている。
That is, FIG. 12A shows an example in which the gate-source voltage Vgs becomes small and the
また、図12Bには、書き込み+移動度補正期間T4において、ソース電位Vsの上昇が緩やかなものとなっているため、ゲートソース間電圧Vgsが大きなものなり、画素部31が高輝度となる場合の一例が示されている。
In FIG. 12B, in the writing + mobility correction period T4, the rise of the source potential Vs is moderate, so that the gate-source voltage Vgs becomes large and the
なお、図12A及び図12Bには、対比のために、WSドライバ52の遠くに設けられた画素部31における書込み+移動度補正期間T4の走査線電位WS、ゲート電位Vg、及びソース電位Vsの一例が、点線により示されている。
12A and 12B, for comparison, the scanning line potential WS, the gate potential Vg, and the source potential Vs in the writing + mobility correction period T4 in the
ここで、駆動用トランジスタ92のドレインからソースSに流れる電流が大きい程に、保持容量93の充電に要する充電時間tが短いものとなる。
Here, as the current flowing from the drain to the source S of the driving
これは、CV=itより、t=CV/iが導出されることから明らかである。なお、Cは、保持容量93の静電容量を、Vは、保持容量93の端子間電圧を、電流iは、保持容量93に流れる電流を表す。
This is clear from t = CV / i derived from CV = it. C represents the capacitance of the
また、ソース電位Vsは、充電時間tが短いほどに、図12Aに示されるように、書き込み+移動度補正期間T4における上昇の度合いが大きなものとなる。この場合、ゲートソース間電圧Vgsは小となり、画素部31は低輝度とされる。
Further, as the charging time t is shorter, the source potential Vs increases more in the writing + mobility correction period T4 as shown in FIG. 12A. In this case, the gate-source voltage Vgs becomes small, and the
一方、ソース電位Vsは、充電時間tが長いほどに、図12Bに示されるように、書き込み+移動度補正期間T4における上昇の度合いが小さなものとなる。この場合、ゲートソース間電圧Vgsは大となり、画素部31は高輝度とされる。
On the other hand, as the charging time t is longer, the source potential Vs becomes smaller in the writing + mobility correction period T4 as shown in FIG. 12B. In this case, the gate-source voltage Vgs becomes large, and the
したがって、例えば、WSドライバ52の近くに設けられた画素部31ほど、駆動用トランジスタ92のドレインからソースSに流れる電流を少なくするようにして、充電時間tを長くする。
Therefore, for example, in the
これにより、書き込み+移動度補正期間T4において、ソース電位Vsの上昇の度合いが、図12Aに示されるようなものから、図12Bに示されるようなものとなる。 As a result, in the writing + mobility correction period T4, the degree of increase in the source potential Vs becomes as shown in FIG. 12B from that shown in FIG. 12A.
このため、例えば、WSドライバ52の近くに設けられた画素部31が低輝度となる事態を抑止することができるようになるので、各画素部31の輝度が異なることにより、輝度のむらが生じる事態を抑止できるようになる。
For this reason, for example, a situation in which the
[有機ELパネル111の構成例]
図13は、本実施の形態である有機ELパネル111の構成例を示している。
[Configuration example of organic EL panel 111]
FIG. 13 shows a configuration example of the
なお、この有機ELパネル111は、図2の有機ELパネル11と同様に構成される部分については同一の符号を付すようにしているため、それらの説明は、以下、適宜、省略する。
Note that, in this
すなわち、この有機ELパネル111には、ゲートドライバ42に代えて、DSドライバ51及びWSドライバ52の他、新たなDSドライバ131を有するゲートドライバ42'が設けられている。
That is, the
また、この有機ELパネル111には、画素部31に代えて、サンプリング用トランジスタ91乃至EL素子ELP97の他、新たなスイッチング用トランジスタ151及び駆動用トランジスタ152を有する画素部31'が設けられている。それ以外は、図2の有機ELパネル11と同様である。
The
なお、DSドライバ51とDSドライバ131にそれぞれ接続される電源線を区別するために、以下、DSドライバ51に接続される電源線をDSL1といい、DSドライバ131に接続される電源線をDSL2という。
In order to distinguish the power lines connected to the
DSドライバ131は、ゲートドライバ42'により駆動され、電源線DSL2の電位を高電位または低電位に切換える。 The DS driver 131 is driven by the gate driver 42 'and switches the potential of the power supply line DSL2 to a high potential or a low potential.
スイッチング用トランジスタ151と駆動用トランジスタ152とは、それぞれ、Nチャネル型トランジスタから構成される。スイッチング用トランジスタ151のゲートは電源線DSL2に接続されている。スイッチング用トランジスタ151のドレインは、電源線DSL1に接続されている。スイッチング用トランジスタ151のソースは、駆動用トランジスタ152のドレインに接続されている。
Each of the switching
なお、図13において、駆動用トランジスタ92のドレインは、電源線DSL1に接続されている。したがって、駆動用トランジスタ92のドレイン、及びスイッチング用トランジスタ151のドレインには、同一の電源から電源線DSL1を介して電流が供給される。
In FIG. 13, the drain of the driving
また、図13において、スイッチング用トランジスタ151のドレインは、電源線DSL1に接続されるようにしたが、電源線DSL1とは異なる他の電源線に接続されるようにしてもよい。そして、駆動用トランジスタ92のドレインに電流を供給する第1の電源とは異なる第2の電源から、他の電源線を介して、スイッチング用トランジスタ151のドレインに電流を供給するようにしてもよい。
In FIG. 13, the drain of the switching
但し、この場合、第1の電源及び第2の電源は、それぞれ、同一のタイミングで同一の電流を供給する必要があるため、電気的に接続させるようにして、1個の電源として機能させることが望ましい。 However, in this case, since the first power supply and the second power supply need to supply the same current at the same timing, they must be electrically connected to function as a single power supply. Is desirable.
駆動用トランジスタ152のドレインは、スイッチング用トランジスタ151のソースに接続されている。
The drain of the driving
また、駆動用トランジスタ152は、駆動用トランジスタ92と同一のソースS及びゲートGを有している。すなわち、駆動用トランジスタ152のソースSは、発光素子94のアノードに接続されている。駆動用トランジスタ92のゲートGは、サンプリング用トランジスタ91のソースに接続されている。
The driving
また、駆動用トランジスタ152は、駆動用トランジスタ92と同様に、飽和領域で動作するように設計されている。そして、飽和領域で動作中の駆動用トランジスタ152は、ドレインとソースSの間に一定の電流を流す定電流源として機能する。
Similarly to the driving
なお、発光期間T5において、駆動用トランジスタ152から発光素子94に第1の駆動電流が、駆動用トランジスタ92から発光素子に第2の駆動電流が、それぞれ供給される。また、第1の駆動電流と第2の駆動電流の総和が、駆動電流Idsとなるように、駆動用トランジスタ152と駆動用トランジスタ92が構成される。
Note that in the light emission period T5, the first driving current is supplied from the driving
式(1)から明らかなように、駆動電流Idsは、駆動用トランジスタの特性(例えば、ゲート幅Wや、ゲート長L、ゲート酸化膜容量Cox)に基づく値とされる。そして、例えば、駆動電流Idsは、ゲート幅Wと比例の関係にあり、ゲート長Lと反比例の関係にある。このため、例えば、図13の場合、駆動用トランジスタ92において、ゲート幅をW/2とし、ゲート長をLとして構成する。また、駆動用トランジスタ152において、ゲート幅をW/2とし、ゲート長をLとして構成する。
As is clear from Equation (1), the drive current Ids is a value based on the characteristics of the drive transistor (for example, the gate width W, the gate length L, and the gate oxide film capacitance Cox). For example, the drive current Ids is proportional to the gate width W and inversely proportional to the gate length L. Therefore, for example, in the case of FIG. 13, the driving
これにより、駆動用トランジスタ152から発光素子94に供給される第1の駆動電流、及び駆動用トランジスタ92から発光素子94に供給される第2の駆動電流は、それぞれ、図2のように構成した場合に発光素子94に流れる駆動電流Idsの半分とされる。なお、この場合、図2における駆動用トランジスタ92は、ゲート幅をWとし、ゲート長をLとして構成されるものとする。また、式(1)において、移動度μ、ゲート酸化膜容量Cox、ゲートソース間電圧Vgs及び閾値電圧Vthは、図2における駆動用トランジスタ92と、図13における駆動用トランジスタ92及び152とで同一であるものとする。
Thus, the first driving current supplied from the driving
よって、書き込み+移動度補正期間T4において、駆動用トランジスタ92のドレインからソースSに流れる電流の量(駆動電流)が、図2に示されるように構成した場合の半分になるので、保持容量93の充電に要する充電時間tは2倍となる。
Therefore, in the write + mobility correction period T4, the amount of current (drive current) flowing from the drain to the source S of the
したがって、ソース電位Vsの上昇の度合いを、例えば、図12Aに示されるようなものから、図12Bに示されるようなものとすることができる。 Therefore, the degree of increase in the source potential Vs can be changed from that shown in FIG. 12A to that shown in FIG. 12B, for example.
[画素部31'の動作説明]
次に、図14のタイミングチャートを参照して、画素部31'の動作例について説明する。
[Description of Operation of Pixel Unit 31 ']
Next, an operation example of the
なお、図14では、書き込み+移動度補正期間T4の終了時刻t16まで、図3で説明したような処理が行われる。このため、図14では、書き込み+移動度補正期間T4と、その前後の期間のみを簡単に図示している。 In FIG. 14, the processing described in FIG. 3 is performed until the end time t16 of the writing + mobility correction period T4. For this reason, in FIG. 14, only the writing + mobility correction period T4 and the periods before and after the period are simply illustrated.
すなわち、DSドライバ131は、電源線DSL2の電源線電位を、書き込み+移動度補正期間T4の終了時刻t16まで、低電位VCC_Lとし、スイッチング用トランジスタ151をオフのままとする。
That is, the DS driver 131 sets the power supply line potential of the power supply line DSL2 to the low potential V CC_L until the end time t16 of the writing + mobility correction period T4, and the switching
これにより、スイッチング用トランジスタ151がオフである場合、つまり、書き込み+移動度補正期間T4の終了時刻t16までは、画素部31'は、画素部31と同様にして、図2(図3)を参照して説明したように動作することとなる。
As a result, when the switching
但し、図13の駆動用トランジスタ92は、図2の駆動用トランジスタ92により供給される電流の半分を供給する点が、図2の場合とは異なる。
However, the driving
これにより、書き込み+移動度補正期間T4において、ソース電位Vsの上昇速度が、図2に示されるように構成した場合の1/2倍となり、画素部31の輝度を、従来の輝度よりも低くすることができる。よって、画素部31において、輝度にむらが生じることを抑制することが可能となる。
Thereby, in the writing + mobility correction period T4, the rising speed of the source potential Vs is ½ times that of the configuration shown in FIG. 2, and the luminance of the
書き込み+移動度補正期間T4の終了後、発光期間T5に遷移する。このとき、DSドライバ131は、図14に示されるように、電源線DSL2の電源線電位を、低電位VCC_Lから高電位VCC_Hに切換え、スイッチング用トランジスタ151をオンさせる。
After the end of the writing + mobility correction period T4, a transition is made to the light emission period T5. At this time, the DS driver 131 switches the power supply line potential of the power supply line DSL2 from the low potential V CC_L to the high potential V CC_H and turns on the switching
これにより、駆動用トランジスタ92及び駆動用トランジスタ152において、それぞれのドレインの電位は、同じ高電位VCC_Hとなる。
Thereby, in the driving
また、駆動用トランジスタ92及び駆動用トランジスタ152において、ゲートどうしが接続され、ソースどうしが接続されているため、駆動用トランジスタ92と駆動用トランジスタ152とのゲート電位Vgは同じ電位となる。
In the driving
同様に、駆動用トランジスタ92と駆動用トランジスタ152とのソース電位Vsも同じ電位となる。
Similarly, the source potential Vs of the driving
これにより、発光期間T5において、駆動用トランジスタ92は、保持容量93に書き込まれた電圧(Vsig+Vth−ΔVμ)に応じた一定の駆動電流(Ids/2)を発光素子94に供給する。
Accordingly, in the light emission period T5, the driving
ここで、保持容量93に書き込まれた電圧(Vsig+Vth−ΔVμ)とは、保持容量93の両端間の電圧である。このため、ゲートソース間電圧Vgs=Vsig+Vth−ΔVμとなる。
Here, the voltage (Vsig + Vth−ΔVμ) written in the
また、駆動用トランジスタ92では、ゲート幅をW/2とし、ゲート長をLとしている。したがって、駆動用トランジスタ92から発光素子94に供給される駆動電流は、式(1)より、(Ids/2)=(1/2)×μ×(W/2×1/L)×Cox×(Vsig−ΔVμ)2となる。
In the driving
すなわち、書き込み+移動度補正期間T4において、保持容量93の両端間の電圧が電圧(Vsig+Vth−ΔVμ)に補正されることにより、駆動用トランジスタ92の特性に基づく電流(の量)が、電圧(Vsig+Vth−ΔVμ)に応じた一定の駆動電流(Ids/2)に変更される。これにより、駆動用トランジスタ152の特性に基づく電流も同様にして、電圧(Vsig+Vth−ΔVμ)に応じた一定の駆動電流(Ids/2)に変更される。
That is, in the writing + mobility correction period T4, the voltage across the
また、発光期間T5において、駆動用トランジスタ152は、駆動用トランジスタ92と同様にして、保持容量93に書き込まれた電圧(Vsig+Vth−ΔVμ)に応じた一定の駆動電流(Ids/2)を発光素子94に供給する。
In the light emission period T5, the driving
これにより、発光素子94には、図2に示されるように構成した場合と同様の駆動電流Ids(=(Ids/2)+(Ids/2))が供給される。
As a result, the drive current Ids (= (Ids / 2) + (Ids / 2)) similar to that configured as shown in FIG. 2 is supplied to the
<3.変形例>
本実施の形態では、駆動用トランジスタ92から発光素子94に対して、駆動電流(Ids/2)を供給するようにし、駆動用トランジスタ152から発光素子94に対して、駆動電流(Ids/2)を供給するようにした。
<3. Modification>
In this embodiment, a driving current (Ids / 2) is supplied from the driving
しかしながら、駆動用トランジスタ92から発光素子94に供給される駆動電流は、駆動電流(Ids/2)に限定されず、駆動用トランジスタ92のゲート幅Wやゲート長Lを変化させることにより変更することができる。
However, the driving current supplied from the driving
これにより、書き込み+移動度補正期間T4において、ソース電位を上昇させるために用いられる電流を、画素部31'の位置に応じて異なるものとすることができる。
Thereby, in the writing + mobility correction period T4, the current used to increase the source potential can be made different depending on the position of the
すなわち、例えば、書き込み+移動度補正期間T4において、画素部31'が、WSドライバ52に近い程に、より少ない電流を流すようにして、輝度を高くするようにする。また、例えば、画素部31'が、WSドライバ52から遠い程に、より多くの電流を流すようにして、輝度を低くするようにする。
That is, for example, in the writing + mobility correction period T4, the
これにより、画素部31'の位置に応じて、輝度のむらが生じる事態を抑制できるようになる。
As a result, it is possible to suppress the occurrence of uneven brightness depending on the position of the
また、画素部31'では、駆動用トランジスタ92及び駆動用トランジスタ152において、ゲート、ドレイン、ソースの向きが一致するように配置して、駆動用トランジスタ92と駆動用トランジスタ152の特性が、それぞれ同様となるようにしている。
In the
このため、駆動用トランジスタ92のみを用いて、閾値補正や移動度補正を行う場合でも、駆動用トランジスタ152の閾値や移動度が補正されたものと同様の効果を得ることができる。
Therefore, even when threshold correction or mobility correction is performed using only the driving
なお、本開示は、以下のような構成もとることができる。
(1)ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路。
(2)前記第1の駆動用トランジスタのゲートと、前記第2の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第2の駆動用トランジスタのソースとが接続されている前記(1)に記載の駆動回路。
(3)前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに含み、前記第2の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第2の電流を供給する前記(2)に記載の駆動回路。
(4)前記第1の駆動用トランジスタと前記第2の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置される前記(1)乃至(3)に記載の駆動回路。
(5)第1の駆動用トランジスタと、第2の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法において、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第2の駆動用トランジスタによる、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の供給ステップと、前記発光素子による、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法。
(6)ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器。
(7)複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置。
(8)第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路。
(9)前記スイッチングトランジスタは前記補正期間においてオフ状態とされる前記(8)に記載の駆動回路。
(10)前記第1の電源と前記第2の電源は、同一の電源とされている前記(8)又は(9)に記載の駆動回路。
(11)第1の駆動用トランジスタと、第2の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間とを有する電子機器。
In addition, this indication can also take the following structures.
(1) A first driving transistor that supplies a first current from a drain to a source, and a gate potential of the first driving transistor is set as a signal potential of a video signal, and the gate of the first driving transistor Corresponding to the rise of the source potential of the first driving transistor at a speed corresponding to the first current during the correction period in which the voltage between the source and the source is corrected. A second driving transistor that supplies a second current, the first current supplied from the source of the first driving transistor, and the second current supplied from the source of the second driving transistor. And a light emitting element that emits light with brightness corresponding to the voltage corrected in the correction period.
(2) The gate of the first driving transistor is connected to the gate of the second driving transistor, and the source of the first driving transistor and the source of the second driving transistor are The drive circuit according to (1), which is connected.
(3) A switching element that is turned from an off state to an on state in response to the source potential of the first driving transistor rising at a speed corresponding to the first current during the correction period. In addition, the second driving transistor supplies the second current from the drain connected to the power supply line via the switching element to the source in response to the switching element being turned on. The drive circuit according to (2).
(4) The drive circuit according to any one of (1) to (3), wherein the first drive transistor and the second drive transistor are arranged so that directions of a gate, a drain, and a source thereof coincide with each other. .
(5) In a driving method of a driving circuit including a first driving transistor, a second driving transistor, and a light emitting element, a first current is supplied from the drain to the source by the first driving transistor. The gate potential of the first drive transistor by the first supply step and the second drive transistor is set as the signal potential of the video signal, and between the gate and source of the first drive transistor. The second current is supplied from the drain to the source in response to the source potential of the first driving transistor rising at a speed corresponding to the first current during the correction period in which the voltage is corrected. A second supply step, the first current supplied from the source of the first driving transistor by the light emitting element, and the source supplied from the source of the second driving transistor. Wherein the second current, the driving method including the light emitting step of emitting light at brightness in accordance with the corrected the voltage at the correction period.
(6) A first driving transistor that supplies a first current from the drain to the source, and the gate potential of the first driving transistor is set as the signal potential of the video signal, and the gate of the first driving transistor Corresponding to the rise of the source potential of the first driving transistor at a speed corresponding to the first current during the correction period in which the voltage between the source and the source is corrected. A second driving transistor that supplies a second current, the first current supplied from the source of the first driving transistor, and the second current supplied from the source of the second driving transistor. And a light emitting element that emits light with brightness according to the voltage corrected in the correction period.
(7) A display panel that displays an image by causing a plurality of pixel portions to emit light, the pixel portion including a first driving transistor that supplies a first current from a drain to a source, and the first driving transistor. During the correction period in which the gate potential of the transistor is the signal potential of the video signal and the voltage between the gate and the source of the first driving transistor is corrected, the source potential of the first driving transistor is the first potential. The second driving transistor that supplies the second current from the drain to the source in response to the increase at a speed corresponding to the current of 1, and the source that is supplied from the source of the first driving transistor A table having a light emitting element that emits light with brightness according to the voltage corrected in the correction period by the first current and the second current supplied from the source of the second driving transistor. Apparatus.
(8) A first driving transistor, a second driving transistor, a switching transistor, a sampling transistor, a storage capacitor, and a light emitting element are included. One end of the storage capacitor is connected to the sampling from a signal line. In a state where a video signal is supplied via a transistor and the video signal is supplied to one end of the holding capacitor, a current is supplied from the first power source to the other end of the holding capacitor via the first driving transistor. And a correction period for correcting the voltage across the holding capacitor, and a first current supplied from the first power source via the first driving transistor according to the corrected voltage. The light emitting element is generated by a second current supplied from a second power source via the switching transistor and the second driving transistor in accordance with the corrected voltage. Driving circuit and a light emitting period to emit light.
(9) The drive circuit according to (8), wherein the switching transistor is turned off in the correction period.
(10) The drive circuit according to (8) or (9), wherein the first power source and the second power source are the same power source.
(11) A first drive transistor, a second drive transistor, a switching transistor, a sampling transistor, a storage capacitor, and a light emitting element are included, and one end of the storage capacitor is connected to the sampling from a signal line. In a state where a video signal is supplied via a transistor and the video signal is supplied to one end of the holding capacitor, a current is supplied from the first power source to the other end of the holding capacitor via the first driving transistor. And a correction period for correcting the voltage across the holding capacitor, and a first current supplied from the first power source via the first driving transistor according to the corrected voltage. The light emission by the second current supplied from the second power source via the switching transistor and the second driving transistor according to the corrected voltage Electronic device and a light emission period to emit light children.
ところで、以上説明した有機ELパネル111は、パネルモジュールとも称される。このパネルモジュールに、さらに、電源回路、画像LSI(Large Scale Integration)などが付加されて、表示装置が構成される。
By the way, the
有機ELパネルを用いた表示装置は、例えば、図15に示されるように、有機ELパネル171aを有するテレビジョン受像機171等の電子機器に適用することができる。また、電子機器としては、テレビジョン受像機171の他、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などを採用することができる。即ち、これらの電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに本開示を適用することが可能である。
A display device using an organic EL panel can be applied to an electronic apparatus such as a
なお、本開示による実施の形態は、上述した本実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。 The embodiments according to the present disclosure are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present disclosure.
11 有機ELパネル, 21 画素アレイ部, 31,31' 画素部, 41 データドライバ, 42,42' ゲートドライバ, 51-1乃至51-N DSドライバ, 52-1乃至52-N WSドライバ, 91 サンプリング用トランジスタ, 92 駆動用トランジスタ, 93 保持容量, 94 発光素子, 95 補助容量, 96 配線, 97 EL素子ELP, 111 有機ELパネル, 131 DSドライバ, 151 スイッチング用トランジスタ, 152 駆動用トランジスタ, 171 テレビジョン受像機, 171a 有機ELパネル 11 organic EL panel, 21 pixel array section, 31, 31 ′ pixel section, 41 data driver, 42, 42 ′ gate driver, 51-1-51-N DS driver, 52-1-52-N WS driver, 91 sampling Transistor, 92 driving transistor, 93 holding capacitor, 94 light emitting element, 95 auxiliary capacitor, 96 wiring, 97 EL element ELP, 111 organic EL panel, 131 DS driver, 151 switching transistor, 152 driving transistor, 171 television Receiver, 171a OLED panel
Claims (11)
前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、
前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を含む駆動回路。 A first driving transistor for supplying a first current from the drain to the source;
During the correction period in which the gate potential of the first driving transistor is set to the signal potential of the video signal and the voltage between the gate and the source of the first driving transistor is corrected, the first driving transistor A second driving transistor for supplying a second current from the drain to the source in response to the source potential rising at a rate corresponding to the first current;
The voltage corrected in the correction period by the first current supplied from the source of the first driving transistor and the second current supplied from the source of the second driving transistor. And a light-emitting element that emits light with brightness according to.
前記第1の駆動用トランジスタのソースと、前記第2の駆動用トランジスタのソースとが接続されている
請求項1に記載の駆動回路。 A gate of the first driving transistor and a gate of the second driving transistor are connected;
The drive circuit according to claim 1, wherein a source of the first drive transistor and a source of the second drive transistor are connected.
前記第2の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第2の電流を供給する
請求項2に記載の駆動回路。 A switching element that is turned from an off state to an on state in response to the source potential of the first driving transistor rising at a speed corresponding to the first current in the correction period;
The second driving transistor supplies the second current from a drain connected to a power supply line through the switching element to a source in response to the switching element being turned on. The drive circuit according to 2.
請求項3に記載の駆動回路。 4. The drive circuit according to claim 3, wherein the first drive transistor and the second drive transistor are arranged so that directions of a gate, a drain, and a source thereof coincide with each other.
前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、
前記第2の駆動用トランジスタによる、前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の供給ステップと、
前記発光素子による、前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップと
を含む駆動方法。 In a driving method of a driving circuit including a first driving transistor, a second driving transistor, and a light emitting element,
A first supply step of supplying a first current from a drain to a source by the first driving transistor;
During the correction period in which the gate potential of the first driving transistor is set to the signal potential of the video signal and the voltage between the gate and source of the first driving transistor is corrected by the second driving transistor. A second supply step of supplying a second current from the drain to the source in response to the source potential of the first driving transistor rising at a speed corresponding to the first current;
Due to the first current supplied from the source of the first driving transistor and the second current supplied from the source of the second driving transistor by the light emitting element, in the correction period. A light emitting step of emitting light at a brightness corresponding to the corrected voltage.
前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、
前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を含む電子機器。 A first driving transistor for supplying a first current from the drain to the source;
During the correction period in which the gate potential of the first driving transistor is set to the signal potential of the video signal and the voltage between the gate and the source of the first driving transistor is corrected, the first driving transistor A second driving transistor for supplying a second current from the drain to the source in response to the source potential rising at a rate corresponding to the first current;
The voltage corrected in the correction period by the first current supplied from the source of the first driving transistor and the second current supplied from the source of the second driving transistor. And a light emitting element that emits light with brightness according to the electronic device.
前記画素部は、
ドレインからソースに第1の電流を供給する第1の駆動用トランジスタと、
前記第1の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第2の電流を供給する第2の駆動用トランジスタと、
前記第1の駆動用トランジスタのソースから供給される前記第1の電流と、前記第2の駆動用トランジスタのソースから供給される前記第2の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を有する
表示装置。 Including a display panel that displays images by emitting light from a plurality of pixel portions;
The pixel portion is
A first driving transistor for supplying a first current from the drain to the source;
During the correction period in which the gate potential of the first driving transistor is set to the signal potential of the video signal and the voltage between the gate and the source of the first driving transistor is corrected, the first driving transistor A second driving transistor for supplying a second current from the drain to the source in response to the source potential rising at a rate corresponding to the first current;
The voltage corrected in the correction period by the first current supplied from the source of the first driving transistor and the second current supplied from the source of the second driving transistor. And a light emitting element that emits light at a brightness according to the display device.
第2の駆動用トランジスタと、
スイッチングトランジスタと、
サンプリングトランジスタと、
保持容量と、
発光素子と
を含み、
前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、
前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、
補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間と
を有する駆動回路。 A first driving transistor;
A second driving transistor;
A switching transistor;
A sampling transistor;
Holding capacity,
Including a light emitting element and
One end of the holding capacitor is supplied with a video signal from a signal line through the sampling transistor,
In a state where the video signal is supplied to one end of the holding capacitor, a current is supplied from the first power source to the other end of the holding capacitor via the first driving transistor, and between the both ends of the holding capacitor. A correction period for correcting the voltage of
A first current supplied from the first power supply via the first driving transistor according to the corrected voltage, and a switching transistor and the first current from a second power supply according to the corrected voltage. And a light emitting period for causing the light emitting element to emit light by a second current supplied via the two driving transistors.
請求項8に記載の駆動回路。 The drive circuit according to claim 8, wherein the switching transistor is turned off in the correction period.
請求項8に記載の駆動回路。 The drive circuit according to claim 8, wherein the first power source and the second power source are the same power source.
第2の駆動用トランジスタと、
スイッチングトランジスタと、
サンプリングトランジスタと、
保持容量と、
発光素子と
を含み、
前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、
前記映像信号が前記保持容量の一端に供給された状態で、第1の電源から前記第1の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、
補正された電圧に応じて前記第1の電源から前記第1の駆動用トランジスタを介して供給される第1の電流と、補正された電圧に応じて第2の電源から前記スイッチングトランジスタと前記第2の駆動用トランジスタとを介して供給される第2の電流とにより前記発光素子を発光させる発光期間と
を有する電子機器。 A first driving transistor;
A second driving transistor;
A switching transistor;
A sampling transistor;
Holding capacity,
Including a light emitting element and
One end of the holding capacitor is supplied with a video signal from a signal line through the sampling transistor,
In a state where the video signal is supplied to one end of the holding capacitor, a current is supplied from the first power source to the other end of the holding capacitor via the first driving transistor, and between the both ends of the holding capacitor. A correction period for correcting the voltage of
A first current supplied from the first power supply via the first driving transistor according to the corrected voltage, and a switching transistor and the first current from a second power supply according to the corrected voltage. An electronic device having a light emission period in which the light emitting element emits light by a second current supplied via the two driving transistors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011185717A JP2013047717A (en) | 2011-08-29 | 2011-08-29 | Driving circuit, driving method, electronic apparatus and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011185717A JP2013047717A (en) | 2011-08-29 | 2011-08-29 | Driving circuit, driving method, electronic apparatus and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013047717A true JP2013047717A (en) | 2013-03-07 |
Family
ID=48010748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011185717A Withdrawn JP2013047717A (en) | 2011-08-29 | 2011-08-29 | Driving circuit, driving method, electronic apparatus and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013047717A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160071265A (en) * | 2014-12-11 | 2016-06-21 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and dirving method for the same |
CN110660347A (en) * | 2019-09-24 | 2020-01-07 | 信利(惠州)智能显示有限公司 | AMOLED panel module impedance testing method |
-
2011
- 2011-08-29 JP JP2011185717A patent/JP2013047717A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160071265A (en) * | 2014-12-11 | 2016-06-21 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and dirving method for the same |
KR102282166B1 (en) | 2014-12-11 | 2021-07-27 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and dirving method for the same |
CN110660347A (en) * | 2019-09-24 | 2020-01-07 | 信利(惠州)智能显示有限公司 | AMOLED panel module impedance testing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3151232B1 (en) | Organic light emitting diode (oled) display | |
JP5804732B2 (en) | Driving method, display device, and electronic apparatus | |
JP5217500B2 (en) | EL display panel module, EL display panel, integrated circuit device, electronic apparatus, and drive control method | |
JP4306753B2 (en) | Display device, driving method thereof, and electronic apparatus | |
US9495901B2 (en) | Display unit, drive circuit, driving method, and electronic apparatus | |
JP2007148129A (en) | Display apparatus and driving method thereof | |
JP2006317696A (en) | Pixel circuit, display device, and method for controlling pixel circuit | |
JP2007140318A (en) | Pixel circuit | |
KR20210085514A (en) | Electroluminescence Display Device | |
JP2007148128A (en) | Pixel circuit | |
KR20210083827A (en) | Electroluminescence Display Device | |
JP2008286953A (en) | Display device, its driving method, and electronic equipment | |
JP2018105917A (en) | Display panel and display device | |
US20210056901A1 (en) | Display device and method for driving same | |
KR20210084097A (en) | Display device | |
KR20210014011A (en) | Display device | |
JP5716292B2 (en) | Display device, electronic device, and driving method of display device | |
JP4816653B2 (en) | Display device, driving method thereof, and electronic apparatus | |
KR20150083371A (en) | Pixel, pixel driving method, and display device comprising the pixel | |
JP5365734B2 (en) | Display device | |
JP2011221165A (en) | Display device, electronic device, and driving method of display device | |
JP2013047717A (en) | Driving circuit, driving method, electronic apparatus and display device | |
JP2011221202A (en) | Display device, electronic device, and driving method of display device | |
JP2011145481A (en) | Display device, and display driving method | |
JP5239812B2 (en) | Display device, display device driving method, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |