JP2007148129A - Display apparatus and driving method thereof - Google Patents

Display apparatus and driving method thereof Download PDF

Info

Publication number
JP2007148129A
JP2007148129A JP2005344207A JP2005344207A JP2007148129A JP 2007148129 A JP2007148129 A JP 2007148129A JP 2005344207 A JP2005344207 A JP 2005344207A JP 2005344207 A JP2005344207 A JP 2005344207A JP 2007148129 A JP2007148129 A JP 2007148129A
Authority
JP
Japan
Prior art keywords
signal
pixel
drive transistor
transistor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005344207A
Other languages
Japanese (ja)
Inventor
Katsuhide Uchino
勝秀 内野
Junichi Yamashita
淳一 山下
Tetsuo Yamamoto
哲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005344207A priority Critical patent/JP2007148129A/en
Priority to US11/595,856 priority patent/US8004477B2/en
Priority to KR1020060112406A priority patent/KR20070051748A/en
Priority to TW095142157A priority patent/TWI350510B/en
Priority to EP06124072A priority patent/EP1785979A3/en
Publication of JP2007148129A publication Critical patent/JP2007148129A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display apparatus capable of correcting the deterioration of a light emitting element with the lapse of time or the characteristic dispersion of a drive transistor and reducing the number of constitutional elements of a pixel circuit as much as possible. <P>SOLUTION: The display apparatus comprises a pixel array part 1, scanner parts 4, 5 and a signal part 3. Each pixel 2 comprises a sampling transistor T1, a pixel capacitor C1, a drive transistor T5, and a switching transistor T4 for connecting a light emitting element EL and the drive transistor T5 to a power supply line VL. The scanner parts 4, 5 respectively output control signals to a first scanning line WS and a second scanning line DS and ON/OFF control the sampling transistor T1 and the switching transistor T4 to execute correcting operation for correcting the pixel capacitor C1 for canceling dependency on the threshold voltage of the drive transistor T5 and sampling operation for writing a video signal in the corrected pixel capacitor C1. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、画素毎に配した発光素子を電流駆動して画像を表示するフラットパネル型の表示装置及びその駆動方法に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機EL素子などの発光素子に通電する電気量を制御する、いわゆるアクティブマトリクス型の表示装置及びその駆動方法に関する。   The present invention relates to a flat panel display device that displays an image by current-driving light emitting elements arranged for each pixel, and a driving method thereof. More specifically, the present invention relates to a so-called active matrix display device that controls the amount of electricity supplied to a light emitting element such as an organic EL element by an insulated gate field effect transistor provided in each pixel circuit, and a driving method thereof.

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。   In an image display device such as a liquid crystal display, an image is displayed by arranging a large number of liquid crystal pixels in a matrix and controlling the transmission intensity or reflection intensity of incident light for each pixel in accordance with image information to be displayed. This also applies to an organic EL display using an organic EL element as a pixel, but unlike a liquid crystal pixel, the organic EL element is a self-luminous element. Therefore, the organic EL display has advantages such as higher image visibility than the liquid crystal display, no backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough, and is greatly different from a voltage control type such as a liquid crystal display in that it is a so-called current control type.

有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682
In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor or TFT) provided in the pixel circuit, and is described in the following patent documents.
JP 2003-255856 A JP 2003-271095 A JP 2004-133240 A JP 2004-029791 A JP 2004-093682 A

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。   A conventional pixel circuit is arranged at a portion where a row scanning line for supplying a control signal and a column signal line for supplying a video signal intersect, and includes at least a sampling transistor, a capacitor, a drive transistor, and a light emitting element. . The sampling transistor conducts in response to the control signal supplied from the scanning line and samples the video signal supplied from the signal line. The capacitor unit holds an input voltage corresponding to the sampled video signal. The drive transistor supplies an output current during a predetermined light emission period in accordance with the input voltage held in the capacitor unit. In general, the output current depends on the carrier mobility and threshold voltage of the channel region of the drive transistor. The light emitting element emits light with luminance according to the video signal by the output current supplied from the drive transistor.

ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。   The drive transistor receives the input voltage held in the capacitor portion at the gate, causes an output current to flow between the source and the drain, and energizes the light emitting element. In general, the light emission luminance of a light emitting element is proportional to the amount of current applied. Further, the output current supply amount of the drive transistor is controlled by the gate voltage, that is, the input voltage written in the capacitor. The conventional pixel circuit controls the amount of current supplied to the light emitting element by changing the input voltage applied to the gate of the drive transistor in accordance with the input video signal.

ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Here, the operating characteristic of the drive transistor is expressed by the following Equation 1.
Ids = (1/2) μ (W / L) Cox (Vgs−Vth) 2 Formula 1
In the transistor characteristic formula 1, Ids represents a drain current flowing between the source and the drain, and is an output current supplied to the light emitting element in the pixel circuit. Vgs represents a gate voltage applied to the gate with reference to the source, and is the above-described input voltage in the pixel circuit. Vth is the threshold voltage of the transistor. Μ represents the mobility of the semiconductor thin film constituting the channel of the transistor. In addition, W represents the channel width, L represents the channel length, and Cox represents the gate capacitance. As is apparent from the transistor characteristic equation 1, when the thin film transistor operates in the saturation region, if the gate voltage Vgs increases beyond the threshold voltage Vth, the thin film transistor is turned on and the drain current Ids flows. In principle, as shown in the above transistor characteristic equation 1, if the gate voltage Vgs is constant, the same amount of drain current Ids is always supplied to the light emitting element. Therefore, if video signals of the same level are supplied to all the pixels constituting the screen, all the pixels should emit light with the same luminance, and the uniformity of the screen should be obtained.

しかしながら実際には、発光素子の電流−電圧特性が経時的に劣化するため、この影響を受けて発光素子の輝度が変化してしまう。従来の画素回路は、発光素子の電流−電圧特性(I−V特性)の変動を吸収もしくは補正することが出来ず、解決すべき課題となっている。   However, in practice, the current-voltage characteristics of the light emitting element deteriorate with time, and the luminance of the light emitting element changes due to this influence. The conventional pixel circuit cannot absorb or correct the fluctuation of the current-voltage characteristic (IV characteristic) of the light emitting element, which is a problem to be solved.

より重要な問題は、ポリシリコンなどの半導体薄膜で形成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがあることである。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。   A more important problem is that thin film transistors (TFTs) formed of a semiconductor thin film such as polysilicon have variations in individual device characteristics. In particular, the threshold voltage Vth is not constant and varies from pixel to pixel. As apparent from the transistor characteristic equation 1 described above, if the threshold voltage Vth of each drive transistor varies, even if the gate voltage Vgs is constant, the drain current Ids varies and the luminance varies from pixel to pixel. , Damage the screen uniformity. Conventionally, a pixel circuit incorporating a function for canceling variations in threshold voltages of drive transistors has been developed, and is disclosed in, for example, Patent Document 3 described above.

しかしながら、閾電圧のばらつきをキャンセルする機能(閾電圧補正機能)を組み込んだ従来の画素回路は構成が複雑であり、画素の微細化もしくは高精細化の障害になっていた。又従来の閾電圧補正機能を備えた画素回路は、構成素子数が比較的多いため歩留りの低下を招いていた。   However, a conventional pixel circuit incorporating a function for canceling variations in threshold voltage (threshold voltage correction function) has a complicated configuration, which has been an obstacle to pixel miniaturization or high definition. In addition, a conventional pixel circuit having a threshold voltage correcting function has a relatively large number of constituent elements, resulting in a decrease in yield.

上述した従来の技術の課題に鑑み、本発明は発光素子の経時劣化やドライブトランジスタの特性ばらつきを補正可能で、且つ画素回路の構成素子数を可能な限り少なくしたアクティブマトリクス型の表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とスキャナ部と信号部とを含む。前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第1走査線及び第2走査線に制御信号を供給して順次行ごとに画素を走査する。各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含む。前記サンプリングトランジスタは、第1走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、前記スイッチングトランジスタは、第2走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離す。前記スキャナ部は、該第1走査線及び第2走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行する。   In view of the above-described problems of the prior art, the present invention is capable of correcting deterioration with time of light emitting elements and variation in characteristics of drive transistors, and an active matrix display device in which the number of constituent elements of a pixel circuit is reduced as much as possible. An object is to provide a driving method. In order to achieve this purpose, the following measures were taken. That is, the display device according to the present invention includes a pixel array unit, a scanner unit, and a signal unit. The pixel array unit includes scanning lines arranged in rows and signal lines arranged in columns, and matrix-like pixels arranged at a portion where both intersect, and the signal unit displays video on the signal lines. The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row. Each pixel includes a sampling transistor, a pixel capacitor connected thereto, a drive transistor connected thereto, a light emitting element connected thereto, and a switching transistor connecting the drive transistor to a power supply line. The sampling transistor conducts in response to a control signal supplied from the first scanning line and samples the signal potential of the video signal supplied from the signal line into the pixel capacitor, and the pixel capacitor is connected to the sampled video signal. An input voltage is applied between the gate and source of the drive transistor according to the signal potential of the drive transistor, the drive transistor supplies an output current according to the input voltage to the light emitting element, and the output current is The light emitting element emits light with a luminance corresponding to a signal potential of the video signal by an output current supplied from the drive transistor during a light emission period, and the switching transistor has a second voltage dependency. Conducts in response to a control signal supplied from the scanning line and connects the drive transistor to the power supply line during the light emission period, and does not emit light Between it becomes non-conductive, decoupling the drive transistor from the power supply line. The scanner unit outputs a control signal to each of the first scan line and the second scan line, and controls on / off of the sampling transistor and the switching transistor to cancel the dependency of the output current on the threshold voltage. A correction operation for correcting the pixel capacitance and a sampling operation for writing the signal potential of the video signal to the corrected pixel capacitance are executed.

具体的に前記信号部は、該補正動作と該サンプリング動作に合わせて、該映像信号を固定電位と信号電位との間で切り替え、以って該補正動作と該サンプリング動作に必要な電位を各画素に信号線を介して供給する。この場合前記信号部は、該補正動作に合わせて該固定電位を信号線に供給し、その後該サンプリング動作に合わせて該信号電位に切り替える。   Specifically, the signal unit switches the video signal between a fixed potential and a signal potential in accordance with the correction operation and the sampling operation, so that the potential necessary for the correction operation and the sampling operation is changed to each value. The pixel is supplied via a signal line. In this case, the signal unit supplies the fixed potential to the signal line in accordance with the correction operation, and then switches to the signal potential in accordance with the sampling operation.

前記電源ラインは、該第1走査線及び第2走査線と並行して画素アレイ部に配されており、前記スキャナ部は該電源ラインを走査線と同様に走査する電源ラインスキャナを含んでおり、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給する。この場合前記電源ラインスキャナは、該補正動作が行われる期間に該電源ラインから供給する電源電位を、該発光期間に供給する通常の電源電位から切り替え、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給する。好ましくは、前記スキャナ部は、当該画素の行に割り当てられた水平走査期間で該第1走査線及び第2走査線に夫々制御信号を出力し、以って該水平走査期間内で該補正動作と該サンプリング動作とを実行する。   The power supply line is arranged in the pixel array unit in parallel with the first scanning line and the second scanning line, and the scanner unit includes a power supply line scanner that scans the power supply line in the same manner as the scanning line. Thus, a potential necessary for the correction operation is supplied to each pixel through the power supply line. In this case, the power supply line scanner switches the power supply potential supplied from the power supply line during the period during which the correction operation is performed from the normal power supply potential supplied during the light emission period, so that the potential necessary for the correction operation is changed. Each pixel is supplied via the power line. Preferably, the scanner unit outputs a control signal to each of the first scanning line and the second scanning line in a horizontal scanning period assigned to the row of the pixel, and thus performs the correction operation within the horizontal scanning period. And the sampling operation.

又本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第1走査線及び第2走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含む表示装置の駆動方法であって、前記サンプリングトランジスタが、第1走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量が、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタが、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子が、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、前記スイッチングトランジスタが、第2走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離し、前記スキャナ部が、該第1走査線及び第2走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行する。   The present invention also includes a pixel array section, a scanner section, and a signal section, and the pixel array section is disposed at a portion where the scanning lines arranged in rows and the signal lines arranged in columns intersect with each other. The signal unit supplies a video signal to the signal line, and the scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially set the pixel for each row. Each pixel that is scanned includes a sampling transistor, a pixel capacitor connected thereto, a drive transistor connected thereto, a light emitting element connected thereto, and a switching transistor connecting the drive transistor to a power supply line In the driving method of the apparatus, the sampling transistor conducts in response to a control signal supplied from a first scanning line and receives a signal potential of a video signal supplied from the signal line in the pixel capacitor. The pixel capacitor applies an input voltage between the gate and source of the drive transistor according to the signal potential of the sampled video signal, and the drive transistor outputs an output current according to the input voltage. The output current is dependent on the threshold voltage of the drive transistor, and the light emitting element is set to the signal potential of the video signal by the output current supplied from the drive transistor during the light emission period. The switching transistor emits light in accordance with the brightness, and the switching transistor is turned on in response to the control signal supplied from the second scanning line to connect the drive transistor to the power supply line during the light emission period, and is turned off during the non-light emission period. The drive transistor is disconnected from the power supply line, and the scanner unit applies control signals to the first scanning line and the second scanning line, respectively. A correction operation for correcting the pixel capacitance in order to cancel the dependence of the output current on the threshold voltage by controlling on / off of the sampling transistor and the switching transistor, and outputting the video to the corrected pixel capacitance. A sampling operation for writing the signal potential of the signal is executed.

本発明によれば、表示装置の画素アレイ部を線順次走査するスキャナ部は、各画素に含まれるサンプリングトランジスタとスイッチングトランジスタをオンオフ制御して、ドライブトランジスタの閾電圧補正動作と、映像信号サンプリング動作を実行している。この様に本表示装置は各画素に含まれるドライブトランジスタの閾電圧のばらつきを抑えることが出来るため、むらやざらつきのない均一な画質を得ることが出来る。また各画素に含まれる画素容量は、サンプリングされた映像信号の信号電位に応じてドライブトランジスタのゲートとソース間に入力電圧を印加している。画素容量によってドライブトランジスタのゲート/ソース間電圧は一定値に保たれているので、ドライブトランジスタは定電流源として動作し、発光素子に流れる電流は変化しない。よって発光素子のI−V特性が劣化しても、常に一定電流が流れ続け発光素子の輝度が変化することはない。この様にドライブトランジスタの特性ばらつきや発光素子のI−V特性の経時劣化に対処可能な画素回路は、サンプリングトランジスタとドライブトランジスタとスイッチングトランジスタと画素容量とで構成されている。本発明の表示装置に含まれる画素回路は3個のトランジスタと1個の容量素子からなり、計4個の素子で構成されている。本発明の画素回路は3個のトランジスタと1つの画素容量という少ない素子数で形成されているため、高精細化及び高歩留り化が期待できる。この結果本発明の表示装置はRGB3画素当り3本のゲートラインと3本の電源ラインで構成できるため、各画素に対して電源ライン及びゲートラインの占める割合を小さくすることができ、高精細化及び高歩留り化が期待できる。   According to the present invention, the scanner unit that performs line-sequential scanning of the pixel array unit of the display device performs on / off control of the sampling transistor and the switching transistor included in each pixel, and the threshold voltage correction operation of the drive transistor and the video signal sampling operation Is running. As described above, since this display device can suppress variations in threshold voltages of drive transistors included in each pixel, uniform image quality without unevenness and roughness can be obtained. In addition, the pixel capacitance included in each pixel applies an input voltage between the gate and the source of the drive transistor in accordance with the signal potential of the sampled video signal. Since the gate-source voltage of the drive transistor is kept constant by the pixel capacitance, the drive transistor operates as a constant current source, and the current flowing through the light emitting element does not change. Therefore, even if the IV characteristics of the light emitting element deteriorate, a constant current always flows and the luminance of the light emitting element does not change. As described above, a pixel circuit capable of coping with variations in characteristics of drive transistors and deterioration with time of IV characteristics of light emitting elements includes a sampling transistor, a drive transistor, a switching transistor, and a pixel capacitor. The pixel circuit included in the display device of the present invention includes three transistors and one capacitor, and is configured with a total of four elements. Since the pixel circuit of the present invention is formed with a small number of elements of three transistors and one pixel capacitance, high definition and high yield can be expected. As a result, the display device of the present invention can be configured with three gate lines and three power supply lines per RGB three pixels, so that the ratio of the power supply lines and gate lines to each pixel can be reduced, and high definition can be achieved. In addition, a high yield can be expected.

以下図面を参照して本発明の実施の形態を詳細に説明する。まず本発明の背景を明らかにするため図1を参照してアクティブマトリクス型表示装置の一般的な構成を説明する。図示する様にこの表示装置は、画素アレイ1と水平セレクタ3とライトスキャナ4とで構成されている。画素アレイ1は1枚のパネルに集積形成される。水平セレクタ3とライトスキャナ4はパネルに内蔵される場合と外付けされる場合とがある。画素アレイ1は行状に配列した走査線WSと列状に配列した信号線SLと両者の交差部に配された画素回路2とで構成されている。走査線WSはライトスキャナ4に接続されており、順次制御信号を出力して、画素回路2を行単位で順次選択する。水平セレクタ3は各信号線SLに接続されており、選択された画素回路2に映像信号を書き込む。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, in order to clarify the background of the present invention, a general configuration of an active matrix display device will be described with reference to FIG. As shown in the figure, this display device includes a pixel array 1, a horizontal selector 3, and a write scanner 4. The pixel array 1 is integrally formed on one panel. The horizontal selector 3 and the light scanner 4 may be built in the panel or may be externally attached. The pixel array 1 is composed of scanning lines WS arranged in rows, signal lines SL arranged in columns, and pixel circuits 2 arranged at the intersection of the two. The scanning lines WS are connected to the write scanner 4 and sequentially output control signals to sequentially select the pixel circuits 2 in units of rows. The horizontal selector 3 is connected to each signal line SL, and writes a video signal to the selected pixel circuit 2.

図2は、図1に示した画素回路2の一例を示す回路図である。この画素回路2は最も単純な構成を有しており、2個のトランジスタT1,T5と1個の画素容量C1と1個の発光素子ELとで構成されている。サンプリングトランジスタT1はNチャネル型の薄膜トランジスタである。ドライブトランジスタT5はPチャネル型の薄膜トランジスタである。画素容量C1は薄膜容量である。発光素子ELは例えば有機EL薄膜を発光層とする2端子素子(ダイオード)である。これらの素子T1,T5,C1,ELはパネルを構成する絶縁基板の上に集積形成される。   FIG. 2 is a circuit diagram showing an example of the pixel circuit 2 shown in FIG. The pixel circuit 2 has the simplest configuration, and includes two transistors T1 and T5, one pixel capacitor C1, and one light emitting element EL. The sampling transistor T1 is an N-channel thin film transistor. The drive transistor T5 is a P-channel type thin film transistor. The pixel capacitor C1 is a thin film capacitor. The light emitting element EL is, for example, a two-terminal element (diode) having an organic EL thin film as a light emitting layer. These elements T1, T5, C1, and EL are integrally formed on an insulating substrate constituting the panel.

サンプリングトランジスタT1は信号線SLとドライブトランジスタT5のゲートとの間に接続されている。サンプリングトランジスタT1のゲートは走査線WSを介してライトスキャナ4に接続されている。ドライブトランジスタT5のゲートには、画素容量C1が接続されている。ドライブトランジスタT5のソースは電源Vccに接続されている。ドライブトランジスタT5のドレインは発光素子ELのアノードに接続されている。発光素子ELのカソードは接地されている。   The sampling transistor T1 is connected between the signal line SL and the gate of the drive transistor T5. The gate of the sampling transistor T1 is connected to the write scanner 4 through the scanning line WS. A pixel capacitor C1 is connected to the gate of the drive transistor T5. The source of the drive transistor T5 is connected to the power supply Vcc. The drain of the drive transistor T5 is connected to the anode of the light emitting element EL. The cathode of the light emitting element EL is grounded.

サンプリングトランジスタT1は水平走査期間になるとライトスキャナ4から制御信号が印加され、導通状態になる。これによりサンプリングトランジスタT1は水平セレクタ3から信号線SLに供給された映像信号をサンプリングし、画素容量C1に書き込む。ドライブトランジスタT5は画素容量C1に書き込まれた映像信号に応じてドレイン電流Idsを発光素子ELに供給する。これにより、発光素子ELは映像信号に応じた輝度で発光する。   In the horizontal scanning period, the sampling transistor T1 is applied with a control signal from the write scanner 4 and becomes conductive. As a result, the sampling transistor T1 samples the video signal supplied from the horizontal selector 3 to the signal line SL and writes it to the pixel capacitor C1. The drive transistor T5 supplies the drain current Ids to the light emitting element EL according to the video signal written in the pixel capacitor C1. As a result, the light emitting element EL emits light with a luminance corresponding to the video signal.

図2に示した方式では、ドライブトランジスタのゲート印加電圧Vgsを映像信号に応じて変化させることで、発光素子ELに流れる出力電流Idsをコントロールしている。本例ではPチャネル型のサンプリングトランジスタT5のソースは電源Vccに接続されており、常に飽和領域で動作するように設計されているので、前述の式1にしたがって動作する定電流源となる。即ちこのPチャネル型のドライブトランジスタT5は、発光素子EL側に接続されたドレインの電位に依存することなく、常にゲートとソース間の電圧Vgsに従って一定の出力電流Idsを発光素子ELに供給できる。   In the method shown in FIG. 2, the output current Ids flowing through the light emitting element EL is controlled by changing the gate application voltage Vgs of the drive transistor in accordance with the video signal. In this example, the source of the P-channel type sampling transistor T5 is connected to the power source Vcc and is designed to always operate in the saturation region, so that it becomes a constant current source that operates according to the above-described equation 1. That is, the P-channel drive transistor T5 can always supply a constant output current Ids to the light emitting element EL according to the voltage Vgs between the gate and the source without depending on the potential of the drain connected to the light emitting element EL side.

図3は、発光素子ELのI−V特性を示すグラフである。有機EL素子などによって代表される発光素子は、I−V特性が経時的に変化する傾向があり、実線が初期状態を表す一方点線が経時変化後のI−V特性を表している。グラフで電圧Vはアノード電圧である。図2と対応させると、このアノード電圧VはドライブトランジスタT5のドレイン電圧となっている。一方電流Iは、ドライブトランジスタT5から供給される出力電流Idsである。前述したように、図2の画素回路2はドライブトランジスタT5がドレイン電圧に依存することなく、常に一定の出力電流Idsを発光素子ELに供給できる。したがって発光素子ELのI−V特性が経時的に変化しても、この影響を受けることなく定電流を供給することが可能である。したがって、発光素子ELには輝度の変化が生じにない。   FIG. 3 is a graph showing the IV characteristics of the light emitting element EL. A light-emitting element typified by an organic EL element or the like has a tendency that an IV characteristic changes with time, and a solid line indicates an initial state while a dotted line indicates an IV characteristic after change with time. In the graph, the voltage V is an anode voltage. Corresponding to FIG. 2, the anode voltage V is the drain voltage of the drive transistor T5. On the other hand, the current I is the output current Ids supplied from the drive transistor T5. As described above, the pixel circuit 2 in FIG. 2 can always supply a constant output current Ids to the light emitting element EL without the drive transistor T5 depending on the drain voltage. Therefore, even if the IV characteristic of the light emitting element EL changes with time, it is possible to supply a constant current without being affected by this. Therefore, no change in luminance occurs in the light emitting element EL.

図4は、従来の画素回路2の他の例を示す回路図である。理解を容易にするため、図2に示した先の従来例と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタT5がPチャネル型ではなくNチャネル型となっていることである。この場合、ドライブトランジスタT5のソース側が発光素子ELのアノード側と接続することになる。したがってソース電位が発光素子ELのI−V特性の経時変化に影響を受けて変動することになる。発光素子の経時変化と共にゲート/ソース間電圧Vgsが変化してしまう。これにより発光素子ELに流れる出力電流Idsの量が変化し、発光輝度が変わってしまう。これに加え、ドライブトランジスタT5は個々の画素回路毎に閾電圧Vthがばらついている。したがって、前述の式1に示すように、ドレイン電流IdsはVgsやVthの変動によってばらつきが生じ、発光輝度が画素毎に変化してしまう。   FIG. 4 is a circuit diagram showing another example of the conventional pixel circuit 2. In order to facilitate understanding, parts corresponding to those of the prior art shown in FIG. The difference is that the drive transistor T5 is not an P-channel type but an N-channel type. In this case, the source side of the drive transistor T5 is connected to the anode side of the light emitting element EL. Therefore, the source potential is affected by the change over time of the IV characteristic of the light emitting element EL and fluctuates. The gate / source voltage Vgs changes with time of the light emitting element. As a result, the amount of output current Ids flowing through the light emitting element EL changes, and the light emission luminance changes. In addition, the threshold voltage Vth varies for each pixel circuit in the drive transistor T5. Therefore, as shown in Equation 1 above, the drain current Ids varies due to variations in Vgs and Vth, and the light emission luminance changes from pixel to pixel.

発光素子の経時劣化やドライブトランジスタの特性ばらつきを補正する表示装置が出願人によって既に開発されており、その先行開発例を図5に示す。図示する様に本表示装置は、画素アレイ1と水平セレクタ3とライトスキャナ4とドライブスキャナ5と補正用スキャナ7と第2補正用スキャナ8とで構成されている。画素アレイ1はマトリクス状に配された画素回路2を含んでいる。図示を簡略化するため、1個の画素回路2を表してある。この画素回路2は5個のトランジスタT1ないしT5と1個の画素容量C1と1個の発光素子ELとで構成されており、比較的素子数が多い。またこの画素回路2を駆動するラインは、走査線がWS,DS,AZ,AZ2の4本、信号線SLが1本、電源ラインがVcc,Vss,Vofs,Vcatの4本で、比較的多い。制御ラインは計9本もあり、画素の占める面積を圧迫している。なお走査線WSはライトスキャナ4によって走査され、DSはドライブスキャナ5によって走査され、AZは補正用スキャナ7によって制御され、AZ2は第2補正用スキャナ8によって制御される。信号線SLには水平セレクタ3から入力信号(Vsig)が供給される。本例は全てのトランジスタT1ないしT5がNチャネル型である。中心となるドライブトランジスタT5のソースSは発光素子ELのアノードに接続されている。発光素子ELのカソードはVcatに接続されている。ドライブトランジスタT5のドレインはスイッチングトランジスタT4を介してVccに接続している。スイッチングトランジスタT4のゲートは走査線DSに接続している。ドライブトランジスタT5のゲートGはサンプリングトランジスタT1を介して信号線SLに接続している。サンプリングトランジスタT1のゲートは走査線WSに接続している。ドライブトランジスタT5のゲートGはスイッチングトランジスタT3を介してVofsに接続している。スイッチングトランジスタT3のゲートは走査線AZ2に接続している。ドライブトランジスタT5のゲートGとソースSの間には画素容量C1が接続されている。ドライブトランジスタT5のソースSはスイッチングトランジスタT2を介してVssに接続している。スイッチングトランジスタT2のゲートは走査線AZに接続している。   A display device that corrects the deterioration of the light emitting element with time and the variation in characteristics of the drive transistor has already been developed by the applicant, and a prior development example is shown in FIG. As shown in the figure, this display device includes a pixel array 1, a horizontal selector 3, a write scanner 4, a drive scanner 5, a correction scanner 7, and a second correction scanner 8. The pixel array 1 includes pixel circuits 2 arranged in a matrix. In order to simplify the illustration, one pixel circuit 2 is shown. The pixel circuit 2 includes five transistors T1 to T5, one pixel capacitor C1, and one light emitting element EL, and has a relatively large number of elements. The pixel circuit 2 is driven by four scanning lines WS, DS, AZ, and AZ2, one signal line SL, and four power lines Vcc, Vss, Vofs, and Vcat. . There are nine control lines in total, which puts pressure on the area occupied by pixels. The scanning line WS is scanned by the write scanner 4, the DS is scanned by the drive scanner 5, AZ is controlled by the correction scanner 7, and AZ2 is controlled by the second correction scanner 8. An input signal (Vsig) is supplied from the horizontal selector 3 to the signal line SL. In this example, all transistors T1 to T5 are N-channel type. The source S of the drive transistor T5 as the center is connected to the anode of the light emitting element EL. The cathode of the light emitting element EL is connected to Vcat. The drain of the drive transistor T5 is connected to Vcc via the switching transistor T4. The gate of the switching transistor T4 is connected to the scanning line DS. The gate G of the drive transistor T5 is connected to the signal line SL via the sampling transistor T1. The gate of the sampling transistor T1 is connected to the scanning line WS. The gate G of the drive transistor T5 is connected to Vofs via the switching transistor T3. The gate of the switching transistor T3 is connected to the scanning line AZ2. A pixel capacitor C1 is connected between the gate G and the source S of the drive transistor T5. The source S of the drive transistor T5 is connected to Vss via the switching transistor T2. The gate of the switching transistor T2 is connected to the scanning line AZ.

図6は、図5に示した画素回路2の動作説明に供するタイミングチャートである。時間軸Jに沿ってトランジスタT1ないしT4のオン/オフの変化を表している。T1ないしT4のオン/オフ制御は、それぞれ対応する走査線を介して対応するスキャナによって行われる。このタイミングチャートはドライブトランジスタT5のゲートGとソースSの電位変化も合わせて表してある。タイミングJ1に入る前はトランジスタT4がオンしているため、発光素子ELにはドライブトランジスタT5を介して出力電流が供給され発光状態にある。   FIG. 6 is a timing chart for explaining the operation of the pixel circuit 2 shown in FIG. The change of ON / OFF of the transistors T1 to T4 along the time axis J is shown. The on / off control of T1 to T4 is performed by the corresponding scanner via the corresponding scanning line. This timing chart also shows changes in the potentials of the gate G and source S of the drive transistor T5. Since the transistor T4 is turned on before the timing J1, the output current is supplied to the light emitting element EL via the drive transistor T5 and the light emitting state is obtained.

タイミングJ1になるとトランジスタT3がオンし、ドライブトランジスタT5のゲートGがVofsまで低下する。またスイッチングトランジスタT2がオンするため、ドライブトランジスタT5のソースSはVssまで低下する。Vssは発光素子ELの閾電圧Vthelよりも低いので、発光素子ELには電流が流れず非発光期間に入る。またVofsとVssの電位差はドライブトランジスタT5の閾電圧Vthよりも大きい。この様に画素容量C1の両端の電位を設定することで、閾電圧補正動作の準備が行われる。   At timing J1, the transistor T3 is turned on, and the gate G of the drive transistor T5 is lowered to Vofs. Further, since the switching transistor T2 is turned on, the source S of the drive transistor T5 drops to Vss. Since Vss is lower than the threshold voltage Vthel of the light emitting element EL, no current flows through the light emitting element EL and a non-light emitting period starts. The potential difference between Vofs and Vss is larger than the threshold voltage Vth of the drive transistor T5. In this way, the threshold voltage correction operation is prepared by setting the potential across the pixel capacitor C1.

タイミングJ2でスイッチングトランジスタT2がオフする。これによりドライブトランジスタT5のソースSがVssから切り離され、上昇を始める。ドライブトランジスタT5から画素容量C1に電流が流れ込み、両端の電圧Vgsが丁度ドライブトランジスタT5の閾電圧Vthに等しくなったところでカットオフする。この結果画素容量C1の両端にはドライブトランジスタT5の閾電圧Vthに相当する電圧が書き込まれる。以上により閾値キャンセル動作が行われた。   At timing J2, the switching transistor T2 is turned off. As a result, the source S of the drive transistor T5 is disconnected from Vss and starts to rise. When current flows from the drive transistor T5 to the pixel capacitor C1, and the voltage Vgs at both ends is just equal to the threshold voltage Vth of the drive transistor T5, it is cut off. As a result, a voltage corresponding to the threshold voltage Vth of the drive transistor T5 is written to both ends of the pixel capacitor C1. The threshold cancellation operation is performed as described above.

タイミングJ3でスイッチングトランジスタT4をオフしさらにタイミングJ4でスイッチングトランジスタT3もオフする。この時点でトランジスタT1ないしT4は全てオフとなる。   The switching transistor T4 is turned off at timing J3, and the switching transistor T3 is also turned off at timing J4. At this point, all the transistors T1 to T4 are turned off.

タイミングJ5でサンプリングトランジスタT1がオンし、信号線SLから供給された映像信号VsigがドライブトランジスタT5のゲートGに書き込まれる。当該画素回路2に割り当てられた水平走査期間(1H)が経過するタイミングJ6でサンプリングトランジスタT1はオフする。この期間J5−J6で信号書き込みが行われた。   At timing J5, the sampling transistor T1 is turned on, and the video signal Vsig supplied from the signal line SL is written to the gate G of the drive transistor T5. The sampling transistor T1 is turned off at timing J6 when the horizontal scanning period (1H) assigned to the pixel circuit 2 elapses. Signal writing was performed during this period J5-J6.

この後タイミングJ7に進みスイッチングトランジスタT4がオンする。これによりドライブトランジスタT5は電源Vccに接続されるので出力電流を供給する。この出力電流の値は画素容量C1に保持された入力電圧Vgsによって一定に制御される。ドライブトランジスタT5のソースSの電位が上昇し始め、発光素子ELの閾電圧Vthelを超えた時点で発光が始まる。ブートストラップ効果で、ソース電位の上昇に伴いこれと連動してドライブトランジスタT5のゲート電位も上昇する。ドライブトランジスタT5のゲート/ソース間電圧Vgsは、常に画素容量C1によって一定に保持されている。   Thereafter, the process proceeds to timing J7 and the switching transistor T4 is turned on. As a result, the drive transistor T5 is connected to the power supply Vcc and supplies an output current. The value of this output current is controlled to be constant by the input voltage Vgs held in the pixel capacitor C1. Light emission starts when the potential of the source S of the drive transistor T5 starts to rise and exceeds the threshold voltage Vthel of the light emitting element EL. Due to the bootstrap effect, the gate potential of the drive transistor T5 also rises in conjunction with the rise of the source potential. The gate / source voltage Vgs of the drive transistor T5 is always held constant by the pixel capacitor C1.

以下図7ないし図13を参照して、図5及び図6に示した先行開発にかかる画素回路の動作を詳細に説明する。まず、発光素子ELの発光状態は図7のようにスイッチングトランジスタT4のみがオンした状態である。この時ドライブトランジスタT5は飽和領域で動作するように設定されているため、発光素子ELに流れる電流IdsはドライブトランジスタT5のゲート/ソース間電圧Vgsに応じて特性式1に示される値をとる。   Hereinafter, the operation of the pixel circuit according to the prior development shown in FIGS. 5 and 6 will be described in detail with reference to FIGS. First, the light emitting state of the light emitting element EL is a state in which only the switching transistor T4 is turned on as shown in FIG. At this time, since the drive transistor T5 is set to operate in the saturation region, the current Ids flowing through the light emitting element EL takes a value represented by the characteristic equation 1 according to the gate-source voltage Vgs of the drive transistor T5.

次に非発光期間においてスイッチングトランジスタT3、スイッチングトランジスタT2をオンする。この時、ドライブトランジスタT5のゲート電圧はVofs、ソース電圧はVssという値に充電される。ドライブトランジスタT5のゲート/ソース間電圧はVofs−Vssという値をとり、それに応じた電流Ids´がVccからVssに流れる。(図8)ここで、発光素子ELを非発光とするために、発光素子ELにかかる電圧Velを発光素子ELの閾値電圧Vthelとカソード電圧Vcatの和よりも小さくなるようにVofsとVssの電圧を設定する必要がある。また、スイッチングトランジスタT3、スイッチングトランジスタT2はどちらが先にオンしてもよい。   Next, the switching transistor T3 and the switching transistor T2 are turned on in the non-light emitting period. At this time, the gate voltage of the drive transistor T5 is charged to Vofs and the source voltage is charged to Vss. The gate-source voltage of the drive transistor T5 takes a value of Vofs−Vss, and a corresponding current Ids ′ flows from Vcc to Vss. (FIG. 8) Here, in order to make the light emitting element EL emit no light, the voltage Vofs and Vss are set so that the voltage Vel applied to the light emitting element EL becomes smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the light emitting element EL. Need to be set. Either the switching transistor T3 or the switching transistor T2 may be turned on first.

さらにスイッチングトランジスタT2をオフ状態とする(図9)。発光素子ELの等価回路は図10に示されるようにダイオードTelと容量Celで表されるため、Vel≦Vcat+Vthel(発光素子ELのリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は画素容量C1と発光素子容量Celを充電するために使われる。この時発光素子のアノード電圧Vel(即ちドライブトランジスタのソース電圧)は時間と共に図11のように上昇して行く。一定時間経過後、ドライブトランジスタT5のゲート/ソース間電圧はVthという値をとる。この時、Vel=Vofs−Vth≦Vcat+Vthelとなっている。   Further, the switching transistor T2 is turned off (FIG. 9). Since the equivalent circuit of the light emitting element EL is represented by a diode Tel and a capacitor Cel as shown in FIG. 10, as long as Vel ≦ Vcat + Vthel (the leakage current of the light emitting element EL is considerably smaller than the current flowing through the drive transistor T5). The current of the drive transistor T5 is used to charge the pixel capacitor C1 and the light emitting element capacitor Cel. At this time, the anode voltage Vel of the light emitting element (that is, the source voltage of the drive transistor) rises with time as shown in FIG. After a predetermined time has elapsed, the gate-source voltage of the drive transistor T5 takes a value of Vth. At this time, Vel = Vofs−Vth ≦ Vcat + Vthel.

閾値キャンセル動作終了後スイッチングトランジスタT4、スイッチングトランジスタT3をオフする。スイッチングトランジスタT4をスイッチングトランジスタT3よりも先にオフすることでドライブトランジスタT5のゲート電圧の変動を抑えることが可能となる。次に、サンプリングトランジスタT1をオンしてドライブトランジスタT5のゲート電圧を信号電圧Vsigとする(図12)。この時、ドライブトランジスタT5のゲート/ソース間電圧は画素容量C1、発光素子ELの寄生容量Cel、ドライブトランジスタT5の寄生容量C2によって以下の式2のように決定される。しかし、発光素子容量Celは画素容量C1及び寄生容量C2に比べて大きいためにドライブトランジスタT5のゲート/ソース間電圧VgsはほぼVsig+Vthとなる。但し簡便のため、Vofs=0とした場合である。

Figure 2007148129
After the threshold cancel operation is finished, the switching transistors T4 and T3 are turned off. By turning off the switching transistor T4 prior to the switching transistor T3, it is possible to suppress fluctuations in the gate voltage of the drive transistor T5. Next, the sampling transistor T1 is turned on and the gate voltage of the drive transistor T5 is set to the signal voltage Vsig (FIG. 12). At this time, the gate-source voltage of the drive transistor T5 is determined by the pixel capacitance C1, the parasitic capacitance Cel of the light emitting element EL, and the parasitic capacitance C2 of the drive transistor T5 as shown in the following Expression 2. However, since the light emitting element capacitance Cel is larger than the pixel capacitance C1 and the parasitic capacitance C2, the gate / source voltage Vgs of the drive transistor T5 is approximately Vsig + Vth. However, for convenience, Vofs = 0.
Figure 2007148129

書き込みが終了した後にスイッチングトランジスタT4をオンしてドライブトランジスタT5のドレイン電圧を電源電圧Vccまで上昇させる。ドライブトランジスタT5のゲート/ソース間電圧は一定であるのでドライブトランジスタT5は一定電流Ids’’を発光素子ELに流し、Velは発光素子ELにIds’’という電流が流れる電圧Vxまで上昇し、発光素子ELは発光する(図13)。   After the writing is completed, the switching transistor T4 is turned on to raise the drain voltage of the drive transistor T5 to the power supply voltage Vcc. Since the gate-source voltage of the drive transistor T5 is constant, the drive transistor T5 causes a constant current Ids ″ to flow through the light emitting element EL, and Vel rises to a voltage Vx at which a current of Ids ″ flows through the light emitting element EL. The element EL emits light (FIG. 13).

本回路においても発光素子ELは発光時間が長くなるとそのI−V特性は変化してしまう。そのため図中B点の電位も変化する。しかしながら、ドライブトランジスタT5のゲート/ソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。   In this circuit as well, the IV characteristic of the light emitting element EL changes as the light emission time becomes longer. Therefore, the potential at point B in the figure also changes. However, since the gate / source voltage of the drive transistor T5 is maintained at a constant value, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change.

ここでこの先行開発にかかる画素回路における電源ライン、ゲートラインについて考える。本画素回路ではRGBトリオあたり電源ラインはVcc、Vofs、Vss、Vsigの12本、ゲートラインはWS、AZ、AZ2、DSの4本で構成されているため、画素に対して電源ライン、ゲートラインの占める割合が多い。ゆえにパネルの高精細化、高歩留まり化という点では難しい。   Here, a power supply line and a gate line in the pixel circuit according to the preceding development will be considered. In this pixel circuit, 12 power lines per RGB trio are composed of Vcc, Vofs, Vss, Vsig and 4 gate lines are WS, AZ, AZ2, and DS. Is a large percentage. Therefore, it is difficult in terms of high definition and high yield of the panel.

本発明では上記問題点を対策するために、図14に示す回路構成をとる。本回路構成は1画素あたり3トランジスタと1容量で構成されており、電源ラインがRGBトリオあたり3本のゲートライン、3本の電源ラインとなっている。   In the present invention, the circuit configuration shown in FIG. This circuit configuration is composed of three transistors and one capacitor per pixel, and the power supply lines are three gate lines and three power supply lines per RGB trio.

図示する様に本実施形態にかかる表示装置は、画素アレイ部1とスキャナ部と信号部とを含む。スキャナ部はライトスキャナ4とドライブスキャナ5と電源ラインスキャナ9とで構成されている。信号部は水平セレクタ3で構成されている。画素アレイ部1は、行状に配された走査線WS,DSと列状に配された信号線SLと両者が交差する部分に配された行列状の画素回路2とからなる。信号部を構成する水平セレクタ3は信号線SLに映像信号Sigを供給する。スキャナ部を構成するライトスキャナ4は第1走査線WSに制御信号WSを供給し、同じくスキャナ部に含まれるドライブスキャナ5は第2走査線DSに制御信号DSを供給し、以って順次行毎に画素回路2を走査する。各画素回路2は、サンプリングトランジスタT1と、これに接続する画素容量C1と、これに接続するドライブトランジスタT5と、これに接続する発光素子ELと、ドライブトランジスタT5を電源ラインVLに接続するスイッチングトランジスタT4とを含む。サンプリングトランジスタT1は第1走査線WSから供給される制御信号WSに応じ導通して信号線SLから供給された映像信号Sigの信号電位Vsigを画素容量C1にサンプリングする。画素容量C1はサンプリングされた映像信号Sigの信号電位Vsigに応じてドライブトランジスタT5のゲートGとソースS間に入力電圧Vgsを印加する。ドライブトランジスタT5は、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。この出力電流IdsはドライブトランジスタT5の閾電圧Vthに対して依存性を有する。発光素子ELはドライブトランジスタT5のソースSとカソード電位Vcatの間に接続されており、発光期間中ドライブトランジスタT5から供給される出力電流Idsにより映像信号Sigの信号電位Vsigに応じた輝度で発光する。スイッチングトランジスタT4は、第2走査線DSから供給される制御信号DSに応じ導通して発光期間中ドライブトランジスタT5を電源ラインVLに接続し、非発光期間では非導通状態になってドライブトランジスタT5を電源ラインVLから切り離す。   As shown in the figure, the display device according to the present embodiment includes a pixel array unit 1, a scanner unit, and a signal unit. The scanner unit includes a write scanner 4, a drive scanner 5, and a power line scanner 9. The signal unit is composed of a horizontal selector 3. The pixel array section 1 includes scanning lines WS and DS arranged in rows, signal lines SL arranged in columns, and matrix pixel circuits 2 arranged at portions where the two intersect. The horizontal selector 3 constituting the signal unit supplies the video signal Sig to the signal line SL. The write scanner 4 constituting the scanner unit supplies the control signal WS to the first scanning line WS, and the drive scanner 5 included in the scanner unit also supplies the control signal DS to the second scanning line DS. The pixel circuit 2 is scanned every time. Each pixel circuit 2 includes a sampling transistor T1, a pixel capacitor C1 connected thereto, a drive transistor T5 connected thereto, a light emitting element EL connected thereto, and a switching transistor connecting the drive transistor T5 to the power supply line VL. Including T4. The sampling transistor T1 conducts in response to the control signal WS supplied from the first scanning line WS and samples the signal potential Vsig of the video signal Sig supplied from the signal line SL into the pixel capacitor C1. The pixel capacitor C1 applies an input voltage Vgs between the gate G and the source S of the drive transistor T5 according to the signal potential Vsig of the sampled video signal Sig. The drive transistor T5 supplies an output current Ids corresponding to the input voltage Vgs to the light emitting element EL. This output current Ids is dependent on the threshold voltage Vth of the drive transistor T5. The light emitting element EL is connected between the source S of the drive transistor T5 and the cathode potential Vcat, and emits light with luminance according to the signal potential Vsig of the video signal Sig by the output current Ids supplied from the drive transistor T5 during the light emission period. . The switching transistor T4 is turned on in response to the control signal DS supplied from the second scanning line DS, connects the drive transistor T5 to the power supply line VL during the light emission period, and becomes non-conductive during the non-light emission period and turns off the drive transistor T5. Disconnect from the power line VL.

本発明の特徴事項としてスキャナ部を構成するライトスキャナ4とドライブスキャナ5は、第1走査線WS及び第2走査線DSにそれぞれ制御信号WS,DSを出力し、サンプリングトランジスタT1及びスイッチングトランジスタT4をオンオフ制御して、出力電流Idsの閾電圧Vthに対する依存性をキャンセルするため画素容量C1に補正をかける補正動作と、補正された画素容量C1に映像信号Sigの信号電位Vsigを書き込むサンプリング動作とを実行する。この場合、信号部を構成する水平セレクタ3は、この補正動作とサンプリング動作に合わせて、映像信号Sigを固定電位Vofsと信号電位Vsigとの間で切換え、以って補正動作とサンプリング動作に必要な電位を各画素回路2に信号線SLを介して供給する。具体的には、水平セレクタ3は、補正動作に合わせて固定電位Vofsを信号線SLに供給し、その後サンプリング動作に合わせて信号電位Vsigに切換える。   As a feature of the present invention, the write scanner 4 and the drive scanner 5 constituting the scanner unit output control signals WS and DS to the first scanning line WS and the second scanning line DS, respectively, and the sampling transistor T1 and the switching transistor T4 are provided. A correction operation that corrects the pixel capacitor C1 to cancel the dependency of the output current Ids on the threshold voltage Vth by performing on / off control, and a sampling operation that writes the signal potential Vsig of the video signal Sig to the corrected pixel capacitor C1. Execute. In this case, the horizontal selector 3 constituting the signal unit switches the video signal Sig between the fixed potential Vofs and the signal potential Vsig in accordance with the correction operation and the sampling operation, and is thus necessary for the correction operation and the sampling operation. Is supplied to each pixel circuit 2 through the signal line SL. Specifically, the horizontal selector 3 supplies the fixed potential Vofs to the signal line SL in accordance with the correction operation, and then switches to the signal potential Vsig in accordance with the sampling operation.

電源ラインVLは第1走査線WS及び第2走査線DSと並行して画素アレイ部1に配されている。前述したようにスキャナ部は、電源ラインVLを走査線WS,DSと同様に走査する電源ラインスキャナ9を含んでおり、以って補正動作に必要な電位Vcc,Vssを各画素回路2に電源ラインVLを介して供給する。具体的には、この電源ラインスキャナ9は、補正動作が行われる期間に電源ラインVLから供給する電源電位Vssを、発光期間に供給する通常の電源電位Vccから切換え、以って補正動作に必要な電位を各画素回路2に電源ラインVLを介して供給している。本実施形態ではスキャナ部は、当該画素の行に割り当てられた水平走査期間で第1走査線WS及び第2走査線DSにそれぞれ制御信号を出力し、以って水平走査期間内で前述した補正動作とサンプリング動作を実行している。   The power supply line VL is arranged in the pixel array unit 1 in parallel with the first scanning line WS and the second scanning line DS. As described above, the scanner unit includes the power supply line scanner 9 that scans the power supply line VL in the same manner as the scanning lines WS and DS, so that the potentials Vcc and Vss necessary for the correction operation are supplied to each pixel circuit 2. Supply via line VL. Specifically, the power supply line scanner 9 switches the power supply potential Vss supplied from the power supply line VL during the correction operation period from the normal power supply potential Vcc supplied during the light emission period, so that it is necessary for the correction operation. Such potential is supplied to each pixel circuit 2 via the power supply line VL. In the present embodiment, the scanner unit outputs a control signal to each of the first scanning line WS and the second scanning line DS in the horizontal scanning period assigned to the row of the pixel, and thus the correction described above within the horizontal scanning period. The operation and sampling operation are executed.

図15は、図14に示した表示装置の動作説明に供するタイミングチャートである。時間軸Jに沿ってサンプリングトランジスタT1及びスイッチングトランジスタT4のオンオフ変化を表してある。合わせて電源ラインVLに現れる電源電圧の変化と、信号線SLに現れる信号電圧の変化も示してある。加えてドライブトランジスタT5のゲートGとソースSの電位変化も示してある。   FIG. 15 is a timing chart for explaining the operation of the display device shown in FIG. On-off changes of the sampling transistor T1 and the switching transistor T4 are represented along the time axis J. In addition, a change in power supply voltage appearing on the power supply line VL and a change in signal voltage appearing on the signal line SL are also shown. In addition, the potential change of the gate G and the source S of the drive transistor T5 is also shown.

図示する様にタイミングJ1までとタイミングJ8以降が発光期間であり、その間のタイミングJ1〜J8までが非発光期間となっている。タイミングJ4〜J5までの間が閾値キャンセル期間で閾電圧補正動作を行っている。またタイミングJ6〜J7が信号書き込み期間で前述したサンプリング動作を行っている。加えてタイミングJ1〜J4までが補正のための準備期間となっている。   As shown in the figure, the light emission period is from the timing J1 to the timing J8 and the timing J1 to J8 is the non-light emission period. The threshold voltage correction operation is performed during the threshold cancellation period from the timing J4 to J5. Further, the above-described sampling operation is performed in timing J6 to J7 in the signal writing period. In addition, the timing J1 to J4 is a preparation period for correction.

まずタイミングJ1でスイッチングトランジスタT4がオフする。これによりドライブトランジスタT5が電源電位Vccから切り離されるので、そのゲートGとソースSの電位が低下する。ソースSの電位は丁度発光素子ELのカソード電位Vcatに閾電圧Vthelを足したレベルになる。タイミングJ2で電源電位がVccからVssに切換えられた後、タイミングJ3でサンプリングトランジスタT1とスイッチングトランジスタT4がオンする。この時電源電位は引き続きVssで信号線SLは所定の固定電位Vofsになっている。サンプリングトランジスタT1がオンすることでドライブトランジスタT5のゲートGには固定電位Vofsが書き込まれる。またスイッチングトランジスタT4がオンすることで、ドライブトランジスタT5のソースSはVssまで低下する。   First, at timing J1, the switching transistor T4 is turned off. As a result, the drive transistor T5 is disconnected from the power supply potential Vcc, so that the potentials of the gate G and the source S are lowered. The potential of the source S is just a level obtained by adding the threshold voltage Vthel to the cathode potential Vcat of the light emitting element EL. After the power supply potential is switched from Vcc to Vss at timing J2, the sampling transistor T1 and the switching transistor T4 are turned on at timing J3. At this time, the power supply potential is continuously Vss and the signal line SL is at a predetermined fixed potential Vofs. When the sampling transistor T1 is turned on, the fixed potential Vofs is written to the gate G of the drive transistor T5. Further, when the switching transistor T4 is turned on, the source S of the drive transistor T5 is lowered to Vss.

この後タイミングJ4で電源電圧がVssからVccに切換る。これによりドライブトランジスタT5から電流が画素容量C1に流れ込み、ソースSの電位が上昇し始める。なおこの時点で発光素子ELは逆バイアス状態にあるため、発光しない。ドライブトランジスタT5のゲートG/ソースS間電圧が丁度VthになったところでドライブトランジスタT5がカットオフする。よって閾電圧Vthに相当する電圧が画素容量C1に書き込まれる。   Thereafter, at timing J4, the power supply voltage is switched from Vss to Vcc. As a result, a current flows from the drive transistor T5 into the pixel capacitor C1, and the potential of the source S starts to rise. At this time, the light emitting element EL is in a reverse bias state, and thus does not emit light. The drive transistor T5 is cut off when the voltage between the gate G and the source S of the drive transistor T5 is just Vth. Therefore, a voltage corresponding to the threshold voltage Vth is written into the pixel capacitor C1.

この後タイミングJ5でスイッチングトランジスタT4がオフした後タイミングJ6で信号線SLが固定電位Vofsから信号電位Vsigに切換る。この時サンプリングトランジスタT1は引き続きオン状態なので、信号電位Vsigが閾電圧Vthに足し込まれる形で画素容量C1に書き込まれる。タイミングJ7でサンプリングトランジスタT1がオフし、信号書き込み動作が完了する。この後タイミングJ8でスイッチングトランジスタT4がオンし、発光期間に入る。   Thereafter, after the switching transistor T4 is turned off at timing J5, the signal line SL is switched from the fixed potential Vofs to the signal potential Vsig at timing J6. At this time, since the sampling transistor T1 is continuously in the on state, the signal potential Vsig is written into the pixel capacitor C1 in such a manner that the signal potential Vsig is added to the threshold voltage Vth. At timing J7, the sampling transistor T1 is turned off, and the signal writing operation is completed. Thereafter, at timing J8, the switching transistor T4 is turned on and the light emission period starts.

以下図16〜図21を参照して、図14及び図15に示した本発明にかかる画素回路の動作を詳細に説明する。まず、発光素子ELの発光状態は図16に示すようにスイッチングトランジスタT4のみがオンした状態である。この時ドライブトランジスタT5は飽和領域で動作するように設計されているため、発光素子ELに流れる電流値はドライブトランジスタT5のゲート/ソース間電圧Vgsに応じて特性式1に表される値をとる。   Hereinafter, the operation of the pixel circuit according to the present invention shown in FIGS. 14 and 15 will be described in detail with reference to FIGS. First, the light emitting state of the light emitting element EL is a state in which only the switching transistor T4 is turned on as shown in FIG. At this time, since the drive transistor T5 is designed to operate in the saturation region, the value of the current flowing through the light emitting element EL takes the value represented by the characteristic equation 1 according to the gate-source voltage Vgs of the drive transistor T5. .

次に非発光期間においてスイッチングトランジスタT4をオフする(図17)。スイッチングトランジスタT4をオフすることで電源電圧からカソードに電流が供給されなくなるので発光素子ELは消光し、ドライブトランジスタT5のソース電圧はカソード電圧Vcatと発光素子ELの閾値電圧Vthelの和、つまりVcat+Vthelという値となる。   Next, the switching transistor T4 is turned off in the non-light emitting period (FIG. 17). Since the current is not supplied from the power supply voltage to the cathode by turning off the switching transistor T4, the light emitting element EL is extinguished, and the source voltage of the drive transistor T5 is the sum of the cathode voltage Vcat and the threshold voltage Vthel of the light emitting element EL, that is, Vcat + Vthel. Value.

その後電源電圧をVss、信号電圧をVofsとしてサンプリングトランジスタT1、スイッチングトランジスタT4をオンする(図18)。サンプリングトランジスタT1をオンすることでドライブトランジスタT5のゲート電圧はVofsという値に充電される。また、VssがVcat+Vthelよりも小さいので、図中A点がドライブトランジスタT5のソース電位となり、B点はドレインとなる。またVofs−VssがドライブトランジスタT5の閾値電圧Vthよりも大きいので、電流は図のように流れB点の電位はVssという値に充電される。ここでVssがカソード電圧Vcatと発光素子ELの閾値電圧Vthelの和Vcat+Vthelよりも小さいので、つまりVss≦Vthel+Vcatであるので、発光素子ELは発光することはない。   Thereafter, the power supply voltage is set to Vss, the signal voltage is set to Vofs, and the sampling transistor T1 and the switching transistor T4 are turned on (FIG. 18). By turning on the sampling transistor T1, the gate voltage of the drive transistor T5 is charged to a value of Vofs. Further, since Vss is smaller than Vcat + Vthel, point A in the figure is the source potential of the drive transistor T5, and point B is the drain. Further, since Vofs−Vss is larger than the threshold voltage Vth of the drive transistor T5, the current flows as shown in the figure, and the potential at the point B is charged to the value Vss. Here, since Vss is smaller than the sum Vcat + Vthel of the cathode voltage Vcat and the threshold voltage Vthel of the light emitting element EL, that is, Vss ≦ Vthel + Vcat, the light emitting element EL does not emit light.

この状態で更に電源電圧をVccとする(図19)。この動作で図中B点は再びドライブトランジスタT5のソース電圧、A点はドレイン電圧となる。発光素子ELの等価回路は図に示されるようにダイオードTelと容量Celで表されるため、Vel≦Vcat+Vthel(発光素子ELのリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は画素容量C1と発光素子容量Celを充電するために使われる。この時Velは時間と共に上昇して行く。一定時間経過後、ドライブトランジスタT5のゲート/ソース間電圧はVthという値をとる。この時、Vel=Vofs−Vth≦Vcat+Vthelとなっている。   In this state, the power supply voltage is further set to Vcc (FIG. 19). With this operation, point B in the figure again becomes the source voltage of the drive transistor T5, and point A becomes the drain voltage. Since the equivalent circuit of the light emitting element EL is represented by a diode Tel and a capacitor Cel as shown in the figure, as long as Vel ≦ Vcat + Vthel (the leakage current of the light emitting element EL is considerably smaller than the current flowing through the drive transistor T5), The current of the drive transistor T5 is used to charge the pixel capacitor C1 and the light emitting element capacitor Cel. At this time, Vel rises with time. After a predetermined time has elapsed, the gate-source voltage of the drive transistor T5 takes a value of Vth. At this time, Vel = Vofs−Vth ≦ Vcat + Vthel.

一定時間経過後スイッチングトランジスタT4をオフし、次に信号線をVsigとしてドライブトランジスタT5のゲートに所望の信号電圧を書き込む(図20)。この時、ドライブトランジスタT5のゲート/ソース間電圧は画素容量C1、発光素子ELの寄生容量Cel、トランジスタT5の寄生容量C2によって先の式2のように決定される。しかし、発光素子容量Celは画素容量C1や寄生容量C2に比べて大きいためにドライブトランジスタT5のゲート/ソース間電圧VgsはほぼVsig+Vthとなる。   After a predetermined time has elapsed, the switching transistor T4 is turned off, and the signal line is set to Vsig, and a desired signal voltage is written to the gate of the drive transistor T5 (FIG. 20). At this time, the gate-source voltage of the drive transistor T5 is determined by the pixel capacitance C1, the parasitic capacitance Cel of the light emitting element EL, and the parasitic capacitance C2 of the transistor T5 as shown in Equation 2 above. However, since the light emitting element capacitance Cel is larger than the pixel capacitance C1 and the parasitic capacitance C2, the gate / source voltage Vgs of the drive transistor T5 is approximately Vsig + Vth.

書き込みが終了した後にサンプリングトランジスタT1をオフ、スイッチングトランジスタT4をオンとしてドライブトランジスタのドレイン電圧を電源電圧Vccまで上昇させる。ドライブトランジスタT5のゲート/ソース間電圧は一定であるのでドライブトランジスタT5は一定電流Ids’’を発光素子ELに流し、Velは発光素子ELにIds’’という電流が流れる電圧Vxまで上昇し、発光素子ELは発光する(図21)。   After the writing is completed, the sampling transistor T1 is turned off and the switching transistor T4 is turned on to raise the drain voltage of the drive transistor to the power supply voltage Vcc. Since the gate-source voltage of the drive transistor T5 is constant, the drive transistor T5 causes a constant current Ids ″ to flow through the light emitting element EL, and Vel rises to a voltage Vx at which a current of Ids ″ flows through the light emitting element EL. The element EL emits light (FIG. 21).

本回路においても発光素子ELは発光時間が長くなるとそのI−V特性は変化してしまう。そのため図中B点の電位も変化する。しかしながら、ドライブトランジスタT5のゲート/ソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。本発明における電源の値は二値である。これにより既存のゲートドライバが使用可能となり、低コスト化が実現できる。   In this circuit as well, the IV characteristic of the light emitting element EL changes as the light emission time becomes longer. Therefore, the potential at point B in the figure also changes. However, since the gate / source voltage of the drive transistor T5 is maintained at a constant value, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change. The value of the power source in the present invention is binary. As a result, the existing gate driver can be used, and the cost can be reduced.

本発明の変形例を図22に示す。本変形例では上記実施形態とスイッチングトランジスタT4の動作タイミングが異なっている。本変形例ではスイッチングトランジスタT4の立ち上がり時間分だけ閾値補正期間のマージンを延ばすことができる。   A modification of the present invention is shown in FIG. In this modification, the operation timing of the switching transistor T4 is different from that of the above embodiment. In this modification, the margin of the threshold correction period can be extended by the rise time of the switching transistor T4.

本発明により、ドライブトランジスタの閾値バラツキを抑えることができるため、ムラ、ザラツキのない均一な画質を得ることができる。本発明により、電源は二値をもつパルスであるので既存のゲートドライバが使用可能であり、低コスト化が実現できる。本発明の画素回路は3つのトランジスタ、1つの画素容量という少ない素子数で形成されているため、高精細化、高歩留まり化が期待できる。本発明の画素回路はRGBトリオあたり3本のゲートライン、3本の電源ラインから構成されているため、画素に対して電源及びゲートラインの占める割合を小さくすることができ、高精細化、高歩留まり化が期待できる。本発明により、ドライブトランジスタのゲート/ソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。   According to the present invention, since the threshold variation of the drive transistor can be suppressed, a uniform image quality without unevenness and roughness can be obtained. According to the present invention, since the power source is a pulse having a binary value, an existing gate driver can be used, and the cost can be reduced. Since the pixel circuit of the present invention is formed with a small number of elements such as three transistors and one pixel capacity, high definition and high yield can be expected. Since the pixel circuit of the present invention is composed of three gate lines and three power supply lines per RGB trio, the ratio of the power supply and the gate line to the pixel can be reduced. Yield can be expected. According to the present invention, since the gate / source voltage of the drive transistor is maintained at a constant value, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change.

表示装置の一般的な構成を示すブロック図である。It is a block diagram which shows the general structure of a display apparatus. 表示装置の参考例を示す回路図である。It is a circuit diagram which shows the reference example of a display apparatus. 図2に示した表示装置の動作説明に供するグラフである。It is a graph with which it uses for operation | movement description of the display apparatus shown in FIG. 表示装置の別の参考例を示す回路図である。It is a circuit diagram which shows another reference example of a display apparatus. 先行開発にかかる表示装置を示す回路図である。It is a circuit diagram which shows the display apparatus concerning prior development. 図5に示した表示装置の動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation of the display device shown in FIG. 5. 同じく図5に示した表示装置の動作説明に供する回路図である。FIG. 6 is a circuit diagram for explaining an operation of the display device shown in FIG. 5. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 本発明にかかる表示装置を示すブロック図である。It is a block diagram which shows the display apparatus concerning this invention. 図14に示した表示装置の動作説明に供するタイミングチャートである。FIG. 15 is a timing chart for explaining the operation of the display device shown in FIG. 14. 図14に示した本発明にかかる表示装置の動作説明に供する画素回路図である。FIG. 15 is a pixel circuit diagram for explaining the operation of the display device according to the present invention shown in FIG. 14. 同じく動作説明に供する画素回路図である。It is a pixel circuit diagram for the same explanation of operation. 同じく動作説明に供する画素回路図である。It is a pixel circuit diagram for the same explanation of operation. 同じく動作説明に供する画素回路図である。It is a pixel circuit diagram for the same explanation of operation. 同じく動作説明に供する画素回路図である。It is a pixel circuit diagram for the same explanation of operation. 同じく動作説明に供する画素回路図である。It is a pixel circuit diagram for the same explanation of operation. 本発明にかかる表示装置の変形例を示すタイミングチャートである。It is a timing chart which shows the modification of the display apparatus concerning this invention.

符号の説明Explanation of symbols

1・・・画素アレイ部、2・・・画素回路、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、9・・・電源ラインスキャナ、T1・・・サンプリングトランジスタ、T4・・・スイッチングトランジスタ、T5・・・ドライブトランジスタ、EL・・・発光素子、C1・・・画素容量
DESCRIPTION OF SYMBOLS 1 ... Pixel array part, 2 ... Pixel circuit, 3 ... Horizontal selector, 4 ... Write scanner, 5 ... Drive scanner, 9 ... Power supply line scanner, T1 ... Sampling transistor , T4... Switching transistor, T5... Drive transistor, EL... Light emitting element, C1.

Claims (7)

画素アレイ部とスキャナ部と信号部とを含み、
前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、第1走査線及び第2走査線に制御信号を供給して順次行ごとに画素を走査し、
各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含み、
前記サンプリングトランジスタは、第1走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子は、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、
前記スイッチングトランジスタは、第2走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離し、
前記スキャナ部は、該第1走査線及び第2走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行することを特徴とする表示装置。
Including a pixel array unit, a scanner unit, and a signal unit,
The pixel array section includes scanning lines arranged in rows and signal lines arranged in columns, and matrix-like pixels arranged in a portion where both intersect,
The signal unit supplies a video signal to the signal line,
The scanner unit supplies control signals to the first scanning line and the second scanning line to sequentially scan pixels for each row,
Each pixel includes a sampling transistor, a pixel capacitor connected thereto, a drive transistor connected thereto, a light emitting element connected thereto, and a switching transistor connecting the drive transistor to a power line,
The sampling transistor conducts in response to a control signal supplied from the first scanning line and samples the signal potential of the video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage between the gate and the source of the drive transistor according to the signal potential of the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the drive transistor,
The light emitting element emits light with luminance according to the signal potential of the video signal by an output current supplied from the drive transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the drive transistor to the power supply line during the light emission period, and is turned off during the non-light emission period. Disconnect from the line,
The scanner unit outputs a control signal to each of the first scanning line and the second scanning line, and controls on / off of the sampling transistor and the switching transistor to cancel the dependency of the output current on the threshold voltage. A display device comprising: a correction operation that corrects the pixel capacitance; and a sampling operation that writes a signal potential of the video signal to the corrected pixel capacitance.
前記信号部は、該補正動作と該サンプリング動作に合わせて、該映像信号を固定電位と信号電位との間で切り替え、以って該補正動作と該サンプリング動作に必要な電位を各画素に信号線を介して供給することを特徴とする請求項1記載の表示装置。   The signal unit switches the video signal between a fixed potential and a signal potential in accordance with the correction operation and the sampling operation, and thereby signals the potential necessary for the correction operation and the sampling operation to each pixel. The display device according to claim 1, wherein the display device is supplied through a line. 前記信号部は、該補正動作に合わせて該固定電位を信号線に供給し、その後該サンプリング動作に合わせて該信号電位に切り替えることを特徴とする請求項2記載の表示装置。   The display device according to claim 2, wherein the signal unit supplies the fixed potential to a signal line in accordance with the correction operation, and then switches to the signal potential in accordance with the sampling operation. 前記電源ラインは、該第1走査線及び第2走査線と並行して画素アレイ部に配されており、
前記スキャナ部は、該電源ラインを走査線と同様に走査する電源ラインスキャナを含んでおり、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給することを特徴とする請求項1記載の表示装置。
The power supply line is arranged in the pixel array unit in parallel with the first scanning line and the second scanning line,
The scanner unit includes a power supply line scanner that scans the power supply line in the same manner as a scanning line, and supplies a potential necessary for the correction operation to each pixel through the power supply line. The display device according to claim 1.
前記電源ラインスキャナは、該補正動作が行われる期間に該電源ラインから供給する電源電位を、該発光期間に供給する通常の電源電位から切り替え、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給することを特徴とする請求項4記載の表示装置。   The power supply line scanner switches a power supply potential supplied from the power supply line during a period during which the correction operation is performed from a normal power supply potential supplied during the light emission period, so that a potential necessary for the correction operation is changed to each pixel. The display device according to claim 4, wherein the power supply line is supplied to the display device. 前記スキャナ部は、当該画素の行に割り当てられた水平走査期間で該第1走査線及び第2走査線に夫々制御信号を出力し、以って該水平走査期間内で該補正動作と該サンプリング動作とを実行することを特徴とする請求項1記載の表示装置。     The scanner unit outputs a control signal to each of the first scanning line and the second scanning line in a horizontal scanning period assigned to the row of the pixel, so that the correction operation and the sampling are performed in the horizontal scanning period. The display device according to claim 1, wherein an operation is executed. 画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第1走査線及び第2走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含む表示装置の駆動方法であって、
前記サンプリングトランジスタが、第1走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
前記画素容量が、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタが、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子が、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、
前記スイッチングトランジスタが、第2走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離し、
前記スキャナ部が、該第1走査線及び第2走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行することを特徴とする表示装置の駆動方法。
A pixel array unit, a scanner unit, and a signal unit, wherein the pixel array unit includes a matrix of pixels arranged at a portion where the scanning lines arranged in rows and the signal lines arranged in columns intersect with each other. The signal unit supplies a video signal to the signal line, and the scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row. Is a driving method of a display device including a sampling transistor, a pixel capacitor connected thereto, a drive transistor connected thereto, a light emitting element connected thereto, and a switching transistor connecting the drive transistor to a power supply line. There,
The sampling transistor conducts in response to a control signal supplied from the first scanning line and samples the signal potential of the video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage between the gate and source of the drive transistor according to the signal potential of the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the drive transistor;
The light emitting element emits light with a luminance according to the signal potential of the video signal by an output current supplied from the drive transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the drive transistor to the power supply line during the light emission period, and becomes non-conductive during the non-light emission period. Disconnect from the line,
The scanner unit outputs a control signal to each of the first scanning line and the second scanning line, and controls on / off of the sampling transistor and the switching transistor to cancel the dependency of the output current on the threshold voltage. A display device driving method, comprising: performing a correction operation for correcting the pixel capacitance; and a sampling operation for writing a signal potential of the video signal in the corrected pixel capacitance.
JP2005344207A 2005-11-14 2005-11-29 Display apparatus and driving method thereof Pending JP2007148129A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005344207A JP2007148129A (en) 2005-11-29 2005-11-29 Display apparatus and driving method thereof
US11/595,856 US8004477B2 (en) 2005-11-14 2006-11-13 Display apparatus and driving method thereof
KR1020060112406A KR20070051748A (en) 2005-11-14 2006-11-14 Display apparatus and driving method thereof
TW095142157A TWI350510B (en) 2005-11-14 2006-11-14 Display apparatus and driving method thereof
EP06124072A EP1785979A3 (en) 2005-11-14 2006-11-14 Display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344207A JP2007148129A (en) 2005-11-29 2005-11-29 Display apparatus and driving method thereof

Publications (1)

Publication Number Publication Date
JP2007148129A true JP2007148129A (en) 2007-06-14

Family

ID=38209584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344207A Pending JP2007148129A (en) 2005-11-14 2005-11-29 Display apparatus and driving method thereof

Country Status (1)

Country Link
JP (1) JP2007148129A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102760A1 (en) * 2007-10-23 2009-04-23 Sony Corporation Display device and electronic apparatus have the same
JP2009128870A (en) * 2007-11-28 2009-06-11 Sony Corp El display panel and electronic device
JP2009130005A (en) * 2007-11-21 2009-06-11 Sony Corp Display device
JP2009139928A (en) * 2007-11-14 2009-06-25 Sony Corp Display apparatus, driving method for display apparatus and electronic apparatus
EP2061023A3 (en) * 2007-11-14 2010-01-13 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
KR20100098327A (en) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for driving semiconductor device
JP2011034038A (en) * 2009-08-03 2011-02-17 Samsung Mobile Display Co Ltd Organic electroluminescent display device, and method of driving the same
WO2011125361A1 (en) * 2010-04-02 2011-10-13 シャープ株式会社 Display device and drive method therefor
JP2011237754A (en) * 2010-05-11 2011-11-24 Samsung Mobile Display Co Ltd Organic light-emitting display device and driving method thereof
WO2012008232A1 (en) 2010-07-12 2012-01-19 シャープ株式会社 Display device and method for driving same
WO2012053462A1 (en) * 2010-10-21 2012-04-26 シャープ株式会社 Display device and drive method therefor
US8193699B2 (en) 2008-05-16 2012-06-05 Sony Corporation Display unit having insulating film with tapered portions
WO2012128073A1 (en) * 2011-03-18 2012-09-27 シャープ株式会社 Display device and method for driving same
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US8937583B2 (en) 2007-11-14 2015-01-20 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US9001105B2 (en) 2010-07-06 2015-04-07 Samsung Display Co., Ltd. Organic light emitting display including power source drivers configured to supply a plurality of voltage levels
KR101518324B1 (en) 2008-09-24 2015-05-11 삼성디스플레이 주식회사 Display device and driving method thereof
US9035852B2 (en) 2011-05-13 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for driving light-emitting device
US9064458B2 (en) 2009-08-03 2015-06-23 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9401111B2 (en) 2011-11-17 2016-07-26 Sharp Kabushiki Kaisha Display device and drive method thereof
US9460660B2 (en) 2011-12-21 2016-10-04 Sharp Kabushiki Kaisha Pixel circuit and display device
US9466239B2 (en) 2011-11-17 2016-10-11 Sharp Kabushiki Kaisha Current drive type display device and drive method thereof
JP2019514030A (en) * 2016-04-15 2019-05-30 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Driving method and display device for preventing afterimage on display panel at shutdown

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004295131A (en) * 2003-03-04 2004-10-21 James Lawrence Sanford Drive circuit for display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004295131A (en) * 2003-03-04 2004-10-21 James Lawrence Sanford Drive circuit for display device

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102760A1 (en) * 2007-10-23 2009-04-23 Sony Corporation Display device and electronic apparatus have the same
US8736521B2 (en) 2007-10-23 2014-05-27 Sony Corporation Display device and electronic apparatus have the same
US9286828B2 (en) 2007-11-14 2016-03-15 Joled Inc. Display apparatus, driving method for display apparatus and electronic apparatus
JP2009139928A (en) * 2007-11-14 2009-06-25 Sony Corp Display apparatus, driving method for display apparatus and electronic apparatus
EP2061023A3 (en) * 2007-11-14 2010-01-13 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
JP2013068968A (en) * 2007-11-14 2013-04-18 Sony Corp Display device, driving method thereof, and electronic apparatus
US8937583B2 (en) 2007-11-14 2015-01-20 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
JP2009130005A (en) * 2007-11-21 2009-06-11 Sony Corp Display device
KR101569526B1 (en) * 2007-11-28 2015-11-16 소니 주식회사 Electro luminescent display panel and electronic apparatus
JP2009128870A (en) * 2007-11-28 2009-06-11 Sony Corp El display panel and electronic device
US9824626B2 (en) 2008-03-05 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8791929B2 (en) 2008-03-05 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8193699B2 (en) 2008-05-16 2012-06-05 Sony Corporation Display unit having insulating film with tapered portions
KR101518324B1 (en) 2008-09-24 2015-05-11 삼성디스플레이 주식회사 Display device and driving method thereof
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US11387368B2 (en) 2009-02-27 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US10930787B2 (en) 2009-02-27 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9171493B2 (en) 2009-02-27 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9842540B2 (en) 2009-02-27 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
KR20100098327A (en) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for driving semiconductor device
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9478168B2 (en) 2009-02-27 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9911385B2 (en) 2009-08-03 2018-03-06 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
JP2011034038A (en) * 2009-08-03 2011-02-17 Samsung Mobile Display Co Ltd Organic electroluminescent display device, and method of driving the same
US9693045B2 (en) 2009-08-03 2017-06-27 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9064458B2 (en) 2009-08-03 2015-06-23 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9183778B2 (en) 2009-08-03 2015-11-10 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
WO2011125361A1 (en) * 2010-04-02 2011-10-13 シャープ株式会社 Display device and drive method therefor
US9361826B2 (en) 2010-04-02 2016-06-07 Sharp Kabushiki Kaisha Display device and drive method therefor
JP2011237754A (en) * 2010-05-11 2011-11-24 Samsung Mobile Display Co Ltd Organic light-emitting display device and driving method thereof
US9001105B2 (en) 2010-07-06 2015-04-07 Samsung Display Co., Ltd. Organic light emitting display including power source drivers configured to supply a plurality of voltage levels
WO2012008232A1 (en) 2010-07-12 2012-01-19 シャープ株式会社 Display device and method for driving same
US8994621B2 (en) 2010-07-12 2015-03-31 Sharp Kabushiki Kaisha Display device and method for driving same
JP5721736B2 (en) * 2010-10-21 2015-05-20 シャープ株式会社 Display device and driving method thereof
US8933865B2 (en) 2010-10-21 2015-01-13 Sharp Kabushiki Kaisha Display device and drive method therefor
WO2012053462A1 (en) * 2010-10-21 2012-04-26 シャープ株式会社 Display device and drive method therefor
WO2012128073A1 (en) * 2011-03-18 2012-09-27 シャープ株式会社 Display device and method for driving same
US9035852B2 (en) 2011-05-13 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for driving light-emitting device
US9466239B2 (en) 2011-11-17 2016-10-11 Sharp Kabushiki Kaisha Current drive type display device and drive method thereof
US9401111B2 (en) 2011-11-17 2016-07-26 Sharp Kabushiki Kaisha Display device and drive method thereof
US9460660B2 (en) 2011-12-21 2016-10-04 Sharp Kabushiki Kaisha Pixel circuit and display device
JP2019514030A (en) * 2016-04-15 2019-05-30 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Driving method and display device for preventing afterimage on display panel at shutdown
JP6993229B2 (en) 2016-04-15 2022-01-13 京東方科技集團股▲ふん▼有限公司 Drive method and display device to prevent afterimages on the display panel at shutdown

Similar Documents

Publication Publication Date Title
US11170721B2 (en) Pixel circuit and display apparatus
JP2007148129A (en) Display apparatus and driving method thereof
JP4923505B2 (en) Pixel circuit and display device
US8907875B1 (en) Pixel circuit, display and driving method thereof
JP4923527B2 (en) Display device and driving method thereof
JP4715850B2 (en) Display device, driving method thereof, and electronic apparatus
JP2007140318A (en) Pixel circuit
JP4983018B2 (en) Display device and driving method thereof
JP2007148128A (en) Pixel circuit
JP4929891B2 (en) Display device
JP2006215275A (en) Display apparatus
JP2008046427A (en) Image display device
JP2008287139A (en) Display device, its driving method, and electronic equipment
JP2006133542A (en) Pixel circuit and display apparatus
JP2006227238A (en) Display device and display method
JP4706288B2 (en) Pixel circuit and display device
JP4831392B2 (en) Pixel circuit and display device
JP2007316453A (en) Image display device
JP2008026468A (en) Image display device
JP2006243525A (en) Display device
JP5282355B2 (en) Image display device
JP4747528B2 (en) Pixel circuit and display device
JP2007133283A (en) Pixel circuit and display device
JP2007011214A (en) Pixel circuit, display device, and driving method of pixel circuit
JP2013047717A (en) Driving circuit, driving method, electronic apparatus and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731