JP2013174514A - ひずみゲージ式変換器 - Google Patents
ひずみゲージ式変換器 Download PDFInfo
- Publication number
- JP2013174514A JP2013174514A JP2012039451A JP2012039451A JP2013174514A JP 2013174514 A JP2013174514 A JP 2013174514A JP 2012039451 A JP2012039451 A JP 2012039451A JP 2012039451 A JP2012039451 A JP 2012039451A JP 2013174514 A JP2013174514 A JP 2013174514A
- Authority
- JP
- Japan
- Prior art keywords
- strain gauge
- voltage
- circuit
- negative
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 従来のリモートセンシング法を用いることなく、ケーブル抵抗やコネクタの接触抵抗の影響を無くして測定の精度や安定性を向上すると共にケーブルの本数を減らし、コストの低減化および規格に適合したコネクタの使用を可能とする。
【解決手段】 ４枚のひずみゲージＧ１〜Ｇ４をもってブリッジ回路３を構成する。このブリッジ回路３には、基準電圧回路４から一定電圧を印加する。このブリッジ回路３の出力信号を受ける差動アンプ５で所定の利得をもって増幅する。差動アンプ５で増幅された測定信号は平衡出力回路７およびローパスフィルタ８を介して出力される。これらブリッジ回路３、基準電圧回路４、平衡出力回路７、ローパスフィルタ８等は、変換器本体２内に内蔵されている。
【選択図】図１
【解決手段】 ４枚のひずみゲージＧ１〜Ｇ４をもってブリッジ回路３を構成する。このブリッジ回路３には、基準電圧回路４から一定電圧を印加する。このブリッジ回路３の出力信号を受ける差動アンプ５で所定の利得をもって増幅する。差動アンプ５で増幅された測定信号は平衡出力回路７およびローパスフィルタ８を介して出力される。これらブリッジ回路３、基準電圧回路４、平衡出力回路７、ローパスフィルタ８等は、変換器本体２内に内蔵されている。
【選択図】図１
Description
本発明は、ひずみゲージ式変換器に係り、特に、ケーブルおよびコネクタの電圧降下に起因して、測定環境によって左右される測定誤差を解消することができるひずみゲージ式変換器に関する。
ひずみゲ―ジ式変換器は、ひずみゲージを用いて、該ひずみゲージに印加される力学的な各種物理量（荷重、力、圧力、加速度、振動、変位、トルク等）を、電圧出力に変換するものである。
ひずみゲ―ジ式変換器の代表的なものは、４枚のひずみゲージをもって形成されるブリッジ回路と、ケーブルと、コネクタとから構成される。
ひずみゲ―ジ式変換器のブリッジ回路は、ブリッジ回路の入力端子にブリッジ電源電圧を印加した状態で、４枚のひずみゲージに力が印加されていない場合は平衡状態にあるが、該ひずみゲージに何らかの力が印加されると、それぞれのひずみゲージがひずみを受けて変位し、該ブリッジ回路が平衡状態から不平衡状態へと推移し、該ブリッジ回路の出力端子から印加された力に応じた微少な電圧が出力され、その大きさを、ひずみ測定器を用いて測定することにより、該ひずみゲージに印加された力の大きさを測定することができる。これが、ひずみゲ―ジ式変換器を用いたひずみ測定システムの一般的な測定原理である。
図３は、従来の一般的なひずみゲージ式変換器の一例と、ひずみ測定器の一例を示す回路構成図である。
ひずみゲージ式変換器を用いてひずみ測定を行う場合、図３に示すようなひずみ測定器が使用される。
ひずみゲ―ジ式変換器の代表的なものは、４枚のひずみゲージをもって形成されるブリッジ回路と、ケーブルと、コネクタとから構成される。
ひずみゲ―ジ式変換器のブリッジ回路は、ブリッジ回路の入力端子にブリッジ電源電圧を印加した状態で、４枚のひずみゲージに力が印加されていない場合は平衡状態にあるが、該ひずみゲージに何らかの力が印加されると、それぞれのひずみゲージがひずみを受けて変位し、該ブリッジ回路が平衡状態から不平衡状態へと推移し、該ブリッジ回路の出力端子から印加された力に応じた微少な電圧が出力され、その大きさを、ひずみ測定器を用いて測定することにより、該ひずみゲージに印加された力の大きさを測定することができる。これが、ひずみゲ―ジ式変換器を用いたひずみ測定システムの一般的な測定原理である。
図３は、従来の一般的なひずみゲージ式変換器の一例と、ひずみ測定器の一例を示す回路構成図である。
ひずみゲージ式変換器を用いてひずみ測定を行う場合、図３に示すようなひずみ測定器が使用される。
同図に示すひずみゲージ式変換器３１は、ひずみの大きさを電圧値として出力するひずみゲージ４枚で構成されたブリッジ回路３１１と、ケーブル３１２、コネクタ３１３と、を備える。
ひずみ測定器３２側には、種類によって回路構成が異なるが、図３に示すひずみ測定器３２は、増幅器３２２と、フィルタ３２３と、ＡＤ変換器３２４と、指示器３２５と、正電源３２６ａと負電源３２６ｂを有するブリッジ用電源３２６と、コネクタ３２１を備える。
ブリッジ用電源３２６は、ひずみゲージ式変換器３１に電源を供給するための装置であり、一般的に電源電圧は、２Ｖ、５Ｖ、１０Ｖのいずれかであるか、若しくは切換スイッチを操作して電源電圧を可変にすることを可能にする構成を有している。
ひずみ測定器３２の増幅器３２２は、ひずみゲージ式変換器の微少な電圧を増幅するための装置であり、その利得は、ここでのひずみゲージ式変換器３１とは限らず、一般的な各種ひずみゲージ式変換器の出力電圧に応じた利得を設定できるようになっている。その利得範囲は、１〜５０００倍程度のものが多い。
ひずみ測定器３２側には、種類によって回路構成が異なるが、図３に示すひずみ測定器３２は、増幅器３２２と、フィルタ３２３と、ＡＤ変換器３２４と、指示器３２５と、正電源３２６ａと負電源３２６ｂを有するブリッジ用電源３２６と、コネクタ３２１を備える。
ブリッジ用電源３２６は、ひずみゲージ式変換器３１に電源を供給するための装置であり、一般的に電源電圧は、２Ｖ、５Ｖ、１０Ｖのいずれかであるか、若しくは切換スイッチを操作して電源電圧を可変にすることを可能にする構成を有している。
ひずみ測定器３２の増幅器３２２は、ひずみゲージ式変換器の微少な電圧を増幅するための装置であり、その利得は、ここでのひずみゲージ式変換器３１とは限らず、一般的な各種ひずみゲージ式変換器の出力電圧に応じた利得を設定できるようになっている。その利得範囲は、１〜５０００倍程度のものが多い。
フィルタ３２３は、余分な周波数成分を取り除くための装置であり、ノイズ除去やエリアジング防止のために使用される。
ＡＤ変換器３２４は、ひずみゲージ式変換器３１から出力されるアナログ信号をデジタル信号に変換するためのものである。
指示器３２５は、デジタル信号に変換された測定値を、測定者が視認するための装置であるが、ひずみ測定器３２内には該装置を設けずに、パーソナルコンピュータ（以下、「パソコン」という）を用いる場合も多い。
従来のひずみゲージ式変換器３１とひずみ測定器３２とを組み合わせた測定回路（例えば図３に示す回路を参照）による測定システムには、ブリッジ電源電圧の変動による測定誤差が生じる。ひずみゲージ式変換器３１からは、ブリッジ回路３１１に印加される電源電圧に応じた出力電圧が出力されるが、ひずみ測定器３２のブリッジ電源電圧を、例えば２Ｖに設定しても、実際には、ひずみ測定器３２から出力されるブリッジ電源電圧は、ブリッジ用電源３２６での誤差の存在によって、必ずしも２Ｖ丁度にはならないため、補正計算が必要になる。
ＡＤ変換器３２４は、ひずみゲージ式変換器３１から出力されるアナログ信号をデジタル信号に変換するためのものである。
指示器３２５は、デジタル信号に変換された測定値を、測定者が視認するための装置であるが、ひずみ測定器３２内には該装置を設けずに、パーソナルコンピュータ（以下、「パソコン」という）を用いる場合も多い。
従来のひずみゲージ式変換器３１とひずみ測定器３２とを組み合わせた測定回路（例えば図３に示す回路を参照）による測定システムには、ブリッジ電源電圧の変動による測定誤差が生じる。ひずみゲージ式変換器３１からは、ブリッジ回路３１１に印加される電源電圧に応じた出力電圧が出力されるが、ひずみ測定器３２のブリッジ電源電圧を、例えば２Ｖに設定しても、実際には、ひずみ測定器３２から出力されるブリッジ電源電圧は、ブリッジ用電源３２６での誤差の存在によって、必ずしも２Ｖ丁度にはならないため、補正計算が必要になる。
さらには、ひずみゲージ式変換器３１とひずみ測定器３２との間には、コネクタ３１３とコネクタ３２１との間の接触抵抗や、ケーブル抵抗が存在するため、ひずみ測定器３２でブリッジ電源電圧を２Ｖ丁度に設定していても、ひずみゲージ式変換器３１のブリッジ回路３１１に到達するまでの間に、前記各抵抗部分において電圧降下が生じてしまう。
図４は、従来のひずみゲージ式変換器と、ひずみ測定器とを組み合わせた、従来のひずみ測定システムの一例を示す簡易回路図である。
図４において、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４のひずみゲージＧ１、Ｇ２、Ｇ３、Ｇ４からなるひずみゲージ４枚で構成されたブリッジ回路３１１よりなるひずみゲージ式変換器４１のブリッジ回路の抵抗をＲとし、２線式のケーブルのケーブル抵抗とコネクタ４２の接触抵抗を、それぞれｒとする。また、ひずみ測定器内のブリッジ用電源の電圧をＶとすると、ブリッジ回路３１１の入力端の正側のＡ点で示される電位ＶＡは（１）式で示され、ブリッジの回路３１１の負側の入力端であるＣ点で示される電位ＶＣは（２）式で示される。
ＶＡ＝〔（Ｒ＋ｒ）／（Ｒ＋２ｒ）〕Ｖ …………………（１）
ＶＣ＝〔ｒ／（Ｒ＋２ｒ）〕Ｖ ……………………………（２）
よって、（１）式と（２）式とから、実際にひずみゲージ式変換器４１のブリッジ回路３１１に印加される入力端であるＡ・Ｃ間の電圧ＶＡＣは、（３）式で示される。
図４は、従来のひずみゲージ式変換器と、ひずみ測定器とを組み合わせた、従来のひずみ測定システムの一例を示す簡易回路図である。
図４において、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４のひずみゲージＧ１、Ｇ２、Ｇ３、Ｇ４からなるひずみゲージ４枚で構成されたブリッジ回路３１１よりなるひずみゲージ式変換器４１のブリッジ回路の抵抗をＲとし、２線式のケーブルのケーブル抵抗とコネクタ４２の接触抵抗を、それぞれｒとする。また、ひずみ測定器内のブリッジ用電源の電圧をＶとすると、ブリッジ回路３１１の入力端の正側のＡ点で示される電位ＶＡは（１）式で示され、ブリッジの回路３１１の負側の入力端であるＣ点で示される電位ＶＣは（２）式で示される。
ＶＡ＝〔（Ｒ＋ｒ）／（Ｒ＋２ｒ）〕Ｖ …………………（１）
ＶＣ＝〔ｒ／（Ｒ＋２ｒ）〕Ｖ ……………………………（２）
よって、（１）式と（２）式とから、実際にひずみゲージ式変換器４１のブリッジ回路３１１に印加される入力端であるＡ・Ｃ間の電圧ＶＡＣは、（３）式で示される。
ＶＡＣ＝電位ＶＡ−電位ＶＣ＝〔Ｒ／（Ｒ＋２ｒ）〕Ｖ ……………（３）
つまり、所定の電源電圧Ｖから、〔Ｒ／（Ｒ＋２ｒ）〕Ｖに実際のブリッジ回路３１１に印加される電圧が降下するため、これを補正するには補正値として、（３）式で示される印加電圧に対して、その逆数の〔１＋（２ｒ／Ｒ）〕を乗じなければならない。しかしながら、ケーブル抵抗やコネクタ接触抵抗の値は、周囲環境によって変動するので、正確に補正して、正確に測定することは実際上困難であり、補正後であっても測定値に誤差が生じてしまうという問題点が有る。
そこで、上記の問題点を解消するために、コネクタの接触抵抗やケーブル抵抗の存在によるブリッジ電源電圧の降下を防ぐためには、リモートセンシング機能を有するひずみゲージ式変換器が使用されている。
図５は、リモートセンシング機能を有する従来のひずみ測定回路の一例を示す。
図５において、ひずみゲージ式変換器５１と、ひずみ測定器のブリッジ電源５３とはケーブルおよびコネクタ５２によって回路接続されている。そして、ひずみ測定器内ブリッジ電源５３を構成するオペアンプＩＣ１の＋端子（非反転端子）と−端子（反転端子）とは、オペアンプのイマジナリショートの関係から同電位となる。オペアンプＩＣ２に関しても同様である。また、オペアンプＩＣ１、ＩＣ２の入力インピーダンスは、無限大に近いので、オペアンプＩＣ１およびオペアンプＩＣ２の−端子には電流が流れない。
つまり、所定の電源電圧Ｖから、〔Ｒ／（Ｒ＋２ｒ）〕Ｖに実際のブリッジ回路３１１に印加される電圧が降下するため、これを補正するには補正値として、（３）式で示される印加電圧に対して、その逆数の〔１＋（２ｒ／Ｒ）〕を乗じなければならない。しかしながら、ケーブル抵抗やコネクタ接触抵抗の値は、周囲環境によって変動するので、正確に補正して、正確に測定することは実際上困難であり、補正後であっても測定値に誤差が生じてしまうという問題点が有る。
そこで、上記の問題点を解消するために、コネクタの接触抵抗やケーブル抵抗の存在によるブリッジ電源電圧の降下を防ぐためには、リモートセンシング機能を有するひずみゲージ式変換器が使用されている。
図５は、リモートセンシング機能を有する従来のひずみ測定回路の一例を示す。
図５において、ひずみゲージ式変換器５１と、ひずみ測定器のブリッジ電源５３とはケーブルおよびコネクタ５２によって回路接続されている。そして、ひずみ測定器内ブリッジ電源５３を構成するオペアンプＩＣ１の＋端子（非反転端子）と−端子（反転端子）とは、オペアンプのイマジナリショートの関係から同電位となる。オペアンプＩＣ２に関しても同様である。また、オペアンプＩＣ１、ＩＣ２の入力インピーダンスは、無限大に近いので、オペアンプＩＣ１およびオペアンプＩＣ２の−端子には電流が流れない。
よって、図５に示すひずみゲージ式変換器５１は、抵抗ｒ２および抵抗ｒ３の影響を受けないので、該ひずみゲージ式変換器５１の正側入力端Ａと負側入力端Ｃ間の電圧は、電源電圧のＶとなり、即ち、ケーブル抵抗や、コネクタの接触抵抗による電圧降下を防ぐことができる。
また、この分野の関連技術として、例えば、特許文献１（特開平１１−２１１５８７号公報）に、ひずみゲージが貼着された起歪体と、ひずみゲージにより構成されて該起歪体のひずみ量に応じたひずみ測定信号を出力するホイートストンブリッジ回路とを一体の筐体内に配置したひずみゲージ式変換器において、主電源回路と、ブリッジ回路に一定電圧を供給する定電圧回路と、前記ひずみ測定信号増幅する増幅器、この増幅器から出力されるアナログ信号をデジタルデータに変換するＡ／Ｄ変換器と、該デジタルデータをそのまままたは所定処理を施して、測定結果データとして外部の測定データ処理装置に送信するデータ通信処理手段と制御回路（ＣＰＵ）と、記憶回路と、インターフェース回路等を前記筐体内に設けてなり、接続ケーブルの長さに起因する測定精度の低下を排除し、また、物理量測定に際しての準備作業や測定データの処理を容易にするためのひずみゲージ式変換器が提案されている。
また、この分野の関連技術として、例えば、特許文献１（特開平１１−２１１５８７号公報）に、ひずみゲージが貼着された起歪体と、ひずみゲージにより構成されて該起歪体のひずみ量に応じたひずみ測定信号を出力するホイートストンブリッジ回路とを一体の筐体内に配置したひずみゲージ式変換器において、主電源回路と、ブリッジ回路に一定電圧を供給する定電圧回路と、前記ひずみ測定信号増幅する増幅器、この増幅器から出力されるアナログ信号をデジタルデータに変換するＡ／Ｄ変換器と、該デジタルデータをそのまままたは所定処理を施して、測定結果データとして外部の測定データ処理装置に送信するデータ通信処理手段と制御回路（ＣＰＵ）と、記憶回路と、インターフェース回路等を前記筐体内に設けてなり、接続ケーブルの長さに起因する測定精度の低下を排除し、また、物理量測定に際しての準備作業や測定データの処理を容易にするためのひずみゲージ式変換器が提案されている。
しかしながら、上記背景技術で述べた従来のひずみゲージ式変換器を用いたひずみ測定回路にあっては、図５に示すようなリモートセンシング機能を有するものとして構成した場合、必要となるケーブルの本数（線数）が増え過ぎてしまうという問題点が生じる。
特に、ひずみ測定で使用されるコネクタは、ＮＤＩＳ規格に準拠して７ピンが多い。そのため、図５に示すひずみゲージ式変換器５１では、ブリッジ電源用ケーブル、出力用ケーブルおよびシールドケーブルだけでも、使用するケーブルは、ブリッジ電源用ケーブルの４本＋出力用ケーブルの２本＋シールドケーブルの１本の、計７本となり、よって、これだけで合計７ピンをすべて使用してしまうので、他にＴＥＤＳ回路を用いる場合、２ピン分が多くなってしまい、ＮＤＩＳ規格に適合することができない。よって、ひずみゲージ式変換器にリモートセンシング機能を持たせる場合は、近年採用が多くなっているＴＥＤＳ（ＩＥＥＥ１４５１．４）や、センサＩＤが搭載できなくなるという問題点が生じる。
特に、ひずみ測定で使用されるコネクタは、ＮＤＩＳ規格に準拠して７ピンが多い。そのため、図５に示すひずみゲージ式変換器５１では、ブリッジ電源用ケーブル、出力用ケーブルおよびシールドケーブルだけでも、使用するケーブルは、ブリッジ電源用ケーブルの４本＋出力用ケーブルの２本＋シールドケーブルの１本の、計７本となり、よって、これだけで合計７ピンをすべて使用してしまうので、他にＴＥＤＳ回路を用いる場合、２ピン分が多くなってしまい、ＮＤＩＳ規格に適合することができない。よって、ひずみゲージ式変換器にリモートセンシング機能を持たせる場合は、近年採用が多くなっているＴＥＤＳ（ＩＥＥＥ１４５１．４）や、センサＩＤが搭載できなくなるという問題点が生じる。
また、従来のひずみゲージ式変換器にあっては、ノイズの影響も問題点となる。即ち、一般に、ひずみゲージ式変換器の出力電圧は微小であるため、通常は、ひずみ測定器内の増幅器で１０００倍程度の増幅を行っている。ひずみ測定時は、特に、測定環境が悪く、且つケーブル長が長い場合において、ケーブルにノイズが混入し易くなる。この場合、ノイズ電圧に対しても同時に１０００倍程度の増幅を行ってしまうため、フィルタでも除去しきれずに測定データに反映されてしまう場合があった。また、質の悪いブリッジ電源を使用すると、出力に、そのまま質の悪い出力電圧が出力されてしまうこともあった。
これらの原因に基づく測定誤差を無くすために、ひずみ測定器の補正機能を活用したり、再校正を行ったりしているが、これらの方法は、あくまで対症処療法的なものであるため、正確な測定方法にはなり難い。
さらに、これらの対策に要する作業は、時間資源を浪費することになり、また、高価なひずみ測定器が必要になるので、正確な測定システムを構築することが容易でなかった。
また、上記特許文献１においては、同じ筐体内にブリッジ回路、定電圧回路、増幅器、Ａ／Ｄ変換器、主電源回路、記憶回路、制御回路、インターフェース回路等、ひずみ測定器に匹敵するような多種雑多な機能部品が内蔵されているため、ひずみゲージ式変換器として大型のものしか採用できず、多点測定には到底馴染まずコストが膨大に高騰するという難点がある。
これらの原因に基づく測定誤差を無くすために、ひずみ測定器の補正機能を活用したり、再校正を行ったりしているが、これらの方法は、あくまで対症処療法的なものであるため、正確な測定方法にはなり難い。
さらに、これらの対策に要する作業は、時間資源を浪費することになり、また、高価なひずみ測定器が必要になるので、正確な測定システムを構築することが容易でなかった。
また、上記特許文献１においては、同じ筐体内にブリッジ回路、定電圧回路、増幅器、Ａ／Ｄ変換器、主電源回路、記憶回路、制御回路、インターフェース回路等、ひずみ測定器に匹敵するような多種雑多な機能部品が内蔵されているため、ひずみゲージ式変換器として大型のものしか採用できず、多点測定には到底馴染まずコストが膨大に高騰するという難点がある。
また、上述したように、ＮＤＩＳ規格に適合するコネクタを採用できるものか否かの配慮が何らなされていない。
本発明は、上述した事情に鑑みてなされたもので、その第１の目的とするところは、測定データの誤差を低減させることを可能とし、安定性や精度が高く且つリモートセンシング法を採用することを不用とし、ケーブルの本数を極力減らし、その上低コストのひずみゲージ式変換器を提供することにある。
さらに、本発明の第２の目的は、ケーブルの抵抗やコネクタの接触抵抗による電圧降下を自動的に補償し、ブリッジ電源電圧降下に起因する出力感度の誤差を極めて小さくし得るひずみゲージ式変換器を提供することにある。
本発明の第３の目的は、ケーブルに混入したノイズを増幅してしまうようなことを防ぎ、ノイズが測定値に与える影響を極力小さくすることが可能なひずみゲージ式変換器を提供することにある。
本発明は、上述した事情に鑑みてなされたもので、その第１の目的とするところは、測定データの誤差を低減させることを可能とし、安定性や精度が高く且つリモートセンシング法を採用することを不用とし、ケーブルの本数を極力減らし、その上低コストのひずみゲージ式変換器を提供することにある。
さらに、本発明の第２の目的は、ケーブルの抵抗やコネクタの接触抵抗による電圧降下を自動的に補償し、ブリッジ電源電圧降下に起因する出力感度の誤差を極めて小さくし得るひずみゲージ式変換器を提供することにある。
本発明の第３の目的は、ケーブルに混入したノイズを増幅してしまうようなことを防ぎ、ノイズが測定値に与える影響を極力小さくすることが可能なひずみゲージ式変換器を提供することにある。
請求項１に記載した発明に係るひずみゲージ式変換器は、上述した第１の目的〜第３の目的を達成するために、
ひずみゲージを用いて荷重、力、圧力、加速度、振動、変位、トルク等の各種物理量を電圧出力に変換するひずみゲ―ジ式変換器において、
変換器本体の内部に、
少なくとも４枚の前記ひずみゲージをもって形成されるブリッジ回路と、
外部からブリッジ電源の供給を受け前記ブリッジ回路の正側入力端と負側入力端に一定電圧を印加する基準電圧装置と、
前記ブリッジ回路の出力信号を受けて、その出力信号を所定の利得をもって増幅して出力する差動アンプと
を内蔵してなり、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子を、前記変換器本体側に有し、前記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることを特徴としている。
ひずみゲージを用いて荷重、力、圧力、加速度、振動、変位、トルク等の各種物理量を電圧出力に変換するひずみゲ―ジ式変換器において、
変換器本体の内部に、
少なくとも４枚の前記ひずみゲージをもって形成されるブリッジ回路と、
外部からブリッジ電源の供給を受け前記ブリッジ回路の正側入力端と負側入力端に一定電圧を印加する基準電圧装置と、
前記ブリッジ回路の出力信号を受けて、その出力信号を所定の利得をもって増幅して出力する差動アンプと
を内蔵してなり、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子を、前記変換器本体側に有し、前記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることを特徴としている。
また、請求項２に記載した発明に係るひずみゲージ式変換器は、
前記ブリッジ電源の正側ラインと負側ラインの間に介挿された２つの直列抵抗からなる第１の分圧回路と、前記差動アンプの出力端子とリファレンス端子の間に介挿された２つの直列抵抗からなる第２の分圧回路と、
非反転入力端子が前記第１の分圧回路の中点に接続され、反転入力端子が前記第２の分圧回路の中点に接続され、出力端子が前記リファレンス端子に接続されてなるオペアンプを、
前記変換器本体に内蔵してなることを特徴としている。
また、請求項３に記載した発明に係るひずみゲージ式変換器は、
前記差動アンプおよび前記オペアンプの各正側端子に外部に設けられた前記ブリッジ電源の前記正側ラインから正側電源が供給され、前記差動アンプおよび前記オペアンプの各負側端子に前記ブリッジ電源の前記負側ラインから負側電源が供給されるように構成されていることを特徴としている。
前記ブリッジ電源の正側ラインと負側ラインの間に介挿された２つの直列抵抗からなる第１の分圧回路と、前記差動アンプの出力端子とリファレンス端子の間に介挿された２つの直列抵抗からなる第２の分圧回路と、
非反転入力端子が前記第１の分圧回路の中点に接続され、反転入力端子が前記第２の分圧回路の中点に接続され、出力端子が前記リファレンス端子に接続されてなるオペアンプを、
前記変換器本体に内蔵してなることを特徴としている。
また、請求項３に記載した発明に係るひずみゲージ式変換器は、
前記差動アンプおよび前記オペアンプの各正側端子に外部に設けられた前記ブリッジ電源の前記正側ラインから正側電源が供給され、前記差動アンプおよび前記オペアンプの各負側端子に前記ブリッジ電源の前記負側ラインから負側電源が供給されるように構成されていることを特徴としている。
また、請求項４に記載された発明に係るひずみゲージ式変換器は、
前記ブリッジ回路の負側入力端と前記電源の負側ラインとの間に、前記ブリッジ回路が平衡状態のときの前記ブリッジ回路の出力電圧が前記差動増幅アンプの入力電圧範囲の中心になるように調整するための調整抵抗を介挿してなることを特徴としている。
また、請求項５に記載された発明に係るひずみゲージ式変換器は、
前記差動アンプには利得を変化させるゲイン抵抗を備えていることを特徴としている。
また、請求項６に記載された発明に係るひずみゲージ式変換器は、
ひずみゲージ式変換器に関する情報が読み書き可能なＴＥＤＳのような情報記憶媒体が前記変換器本体にさらに内蔵されていることを特徴としている。
また、請求項７に記載された発明に係るひずみゲージ式変換器は、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子、前記情報記憶媒体に接続された２本の出力端子を、前記変換器本体側に有し、上記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることを特徴としている。
また、請求項８に記載された発明に係るひずみゲージ式変換器は、
前記差動アンプの正側出力端と負側出力端にそれぞれ一端が接続された２つの抵抗と、
前記２つの抵抗の他端間に直列接続された２つのコンデンサが接続され、前記２つのコンデンサの接続点が前記オペアンプの非反転入力端子に接続されて構成されてなるローパスフィルタが、前記変換器本体に内蔵されていることを特徴としている。
前記ブリッジ回路の負側入力端と前記電源の負側ラインとの間に、前記ブリッジ回路が平衡状態のときの前記ブリッジ回路の出力電圧が前記差動増幅アンプの入力電圧範囲の中心になるように調整するための調整抵抗を介挿してなることを特徴としている。
また、請求項５に記載された発明に係るひずみゲージ式変換器は、
前記差動アンプには利得を変化させるゲイン抵抗を備えていることを特徴としている。
また、請求項６に記載された発明に係るひずみゲージ式変換器は、
ひずみゲージ式変換器に関する情報が読み書き可能なＴＥＤＳのような情報記憶媒体が前記変換器本体にさらに内蔵されていることを特徴としている。
また、請求項７に記載された発明に係るひずみゲージ式変換器は、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子、前記情報記憶媒体に接続された２本の出力端子を、前記変換器本体側に有し、上記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることを特徴としている。
また、請求項８に記載された発明に係るひずみゲージ式変換器は、
前記差動アンプの正側出力端と負側出力端にそれぞれ一端が接続された２つの抵抗と、
前記２つの抵抗の他端間に直列接続された２つのコンデンサが接続され、前記２つのコンデンサの接続点が前記オペアンプの非反転入力端子に接続されて構成されてなるローパスフィルタが、前記変換器本体に内蔵されていることを特徴としている。
請求項１に記載の発明によれば、
ひずみゲージを用いて荷重、力、圧力、加速度、振動、変位、トルク等の各種物理量を電圧出力に変換するひずみゲ―ジ式変換器において、
変換器本体の内部に、
少なくとも４枚の前記ひずみゲージをもって形成されるブリッジ回路と、
外部からブリッジ電源の供給を受け前記ブリッジ回路の正側入力端と負側入力端に一定電圧を印加する基準電圧装置と、
前記ブリッジ回路の出力信号を受けて、その出力信号を所定の利得をもって増幅して出力する差動アンプと
を内蔵してなり、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子を、前記変換器本体側に有し、前記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることにより、次のような効果が得られる。
ひずみゲージを用いて荷重、力、圧力、加速度、振動、変位、トルク等の各種物理量を電圧出力に変換するひずみゲ―ジ式変換器において、
変換器本体の内部に、
少なくとも４枚の前記ひずみゲージをもって形成されるブリッジ回路と、
外部からブリッジ電源の供給を受け前記ブリッジ回路の正側入力端と負側入力端に一定電圧を印加する基準電圧装置と、
前記ブリッジ回路の出力信号を受けて、その出力信号を所定の利得をもって増幅して出力する差動アンプと
を内蔵してなり、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子を、前記変換器本体側に有し、前記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることにより、次のような効果が得られる。
上記請求項１に記載の発明によれば、第１に、ケーブルの抵抗やコネクタの接触抵抗による電圧降下を自動的に補償する基準電圧回路を介した一定電圧値をブリッジ回路の入力電圧とするため、ブリッジ電源電圧降下に起因する出力感度の誤差を極めて小さくすることができるという効果が有る。
第２に、変換器本体内に差動アンプを備えているので、ひずみゲージ式変換器の段階で利得を上げることが可能となり、別途離間して設けられるひずみ測定側では利得を大きくする必要がなく、よって、従来のようにケーブルに混入したノイズまで増幅してしまうようなことが防げるので、ノイズが測定値に与える影響を極めて小さくすることが可能となる効果が有る。
第３に、ひずみゲージで構成されるブリッジ回路に入力される電圧の電圧値を低く抑えることができるため、消費電流が小さくなって発熱量が少なくなり、よって、低消費電力で、温度ドリフトを小さくでき、且つひずみ測定器側で誤ったブリッジ電源の設定を行っても、ブリッジ回路を構成するひずみゲージが焼損するような事故を防ぐことができるという効果が有る。
第２に、変換器本体内に差動アンプを備えているので、ひずみゲージ式変換器の段階で利得を上げることが可能となり、別途離間して設けられるひずみ測定側では利得を大きくする必要がなく、よって、従来のようにケーブルに混入したノイズまで増幅してしまうようなことが防げるので、ノイズが測定値に与える影響を極めて小さくすることが可能となる効果が有る。
第３に、ひずみゲージで構成されるブリッジ回路に入力される電圧の電圧値を低く抑えることができるため、消費電流が小さくなって発熱量が少なくなり、よって、低消費電力で、温度ドリフトを小さくでき、且つひずみ測定器側で誤ったブリッジ電源の設定を行っても、ブリッジ回路を構成するひずみゲージが焼損するような事故を防ぐことができるという効果が有る。
第４に、リモートセンシング機能も不要となるので、ケーブルの芯数削減による規格に適合したコネクタを使用することができ、ひずみゲージ変換器とひずみ測定器とが大きく離隔している場合には、特に、コネクタやケーブルコストの抑制を実現することができる。
また、請求項２に記載した発明によれば、
前記ブリッジ電源の正側ラインと負側ラインの間に介挿された２つの直列抵抗からなる第１の分圧回路と、前記差動アンプの出力端子とリファレンス端子の間に介挿された２つの直列抵抗からなる第２の分圧回路と、
非反転入力端子が前記第１の分圧回路の中点に接続され、反転入力端子が前記第２の分圧回路の中点に接続され、出力端子が前記リファレンス端子に接続されてなるオペアンプを、
前記変換器本体に内蔵してなることにより、
上記請求項１に記載の発明と同様の効果が得られるうえ、特に、正負電源と、正電源の両方の電源形態に対応することができ、且つブリッジ用電源電圧の幅広い範囲を満足することができる。
また、請求項２に記載した発明によれば、
前記ブリッジ電源の正側ラインと負側ラインの間に介挿された２つの直列抵抗からなる第１の分圧回路と、前記差動アンプの出力端子とリファレンス端子の間に介挿された２つの直列抵抗からなる第２の分圧回路と、
非反転入力端子が前記第１の分圧回路の中点に接続され、反転入力端子が前記第２の分圧回路の中点に接続され、出力端子が前記リファレンス端子に接続されてなるオペアンプを、
前記変換器本体に内蔵してなることにより、
上記請求項１に記載の発明と同様の効果が得られるうえ、特に、正負電源と、正電源の両方の電源形態に対応することができ、且つブリッジ用電源電圧の幅広い範囲を満足することができる。
また、請求項３に記載した発明によれば、
前記差動アンプおよび前記オペアンプの各正側端子に外部に設けられた前記ブリッジ電源の前記正側ラインから正側電源が供給され、前記差動アンプおよび前記オペアンプの各負側端子に前記ブリッジ電源の前記負側ラインから負側電源が供給されていることにより請求項１に記載した発明と同様の効果がある。
また、請求項４に記載した発明によれば、
前記ブリッジ回路の負側入力端と前記電源の負側ラインとの間に、前記ブリッジ回路が平衡状態のときの前記ブリッジ回路の出力電圧が前記差動アンプの入力電圧範囲の中心になるように調整するための調整抵抗を介挿してなることにより、差動アンプの動作範囲の飽和を防ぐことができ、差動アンプの利得を大きくしつつ、非直線性の精度を向上することが可能となる。
また、請求項５に記載した発明によれば、
前記差動アンプには利得を変化させるゲイン抵抗を備えていることにより、ブリッジ回路に印加する電圧は、従来よりも低電圧で動作させることができ、延いては、低消費電力化が可能となり、ブリッジ回路と構成するひずみゲージに流れる電流を小さくすることができて、自己発熱による温度ドリフトの影響を軽減することができる。
前記差動アンプおよび前記オペアンプの各正側端子に外部に設けられた前記ブリッジ電源の前記正側ラインから正側電源が供給され、前記差動アンプおよび前記オペアンプの各負側端子に前記ブリッジ電源の前記負側ラインから負側電源が供給されていることにより請求項１に記載した発明と同様の効果がある。
また、請求項４に記載した発明によれば、
前記ブリッジ回路の負側入力端と前記電源の負側ラインとの間に、前記ブリッジ回路が平衡状態のときの前記ブリッジ回路の出力電圧が前記差動アンプの入力電圧範囲の中心になるように調整するための調整抵抗を介挿してなることにより、差動アンプの動作範囲の飽和を防ぐことができ、差動アンプの利得を大きくしつつ、非直線性の精度を向上することが可能となる。
また、請求項５に記載した発明によれば、
前記差動アンプには利得を変化させるゲイン抵抗を備えていることにより、ブリッジ回路に印加する電圧は、従来よりも低電圧で動作させることができ、延いては、低消費電力化が可能となり、ブリッジ回路と構成するひずみゲージに流れる電流を小さくすることができて、自己発熱による温度ドリフトの影響を軽減することができる。
また、請求項６に記載した発明によれば、
ひずみゲージ式変換器に関する情報が読み書き可能なＴＥＤＳのような情報記憶媒体が前記変換器本体にさらに内蔵されていることにより、例えば、ひずみゲージ式変換器の出荷時に、メーカ名、変換器の種類、型式、シリアル番号、校正値のうちのいずれかの情報を記憶させ出荷後にチャンネルＩＤ、設置場所、タグ番号等をユーザの所望に応じて記憶させることができ、市販のＴＥＤＳのような情報記憶媒体を使用することが可能となる。
また、請求項７に記載した発明によれば、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子、前記情報記憶媒体に接続された２本の出力端子を、前記変換器本体側に有し、上記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることにより、従来のひずみゲージ式変換器では、コネクタピン数の制限に実現が困難であったことが実現可能となり、ＴＥＤＳ等の情報記憶媒体を組み込むことが可能となった。
また、請求項８に記載した発明によれば、
前記差動アンプの正側出力端と負側出力端にそれぞれ一端が接続された２つの抵抗と、
前記２つの抵抗の他端間に直列接続された２つのコンデンサが接続され、前記２つのコンデンサの接続点が前記オペアンプの非反転入力端子に接続されて構成され高周波ノイズを除去するローパスフィルタを、前記変換器本体に内蔵してなることにより、高周波ノイズが除去され、測定精度を向上させることができる。
ひずみゲージ式変換器に関する情報が読み書き可能なＴＥＤＳのような情報記憶媒体が前記変換器本体にさらに内蔵されていることにより、例えば、ひずみゲージ式変換器の出荷時に、メーカ名、変換器の種類、型式、シリアル番号、校正値のうちのいずれかの情報を記憶させ出荷後にチャンネルＩＤ、設置場所、タグ番号等をユーザの所望に応じて記憶させることができ、市販のＴＥＤＳのような情報記憶媒体を使用することが可能となる。
また、請求項７に記載した発明によれば、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子、前記情報記憶媒体に接続された２本の出力端子を、前記変換器本体側に有し、上記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることにより、従来のひずみゲージ式変換器では、コネクタピン数の制限に実現が困難であったことが実現可能となり、ＴＥＤＳ等の情報記憶媒体を組み込むことが可能となった。
また、請求項８に記載した発明によれば、
前記差動アンプの正側出力端と負側出力端にそれぞれ一端が接続された２つの抵抗と、
前記２つの抵抗の他端間に直列接続された２つのコンデンサが接続され、前記２つのコンデンサの接続点が前記オペアンプの非反転入力端子に接続されて構成され高周波ノイズを除去するローパスフィルタを、前記変換器本体に内蔵してなることにより、高周波ノイズが除去され、測定精度を向上させることができる。
以下、本発明に係るひずみゲージ式変換器の実施の形態について、図面を参照して詳細に説明する。
図１は、本発明の第１の実施の形態に係るひずみゲージ式変換器の回路構成を示す回路図であり、図２は、図１に示すひずみゲージ式変換器内に情報記憶媒体としてのＴＥＤＳを内蔵させてなる第２の実施の形態に係るひずみゲージ式変換器に、ケーブルを介してひずみ測定器に接続したひずみ測定システム全体を示す回路図である。
図１において、ひずみゲージ式変換器１は、物理量を電気量に変換する種類によって、その形態は、種々であるが、内部に起歪体やその起歪体に接着、蒸着、スパッタリング、融着等の各種の手段で添着されたひずみゲージその他以下に説明する電子部品、回路素子等が内蔵されるケーシングとしての変換器本体２を含んでいる。
図中、３は、この場合、４枚のひずみゲージＧ１、Ｇ２、Ｇ３、Ｇ４を用いて構成されたブリッジ回路（正式には、ホイートストンブリッジ回路であるが、本明細書では、単に「ブリッジ回路」と略称することとする）である。
図１は、本発明の第１の実施の形態に係るひずみゲージ式変換器の回路構成を示す回路図であり、図２は、図１に示すひずみゲージ式変換器内に情報記憶媒体としてのＴＥＤＳを内蔵させてなる第２の実施の形態に係るひずみゲージ式変換器に、ケーブルを介してひずみ測定器に接続したひずみ測定システム全体を示す回路図である。
図１において、ひずみゲージ式変換器１は、物理量を電気量に変換する種類によって、その形態は、種々であるが、内部に起歪体やその起歪体に接着、蒸着、スパッタリング、融着等の各種の手段で添着されたひずみゲージその他以下に説明する電子部品、回路素子等が内蔵されるケーシングとしての変換器本体２を含んでいる。
図中、３は、この場合、４枚のひずみゲージＧ１、Ｇ２、Ｇ３、Ｇ４を用いて構成されたブリッジ回路（正式には、ホイートストンブリッジ回路であるが、本明細書では、単に「ブリッジ回路」と略称することとする）である。
より詳しく説明すると、ひずみゲージＧ１とＧ２の一端同士を接続し、ひずみゲージＧ３とＧ４の一端同士を接続し、ひずみゲージＧ２とＧ３の他端同士を接続し、ひずみゲージＧ１とＧ４の他端同士を接続する。
そして、ひずみゲージＧ１とＧ４との接続点をブリッジ回路３の正側入力端Ａとし、ひずみゲージＧ２とＧ３との接続点をブリッジ回路３の負側入力端Ｃとする。
また、ひずみゲージＧ３とＧ４との接続点をブリッジ回路３の正側出力端Ｄとし、ひずみゲージＧ１とＧ２との接続点をブリッジ回路３の負側出力端Ｂとする。
図中４は、定電圧回路としての基準電圧回路であり、外部に配置されるブリッジ用電源の正側ラインＬからＩＮ端子に受け、一方の出力端ＯＵＴからブリッジ回路３の正側入力端Ａと他方の出力端ＧＮＤからブリッジ回路３の負側入力端Ｃに一定電圧を印加する装置である。因みに、このような機能を有するものとして、リニアテクノロジー株式会社製の「電圧リファレンスＩＣ（型式名：ＬＴＣ６６５２）」が市販されており、本実施の形態においてこの製品を用いることができる。
この基準電圧回路４は、可能な限りブリッジ回路３の近傍に配置することが望ましい。
そして、ひずみゲージＧ１とＧ４との接続点をブリッジ回路３の正側入力端Ａとし、ひずみゲージＧ２とＧ３との接続点をブリッジ回路３の負側入力端Ｃとする。
また、ひずみゲージＧ３とＧ４との接続点をブリッジ回路３の正側出力端Ｄとし、ひずみゲージＧ１とＧ２との接続点をブリッジ回路３の負側出力端Ｂとする。
図中４は、定電圧回路としての基準電圧回路であり、外部に配置されるブリッジ用電源の正側ラインＬからＩＮ端子に受け、一方の出力端ＯＵＴからブリッジ回路３の正側入力端Ａと他方の出力端ＧＮＤからブリッジ回路３の負側入力端Ｃに一定電圧を印加する装置である。因みに、このような機能を有するものとして、リニアテクノロジー株式会社製の「電圧リファレンスＩＣ（型式名：ＬＴＣ６６５２）」が市販されており、本実施の形態においてこの製品を用いることができる。
この基準電圧回路４は、可能な限りブリッジ回路３の近傍に配置することが望ましい。
５は、ブリッジ回路３の出力信号を受けて、その出力信号を所定の利得をもって増幅して出力する差動アンプである。
即ち、この差動アンプ５は、ブリッジ回路３の正側出力端Ｄの出力を非反転入力端子に受け、他方、負側の出力端Ｂの出力を反転入力端子−に受け、そのブリッジ回路３から入力される電圧に所定の利得をもって増幅して、出力端ＯＵＴから出力する。
この差動アンプ５の正側電源端子＋Ｖおよび負側電源端子−Ｖには、ブリッジ電源の正側ラインＬ１および負側ラインＬ２からそれぞれ正側電源および負側電源が供給される。
ブリッジ電源の正側ラインＬ１と負側ラインＬ２の間に介挿された２つの直列抵抗Ｒ５とＲ６からなる第１の分圧回路が形成されている。また、差動アンプ５の出力端子ＯＵＴとリファレンス端子ＲＥＦとの間に介挿された２つの直列抵抗Ｒ３とＲ４からなる第２の分圧回路が形成されている。
６は、オペアンプであり、その非反転入力端子＋は、第１の分圧回路の中点、即ち、第１の分圧回路の２つの分圧抵抗Ｒ５とＲ６の接続点に接続され、その反転入力端子は、第２の分圧回路の中点、即ち、２つの分圧抵抗Ｒ３とＲ４の接続点に接続され、その出力端子は、差動アンプ５のリファレンス端子ＲＥＦに接続されている。
このオペアンプ６の正側電源端子＋Ｖおよび負側電源端子−Ｖには、ブリッジ電源の正側ラインＬ１および負側ラインＬ２からそれぞれ正側電源および負側電源が供給される。
即ち、この差動アンプ５は、ブリッジ回路３の正側出力端Ｄの出力を非反転入力端子に受け、他方、負側の出力端Ｂの出力を反転入力端子−に受け、そのブリッジ回路３から入力される電圧に所定の利得をもって増幅して、出力端ＯＵＴから出力する。
この差動アンプ５の正側電源端子＋Ｖおよび負側電源端子−Ｖには、ブリッジ電源の正側ラインＬ１および負側ラインＬ２からそれぞれ正側電源および負側電源が供給される。
ブリッジ電源の正側ラインＬ１と負側ラインＬ２の間に介挿された２つの直列抵抗Ｒ５とＲ６からなる第１の分圧回路が形成されている。また、差動アンプ５の出力端子ＯＵＴとリファレンス端子ＲＥＦとの間に介挿された２つの直列抵抗Ｒ３とＲ４からなる第２の分圧回路が形成されている。
６は、オペアンプであり、その非反転入力端子＋は、第１の分圧回路の中点、即ち、第１の分圧回路の２つの分圧抵抗Ｒ５とＲ６の接続点に接続され、その反転入力端子は、第２の分圧回路の中点、即ち、２つの分圧抵抗Ｒ３とＲ４の接続点に接続され、その出力端子は、差動アンプ５のリファレンス端子ＲＥＦに接続されている。
このオペアンプ６の正側電源端子＋Ｖおよび負側電源端子−Ｖには、ブリッジ電源の正側ラインＬ１および負側ラインＬ２からそれぞれ正側電源および負側電源が供給される。
このように、差動アンプ５の出力端ＯＵＴとリファレンス端子ＲＥＦとの間に接続された第２の分圧回路の中点に、ブリッジ電源の正、負ラインＬ１、Ｌ２間に接続された第１の分圧回路の中点電位をオペアンプ６の非反転端子と、イマージナルショート回路を形成するオペアンプ６の反転端子−とを介して注入する回路部分を、ここでは、平衡出力回路７と称することとする。
この平衡出力回路７の出力電圧は、差動アンプ５の出力端子ＯＵＴと、第２の分圧回路の負側端子、即ち、リファレンス端子ＲＥＦとの間の電圧となる。
差動アンプ５の正側出力端ＯＵＴおよび負側出力端（リファレンス端子ＲＥＦ）には、２つの抵抗Ｒ７およびＲ８の一端が接続され、これらの抵抗Ｒ７およびＲ８の他端間に２つのコンデンサＣ１およびＣ２からなる直列回路が接続され、これら２つのコンデンサＣ１およびＣ２の接続点（中点）に、第１の分圧回路の中点が接続されてなり、このような回路素子をもって、高周波ノイズを除去するローパスフィルタ８が構成されている。
上述したようなブリッジ回路３、基準電圧回路４、差動アンプ５、オペアンプ６、平衡出力回路７、ローパスフィルタ８およびこれら回路素子間を接続する配線パターン等は、変換器本体２の内部に内蔵（収納）されている。
この平衡出力回路７の出力電圧は、差動アンプ５の出力端子ＯＵＴと、第２の分圧回路の負側端子、即ち、リファレンス端子ＲＥＦとの間の電圧となる。
差動アンプ５の正側出力端ＯＵＴおよび負側出力端（リファレンス端子ＲＥＦ）には、２つの抵抗Ｒ７およびＲ８の一端が接続され、これらの抵抗Ｒ７およびＲ８の他端間に２つのコンデンサＣ１およびＣ２からなる直列回路が接続され、これら２つのコンデンサＣ１およびＣ２の接続点（中点）に、第１の分圧回路の中点が接続されてなり、このような回路素子をもって、高周波ノイズを除去するローパスフィルタ８が構成されている。
上述したようなブリッジ回路３、基準電圧回路４、差動アンプ５、オペアンプ６、平衡出力回路７、ローパスフィルタ８およびこれら回路素子間を接続する配線パターン等は、変換器本体２の内部に内蔵（収納）されている。
さらに、ブリッジ電源の正側入力端子および負側入力端子と、差動アンプ５（平衡出力回路７）の正側出力端子および負側出力端子と、変換器本体２に接続されたシールド線端子（これらは、いずれも図示されていない）を、変換器本体２に有しているものとし且つこれらの少なくとも５本の端子を信号伝達ケーブル（図示せず）に接続するための１つのコネクタを有しているものとする。
図２は、第１の実施の形態に係るひずみゲージ式変換器１およびＴＥＤＳ１１を含む第２の実施の形態に係るひずみゲージ式変換器が、ケーブル９を介してひずみ測定器１０に接続された状態を示すひずみ測定システムを示す回路図である。
図２において、ひずみゲージ式変換器１の構成は、図１に示すひずみゲージ式変換器１と同じであるので、同一符号を付してその説明は省略する。
ＴＥＤＳ１１は、Transducer Electronic Data Sheet：IEEE １４５１．４）の略であり、ひずみゲージ式変換器１に組み込まれた電子データシートを指称し、内部に読み書き可能なメモリを持ち、ひずみゲージ式変換器１自身とその使用に関わる必要な情報を記憶することができる。
例えば、メーカの出荷時には、基本的な情報として、メーカ名、変換器の種類、型式、シリアル番号、校正値、感度等を入力しておくものとし、ユーザは、変換器情報、測定チャンネルＩＤ、ポイント、方向、タグ番号、測定モード、測定日時等の情報を追加して記憶させることができるように、構成されている。
図２は、第１の実施の形態に係るひずみゲージ式変換器１およびＴＥＤＳ１１を含む第２の実施の形態に係るひずみゲージ式変換器が、ケーブル９を介してひずみ測定器１０に接続された状態を示すひずみ測定システムを示す回路図である。
図２において、ひずみゲージ式変換器１の構成は、図１に示すひずみゲージ式変換器１と同じであるので、同一符号を付してその説明は省略する。
ＴＥＤＳ１１は、Transducer Electronic Data Sheet：IEEE １４５１．４）の略であり、ひずみゲージ式変換器１に組み込まれた電子データシートを指称し、内部に読み書き可能なメモリを持ち、ひずみゲージ式変換器１自身とその使用に関わる必要な情報を記憶することができる。
例えば、メーカの出荷時には、基本的な情報として、メーカ名、変換器の種類、型式、シリアル番号、校正値、感度等を入力しておくものとし、ユーザは、変換器情報、測定チャンネルＩＤ、ポイント、方向、タグ番号、測定モード、測定日時等の情報を追加して記憶させることができるように、構成されている。
このＴＥＤＳ１１は、一端を接地し、他端を接地電位より低い負電位を供給することにより、内部に記憶された上記の各情報を読み書きすることができる。
以下、上述のように構成された図１、図２に示すひずみゲージ式変換器１の作用（動作）について説明する。
差動アンプ５の正側端子＋Ｖ、オペアンプ６の正側端子Ｖ、基準電圧回路４のＩＮ端子は、ブリッジ電源（＋）側に接続され、差動アンプ５の負側端子−Ｖ、オペアンプ６の負側端子−Ｖは、ブリッジ電源（−）側に接続されている。
差動アンプ５には、利得Ａｇを変化させるゲイン抵抗Ｒ２が付設されている。また、ブリッジ回路３の負側入力端Ｃと電源の負側ラインＬ２との間に、ブリッジ回路３が平衡状態のときのブリッジ回路３の入力電圧が差動アンプ５の入力電圧範囲の中心になるように調整するための調整抵抗Ｒ1が介挿されている。
図１、図２に示す回路において、差動アンプ５の正側入力電圧をＶｄ、負側入力電圧をＶｂ、リファレンス電圧をＶｒｅｆ、利得をＡｇとしたとき、正側出力電圧Ｖ５は、次の（４）式で表わされる。
以下、上述のように構成された図１、図２に示すひずみゲージ式変換器１の作用（動作）について説明する。
差動アンプ５の正側端子＋Ｖ、オペアンプ６の正側端子Ｖ、基準電圧回路４のＩＮ端子は、ブリッジ電源（＋）側に接続され、差動アンプ５の負側端子−Ｖ、オペアンプ６の負側端子−Ｖは、ブリッジ電源（−）側に接続されている。
差動アンプ５には、利得Ａｇを変化させるゲイン抵抗Ｒ２が付設されている。また、ブリッジ回路３の負側入力端Ｃと電源の負側ラインＬ２との間に、ブリッジ回路３が平衡状態のときのブリッジ回路３の入力電圧が差動アンプ５の入力電圧範囲の中心になるように調整するための調整抵抗Ｒ1が介挿されている。
図１、図２に示す回路において、差動アンプ５の正側入力電圧をＶｄ、負側入力電圧をＶｂ、リファレンス電圧をＶｒｅｆ、利得をＡｇとしたとき、正側出力電圧Ｖ５は、次の（４）式で表わされる。
Ｖ５＝Ａｇ（Ｖｄ−Ｖｂ）＋Ｖｒｅｆ ………（４）
第１の分圧回路を構成する２つの抵抗Ｒ５と抵抗Ｒ６とを同じ抵抗値とすると、オペアンプ６のイマジナリショートにより、第１の分圧回路の中点の電位Ｖ３と、オペアンプ６の反転入力端−の電位Ｖ４とは、等しくなり、Ｖ３＝Ｖ４となり、（５）式が成立する。
ここで、電源の正側ラインＬ１の電位をＶ１、負側ラインＬ２の電位をＶ２とする。
Ｖ３＝Ｖ４＝（Ｖ１−Ｖ２）／２ ……………（５）
また、差動アンプ５の出力電圧（＝Ｖ５）からＶｒｅｆに電流が流れるが、オペアンプ６の反転入力端子には電流が流れ込まないので、（Ｖ５−Ｖ４）間と（Ｖ４−Ｖｒｅｆ）間では、それぞれ流れる電流の電流値が等しいため、
（Ｖ５−Ｖ４）／Ｒ３＝（Ｖ４−Ｖｒｅｆ）／Ｒ４
となる。ここで、第２の分圧回路を構成する２つの抵抗Ｒ３と抵抗Ｒ４を同じ抵抗器（従って同じ抵抗値）にすると、
Ｖ５−Ｖ４＝Ｖ４−Ｖｒｅｆの関係
と、（５）式とにより、（６）式が成立する。
Ｖｒｅｆ＝２×Ｖ４−Ｖ５
＝２×｛（Ｖ１−Ｖ２）／２｝−Ｖ５
＝（Ｖ１−Ｖ２）−Ｖ５ ……………（６）
ここで、（６）式を（４）式に代入すると、（７）式が得られる。
第１の分圧回路を構成する２つの抵抗Ｒ５と抵抗Ｒ６とを同じ抵抗値とすると、オペアンプ６のイマジナリショートにより、第１の分圧回路の中点の電位Ｖ３と、オペアンプ６の反転入力端−の電位Ｖ４とは、等しくなり、Ｖ３＝Ｖ４となり、（５）式が成立する。
ここで、電源の正側ラインＬ１の電位をＶ１、負側ラインＬ２の電位をＶ２とする。
Ｖ３＝Ｖ４＝（Ｖ１−Ｖ２）／２ ……………（５）
また、差動アンプ５の出力電圧（＝Ｖ５）からＶｒｅｆに電流が流れるが、オペアンプ６の反転入力端子には電流が流れ込まないので、（Ｖ５−Ｖ４）間と（Ｖ４−Ｖｒｅｆ）間では、それぞれ流れる電流の電流値が等しいため、
（Ｖ５−Ｖ４）／Ｒ３＝（Ｖ４−Ｖｒｅｆ）／Ｒ４
となる。ここで、第２の分圧回路を構成する２つの抵抗Ｒ３と抵抗Ｒ４を同じ抵抗器（従って同じ抵抗値）にすると、
Ｖ５−Ｖ４＝Ｖ４−Ｖｒｅｆの関係
と、（５）式とにより、（６）式が成立する。
Ｖｒｅｆ＝２×Ｖ４−Ｖ５
＝２×｛（Ｖ１−Ｖ２）／２｝−Ｖ５
＝（Ｖ１−Ｖ２）−Ｖ５ ……………（６）
ここで、（６）式を（４）式に代入すると、（７）式が得られる。
Ｖ５＝｛Ａｇ（Ｖｄ−Ｖｂ）＋（Ｖ１−Ｖ２）｝／２ ……………（７）
さらに、（７）式を（６）式に代入すると、（８）式が得られる。
Ｖｒｅｆ＝（Ｖ１−Ｖ２）−｛Ａｇ（Ｖｄ−Ｖｂ）＋（Ｖ１−Ｖ２）｝／２
＝−｛Ａｇ（Ｖｄ−Ｖｂ）−（Ｖ１−Ｖ２）｝／２ …………（８）
一般的なひずみ測定装置の入力形態は、入カインピーダンスが極めて高い差動入力の形態であるので、Ｖ５＝Ｖ６およびＶｒｅｆ＝Ｖ７と置き換えることが可能であり、（Ｖ６−Ｖ７）で表される差動出力電圧は、（９）式で与えられる。
差動出力電圧（Ｖ６−Ｖ７）＝ （７）式 − （８）式
＝ Ａｇ（Ｖｄ−Ｖｂ） ……………（９）
よって、ひずみゲージ式変換器１でのＡｇ（利得）を、できるだけ大きくすれば、外部に配置されるひずみ測定器１０側の利得はあまり大きくしなくても良いため、ケーブルに混入したノイズが増幅され難くなる。
基準電圧回路４は、ＯＵＴ端子とＧＮＤ端子との間の電位差を一定の電位差に保つ基準電圧装置（定電圧回路）であり、ブリッジ回路３との間の電圧降下を防ぐため、ブリッジ回路Ｒの近傍に配置されることが望ましい。
さらに、（７）式を（６）式に代入すると、（８）式が得られる。
Ｖｒｅｆ＝（Ｖ１−Ｖ２）−｛Ａｇ（Ｖｄ−Ｖｂ）＋（Ｖ１−Ｖ２）｝／２
＝−｛Ａｇ（Ｖｄ−Ｖｂ）−（Ｖ１−Ｖ２）｝／２ …………（８）
一般的なひずみ測定装置の入力形態は、入カインピーダンスが極めて高い差動入力の形態であるので、Ｖ５＝Ｖ６およびＶｒｅｆ＝Ｖ７と置き換えることが可能であり、（Ｖ６−Ｖ７）で表される差動出力電圧は、（９）式で与えられる。
差動出力電圧（Ｖ６−Ｖ７）＝ （７）式 − （８）式
＝ Ａｇ（Ｖｄ−Ｖｂ） ……………（９）
よって、ひずみゲージ式変換器１でのＡｇ（利得）を、できるだけ大きくすれば、外部に配置されるひずみ測定器１０側の利得はあまり大きくしなくても良いため、ケーブルに混入したノイズが増幅され難くなる。
基準電圧回路４は、ＯＵＴ端子とＧＮＤ端子との間の電位差を一定の電位差に保つ基準電圧装置（定電圧回路）であり、ブリッジ回路３との間の電圧降下を防ぐため、ブリッジ回路Ｒの近傍に配置されることが望ましい。
ブリッジ回路３の正側入力端Ａと負側入力端Ｃに印加される電圧（Ｖａ−Ｖｃ）は、常に基準電圧回路４のＯＵＴ端子とＧＮＤ端子との間の電圧となるので、基準電圧回路４の規格（特に、出力電圧の電圧値に関する規格）を適当に選定することによって、ブリッジ回路３に印加される電圧（Ｖａ−Ｖｃ）を可変とすることもできる。
このように、基準電圧回路４を介することにより、ブリッジ電源（＋）の電圧値は、実際にブリッジ回路３に印加される（Ｖａ−Ｖｃ）間の電圧値に殆ど影響を与えなくなり、ケーブル延長や、コネクタ接触抵抗の変化等による電圧降下の変化が及ぼす影響が極めて小さくなる。
さらに、ひずみ測定器１０側で、ひずみゲージの最大入力電圧を超えるブリッジ電源電圧が設定されていても、基準電圧回路４を介して低電圧であって且つ一定電圧に変換することもできるので、ブリッジ回路３を構成する４枚のひずみゲージが焼損することを防ぐことも可能となる。
また、差動出力電圧（Ｖ６−Ｖ７）は、（９）式から、ゲイン抵抗Ｒ２の抵抗値によってＡｇ（利得）を上げることが可能なため、ブリッジ回路３に印加する電圧は、従来よりも低電圧で動作させることができることになる。つまり、低消費電力化が可能となるので、４枚のひずみゲージに流れる電流を小さくすることができて、自己発熱による温度ドリフトの影響を軽減することができる。
このように、基準電圧回路４を介することにより、ブリッジ電源（＋）の電圧値は、実際にブリッジ回路３に印加される（Ｖａ−Ｖｃ）間の電圧値に殆ど影響を与えなくなり、ケーブル延長や、コネクタ接触抵抗の変化等による電圧降下の変化が及ぼす影響が極めて小さくなる。
さらに、ひずみ測定器１０側で、ひずみゲージの最大入力電圧を超えるブリッジ電源電圧が設定されていても、基準電圧回路４を介して低電圧であって且つ一定電圧に変換することもできるので、ブリッジ回路３を構成する４枚のひずみゲージが焼損することを防ぐことも可能となる。
また、差動出力電圧（Ｖ６−Ｖ７）は、（９）式から、ゲイン抵抗Ｒ２の抵抗値によってＡｇ（利得）を上げることが可能なため、ブリッジ回路３に印加する電圧は、従来よりも低電圧で動作させることができることになる。つまり、低消費電力化が可能となるので、４枚のひずみゲージに流れる電流を小さくすることができて、自己発熱による温度ドリフトの影響を軽減することができる。
また、基準電圧回路４の基準電圧装置は、安定性に優れているため、ひずみ測定器１０側のブリッジ電源があまり整流されていなくても、あるいはブリッジ竃源ラインにノイズが混入されることがあっても、ひずみゲージ式変換器１内のブリッジ回路３には安定したブリッジ電源を供給することができる。
さらに、ブリッジ回路３から差動アンプ５までの距離を短くすることによって、ノイズが混入し難くなる。
調整抵抗Ｒ１には、定電流Ｉが流れる。この電流Ｉは、ブリッジ回路３の全体の抵抗値をＲと置くと、（１０）式で与えられる。
Ｉ＝（Ｖａ−Ｖｃ）／Ｒ ……………………………………（１０）
この電流Ｉは、全て調整抵抗Ｒ１に流れ込む。よって負側入力端ＣのＶｃは、（１１）式となる。
Ｖｃ＝Ｖ２＋（Ｉ×Ｒ１） …………………………………（１１）
（１１）式に（１０）式を代入すると、（１２）式が得られる。
Ｖｃ＝Ｖ２＋Ｒ１｛（Ｖａ−Ｖｃ）／Ｒ｝ ……………（１２）
現在普及しているひずみ測定装置のブリッジ電源には、正負電源と正電源の２種類が存在する。
さらに、ブリッジ回路３から差動アンプ５までの距離を短くすることによって、ノイズが混入し難くなる。
調整抵抗Ｒ１には、定電流Ｉが流れる。この電流Ｉは、ブリッジ回路３の全体の抵抗値をＲと置くと、（１０）式で与えられる。
Ｉ＝（Ｖａ−Ｖｃ）／Ｒ ……………………………………（１０）
この電流Ｉは、全て調整抵抗Ｒ１に流れ込む。よって負側入力端ＣのＶｃは、（１１）式となる。
Ｖｃ＝Ｖ２＋（Ｉ×Ｒ１） …………………………………（１１）
（１１）式に（１０）式を代入すると、（１２）式が得られる。
Ｖｃ＝Ｖ２＋Ｒ１｛（Ｖａ−Ｖｃ）／Ｒ｝ ……………（１２）
現在普及しているひずみ測定装置のブリッジ電源には、正負電源と正電源の２種類が存在する。
使用する計測器（ひずみ測定器）が正電源の場合、Ｖ２は０Ｖになる。その場合、差動アンプ５やオペアンプ６の−Ｖ電源も０Ｖとなるため、調整抵抗Ｒ１が接続されていない（即ち０Ωとする）と、差動アンプ５に入力される電圧が０Ｖ付近となってしまう。この場合、差動アンプ５が正常に動作する入力電圧の限界値を表す入力電圧範囲の仕様を満たさなくなる可能性がある。
これを防ぐために、調整抵抗Ｒ１を接続するが、この調整抵抗Ｒ１の抵抗値は、ブリッジ回路３が平衡状態の時の出力電圧を形成する正側入力電位Ｖｄと負側入力電位Ｖｂとの中間の電位が、差動アンプ５の入力電圧範囲のなるべく中心となるような抵抗値を選択することが望ましい。このような調整抵抗Ｒ１を接続することにより、差動アンプ５の動作範囲の飽和を防ぐことができるので、差動アンプ５の利得を大きくしつつも非直線性の精度を向上することが可能となる。
また、本実施の形態に係るひずみゲージ式変換器１は、正負電源と、正電源との両方の電源形態に対応することができ、且つブリッジ電源電圧の幅広い範囲を満足することができる。
これを防ぐために、調整抵抗Ｒ１を接続するが、この調整抵抗Ｒ１の抵抗値は、ブリッジ回路３が平衡状態の時の出力電圧を形成する正側入力電位Ｖｄと負側入力電位Ｖｂとの中間の電位が、差動アンプ５の入力電圧範囲のなるべく中心となるような抵抗値を選択することが望ましい。このような調整抵抗Ｒ１を接続することにより、差動アンプ５の動作範囲の飽和を防ぐことができるので、差動アンプ５の利得を大きくしつつも非直線性の精度を向上することが可能となる。
また、本実施の形態に係るひずみゲージ式変換器１は、正負電源と、正電源との両方の電源形態に対応することができ、且つブリッジ電源電圧の幅広い範囲を満足することができる。
また、上述したように、抵抗Ｒ７，Ｒ８およびコンデンサＣ１，Ｃ２は、高周波ノイズの除去のためのローパスフィルタ８としての機能や出力保護を目的として用いている。ひずみゲージ式変換器１の用途によって、遮断周波数の設定や、フィルタの次数の変更が可能である。また、抵抗とコンデンサの位置を逆にして実装することにより、加速度から変位を求める用途において、ＤＣ成分を除去するためのハイパスフィルタを構成することもできる。
なお、応用面での展開方法として、ひずみゲージ式変換器１内のスペースに余裕が有れば、ＡＤ変換器や無線ユニット等を内蔵することにより、デジタル出力変換器や、パソコンと汎用的な直流電源とを用いた、ひずみ測定器が不要で精度の高い無線ひずみ計測システムを構築することもできる。
本実施の形態に係るひずみゲージ式変換器１によれば、ケーブルの抵抗やコネクタの接触抵抗による電圧降下を自動的に補償する定電圧回路としての基準電圧回路４を介した所定の一定電圧値をブリッジ回路３の入力電圧とするため、ブリッジ電源電圧降下に起因する出力感度の誤差を極めて小さくすることができるという効果が有る。
また、ひずみゲージ式変換器１内に増幅器（差動アンプ）を備えているので、ひずみゲージ式変換器の段階でＡｇ（利得）を上げることが可能となり、別途離間して設けられるひずみ測定器１０内では利得を大きくする必要がなく、よって、従来のようにケーブルに混入したノイズまで増幅してしまうようなことが防げるので、ノイズが測定値に与える影響を極めて小さくすることが可能となる効果が有る。
なお、応用面での展開方法として、ひずみゲージ式変換器１内のスペースに余裕が有れば、ＡＤ変換器や無線ユニット等を内蔵することにより、デジタル出力変換器や、パソコンと汎用的な直流電源とを用いた、ひずみ測定器が不要で精度の高い無線ひずみ計測システムを構築することもできる。
本実施の形態に係るひずみゲージ式変換器１によれば、ケーブルの抵抗やコネクタの接触抵抗による電圧降下を自動的に補償する定電圧回路としての基準電圧回路４を介した所定の一定電圧値をブリッジ回路３の入力電圧とするため、ブリッジ電源電圧降下に起因する出力感度の誤差を極めて小さくすることができるという効果が有る。
また、ひずみゲージ式変換器１内に増幅器（差動アンプ）を備えているので、ひずみゲージ式変換器の段階でＡｇ（利得）を上げることが可能となり、別途離間して設けられるひずみ測定器１０内では利得を大きくする必要がなく、よって、従来のようにケーブルに混入したノイズまで増幅してしまうようなことが防げるので、ノイズが測定値に与える影響を極めて小さくすることが可能となる効果が有る。
また、正負電源および正電源の２種類のひずみ測定装置の使用が可能で、さらには幅広いブリッジ電源電圧に対応し、ブリッジ電源の電圧値に左右されずに安定した電圧を出力することができるため、入力電源電圧の許容範囲が広くなり、非常に汎用性が高いという効果が有る。
また、ブリッジ回路３に入力されるブリッジ電源の電圧値を低く抑えることができるため、消費電流が小さくなってひずみゲージＧ１〜Ｇ４の発熱量が少なくなり、よって、低消費電力で、且つ温度ドリフトを小さくできるという効果が有る。
さらに、ブリッジ回路３に入力されるブリッジ電源の電圧値を低く抑えることができるため、ひずみ測定器側で誤ったブリッジ電源の設定を行っても、ブリッジ回路３を構成するひずみゲージＧ１〜Ｇ４が焼損することを防ぐことができるという効果が有る。
このため、従来よりもケーブルの一層の延長が可能となることや、コネクタの変更を再校正なしで実施することも可能となる。また、ケーブル断線時には、不要となったひずみゲージ式変換器１のケーブル９をリサイクルして使用することも可能となる。
また、ブリッジ回路３に入力されるブリッジ電源の電圧値を低く抑えることができるため、消費電流が小さくなってひずみゲージＧ１〜Ｇ４の発熱量が少なくなり、よって、低消費電力で、且つ温度ドリフトを小さくできるという効果が有る。
さらに、ブリッジ回路３に入力されるブリッジ電源の電圧値を低く抑えることができるため、ひずみ測定器側で誤ったブリッジ電源の設定を行っても、ブリッジ回路３を構成するひずみゲージＧ１〜Ｇ４が焼損することを防ぐことができるという効果が有る。
このため、従来よりもケーブルの一層の延長が可能となることや、コネクタの変更を再校正なしで実施することも可能となる。また、ケーブル断線時には、不要となったひずみゲージ式変換器１のケーブル９をリサイクルして使用することも可能となる。
さらには、図５に示すようなリモートセンシング機能も不要となるので、ケーブルの芯数削減によるケーブルコストの抑制を実現することができる。
また、従来のリモートセンシング機能付きひずみゲージ式変換器ではコネクタピン数の制限、即ち、ひずみ測定で使用されるコネクタは、ＮＤＩＳ規格準拠では７ピンであることにより実現が困難であった、ＴＥＤＳやセンサＩＤを搭載することが可能となる。
図２において、ＴＥＤＳ１１は、変換器本体２に内蔵され、このＴＥＤＳ１１に記憶された情報を読み取ったり、外部から情報を記憶させたりするＴＥＤＳ回路１２は、ケーブル９を介して離間した位置に配置されるひずみ測定器１０に内蔵されることになる。
尚、図２に示すように、ひずみ測定器１０内には、ブリッジ電源１６と、このブリッジ電源１６の正側端子に非反転入力端子＋に接続され、その反転入力端子−が出力端子に接続されると共にケーブル９を介して、ブリッジ電源の正側ラインＬ１と接続されてなるオペアンプ１３が収納されている。
さらに、ブリッジ電源１６の負側端子に非反転入力端子＋に接続され、反転入力端子−が出力端子に接続されると共にケーブル９を介して、ブリッジ電源の負側ラインＬ２と接続されてなるオペアンプ１４がひずみ測定器１０内に収納されている。
さらにまた、このひずみ測定器１０内には、差動アンプ５によって増幅されたブリッジ回路３によるひずみ検出出力に応じた信号を、さらに適宜する増幅器１５が収納されている。
また、従来のリモートセンシング機能付きひずみゲージ式変換器ではコネクタピン数の制限、即ち、ひずみ測定で使用されるコネクタは、ＮＤＩＳ規格準拠では７ピンであることにより実現が困難であった、ＴＥＤＳやセンサＩＤを搭載することが可能となる。
図２において、ＴＥＤＳ１１は、変換器本体２に内蔵され、このＴＥＤＳ１１に記憶された情報を読み取ったり、外部から情報を記憶させたりするＴＥＤＳ回路１２は、ケーブル９を介して離間した位置に配置されるひずみ測定器１０に内蔵されることになる。
尚、図２に示すように、ひずみ測定器１０内には、ブリッジ電源１６と、このブリッジ電源１６の正側端子に非反転入力端子＋に接続され、その反転入力端子−が出力端子に接続されると共にケーブル９を介して、ブリッジ電源の正側ラインＬ１と接続されてなるオペアンプ１３が収納されている。
さらに、ブリッジ電源１６の負側端子に非反転入力端子＋に接続され、反転入力端子−が出力端子に接続されると共にケーブル９を介して、ブリッジ電源の負側ラインＬ２と接続されてなるオペアンプ１４がひずみ測定器１０内に収納されている。
さらにまた、このひずみ測定器１０内には、差動アンプ５によって増幅されたブリッジ回路３によるひずみ検出出力に応じた信号を、さらに適宜する増幅器１５が収納されている。
１ ひずみゲージ式変換器
２ 変換器本体
３ ブリッジ回路
４ 基準電圧回路
５ 差動アンプ
６ オペアンプ
７ 平衡出力回路
８ ローパスフィルタ
Ｒ１ 調整抵抗
Ｒ２ ゲイン抵抗
Ｒ３、Ｒ４ 第２の分圧回路の直列抵抗
Ｒ５、Ｒ６ 第１の分圧回路の直列抵抗
Ｒ７、Ｒ８ 抵抗
Ｃ１〜Ｃ２ コンデンサ
Ｌ１ ブリッジ電源の正側ライン
Ｌ２ ブリッジ電源の負側ライン
９ ケーブル
１０ ひずみ測定器
１１ ＴＥＤＳ
１２ ＴＥＤＳ回路
１３、１４ オペアンプ
２ 変換器本体
３ ブリッジ回路
４ 基準電圧回路
５ 差動アンプ
６ オペアンプ
７ 平衡出力回路
８ ローパスフィルタ
Ｒ１ 調整抵抗
Ｒ２ ゲイン抵抗
Ｒ３、Ｒ４ 第２の分圧回路の直列抵抗
Ｒ５、Ｒ６ 第１の分圧回路の直列抵抗
Ｒ７、Ｒ８ 抵抗
Ｃ１〜Ｃ２ コンデンサ
Ｌ１ ブリッジ電源の正側ライン
Ｌ２ ブリッジ電源の負側ライン
９ ケーブル
１０ ひずみ測定器
１１ ＴＥＤＳ
１２ ＴＥＤＳ回路
１３、１４ オペアンプ
Claims (8)
- ひずみゲージを用いて荷重、力、圧力、加速度、振動、変位、トルク等の各種物理量を電圧出力に変換するひずみゲ―ジ式変換器において、
変換器本体の内部に、
少なくとも４枚の前記ひずみゲージをもって形成されるブリッジ回路と、
外部からブリッジ電源の供給を受け前記ブリッジ回路の正側入力端と負側入力端に一定電圧を印加する基準電圧装置と、
前記ブリッジ回路の出力信号を受けて、その出力信号を所定の利得をもって増幅して出力する差動アンプと
を内蔵してなり、
前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子を、前記変換器本体側に有し、前記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることを特徴とするひずみゲ―ジ式変換器。 - 前記ブリッジ電源の正側ラインと負側ラインの間に介挿された２つの直列抵抗からなる第１の分圧回路と、前記差動アンプの出力端子とリファレンス端子の間に介挿された２つの直列抵抗からなる第２の分圧回路と、
非反転入力端子が前記第１の分圧回路の中点に接続され、反転入力端子が前記第２の分圧回路の中点に接続され、出力端子が前記リファレンス端子に接続されてなるオペアンプを、
前記変換器本体に内蔵してなることを特徴とする請求項１記載のひずみゲージ式変換器。 - 前記差動アンプおよび前記オペアンプの各正側端子に外部に設けられた前記ブリッジ電源の前記正側ラインから正側電源が供給され、前記差動アンプおよび前記オペアンプの各負側端子に前記ブリッジ電源の前記負側ラインから負側電源が供給されるように構成されていることを特徴とする請求項１または２に記載のひずみゲージ式変換器。
- 前記ブリッジ回路の負側入力端と前記電源の負側ラインとの間に、前記ブリッジ回路が平衡状態のときの前記ブリッジ回路の出力電圧が前記差動アンプの入力電圧範囲の中心になるように調整するための調整抵抗を介挿してなることを特徴とする請求項１に記載のひずみゲージ式変換器。
- 前記差動アンプには利得を変化させるゲイン抵抗を備えていることを特徴とする請求項１に記載のひずみゲージ式変換器。
- ひずみゲージ式変換器に関する情報が読み書き可能なＴＥＤＳのような情報記憶媒体が前記変換器本体にさらに内蔵されていることを特徴とする請求項１に記載のひずみゲージ式変換器。
- 前記ブリッジ電源の正側入力端子および負側入力端子、前記差動アンプの正側出力端子および負側出力端子、前記変換器本体に接続されたシールド線端子、前記情報記憶媒体に接続された２本の出力端子を、前記変換器本体側に有し、上記の各端子は、共通の１つのコネクタと接続可能なるように構成されていることを特徴とする請求項６に記載のひずみゲージ式変換器。
- 前記差動アンプの正側出力端と負側出力端にそれぞれ一端が接続された２つの抵抗と、
前記２つの抵抗の他端間に直列接続された２つのコンデンサが接続され、前記２つのコンデンサの接続点が前記オペアンプの非反転入力端子に接続されて構成されてなるローパスフィルタを、前記変換器本体に内蔵してなることを特徴とする請求項１に記載のひずみゲージ式変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012039451A JP5967803B2 (ja) | 2012-02-25 | 2012-02-25 | ひずみゲージ式変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012039451A JP5967803B2 (ja) | 2012-02-25 | 2012-02-25 | ひずみゲージ式変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013174514A true JP2013174514A (ja) | 2013-09-05 |
| JP5967803B2 JP5967803B2 (ja) | 2016-08-10 |
Family
ID=49267540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012039451A Active JP5967803B2 (ja) | 2012-02-25 | 2012-02-25 | ひずみゲージ式変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5967803B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022153342A (ja) * | 2021-03-29 | 2022-10-12 | エスシーティー株式会社 | 歪抵抗測定回路及び当該回路における歪抵抗算定方法 |
| JP7430575B2 (ja) | 2019-05-29 | 2024-02-13 | シリコン マイクロストラクチャーズ， インコーポレイテッド | 電圧ゼロ化圧力センサプリアンプ |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10504099A (ja) * | 1994-05-17 | 1998-04-14 | アルトヴァイン、ミヒャエル | ひずみゲージ測定装置、その使用およびその測定装置用変調増幅器 |
| JPH11211587A (ja) * | 1998-01-29 | 1999-08-06 | Tokyo Sokki Kenkyusho Co Ltd | ひずみゲージ式変換器及びひずみゲージ式変換器用測定モジュール |
| JP3076993U (ja) * | 2000-10-13 | 2001-04-27 | 株式会社共和電業 | ひずみゲージ式変換器装置 |
| JP2005244864A (ja) * | 2004-02-27 | 2005-09-08 | Sharp Corp | 差動アンプ回路およびそれを備えた光ピックアップ装置 |
| JP2006017701A (ja) * | 2004-05-31 | 2006-01-19 | Yamaha Motor Co Ltd | ブリッジ回路を備えた物理量検出装置およびゼロ点調節方法 |
| JP2007179107A (ja) * | 2005-12-26 | 2007-07-12 | Kyowa Electron Instr Co Ltd | センサ本体およびそのセンサ本体を用いたひずみ測定装置 |
| JP2009278231A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Microelectronics Corp | 電圧増幅回路 |
-
2012
- 2012-02-25 JP JP2012039451A patent/JP5967803B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10504099A (ja) * | 1994-05-17 | 1998-04-14 | アルトヴァイン、ミヒャエル | ひずみゲージ測定装置、その使用およびその測定装置用変調増幅器 |
| JPH11211587A (ja) * | 1998-01-29 | 1999-08-06 | Tokyo Sokki Kenkyusho Co Ltd | ひずみゲージ式変換器及びひずみゲージ式変換器用測定モジュール |
| JP3076993U (ja) * | 2000-10-13 | 2001-04-27 | 株式会社共和電業 | ひずみゲージ式変換器装置 |
| JP2005244864A (ja) * | 2004-02-27 | 2005-09-08 | Sharp Corp | 差動アンプ回路およびそれを備えた光ピックアップ装置 |
| JP2006017701A (ja) * | 2004-05-31 | 2006-01-19 | Yamaha Motor Co Ltd | ブリッジ回路を備えた物理量検出装置およびゼロ点調節方法 |
| JP2007179107A (ja) * | 2005-12-26 | 2007-07-12 | Kyowa Electron Instr Co Ltd | センサ本体およびそのセンサ本体を用いたひずみ測定装置 |
| JP2009278231A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Microelectronics Corp | 電圧増幅回路 |
Non-Patent Citations (3)
| Title |
|---|
| JPN6016023180; トランジスタ技術増刊 メカトロ・センサ 活用ハンドブック , 19880801, ｐ．１４２-１６５, ＣＱ出版株式会社 * |
| JPN6016023183; Ｇｅｎｅｒａｌ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ ＦＰ１０１／ＦＰ１０１Ａ高精度小形圧力センサ , 200305, ｐ． １-４, 横河Ｍ＆Ｃ株式会社 * |
| JPN6016023187; 小形圧力センサガイドブック 小形圧力センサシリーズ , 2003, ｐ．８，４６，４８，５０，６０, 横河電機株式会社 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7430575B2 (ja) | 2019-05-29 | 2024-02-13 | シリコン マイクロストラクチャーズ， インコーポレイテッド | 電圧ゼロ化圧力センサプリアンプ |
| JP2022153342A (ja) * | 2021-03-29 | 2022-10-12 | エスシーティー株式会社 | 歪抵抗測定回路及び当該回路における歪抵抗算定方法 |
| JP7254388B2 (ja) | 2021-03-29 | 2023-04-10 | エスシーティー株式会社 | 歪抵抗測定回路及び当該回路における歪抵抗算定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5967803B2 (ja) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108871633B (zh) | 压力传感器的信号调理电路 | |
| CN106443159B (zh) | 电流检测芯片 | |
| JP2019509491A (ja) | マルチチャネルシステムのためのクロストーク較正 | |
| JP5967803B2 (ja) | ひずみゲージ式変換器 | |
| CN109520635B (zh) | 一种铂电阻非线性补偿及信号处理电路 | |
| US7146860B2 (en) | Method for temperature compensation of a digital pressure meter | |
| Mathivanan | PC-based instrumentation: concepts and practice | |
| CN210123318U (zh) | 基于应变片的应变测量电路 | |
| CN116067537B (zh) | 压阻式传感器感测电路、医用导管及医疗监测系统 | |
| US20140076065A1 (en) | Coordinated Ratiometric Compensation for High-Precision Load-Cells | |
| Schmalzel et al. | Sensors and signal conditioning | |
| CN113017588B (zh) | 一种血压测量方法、系统、装置及血压计 | |
| CN206740271U (zh) | 一种温度测量电路 | |
| JP5125989B2 (ja) | センサ本体および接続機器 | |
| KR100904225B1 (ko) | 수위 측정 장치 | |
| RU2699303C1 (ru) | Преобразователь напряжения разбаланса мостовой схемы в частоту или скважность | |
| CN102904575A (zh) | Adc前端电路及利用其测量电阻的方法 | |
| CN114910152B (zh) | 一种称重计量仪表的精度修正方法 | |
| CN217786375U (zh) | 一种用于远距离传输的三线制热电阻温度采样电路 | |
| US20240097632A1 (en) | Integrated circuit and semiconductor device | |
| CN103149417A (zh) | 一种测量电路模块及电源器件电压差的测量方法 | |
| CN219870066U (zh) | 压阻式传感器感测电路、医用导管及医疗监测系统 | |
| CN219738060U (zh) | 一种uA级别高精度恒流源系统 | |
| WO2024090239A1 (ja) | 差動入力差動出力型の反転増幅回路および測定装置 | |
| CN106197729B (zh) | 高精度温度变送器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5967803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |