JP2013171178A - オートフォーカス装置、オートフォーカス制御方法、及び、撮像装置 - Google Patents

Abstract

【課題】同一のゲインでの再蓄積動作を行う際のトータルの蓄積時間の短縮化を可能にしたオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置を提供する。
【解決手段】撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、一対のセンサに対する蓄積動作の制御を行う制御部とを備えるオートフォーカス装置において、一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算するようにする。
【選択図】 図９

Description

本開示は、オートフォーカス装置、オートフォーカス制御方法、及び、撮像装置に関する。

撮像装置において、自動的に焦点（ピント）が合った状態、即ち、自動的に合焦状態にするオートフォーカス（Auto Focus：ＡＦ）方式には、大別すると、コントラスト検出方式と位相差検出方式とがある。位相差検出方式は、コントラスト検出方式に比べて高速ＡＦ動作が可能である点で優れており、一般的に、デジタル一眼レフカメラなどの撮像装置で採用されている。

デジタル一眼レフカメラなどで使われる位相差検出方式のオートフォーカスには、オートフォーカス専用のセンサ（以下、「ＡＦセンサ」と記述する）が用いられる（例えば、特許文献１参照）。

特開２０１０−１８１４３７号公報

ＡＦセンサを用いるオートフォーカス制御において、ＡＦセンサの画素の出力レベルが最適値でない場合、画素の出力レベルを一度リセットし、同一のゲインでの再蓄積動作を１回以上繰り返すことがある。このように、ＡＦセンサの再蓄積動作を行うと、再蓄積動作を繰り返した分だけＡＦセンサのトータルの蓄積時間（蓄積動作に要する時間）が長くなる。

そして、ＡＦセンサのトータルの蓄積時間が長くなると、オートフォーカス制御の時間が長くなるため、狙ったシャッタタイミングでシャッタを切ることができない、あるいは、カメラの連射スピードが落ちるなどの不具合が発生しやすくなる。ゲインを上げて再蓄積動作を行うようにすれば、１回あたりの蓄積時間を短縮することができるが、画素出力のＳ／Ｎが悪化するため、ピントずれが発生する可能性が高くなる。

そこで、本開示は、同一のゲインでの再蓄積動作を行う際のトータルの蓄積時間の短縮化を可能にしたオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置を提供することを目的とする。

上記の目的を達成するための本開示のオートフォーカス装置は、
撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
前記一対のセンサに対する蓄積動作の制御を行う制御部と、
を備え、
前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行う。

本開示のオートフォーカス装置は、オートフォーカス方式、特に、位相差検出方式を採用する、デジタル一眼レフカメラなどの撮像装置において、そのフォーカス制御に用いて好適なオートフォーカス装置である。

また、上記の目的を達成するための本開示のオートフォーカス制御方法は、
撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサを有し、前記一対のセンサに対する蓄積動作の制御を行うオートフォーカス装置の制御に当たって、
前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する。

上記のオートフォーカス装置またはオートフォーカス制御方法において、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算するということは、前回設定の蓄積時間でのセンサ出力をリセットせず、これに今回設定の蓄積時間でのセンサ出力を加算するということである。従って、ゲインを変えずに再蓄積動作を行うに当たって、今回設定する蓄積時間は、前回のセンサ出力の不足分に対応する蓄積時間でよいために、前回のセンサ出力をリセットする場合に比べて短くて済む。

本開示によれば、前回設定の蓄積時間でのセンサ出力をリセットする場合に比べて、今回設定の蓄積時間を短く設定できるため、同一のゲインでの再蓄積動作を行う際のトータルの蓄積時間を短縮できる。

図１は、本開示の実施形態に係る撮像装置のシステム構成の概略を示すブロック図である。 図２は、十字形に配置された２組の一対のＡＦセンサから成るＡＦセンサ部の構成を示す概略平面図である。 図３は、合焦状態のときの位相差検出方式によるオートフォーカスの原理についての説明図である。 図４は、前ピン状態のときの位相差検出方式によるオートフォーカスの原理についての説明図である。 図５は、後ピン状態のときの位相差検出方式によるオートフォーカスの原理についての説明図である。 図６は、画素の回路構成の一例を示す回路図である。 図７は、信号処理部の構成の一例を示すブロック図である。 図８は、参考例に係るＡＦセンサの蓄積時間の制御についての説明図である。 図９は、実施例１に係るＡＦセンサの蓄積時間の制御についての説明図である。 図１０は、実施例２に係るＡＦセンサの蓄積時間の制御についての説明図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置、全般に関する説明
２．実施形態
２−１．システム構成
２−２．位相差検出方式によるオートフォーカスの原理
２−３．一対のＡＦセンサの画素構成
２−４．ＡＦセンサに対する蓄積動作の制御
３．本開示の構成

＜１．本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置、全般に関する説明＞
本開示のオートフォーカス装置及びオートフォーカス制御方法は、撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサを用いる位相差検出方式を採用する。

この位相差検出方式のオートフォーカスを用いる撮像装置として、デジタル一眼レフカメラなどを例示することができる。

本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置は、一対のセンサに対する蓄積動作の制御を行う制御部が、一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行う構成とすることができる。

そして、上述した好ましい構成を含む、本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置にあっては、前回設定の蓄積時間でのセンサ出力が最適値でない場合に、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行う構成とすることができる。

また、上述した好ましい構成を含む、本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置にあっては、最適値を一対のセンサのダイナミックレンジの最大値あるいはその近傍の値とすることができる。そして、前回設定の蓄積時間でのセンサ出力と前記最適値との差分に対応する蓄積時間を今回設定の蓄積時間とすることができる。

また、上述した好ましい構成を含む、本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置にあっては、一対のセンサを、光電変換部を含む画素が直線状に多数配置されて成るラインセンサとすることができる。その際、前回設定の蓄積時間でのセンサ出力と今回設定の蓄積時間でのセンサ出力との加算を、一対のセンサと同じチップ（半導体基板）に搭載されたメモリ部で行うようにすることができる。また、このラインセンサの各画素構成を、ＣＭＯＳセンサから成る構成とすることができる。

また、上述した好ましい構成を含む、本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置にあっては、一対のセンサの各画素から読み出されるアナログの画素信号をデジタルの画素信号に変換するアナログ−デジタル変換回路を有する構成とすることができる。

アナログ−デジタル変換回路にあっては、画素から読み出される信号レベルの大きさに応じた時間だけカウント動作を行うカウンタ部を有する構成とすることができる。このカウンタ部については、前回設定の蓄積時間でのセンサ出力に対応するカウント値を保持し、当該カウント値に対して今回設定の蓄積時間でのセンサ出力に対応するカウント動作を行う構成とすることができる。このカウント動作により、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算することができる。

あるいは又、本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置は、一対のセンサに対する蓄積動作の制御を行う制御部が、一対のセンサに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定する構成とすることができる。

そして、上述した好ましい構成を含む、本開示のオートフォーカス装置、オートフォーカス制御方法、及び、撮像装置にあっては、一対のセンサを、光電変換部を含む画素が直線状に多数配置されて成るラインセンサとすることができる。また、このラインセンサの各画素構成を、ＣＭＯＳセンサから成る構成とすることができる。

＜２．実施形態＞
次に、本開示のオートフォーカス装置を備える撮像装置、即ち、本開示の撮像装置の具体的な実施形態について説明する。撮像装置としては、例えば、デジタル一眼レフカメラを例示することができる。

［２−１．システム構成］
図１は、本開示の実施形態に係る撮像装置のシステム構成の概略を示すブロック図である。図１に示すように、本実施形態に係る撮像装置１０は、光学系２０、ミラー系３０、撮像素子４０、ファインダ系５０、信号処理部６０、及び、本開示のオートフォーカス装置であるオートフォーカス部７０を備える構成となっている。

光学系２０は、撮像レンズ２１や絞り（図示せず）などによって構成されている。尚、ここでは、撮像レンズ２１について、１つのレンズとして図示しているが、これに限られるものではない。すなわち、撮像レンズ２１は、１つのレンズによって構成される場合もあるし、複数のレンズによって構成される場合もある。

ミラー系３０は、メインミラー３１及びサブミラー３２を有する構成となっている。メインミラー３１及びサブミラー３２は、光学系２０を通して入射する光束の光路中に位置した状態と、当該光路から退避した状態とをとり得るように、図示せぬミラー駆動機構によって駆動されるようになっている。図１には、メインミラー３１及びサブミラー３２が光路中に位置した状態を示している。

メインミラー３１は、ハーフミラーによって構成されており、レリーズボタン（図示せず）の所謂半押し状態において、光学系２０を通して入射する光束の一部をファインダ系５０側に反射し、残りの一部を透過する。サブミラー３２は、メインミラー３１を透過した光束をオートフォーカス部７０側に反射する。メインミラー３１及びサブミラー３２が光路から退避した、上記レリーズボタンの全押し状態では、光学系２０を通して入射する光束はそのまま撮像素子４０の受光面（撮像面）に入射する。

撮像素子４０は、撮像レンズ２１によって撮像面上に結像される入射光束の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子４０としては、ＣＣＤイメージセンサに代表される電荷転送型固体撮像装置や、ＣＭＯＳイメージセンサに代表される増幅型固体撮像装置を用いることができる。

ファインダ系５０は、ペンタプリズム５１及びファインダ窓５２を有する構成となっている。ペンタプリズム５１は、メインミラー３１で反射された光束を、その内面にて反射を繰り返すことによってファインダ窓５２の方向に導く。ファインダ窓５２は、通常、カメラ本体の背面側の中央上部に配され、撮影者がペンタプリズム５１によって導かれる光束を基に被写体像を視認して構図を決定するのに利用される。

信号処理部６０は、ＤＳＰ(Digital Signal Processor)回路６１、フレームメモリ６２、表示部６３、記録部６４、及び、操作系６５などを有する構成となっている。そして、ＤＳＰ回路６１、フレームメモリ６２、表示部６３、記録部６４、及び、操作系６５が、バスライン６６を介して相互に通信可能に接続されている。

ＤＳＰ回路６１は、撮像素子４０から供給される撮像信号に対して、必要に応じてフレームメモリ６２を利用しつつ周知の種々の信号処理を施す。表示部６３は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置などのパネル型表示装置から成り、撮像素子４０で撮像された動画または静止画を表示する。記録部６４は、撮像素子４０で撮像された動画または静止画を、メモリカードやビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系６５は、撮影者による操作の下に、本撮像装置１０が持つ様々な機能について操作指令を発する。尚、図示を省略するが、信号処理部６０には電源系も設けられており、当該電源系は、ＤＳＰ回路６１、フレームメモリ６２、表示部６３、記録部６４、及び、操作系６５の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

オートフォーカス部７０は、本開示のオートフォーカス装置であり、ミラー７１、ＡＦモジュール７２、制御部７３、及び、レンズ駆動部７４を有する構成となっている。ミラー７１は、ミラー系３０のサブミラー３２で反射された光束をＡＦセンサ部７２に向けて反射する。

ＡＦモジュール７２は、撮像レンズ２１を経た光束に基づいて当該撮像レンズ２１の焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のＡＦセンサ、一例として、十字形に配置された２組の一対のＡＦセンサを有する構成となっている。具体的には、図２に示すように、ＡＦモジュール７２は、縦方向に並んで配置された一対のＡＦセンサ７２１_A1，７２１_B1と、横方向に並んで配置された一対のＡＦセンサ７２１_A2，７２１_B2とが中心部でクロスする構成となっている。

このように、２組の一対のＡＦセンサがクロスして配置されて成るＡＦモジュール７２によれば、被写体の中の縦模様にも横模様にも対応できるので、どのような角度の境目でもＡＦ検知できる利点がある。但し、ＡＦモジュール７２については、２組の一対のＡＦセンサがクロスして配置されて成る構成のものに限られるものではなく、一対のＡＦセンサの組数やレイアウトなどは任意である。

制御部７３は、マイクロコンピュータなどによって構成され、ＡＦモジュール７２から出力される位相差検出信号に基づいて、撮像レンズ２１の焦点のずれ方向及びずれ量を算出する演算処理などを行う。そして、制御部７３は、焦点のずれ方向及びずれ量の演算結果を基に、レンズ駆動部７４を介して撮像レンズ２１をその光軸方向に移動させることによって焦点（ピント）が合った状態にするフォーカス制御を行う。

制御部７３は更に、ＡＦモジュール７２のＡＦセンサに対する蓄積動作の制御を行う。制御部７３については、ＡＦセンサと同一チップ（半導体基板）に搭載する構成とすることができる。この制御部７３による制御の下で実行されるＡＦセンサに対する蓄積動作の制御に関しては、本開示の特徴とする部分であり、その詳細については後述する。

［２−２．位相差検出方式によるオートフォーカスの原理］
ここで、位相差検出方式によるオートフォーカス（ＡＦ）の原理について、図３乃至図５を用いて説明する。

図３は、撮像レンズ２１が合焦状態にあるときの位相差検出方式によるオートフォーカスの原理についての説明図である。図４は、撮像レンズの焦点位置が合焦位置よりも被写体側にずれた、所謂、前ピン状態にあるときの位相差検出方式によるオートフォーカスの原理についての説明図である。図５は、撮像レンズの焦点位置が合焦位置よりも撮像素子４０側にずれた、所謂、後ピン状態にあるときの位相差検出方式によるオートフォーカスの原理についての説明図である。

図３乃至図５に示すように、ＡＦモジュール７２は、一対のＡＦセンサ７２１_A，７２１_Bに加えて、コンデンサレンズ７２２、絞りマスク７２３、及び、セパレータレンズ７２４を有している。ここでは、図２に示す一対のＡＦセンサ７２１_A1，７２１_B1及び一対のＡＦセンサ７２１_A2，７２１_B2について、一対のＡＦセンサ７２１_A，７２１_Bとして示している。以下においても同様である。

先ず、図３を用いて、合焦状態のときのオートフォーカスの原理について説明する。撮像レンズ２１が合焦状態にあるときは、被写体上のある点Ｐ₁からの光は、撮像レンズ２１を通過した後、光軸Ｏ上の位置（点）ＦＰ_aに結像する。具体的には、撮像レンズ２１の光軸Ｏの下側を通過した光束ＬＤと、撮像レンズ２１の光軸Ｏの上側を通過した光束ＬＵとはいずれも点ＦＰ_aに到達する。

位置ＦＰ_aに到達した光束ＬＤは、コンデンサレンズ７２２、絞りマスク７２３、及び、セパレータレンズ７２４を通過することで、ＡＦセンサ７２１_A上の位置Ｑ_A1に集光される。また、位置ＦＰ_aに到達した光束ＬＵは、コンデンサレンズ７２２、絞りマスク７２３、及び、セパレータレンズ７２４を通過することで、ＡＦセンサ７２１_B上の位置Ｑ_B1に集光される。このとき、位置Ｑ_A1と位置Ｑ_B1との間の距離Ｄ₁は、合焦状態に対応して予め定められた距離Ｄ₀となる。

次に、図４を用いて、前ピン状態のときのオートフォーカスの原理について説明する。撮像レンズ２１が前ピン状態にあるときは、被写体上の点Ｐ₁からの光は、撮像レンズ２１を通過した後、位置ＦＰ_aよりも被写体側の位置ＦＰ_bに結像する。そして、撮像レンズ２１の光軸Ｏの下側を通過した光束ＬＤは、位置ＦＰ_bに結像した後、コンデンサレンズ７２２、絞りマスク７２３、及び、セパレータレンズ７２４を通過することで、ＡＦセンサ７２１_A上の位置Ｑ_A2に集光される。

また、撮像レンズ２１の光軸Ｏの上側を通過した光束ＬＵは、位置ＦＰ_bに結像した後、コンデンサレンズ７２２、絞りマスク７２３、及び、セパレータレンズ７２４を通過することで、ＡＦセンサ７２１_B上の位置Ｑ_B2に集光される。このとき、位置Ｑ_A2と位置Ｑ_B2との間の距離Ｄ₂は、予め定められた距離Ｄ₀よりも小さくなる。

次に、図５を用いて、後ピン状態のときのオートフォーカスの原理について説明する。撮像レンズ２１が後ピン状態にあるときは、被写体上の点Ｐ₁からの光は、撮像レンズ２１を通過した後、位置ＦＰ_aよりも被写体と反対側、即ち、撮像素子４０側の位置ＦＰ_cに結像する。そして、撮像レンズ２１の光軸Ｏの下側を通過した光束ＬＤは、位置ＦＰ_cに結像した後、コンデンサレンズ７２２、絞りマスク７２３、及び、セパレータレンズ７２４を通過することで、ＡＦセンサ７２１_A上の位置Ｑ_A3に集光される。

また、撮像レンズ２１の光軸Ｏの上側を通過した光束ＬＵは、位置ＦＰ_cに結像した後、コンデンサレンズ７２２、絞りマスク７２３、及び、セパレータレンズ７２４を通過することで、ＡＦセンサ７２１_B上の位置Ｑ_B3に集光される。このとき、位置Ｑ_A3と位置Ｑ_B3との間の距離Ｄ₃は、予め定められた距離Ｄ₀よりも大きくなる。

このようにして、一対のＡＦセンサ７２１_A，７２１_Bで受光された被写体像の相対的な位置関係を検出することにより、撮像レンズ２１の現在位置に関するデフォーカス量、即ち、現在の焦点位置の合焦位置に対するずれ量及びずれ方向を検出することができる。換言すれば、一対のＡＦセンサ７２１_A，７２１_Bは、距離Ｄ₀に対する距離Ｄ₂／距離Ｄ₃の情報を、撮像レンズ２１の現在位置に関するデフォーカス量を示す位相差検出信号として検出することになる。

制御部７３は、ＡＦモジュール７２の一対のＡＦセンサ７２１_A，７２１_Bで得られる位相差検出信号を基に、撮像レンズ２１の現在位置に関するデフォーカス量を演算し、その演算結果を基にレンズ駆動部７４を介して撮像レンズ２１をその光軸方向に移動させるフォーカス制御を行うことになる。

［２−３．一対のＡＦセンサの画素構成］
次に、一対のＡＦセンサの画素構成について説明する。図２に示すように、一対のＡＦセンサ７２１_A1，７２１_B1及び一対のＡＦセンサ７２１_A2，７２１_B2は、光電変換部を含む画素７５が直線状に多数（例えば、１００画素など）配置されて成る、所謂、ラインセンサの構成となっている。画素７５としては、ＣＣＤセンサを用いることもできるが、本実施形態では、ＣＭＯＳセンサを用いるものとする。

（画素回路）
図６は、画素７５の回路構成の一例を示す回路図である。図６に示すように、本回路例に係る画素７５は、光電変換部として、例えばＳ／Ｎのよい周知の埋め込み型画素構造のフォトダイオード８１を用いる。画素７５は、フォトダイオード８１に加えて、例えば、転送トランジスタ（読出しゲート部）８２、リセットトランジスタ８３、増幅トランジスタ８４、及び、選択トランジスタ８５の４つのトランジスタを有している。

ここでは、４つのトランジスタ８２〜８５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ８２、リセットトランジスタ８３、増幅トランジスタ８４、及び、選択トランジスタ８５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

この画素７５に対して、画素駆動線８７として、例えば、転送線８７１、リセット線８７２、及び、選択線８７３の３本の駆動配線が各画素に対して共通に配線されている。これら転送線８７１、リセット線８７２および選択線８７３には、図示せぬ駆動部から、画素７５を駆動する駆動信号である転送パルスφＴＲＦ、リセットパルスφＲＳＴ、及び、選択パルスφＳＥＬが与えられる。

フォトダイオード８１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード８１のカソード電極は、転送トランジスタ８２を介して増幅トランジスタ８４のゲート電極と電気的に接続されている。増幅トランジスタ８４のゲート電極と電気的に繋がったノード８６をＦＤ（フローティングディフュージョン／浮遊拡散領域）部と呼ぶ。

転送トランジスタ８２は、フォトダイオード８１のカソード電極とＦＤ部８６との間に接続されている。転送トランジスタ８２のゲート電極には、高レベル（例えば、Ｖ_ddレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが転送線８７１を介して与えられる。これにより、転送トランジスタ８２は導通状態となり、フォトダイオード８１で光電変換された光電荷をＦＤ部８６に転送する。

リセットトランジスタ８３は、ドレイン電極が画素電源Ｖ_ddに、ソース電極がＦＤ部８６にそれぞれ接続されている。リセットトランジスタ８３のゲート電極には、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット線８７２を介して与えられる。これにより、リセットトランジスタ８３は導通状態となり、ＦＤ部８６の電荷を画素電源Ｖ_ddに捨てることによって当該ＦＤ部８６をリセットする。

増幅トランジスタ８４は、ゲート電極がＦＤ部８６に、ドレイン電極が画素電源Ｖ_ddにそれぞれ接続されている。そして、増幅トランジスタ８４は、リセットトランジスタ８３によってリセットした後のＦＤ部８６の電位をリセット信号（リセットレベル）Ｖ_resetとして出力する。増幅トランジスタ８４はさらに、転送トランジスタ８２によって信号電荷を転送した後のＦＤ部８６の電位を光蓄積信号（信号レベル）Ｖ_sigとして出力する。

選択トランジスタ８５は、例えば、ドレイン電極が増幅トランジスタ８４のソース電極に、ソース電極が信号線８８にそれぞれ接続されている。選択トランジスタ８５のゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択線８７３を介して与えられる。これにより、選択トランジスタ８５は導通状態となり、画素７５を選択状態として増幅トランジスタ８４から出力される信号を信号線８８に出力する。

ここでは、選択トランジスタ８５について、増幅トランジスタ８４のソース電極と信号線８８との間に接続する回路構成としたが、画素電源Ｖ_ddと増幅トランジスタ８４のドレイン電極との間に接続する回路構成を採ることも可能である。

また、画素７５としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ８４と選択トランジスタ８５とを兼用した３つのトランジスタからなる画素構成のものなどであってもよく、その画素回路の構成は問わない。

上述した構成の画素７５においては、リセットトランジスタ８３によるリセット動作時に、ＦＤ部８６の電位がリセット成分として出力される。このとき画素７５から出力されるリセット成分は、画素固有の固定パターンノイズを含む成分となる。リセット動作後、転送トランジスタ８２によってフォトダイオード８１の信号電荷がＦＤ部８６に転送される。

このとき、リセット成分に加えて、フォトダイオード８１への入射光量に応じた信号成分が画素７５から出力される。すなわち、信号成分には、画素固有の固定パターンノイズに相当するリセット成分も含まれている。そして、後述する信号処理部におけるＣＤＳ(Correlated Double Sampling：相関二重サンプリング)動作によって固定パターンノイズを除去する処理が行われる。

（信号処理部）
上記の構成の画素７５が直線状に多数配置されて成るＡＦセンサ（ラインセンサ）から画素単位で出力される画素信号は、信号処理部（信号読出回路部）によって並列的に処理されつつ読み出される。この信号処理部の構成の一例を図７に示す。

本例に係る信号処理部９０は、ｎ個の画素７５₁〜７５_nから出力されるアナログの画素信号をデジタルの画素信号に変換するアナログ−デジタル変換回路から成る構成となっている。尚、信号線８８には、電流源部９１が接続されている。電流源部９１は、信号線８８₁〜８８_nの各々と基準ノード（例えば、グランド）との間に接続された電流源９１１（９１１₁〜９１１_n）から成る。

信号処理部９０は、ラインセンサの各画素７５₁〜７５_n毎、即ち、信号線８８₁〜８８_n毎に設けられたＡＤＣ（アナログ−デジタル変換）回路９２（９２₁〜９２_n）と、参照電圧生成部９３とを有する。ＡＤＣ回路９２（９２₁〜９２_n）は、画素アレイ部１１の各画素７５₁〜７５_nから出力されるアナログ信号（画素信号）をデジタル信号に変換する。

参照電圧生成部９３は、時間が経過するにつれてレベル（電圧値）が階段状に漸次変化する、所謂、ランプ（ＲＡＭＰ）波形（傾斜状の波形）の参照電圧Ｖ_refを生成する。参照電圧生成部９３については、例えば、ＤＡＣ（デジタル−アナログ変換）回路を用いて構成することができる。但し、参照電圧生成部９３としては、ＤＡＣ回路を用いた構成のものに限られるものではない。参照電圧生成部９３は、生成した参照電圧Ｖ_refをＡＤＣ回路９２₁〜９２_nに対して共通に供給する。

ＡＤＣ回路９２₁〜９２_nは全て同じ構成となっている。ここでは、ｎ個目の画素７５_nに対応するＡＤ変換回路９２_nを例に挙げて説明するものとする。ＡＤ変換回路９２_nは、比較器９４、カウンタ部である例えばアップ／ダウンカウンタ（図中、「Ｕ／ＤＣＮＴ」と記している）９５、及び、スイッチ９６を有する構成となっている。

比較器９４は、ｎ個目の画素７５_nから出力される画素信号に応じた信号線８８_nの信号電圧Ｖ_outを比較入力とし、参照電圧生成部９３から供給されるランプ波の参照電圧Ｖ_refを基準入力とし、両入力を比較する。そして、比較器９４は、例えば、参照電圧Ｖ_refが信号電圧Ｖ_outよりも大なるときに出力が第１の状態（例えば、高レベル）になり、参照電圧Ｖ_refが信号電圧Ｖ_out以下のときに出力が第２の状態（例えば、低レベル）になる。

アップ／ダウンカウンタ９５には、参照電圧生成部９３から参照電圧Ｖ_refが出力されるタイミングと同じタイミングで、図示せぬタイミング発生部からクロックＣＫが与えられる。アップ／ダウンカウンタ９５は、クロックＣＫに同期してダウン（ＤＯＷＮ）カウント、または、アップ（ＵＰ）カウントを行うことで、比較器９４での比較動作の開始から比較動作の終了までの比較時間（比較期間）を計測する。

スイッチ９６は、図示せぬ走査部による走査の下に、順にオン（閉）状態となることにより、アップ／ダウンカウンタ９５のカウント値を、画素７５_nから出力されるアナログの画素信号に対応したデジタルデータとして読み出す。

上述したＡＤＣ回路構成の信号処理部９０においては、画素７５から順に出力されるリセット成分及び信号成分に対応して２回の読み出し動作が行われる。１回目の読み出し動作では、リセット成分に対する比較器９４での比較時間について、アップ／ダウンカウンタ９５で例えばダウンカウント動作が行われる。

２回目の読み出し動作では、信号成分に対する比較器９４での比較時間について、アップ／ダウンカウンタ９５で１回目と逆のアップカウント動作が行われる。これにより、アップ／ダウンカウンタ９５には、比較器９４での（２回目の比較時間）−（１回目の比較時間）の減算処理の結果に応じたカウント値が保持される。

この２回の読み出し動作と、アップ／ダウンカウンタ９５で減算処理により、画素７５のリセット成分（リセットレベル）と信号成分（信号レベル）とをそれぞれ独立にＡＤ変換し、ノイズ除去のためのＣＤＳ処理がデジタル領域で行われる。この一連のＡＤ変換動作のアップ／ダウンカウンタ９５のカウント値は、ＡＤ変換されたデジタル値としてスイッチ９６を介して読み出される。

［２−４．ＡＦセンサに対する蓄積動作の制御］
続いて、ＡＦモジュール７２において、制御部７３による制御の下で実行される、一対のＡＦセンサ７２１_A，７２１_Bに対する蓄積動作の制御について説明する。

ＡＦモジュール７２は、一対のＡＦセンサ７２１_A，７２１_Bでの電荷の蓄積時間（蓄積動作に要する時間）を制御部７３が計算して求め、その蓄積時間を一対のＡＦセンサ７２１_A，７２１_Bに対して設定する。そして、制御部７３が設定した蓄積時間内に各画素に蓄積される電荷量を基にオートフォーカス制御が行われる。

このオートフォーカス制御において、ＡＦセンサ７２１_A，７２１_Bの各画素７５の出力レベルが最適値でない場合、画素７５の出力レベルを一度リセットし、同一のゲインでの再蓄積動作を１回以上繰り返すことがある。ここで、「最適値」とは、ＡＦセンサ７２１_A，７２１_Bのダイナミックレンジの最大値もしくはその近傍の値をいう。具体的には、一例として、ＡＦセンサ７２１_A，７２１_Bのダイナミックレンジを１［Ｖ］としたとき、画素７５の出力レベルが１［Ｖ］もしくはその近傍の値であれば、当該出力レベルが最適値であるということになる。

（参考例）
ＡＦセンサ７２１_A，７２１_Bの蓄積時間の制御に関して、従来の制御例を参考例として図８を用いて説明する。

一例として、最初に５０［ｍｓ］の蓄積時間を制御部７３が設定した仮定とする。そして、このときの画素７５の出力レベルが５００［ｍＶ］だったと仮定する。ＡＦセンサ７２１_A，７２１_Bのダイナミックレンジが例えば１［Ｖ］だと仮定すると、５００［ｍＶ］の出力レベルでは、１［Ｖ］の出力振幅のダイナミックレンジに対して小さいため、Ｓ／Ｎの悪いＡＦ出力を得ることになる。すなわち、５００［ｍＶ］の出力レベルは最適値でないということになる。

この場合、従来は、制御部７３が蓄積時間を計算し直して倍の１００［ｍｓ］の蓄積時間を設定することによって再度蓄積制御を行う。蓄積時間を倍の１００［ｍｓ］に設定することにより、１０００［ｍＶ］の出力レベル、即ち、ダイナミックレンジの最大値もしくはその近傍の出力レベルを得ることができるため、Ｓ／ＮのよいＡＦ出力を得ることができる。

以上の２回の蓄積動作（蓄積制御）に要したトータルの蓄積時間は、１回目の５０［ｍｓ］と２回目の１００［ｍｓ］とで合計約１５０［ｍｓ］となる。ここで、トータルの蓄積時間が長くなると、前にも述べたように、オートフォーカス制御の時間が長くなるために、狙ったシャッタタイミングでシャッタを切ることができない、あるいは、カメラの連射スピードが落ちるなどの不具合が発生しやすくなる。ゲインを上げて再蓄積動作を行うようにすれば、１回あたりの蓄積時間を短縮することができるが、画素出力のＳ／Ｎが悪化するため、ピントずれが発生する可能性が高くなる。

一方、フォトダイオードの出力を直接読み出す方式や、埋め込み型画素構造でもＦＤ部を一時的なメモリ部として使用するなどの方式を採るＡＦセンサでは、画素出力を非破壊で読み出すことができる。従って、１回目の読み出し時の出力レベルが最適値よりも小さい場合は、最適値が得られる時間で再読み出しを行うことができるため、再蓄積動作の頻度を減らすことができる。しかし、これらの方式を採った場合、動作時の暗電流が大きいこと、先述したＣＤＳなどの画素のリセットノイズを減らす処理を行うことができなくなることなどから、画素出力のＳ／Ｎが悪くなってしまう。

また、埋め込み型画素構造のフォトダイオードの出力をこまめに読み出し、その出力を随時加算するようにする方式を採る場合には、再蓄積動作の回数とＳ／Ｎ悪化の回避が期待できる。しかしながら、当該方式を採った場合には、別途、加算回路やメモリを追加する必要があるために、ＡＦセンサのチップ面積の増加もしくは外部部品のコスト増加の要因となる。

そこで、本実施形態に係るＡＦモジュール７２においては、制御部７３による制御の下に、一対のセンサ７２１_A，７２１_Bに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算するようにする。以下に、具体的な実施例について説明する。

（実施例１）
図９は、実施例１に係るＡＦセンサの蓄積時間の制御についての説明図である。ここでも、一例として、ＡＦセンサ７２１_A，７２１_Bのダイナミックレンジが１［Ｖ］であるものと仮定して説明する。

参考例に係る制御の場合と同様に、最初に５０［ｍｓ］の蓄積時間を制御部７３が設定したと仮定する。そして、このときの画素７５の出力レベルが５００［ｍＶ］だったと仮定する。この出力レベルは、ＡＦセンサ７２１_A，７２１_Bの１［Ｖ］のダイナミックレンジダイナミックレンジに対して最適値ではないため、制御部７３による制御の下に、当該出力レベルに対応するアップ／ダウンカウンタ９５（図７参照）のカウント値をリセットせず、当該カウンタ９５にそのまま保持（メモリ）する。

続いて、再蓄積動作に移行する訳であるが、このとき、制御部７３は、１回目の５００［ｍＶ］の出力レベルを基に、倍の１００［ｍｓ］の蓄積時間ではなく、１回目の出力レベルに２回目の出力レベルを加算することによって最適値（本例では、１０００［ｍＶ］）になるように５０［ｍｓ］の蓄積時間を設定する。すなわち、制御部７３は、前回設定の蓄積時間でのセンサ出力と最適値との差分に対応する蓄積時間を今回設定の蓄積時間として設定する。

この５０［ｍｓ］の蓄積時間での再蓄積動作を行い、アップ／ダウンカウンタ９５において、５０［ｍｓ］の蓄積時間で得られる２回目の出力レベル、即ち、５００［ｍＶ］に対応するアップカウント動作を行うようにする。これにより、アップ／ダウンカウンタ９５において、１回目の５００［ｍＶ］の出力レベルと２回目の５００［ｍＶ］の出力レベルとが加算され、１０００［ｍＶ］の出力レベルを得ることができる。すなわち、ダイナミックレンジの最大値もしくはその近傍の出力レベルを得ることができるため、Ｓ／ＮのよいＡＦ出力を得ることができる。

上述した実施例１に係る制御の場合には、２回の蓄積動作（蓄積制御）に要したトータルの蓄積時間は、１回目の５０［ｍｓ］と２回目の５０［ｍｓ］とで合計約１００［ｍｓ］となり、参考例に係る制御の場合に比べて２／３の時間になる。これにより、参考例に係る制御の場合に比べて、狙ったシャッタタイミングでシャッタを切ることができる、あるいは、カメラの連射スピードが落ちないなどの効果を得ることができる。その結果、特に、一眼レフカメラの暗所におけるＡＦ動作のスピードアップや精度の向上を図ることができる。

また、画素７５がＣＭＯＳセンサであり、信号処理部９０がＡＤＣ回路構成となっている。従って、デジタルでの加算処理を行うことができる。より具体的には、信号処理部９０がカウンタ部（本例では、アップ／ダウンカウンタ９５）を有するＡＤＣ回路構成であり、専用の加算回路を別途設けなくても、当該カウンタ部で加算処理を行うことができる。これにより、再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御方式を採ってもＡＦセンサのチップ面積が増大することがない。

一方、画素７５がＣＣＤセンサの場合は、レジスタや画素内でのアナログでの加算処理を行うことになるため、暗電流の影響を受けることになる。従って、実施例１に係る制御の場合には、デジタルでの加算処理を行うことができることにより、ＣＣＤセンサの場合のようなアナログでの加算で起きる暗電流の影響も受けないという利点もある。

尚、本実施例１では、再蓄積動作を１回、計２回の蓄積動作を行う場合を例に挙げて説明したが、これに限られるものではない。すなわち、３回以上の蓄積動作で同様の加算処理の動作を行うようにすることもでき、これによって出力精度をより向上できる。

また、本実施例１では、前回設定の蓄積時間でのセンサ出力と今回設定の蓄積時間でのセンサ出力との加算処理を、信号処理部９０のカウンタ部（アップ／ダウンカウンタ９５）で行う場合を例に挙げたが、これは一例である。他の例としては、例えば、ＡＦセンサと同じチップ（半導体基板）にメモリ部を搭載し、当該メモリ部で上記の加算処理を行う構成とすることもできる。

因みに、画素が行列状に２次元配置されて成るエリアセンサの場合、画素数が百万個単位と非常に多いためにチップ内にメモリ部を搭載することは難しい。これに対して、ＡＦセンサの場合ラインセンサであり、画素数がエリアセンサに比べて非常に少ないため、ＡＦセンサと同じチップにメモリ部を搭載することが容易である。また、メモリ部での加算処理の方が、信号処理部９０のカウンタ部で加算処理を行う場合に比べて設計が簡単であるという利点もある。

（実施例２）
図１０は、実施例２に係るＡＦセンサの蓄積時間の制御についての説明図である。ここでも、一例として、ＡＦセンサ７２１_A，７２１_Bのダイナミックレンジが１［Ｖ］であるものと仮定して説明する。

最初の５０［ｍｓ］の蓄積時間での画素７５の出力のピーク値を検出すれば、欲しい出力振幅を狙って２回目の蓄積時間、即ち、再蓄積動作の蓄積時間を設定し、所望の出力振幅を得ることができる。そこで、本実施例２に係る制御部７３は、ＡＦセンサ７２１_A，７２１_Bに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値を検出し、当該ピーク値に基づいて再蓄積動作の蓄積時間を設定する制御を行う。

この制御部７３の作用により、モニタセンサを用いなくても、ＡＦセンサ７２１_A，７２１_Bの画素出力を基に、自動的に蓄積動作を終了する機能（以下、「自動蓄積終了機能」と記述する）を実現できる。ここで、「モニタセンサ」とは、従来のＣＣＤセンサから成るＡＦセンサにおいて、当該ＡＦセンサに近傍に配置され、数十画素分の光量の平均値を検出するセンサのことである。

すなわち、従来のＣＣＤセンサから成るＡＦセンサにあっては、自動蓄積終了機能を実現するには、モニタセンサがＡＦセンサとは別に必要であった。これに対し、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定する構成を採ることにより、モニタセンサを用いなくても、自動蓄積終了機能を実現できる。これにより、外部からのＡＦセンサの制御動作を簡略化できる。しかも、モニタセンサを用いる場合のような、ＡＦセンサとの空間的な位置関係が異なることによる被写体の像光の光量の検出間違いが起きなく、ＡＦセンサの出力最適値への合わせ込みがしやすいという利点がある。

＜３．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
前記一対のセンサに対する蓄積動作の制御を行う制御部と、
を備え、
前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行うオートフォーカス装置。
（２）前記制御部は、前回設定の蓄積時間でのセンサ出力が最適値でない場合に、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行う上記（１）に記載のオートフォーカス装置。
（３）前記最適値は、前記一対のセンサのダイナミックレンジの最大値あるいはその近傍の値である上記（２）に記載のオートフォーカス装置。
（４）前記制御部は、前回設定の蓄積時間でのセンサ出力と前記最適値との差分に対応する蓄積時間を今回設定の蓄積時間とする上記（２）または上記（３）に記載のオートフォーカス装置。
（５）前記一対のセンサは、光電変換部を含む画素が直線状に配置されて成るラインセンサである上記（１）から上記（４）のいずれかに記載のオートフォーカス装置。
（６）前記制御部は、前記一対のセンサと同じチップに搭載されたメモリ部にて前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する上記（５）に記載のオートフォーカス装置。
（７）前記画素は、ＣＭＯＳセンサから成る上記（５）に記載のオートフォーカス装置。
（８）前記一対のセンサは、前記画素から読み出されるアナログの画素信号をデジタルの画素信号に変換するアナログ−デジタル変換回路を有する上記（７）に記載のオートフォーカス装置。
（９）前記アナログ−デジタル変換回路は、前記画素から読み出される信号レベルの大きさに応じた時間だけカウント動作を行うカウンタ部を有し、
前記カウンタ部は、前記制御部による制御の下に、前回設定の蓄積時間でのセンサ出力に対応するカウント値を保持し、当該カウント値に対して今回設定の蓄積時間でのセンサ出力に対応するカウント動作を行う上記（８）に記載のオートフォーカス装置。
（１０）撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
前記一対のセンサに対する蓄積動作の制御を行う制御部と、
を備え、
前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定するオートフォーカス装置。
（１１）前記一対のセンサは、光電変換部を含む画素が直線状に配置されて成るラインセンサである上記（１０）に記載のオートフォーカス装置。
（１２）前記画素は、ＣＭＯＳセンサから成る上記（１１）に記載のオートフォーカス装置。
（１３）撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサを有し、前記一対のセンサに対する蓄積動作の制御を行うオートフォーカス装置の制御に当たって、
前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算するオートフォーカス制御方法。
（１４）撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサを有し、前記一対のセンサに対する蓄積動作の制御を行うオートフォーカス装置の制御に当たって、
前記一対のセンサに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定するオートフォーカス制御方法。
（１５）撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
前記一対のセンサに対する蓄積動作の制御を行う制御部と、
を備え、
前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行うオートフォーカス装置を有する撮像装置。
（１６）撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
前記一対のセンサに対する蓄積動作の制御を行う制御部と、
を備え、
前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定するオートフォーカス装置を有する撮像装置。

１０・・・撮像装置、２０・・・光学系、２１・・・撮像レンズ、３０・・・ミラー系、４０・・・撮像素子、５０・・・ファインダ系、６０・・・信号処理部、７０…オートフォーカス部、７１・・・ミラー、７２・・・ＡＦモジュール、７３…制御部、７４…レンズ駆動部、７５・・・画素、８１・・・フォトダイオード、８２・・・転送トランジスタ（読出しゲート部）、８３・・・リセットトランジスタ、８４・・・増幅トランジスタ、８５…選択トランジスタ、８６・・・ＦＤ部、９０…信号処理部、９２（９２₁〜９２_n）・・・ＡＤＣ（アナログ−デジタル変換）回路、７２１_A，７２１_B（７２１_A1，７２１_B1，７２１_A2，７２１_B2）・・・一対のＡＦセンサ

Claims (16)

1. 撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
   前記一対のセンサに対する蓄積動作の制御を行う制御部と、
   を備え、
   前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行うオートフォーカス装置。
2. 前記制御部は、前回設定の蓄積時間でのセンサ出力が最適値でない場合に、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行う請求項１に記載のオートフォーカス装置。
3. 前記最適値は、前記一対のセンサのダイナミックレンジの最大値あるいはその近傍の値である請求項２に記載のオートフォーカス装置。
4. 前記制御部は、前回設定の蓄積時間でのセンサ出力と前記最適値との差分に対応する蓄積時間を今回設定の蓄積時間とする請求項２に記載のオートフォーカス装置。
5. 前記一対のセンサは、光電変換部を含む画素が直線状に配置されて成るラインセンサである請求項１に記載のオートフォーカス装置。
6. 前記制御部は、前記一対のセンサと同じチップに搭載されたメモリ部にて前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する請求項５に記載のオートフォーカス装置。
7. 前記画素は、ＣＭＯＳセンサから成る請求項５に記載のオートフォーカス装置。
8. 前記一対のセンサは、前記画素から読み出されるアナログの画素信号をデジタルの画素信号に変換するアナログ−デジタル変換回路を有する請求項７に記載のオートフォーカス装置。
9. 前記アナログ−デジタル変換回路は、前記画素から読み出される信号レベルの大きさに応じた時間だけカウント動作を行うカウンタ部を有し、
   前記カウンタ部は、前記制御部による制御の下に、前回設定の蓄積時間でのセンサ出力に対応するカウント値を保持し、当該カウント値に対して今回設定の蓄積時間でのセンサ出力に対応するカウント動作を行う請求項８に記載のオートフォーカス装置。
10. 撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
    前記一対のセンサに対する蓄積動作の制御を行う制御部と、
    を備え、
    前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定するオートフォーカス装置。
11. 前記一対のセンサは、光電変換部を含む画素が直線状に配置されて成るラインセンサである請求項１０に記載のオートフォーカス装置。
12. 前記画素は、ＣＭＯＳセンサから成る請求項１１に記載のオートフォーカス装置。
13. 撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサを有し、前記一対のセンサに対する蓄積動作の制御を行うオートフォーカス装置の制御に当たって、
    前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算するオートフォーカス制御方法。
14. 撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサを有し、前記一対のセンサに対する蓄積動作の制御を行うオートフォーカス装置の制御に当たって、
    前記一対のセンサに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定するオートフォーカス制御方法。
15. 撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
    前記一対のセンサに対する蓄積動作の制御を行う制御部と、
    を備え、
    前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、前回設定の蓄積時間でのセンサ出力に今回設定の蓄積時間でのセンサ出力を加算する制御を行うオートフォーカス装置を有する撮像装置。
16. 撮像レンズを経た光束に基づいて当該撮像レンズの焦点のずれ方向及びずれ量を表わす位相差検出信号を得る少なくとも一対のセンサと、
    前記一対のセンサに対する蓄積動作の制御を行う制御部と、
    を備え、
    前記制御部は、前記一対のセンサに対して再蓄積動作を行うとき、最初に設定した蓄積時間でのセンサ出力のピーク値に基づいて再蓄積動作の蓄積時間を設定するオートフォーカス装置を有する撮像装置。

Images