JP2011107614A - 焦点検出装置および画像信号処理装置 - Google Patents

Abstract

【課題】ＡＦ動作中、被写体の適正な明るさを検出しながら焦点調整を迅速に行うことが出来る。
【解決手段】複数のラインセンサを配列させた焦点検出装置において、ラインセンサのフォトダイオードから読み出された画素信号およびリセット信号を、キャパシタ３１６、３１８にそれぞれ格納し、スイッチ３２１を開閉することによって、ＣＤＳ処理（ノイズ除去処理）しながら画素信号を出力する。それとともに、その期間に合わせて、次の画素信号、リセット信号をキャパシタ３１６、３１８に格納する。このとき、ＣＤＳ処理の動作タイミングを、Ａ／Ｄ変換処理回路４００におけるＡ／Ｄ変換処理動作タイミングから外す。
【選択図】図９

Description

本発明は、一眼レフ型カメラなどの撮影装置に搭載される焦点検出装置に関する。

一眼レフ型カメラでは、自動焦点調節（ＡＦ）機構として位相差方式の焦点検出装置が搭載されている。焦点検出装置の被写体像が投影されるエリアには、ラインセンサをそれぞれ並列させた複数のラインセンサ群が２つ１組となって２次元的に配置されている。各ラインセンサは、複数のフォトダイオードを並列させた配置構成であり、各フォトダイオードに生じる信号電荷は画素信号として読み出される。

通常、ラインセンサは電荷蓄積型センサであり、ラインセンサの傍に配置されるモニタセンサによって電荷蓄積時間が調整される（例えば、特許文献１、２、３参照）。フォトダイオードなどの光電変換素子を備えたモニタセンサは、モニタ対象となっているフォトダイオードの光強度（光量）をリアルタイムで検出する。ＡＧＣ回路などによってモニタセンサからの出力信号レベルと閾値とを比較し、出力信号レベルが閾値を超えると、対応するラインセンサの電荷蓄積（積分）を終了させる。

露光終了したラインセンサの蓄積電荷は、一時的にキャパシタ等のメモリ部に格納される。すべてのラインセンサの電荷蓄積が終了すると、一連の画素信号が被写体像の画像信号として出力される。このとき、サンプルホールド回路（ＣＤＳ回路）によってノイズ除去処理が行われる。出力画像信号は、Ａ／Ｄ変換された後に制御部へ送信された後、デフォーカス量の算出に用いられる。デフォーカス量に基づいてフォーカシングレンズを駆動することによって、焦点調整が行われる。

特開２００６−１４５７９２号公報 特開２００４−２７２２３８号公報 特開昭６３−２３８７７１号公報

各ラインセンサの画素信号は、ラインセンサの配列順に従って順番に出力される。ＡＦ調整を迅速に行うことを考えると、各ラインセンサから読み出された画素信号を一時的にサンプルホールド（格納）し、格納されていた画素信号を出力タイミングに合わせて出力する動作と、次の走査ライン上の画素信号を読み出し、一時的にサンプルホールドする動作を並列して行うのが好ましい。

しかしながら、ＣＤＳ回路の動作タイミングがＡ／Ｄ変換処理の動作タイミングと一致すると、ＣＤＳ回路内で発生するノイズがデジタル変換処理に影響し、デジタル画像信号にノイズが含まれてしまう。具体的には、画素信号を読み出して一時的にサンプルホールドする動作のとき（スイッチＯＮ状態のとき）に画素信号がＡ／Ｄ変換処理されると、スイッチ動作などによって生じるノイズがデジタル画素信号に乗ってしまう。その結果、被写体の明るさレベルを正確に示す画像信号が得られず、ＡＦ調整に手間取ってしまう。また、ノイズ問題は、焦点検出装置以外の画像処理装置についても当てはまる。

このように、焦点検出装置あるいは画像処理装置では、ノイズを生じさせないように画素信号の読み出し、出力を迅速に実行することが必要とされる。

本発明の焦点検出装置は、複数のラインセンサを備え、例えば、焦点検出装置は一眼レフ型カメラなどの撮影装置に適用される。また、ラインセンサは、例えばＣＭＯＳセンサなどアドレス型撮像素子によって構成してもよい。

本発明の焦点検出装置は、複数のラインセンサから画素信号を走査順に従って読み出し、出力し、ラインセンサの蓄積電荷を画素信号として順に読み出す画素信号読み出し回路と、順に読み出された画素信号を一時的にキャパシタなどの格納部に格納し、格納された画素信号に対しノイズ除去処理するＣＤＳ回路と、ノイズ除去処理された画素信号を順に出力する出力回路とを備える。出力回路によって、各ラインセンサに生じた一連の画素信号が、画像信号として合焦制御部へ送られる。出力された画素信号は、Ａ／Ｄ変換処理回路によってデジタル画素信号に変換される。

本発明では、画素信号の読み出しおよび格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、画素信号読み出し回路、ＣＤＳ回路および出力回路の動作タイミングを調整するタイミング調整手段を備える。各ラインセンサの画素信号が読み出し走査順に従ってノイズ除去処理された状態で出力される一方、その期間には、次の読み出し順に従った画素信号が読み出され、一時的に格納部に格納される。

そして、本発明のタイミング調整手段は、画素信号の出力タイミングを、各ラインセンサの画素信号に対するＡ／Ｄ変換処理タイミングから外す。すなわち、アナログ信号の信号レベルが検波されるタイミングと画素信号の出力タイミングが重ならないように、動作タイミングが調整される。

このような動作タイミングの制御によって、ＣＤＳ処理回路におけるスイッチ切り替え動作において発生するノイズは、デジタル画素信号に影響しない。その結果、被写体の適正な明るさが検出され、正確なＡＦ調整が迅速に実行される。

焦点検出装置の回路特性などにより、画素信号の読み出し、格納、出力タイミングを微調整する必要性が生じることもある。この場合、Ａ／Ｄ変換処理タイミングと重ならないようにするため、Ａ／Ｄ変換処理動作前の期間内で画素信号の読み出しおよび格納動作タイミングを修正、微調整するのが望ましい。

各ラインセンサから画素信号出力する期間（ここでは、映像期間という）に合わせて画素信号を読み出し、格納するとき、読み出しタイミング、格納タイミングを回路特性、仕様要求などに従って調整するのが望ましい。この場合、Ａ／Ｄ変換処理の動作タイミングとずらすため、複数の動作タイミングのパターンをあらかじめ用意し、その中から選択するように構成してもよい。

本発明の他の局面における画像処理装置は、複数の光電変換部から成るフォトセンサを備え、撮影装置などにも適用可能であり、複数の光電変換部に蓄積された電荷を画素信号として順に読み出す画素信号読み出し回路と、順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するＣＤＳ回路と、ノイズ除去処理された画素信号を順に出力する出力回路と、出力された画素信号をＡ／Ｄ変換処理するＡ／Ｄ変換回路と、画素信号の読み出しおよび格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、画素信号読み出し回路、ＣＤＳ回路および出力回路の動作タイミングを調整するタイミング調整手段とを備え、タイミング調整手段が、画素信号の出力タイミングを、Ａ／Ｄ変換処理タイミングから外すことを特徴とする。デジタル画素信号にノイズが重畳されないため、正確な輝度情報を含む画像信号が得られる。

このように本発明によれば、ＡＦ動作中、被写体の適正な明るさを検出しながら焦点調整を迅速に行うことが出来る。

第１の実施形態であるデジタルカメラの模式的内部構成図である。 焦点検出部の基板配置を示した図である。 焦点検出部のブロック図である。 ラインセンサ、モニタセンサ、ＡＧＣ回路の接続関係を示した図である。 ラインセンサ用画素信号読み出し回路の電気回路図である。 図５の画素信号読み出し回路の模式的な断面図である。 モニタセンサの電気回路図である。 ラインセンサ群に規定される測距ゾーンを示した図である。 電荷転送部（図２参照）の電気回路図である。 画素信号の読み出し、出力処理のタイミングチャートである。 第２の実施形態における一連のＣＤＳ処理動作における画素信号を格納する動作タイミングを示したタイミングチャートである。 第３の実施形態におけるスイッチの動作タイミングを示したタイミングチャートである。 第４の実施形態における積分および画素信号読み出しのタイミングチャートである。 論理回路において実行される電荷蓄積、画素信号読み出し制御処理のフローチャートである。

以下、図面を参照しながら本実施形態について説明する。

図１は、本実施形態であるデジタルカメラの模式的内部構成図である。

一眼レフ型デジタルカメラ１０は、本体１２と、本体１２に着脱自在な交換レンズ１４とを備え、本体１２内部には、ペンタゴナルダハプリズム（以下、ペンタプリズムという）１６、クイックリターンミラー１８、フォーカルプレーンシャッタ２０、ＣＣＤなどの撮像素子２２が設けられている。

ＲＯＭ３６、ＲＡＭ３７、ＣＰＵ３８を含むシステムコントロール回路３０は、カメラ１０の撮影動作を制御し、周辺制御回路３２、表示部３３、ＡＦモジュール２４、測光ＩＣ２３、ＥＥＰＲＯＭ３９等に制御信号を出力する。周辺制御回路３２は、フォーカルプレーンシャッタ２０、絞り（図示せず）、撮像素子２２など露光機構を制御し、また、レンズメモリ１３からレンズ情報を取得する。

電源ボタン（図示せず）の操作によってカメラ１０がＯＮ状態になると、撮影可能な撮影モードに設定される。撮影光学系１５を通った光は、クイックリターンミラー１８によってペンタプリズム１６の方向へ導かれ、被写体像がピント板１７に形成される。ユーザーは、ファインダ窓（図示せず）を通して被写体像を視認する。撮影のためレリーズボタン（図示せず）が半押しされると、ペンタプリズム１６の傍に配置される測光ＩＣ２３が、ＴＴＬ測光方式に従い、被写体の明るさを検出する。また、クイックリターンミラー１８の下方に配置されるＡＦモジュール２４が、位相差方式に従って合焦状態を検出する。

撮影光学系１５を通った光の一部は、クイックリターンミラー１８を透過し、サブミラー１９によってＡＦモジュール２４に導かれる。ＡＦモジュール２４は、コンデンサーレンズ２６、セパレータレンズ２７、視野マスク２９、焦点検出部４０を備え、撮像面（撮像素子２２の受光面）と等価な位置（共役面）に配置された視野マスク２９によって分割された被写体像は、セパレータレンズ２７によって焦点検出部４０に再結像される。焦点検出部４０は、対になって投影された被写体像の画像信号を出力する。

システムコントロール回路３０は、ＡＦモジュール２４から送られてくる画像信号に基づき、デフォーカス量および焦点調節を行う。すなわち、ＡＦモジュール２４によって検出されるデフォーカス量およびピントずれの方向に従い、ＡＦモータドライバ３４へ制御信号を出力する。ＡＦモータ３５は、ＡＦモータドライバ３４からの駆動信号に基づき、撮影光学系１５内のフォーカシングレンズをシフトさせる。合焦状態に達するまで一連の焦点検出、レンズ駆動が行われる。

レリーズ半押し状態において焦点調整が行われ、被写体の明るさが検出されると、システムコントロール回路３０は、露出値、すなわちシャッタースピードおよび絞り値を演算、決定する。そしてレリーズボタンが全押しされると、一連の記録動作処理が実行される。すなわち、クイックリターンミラー１８、絞り、およびシャッタ２０の動作によって被写体像が撮像素子２２に形成され、１フレーム分の画像信号が撮像素子２２から信号処理回路２５へ出力される。信号処理回路２５ではデジタル画像データが生成され、画像データがＥＥＰＲＯＭ３９へ格納される。

図２は、焦点検出部の基板配置を示した図である。

焦点検出部４０は、ＣＭＯＳ型ラインセンサを複数配設させた一体型基板によって構成される。焦点検出デバイス４０の表面には、被写体像の縦方向に沿った基板上下方向にラインセンサ群ＥＡ１、ＥＡ２が設置され、被写体像の横方向に沿った基板左右方向にラインセンサ群ＥＢ１、ＥＢ２が設置されている。ラインセンサ群ＥＡ１、ＥＡ２、およびＥＢＡ１、ＥＢ２はそれぞれ基板中心部を挟んで互いに対向する。

視野マスク２９、コンデンサーレンズ２６、セパレータレンズ２７を含む結像光学系は、瞳分割によって２組の被写体像対を形成し、ラインセンサ群ＥＡ１、ＥＡ２の配置された投影領域、およびラインセンサ群ＥＢ１、ＥＢ２の配置された投影領域に対し、一対の被写体像をそれぞれ結像させる。

各ラインセンサ群は、所定間隔で左右もしくは上下方向に並ぶ複数のラインセンサによって構成され、ラインセンサ群ＥＡ１、ＥＡ２のラインセンサは左右方向に沿って並列し、ラインセンサ群ＥＢ１、ＥＢ２のラインセンサは上下方向に沿って並列している。各ラインセンサは、複数のフォトダイオード、画素信号読み出し回路（ともにここでは図示せず）を備える。

ラインセンサ群ＥＡ１は、９つのラインセンサＬＳＡ１〜ＬＳＡ９によって構成されており、基準ラインセンサとして機能する。一方、ラインセンサ群ＥＡ２を構成するラインセンサＬＳＡ１１〜ＬＳＡ１９は、参照ラインセンサとして機能する。同様に、ラインセンサ群ＥＢ１を構成するラインセンサＬＳＢ１〜ＬＳＢ５は基準センサ、ラインセンサ群ＥＢ２を構成するラインセンサＬＳＢ６〜ＬＳＢ１０は参照ラインセンサとして機能する。

ラインセンサ群ＥＡ１のＬＳＡ１〜ＬＳＡ９、ラインセンサ群ＥＢ１のラインセンサＬＳＢ１〜ＬＳＢ５の側には、電荷転送用の垂直シフトレジスタＶＳＲ１〜ＶＳＲ９、ＶＳＳ１〜ＶＳＳ５が設置されており、ラインセンサ群ＥＡ２、ＥＢ２の各ラインセンサに対しても、垂直シフトレジスタＶＳＲ１１〜ＶＳＲ１９、ＶＳＳ６〜ＶＳＳ１０が同様に配置されている。

ラインセンサ群ＥＡ１、ＥＢ１には、一連のモニタセンサＬＭＡ１〜ＬＭＡ９、ＬＭＢ１〜ＬＭＢ５がそれぞれ対応するラインセンサの側に配置されている。モニタセンサＬＭＡ１〜ＬＭＡ９、ＬＭＢ１〜ＬＭＢ５は、複数の微小センサをラインセンサに沿って並列させた構成であり、対応するラインセンサの領域を複数のエリアに分割してモニタリングする。

モニタセンサＬＭＡ１〜ＬＭＡ９は、それぞれラインセンサＬＳＡ１〜ＬＳＡ９の側面に沿ってライン状に配置され、対応するラインセンサの受ける光量（光強度）と同じ光量を受け、光量に応じた信号をモニタ信号として出力する。モニタセンサＬＭＢ１〜ＬＭＢ５も、ラインセンサＬＳＢ１〜ＬＳＢ５の受光量をモニタリングするためモニタ信号を出力する。

また、ラインセンサ群ＥＡ１、ＥＢ１の各モニタセンサの傍には、暗電流成分を検知するＯＢ（Optical Black）モニタセンサＯＢＡ１〜ＯＢＡ９、ＯＢＢ１〜ＯＢＢ５が配置されており、検出される暗電流成分に基づいてモニタセンサから出力されるモニタ信号が補正される。

ＡＧＣ回路４２は、各モニタセンサから逐次出力されるモニタ信号値を閾値と比較し、オートゲインコントロールによってラインセンサの積分時間を制御する。閾値は、焦点検出に必要な光量が対象となるラインセンサに入射しているか否かを判断する指標値であり、ラインセンサのオーバフローを防ぐように設定されている。

モニタ信号値が閾値を超えると、積分終了を示すモニタ信号が論理回路４４に送られる。論理回路４４は、対応するラインセンサ、すなわちモニタリング対象となっているラインセンサの電荷蓄積（積分）を終了させるための制御信号を出力する。ラインセンサに制御信号が送信されると、電荷蓄積が終了するとともに、一時的に電荷がラインセンサ内で格納される。

ラインセンサの電荷蓄積時間は、ライセンサのモニタリング対象エリア毎に独立制御されており、被写体の光強度分布に応じて各ラインセンサの電荷蓄積時間が調整される。すべてのラインセンサの電荷蓄積が終了すると、各ラインセンサの垂直シフトレジスタ、および電荷転送機能をもつ列回路４５、４６の水平シフトレジスタによって画素信号が順番に読み出されていく。これにより、各ラインセンサの画素信号読み出し回路（ここでは図示せず）において蓄積電荷が電圧変換、増幅処理され、画素信号が出力される。

各ラインセンサから読み出された一連の画素信号は、列回路４５、４６においてノイズ除去処理、増幅処理される。そして、一連の画素信号は、被写体像の画像信号としてシステムコントロール回路３０へ送られる。システムコントロール回路３０では、対になっているラインセンサ群の画像信号に基づいて位相差が検出され、デフォーカス量が求められる。

図３は、焦点検出部のブロック図である。図４は、ラインセンサ、モニタセンサ、ＡＧＣ回路の接続関係を示した図である。図３、図４を用いて、ラインセンサの電荷蓄積時間（積分時間）の制御について説明する。

なお、図３では、垂直方向に沿って延びるラインセンサ対ＬＳＡ５、ＬＳＡ１５、水平方向に沿って延びるラインセンサ対ＬＳＢ３、ＬＳＢ８と、それに応じたモニタセンサＬＭＡ５およびＬＭＢ３のみを図示し、それ以外のラインセンサ、モニタセンサは省略している。また、図４では、ラインセンサの電荷蓄積終了タイミングをわかりやすく説明のため、図２に示す実際の配置とは異なる配置でラインセンサ、モニタセンサを図示している。

ラインセンサＬＳＡ５は、ラインセンサ用画素信号読み出し回路ＰＳＡ５を挟んで向かい合うフォトダイオード対を上下方向に沿って並べた構成であり、ラインセンサ用画素信号読み出し回路によって各フォトダイオードから電荷が読み出される。他のラインセンサＬＳＡ１５、ＬＳＢ３、ＬＳＢ８も同様に画素信号読み出し回路ＰＳＡ１５、ＰＳＢ３、ＰＳＢ８を挟んで向かい合うフォトダイオード対を並列させた構成になっている。

ラインセンサＬＳＡ５の傍に配置されたモニタセンサＬＭＡ５は、フォトダイオードを有する微小センサを垂直方向に沿って複数個並べた構成であり、モニタセンサ用画素信号読み出し回路（ここでは図示せず）によって蓄積電荷が読み出される。ラインセンサＬＳＢ３の傍に配置されたモニタセンサＬＳＢ３も同様の構成になっている。

ＡＧＣ回路４２_ＨＳは、モニタセンサＬＭＢ３から出力されるモニタ信号の電圧レベルが閾値を超えるか否かを検知し、閾値に達すると電荷蓄積（積分）終了を知らせるモニタ信号を論理回路４４に出力する。モニタリング対象となっているラインセンサＬＳＢ３の電荷蓄積時間（積分時間）は、ＡＧＣ回路４２_ＨＳによって調整される。ＡＧＣ回路４２_ＨＳの閾値は、ラインセンサＬＳＡ１のダイナミックレンジを考慮した値に設定されており、論理回路４４からのＶＭＳ信号によって設定される。モニタセンサＬＭＡ５をモニタリングするＡＧＣ回路４２_Ｖ５も同様の構成である。

図４では、１つのラインセンサＬＳＢ３を図示している。対向位置にあるモニタセンサＬＭＢ３は、それぞれフォトダイオードを有する複数の微小センサから構成されており、ここでは、便宜上３つの微小センサＭ１〜Ｍ３、Ｍ４〜Ｍ６、Ｍ７〜Ｍ９から構成されるものとする。

上述したように、ラインセンサＬＳＢ３は、多数のフォトダイオード対を配列させた構成であり、モニタセンサＬＭＢ３の微小センサＭ１〜Ｍ９は、それぞれ割り当てられた所定数のフォトダイオードの領域についてモニタリングを行っている。

ここでは、３つの測距ゾーンＳＺ１〜ＳＺ３がラインセンサＬＳＢ３に対して規定されており、ＡＧＣ回路４２_ＨＳは、モニタセンサＭ１〜Ｍ３、Ｍ４〜Ｍ６、Ｍ７〜Ｍ９とそれぞれ接続されるモニタセンサ群４２Ｈ_３１、４２Ｈ_３２、４２Ｈ_３３から構成されており、測距ゾーンＳＺ１〜ＳＺ３の積分時間をそれぞれ調整する。モニタセンサ群４２Ｈ_３１、４２Ｈ_３２、４２Ｈ_３３は、微小センサＭ１〜Ｍ３、Ｍ４〜Ｍ６、Ｍ７〜Ｍ９からの出力信号をそれぞれ検知するため、測距ゾーンＳＺ１〜ＳＺ３に合わせて３つのモニタセンサ検出部ＡＧＣ１〜ＡＧＣ３、ＡＧＣ４〜ＡＧＣ６、ＡＧＣ７〜ＡＧＣ９をそれぞれ備えている。

ラインセンサＬＳＢ３の測距ゾーンＳＺ１を例に挙げると、瞳分割による一対の被写体像が焦点検出部４０に投影されると、ラインセンサＬＳＡ１の測距ゾーンＳＺ１およびモニタセンサＭ１〜Ｍ３に電荷が蓄積される。３つの微小センサＭ１〜Ｍ３に入力される光量は、被写体の明るさ分布によってそれぞれ異なるため、モニタセンサ検出部ＡＧＣ１〜ＡＧＣ３が積分終了を知らせるモニタ信号を出力するタイミングは異なる。

例えば、モニタセンサＭ１〜Ｍ３の微小センサＭ１に強い光が入射する一方で微小センサＭ２、Ｍ３に入射する光が弱い場合、検出部ＡＧＣ１に入力するモニタ信号の電圧値が検出部ＡＧ２、ＡＧ３よりも先に閾値を超え、電荷蓄積終了を知らせるモニタ信号を論理回路４４へ出力する。

論理回路４４は、検出部ＡＧＣ１から終了信号を受けると、ラインセンサＬＳＢ３の測距ゾーンの電荷蓄積を終了させる。ラインセンサＬＳＢ３の測距ゾーンＳＺ１の各フォトダイオードに蓄積された電荷は、電荷蓄積容量（ここでは図示せず）に一時的に格納される。検出部ＡＧＣ２、あるいは検出部ＡＧＣ３が最も早く積分終了のモニタ信号を出力した場合も、ラインセンサＬＳＢ３の測距ゾーンＳＺ１の電荷蓄積が同様に終了する。

このようなラインセンサの電荷蓄積が、ラインセンサＬＳＢ３の測距ゾーンＳＺ２、ＳＺ３についても、同じように行われる。すなわち、微小センサＭ４〜Ｍ６、Ｍ７〜Ｍ９のいずれかにおいて閾値を超えるモニタ信号が出力されると、ラインセンサＬＳＢ３の測距ゾーンＳＺ２、ＳＺ３の電荷蓄積をその時点で終了する。

すべてのラインセンサの電荷蓄積が終了すると（あるいはその前に所定時間が経過すると）、各ラインセンサから画素信号が出力される。上下方向にあるラインセンサ群ＥＡ１、ＥＡ２（図２参照）から出力される画素信号は、列回路４６に転送される（図２、３参照）。一方、左右方向にあるラインセンサ群ＥＢ１、ＥＢ２から出力される画素信号は、列回路４５へ転送される。

列回路４５、４６においては、出力された画素信号に対してノイズ除去、増幅処理が画素信号に対して行われる。これにより、ラインセンサ群ＥＡ１、ＥＡ２に対する一対の被写体像に応じた画像信号は、オフセット回路６４においてオフセットされた後、出力切替回路６６を通じてシステムコントロール回路３０へ出力される。一方、ラインセンサ群ＥＢ１、ＥＢ２に対する一対の被写体像に応じた画像信号は、オフセット回路６２においてオフセットされた後、出力切替回路６８を通じてシステムコントロール回路３０へ出力される。

システムコントロール回路３０は、論理回路４４の動作を制御するとともに、各ＡＧＣ回路からのモニタ信号を選択的に検知する。モニタ出力選択回路５６では、システムコントロール回路３０により指定されたモニタ信号が出力され、出力切替回路６８からシステムコントロール回路３０に送られる。また、ＯＢモニタ出力選択回路５２から選択的に出力されるＯＢモニタ信号は、出力切替回路６６を介してシステムコントロール回路３０に送られる。なお、ＯＢモニタ信号、モニタ信号は、レベルシフト回路５３、５５によってそれぞれ出力信号の基準電位がシフトされる。

論理回路４４は、ラインセンサの電荷蓄積を終了させるとき、選択回路５８を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路３０に出力する。また、すべてのラインセンサの電荷蓄積が終了すると、選択回路６０を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路３０へ送る。システムコントロール回路３０は、これらのモニタ信号、終了信号に基づいて、各ラインセンサの積分時間、ＡＧＣ回路のゲインを制御する。

図５は、ラインセンサ用画素信号読み出し回路の電気回路図である。図６は、図５の画素信号読み出し回路の模式的な断面図である。図７は、モニタセンサの電気回路図である。

図５には、ラインセンサＬＳＢ３における一組のフォトダイオード対１２０Ａｊ、１２０Ｂｊおよびそれに接続されるラインセンサ用画素信号読み出し回路１３０ｊに関する回路構成を示している。フォトダイオード対１２０Ａｊ、１２０Ｂｊは、ともにラインセンサ用画素信号読み出し回路１３０ｊと接続されている。

ラインセンサ用画素信号読み出し回路１３０ｊは、不要電荷の掃き出しをスイッチ制御するアンチブルーミングゲート（ＡＢＧ）１２１Ａ、１２１Ｂ、一時的に電荷を格納する電荷蓄積容量（ＭＥＭ）１２４Ａ、１２４Ｂ、フォトダイオード対１２０Ａｊ、１２０Ｂｊに蓄積された電荷を電荷蓄積容量１２４Ａ、１２４Ｂに転送する転送ゲート（ＴＧ）１２２Ａ、１２２Ｂを備える。

さらに、ラインセンサ用画素信号読み出し回路１３０ｊは、ＦＤＡ（Floating Diffusion Amplifier）に基づく電荷検出機構を備え、電荷注入されるフローティングディフュージョン（ＦＤ）１２５、電荷蓄積容量１２４Ａ、１２４Ｂの蓄積電荷を転送するフローティングディフュージョンゲート（ＦＤＧ）１２３Ａ、１２３Ｂ、リセットゲート（ＲＧ）２６、ソースフォロアアンプ１２７、および選択ゲート１２８を備える。

図６には、フォトダイオード１２０Ａｊ付近の焦点検出部４０の基板断面が図示されている。ｎ−ｓｕｂ基板の上にｐ型層（ｐ−ｗｅｌｌ）を形成し、その上にｐｎ接合のフォトダイオード１２０Ａｊが構成される。また、フォトダイオード１２０Ａｊの表面にｐ^＋層を形成することにより、埋め込み型フォトダイオードが構成される。電荷蓄積容量１２４Ａも同様のＭＯＳ型ダイオードの構成になっている。

なお、フォトダイオード１２０Ａｊの上方には開口部（図示せず）が設けられており、開口部を除く部分を遮光膜で覆うことによってフォトダイオード１２０Ａｊ以外の光入射が防止されている。

アンチブルーミングゲート（ＡＢＧ）１２１Ａ、転送ゲート（ＴＧ）１２２Ａ、フローティングディフュージョンゲート（ＦＤＧ）１２３Ａ、リセットゲート（ＲＧ）１２４Ａは、それぞれ表面に電荷転送電極（ゲート電極）を配設したトランジスタによって構成されており、それぞれ電荷読み出しタイミングに合わせてパルス信号が入力される。

転送ゲート（ＴＧ）１２２Ａ、フローティングディフュージョンゲート（ＦＤＧ）１２３Ａの開閉により、電荷蓄積容量１２４Ａ、およびｎ^＋層から成るフローティングディフュージョン（ＦＤ）１２５にそれぞれ電荷が転送される。また、アンチブルーミングゲート（ＡＢＧ）１２１Ａの開閉により、フォトダイオード１２０Ａｊの不要電荷が、ｎ^＋層１２９を介してドレインとなる電源ＶＤＤＡに掃き出される。

図７には、フォトダイオード１２０Ａｊをモニタリングする微小センサ１４０ｍを示している。フォトダイオード１４２に接続されるモニタセンサ用画素信号読み出し回路１４４は、アンチブルーミングゲート（ＡＢＧ）１５１、転送ゲート（ＴＧ）１５２、リセットゲート（ＲＧ）１５４、さらには電荷蓄積容量（ＭＥＭ）１５３、ソースフォロアアンプ１５５を備える。

被写体からの光がラインセンサに到達すると、フォトダイオード１２０Ａｊ、１２０Ｂｊの光電変換によって信号電荷（画素信号）が生じ、光量に応じて電荷が蓄積されていく。一方、モニタセンサ１４０ｍの光電変換部１４２に生じる信号電荷は、電荷蓄積１５３を介して図２、３に示したＡＧＣ回路へ随時出力される。

モニタ信号が閾値を超えると、フォトダイオード１２０Ａｊの電荷蓄積が終了し、蓄積電荷は転送ゲート１２２Ａ、１２２Ｂを通って電荷蓄積容量１２３Ａ、１２３Ｂに一時的に転送される。他のフォトダイオード対の電荷蓄積がすべて終了するまで、蓄積電荷は電荷蓄積容量１２３Ａ、１２３Ｂにそれぞれ保存される。

他のラインセンサの電荷蓄積が終了すると、フォトダイオード１２０Ａｊ、１２０Ｂｊにおいて生じ、電荷蓄積容量１２３Ａ、１２３Ｂにそれぞれ格納されていた電荷は、別々に、または混合されてフローティングディフュージョン（ＦＤ）１２５に注入される。そして、ソースフォロアアンプ１２７によって画素信号（電圧信号）が出力される。画素信号が出力されると、リセットゲート１２６の動作によってフローティングディフュージョン１２４がリセットされる。

図８は、ラインセンサ群に規定される測距ゾーンを示した図である。図９は、電荷転送の列回路（図２参照）の電気回路図である。図１０は、画素信号の読み出し、出力処理のタイミングチャートである。図８〜図１０を用いて、蓄積電荷（画素信号）の読み出し及び出力処理について説明する。

図８には、ラインセンサ群ＥＡ１（図２参照）を構成するラインセンサＬＳＡ１〜ＬＳＡ９に対して規定される測距ゾーンＤＡが示されている。測距ゾーンＤＡは、モニタセンサの各微小センサがモニタリングするエリア領域に相当し、上下方向に沿って延びる各ラインセンサを横断するように、測距ゾーンＤＡがラインセンサ配列方向に沿って定められる。

ラインセンサ群ＥＡ１の画素信号を読み出すとき、ライセンサ配列方向（左右方向）を主走査方向として順番に画素信号を読み出す。上述したように、各ラインセンサはフォトダイオード対を上下方向に並べた構成になっており、フォトダイオード対をラインセンサ上部から下部に向けて順番にライン走査し、画素信号を読み出す。ラインセンサ群ＥＡ１の場合、ＬＳＡ１〜ＬＳＡ９までの１ライン分のフォトダイオード対から画素信号が順に読み出される。ラインセンサ群ＥＡ２も同様に画素信号が読み出される。

一方、ラインセンサＬＳＢ１〜ＬＳＡＢ５から構成されるラインセンサ群ＥＢ１については、上下方向を主走査方向として画素信号が読み出される。主走査ライン上にあるフォトダイオード対の画素信号がラインセンサＬＳＢ１からＬＳＢ５に向けて順次読み出され、１ライン分の画素信号が読み出されると次のラインに走査が移る。ラインセンサ群ＥＢ１に規定される測距ゾーンＤＢは、各微小センサのモニタリング対象エリアに合わせて規定される。ラインセンサ群ＥＢ２に対しても、同様の画素信号読み出しが行われる。

本実施形態では、測距ゾーンＤＡ、ＤＢごとにＡＧＣ回路で用いられる閾値電圧が設定されている。すなわち、各ラインセンサの同一測距ゾーンにある所定数の微小センサ（図２では３つ）には、同じ閾値電圧が設定される。画素信号の読み出しゲインに関しても同様であり、測距ゾーンＤＡそれぞれの閾値電圧に応じたゲイン値が定められる。したがって、画素信号を読み出すとき、次の測距ゾーンへ読み出し走査ラインが移る度に新たなゲイン値が設定される。

図９には、図５に示すフォトダイオード対１２０Ａｊ、１２０Ｂｊの画素信号読み出し回路１３０ｊと、出力するための回路を図示している。

電荷転送回路４６のゲイン設定部３０２は、クランプ（ＣＬ）３０４、容量Ｃｃ１のキャパシタ３０５、容量Ｃｃ２の可変キャパシタ３０６、増幅器（ＡＭＰｃ）３０８を有する。システムコントロール回路３０からの制御信号に基づいて可変キャパシタ３０４の容量が変化する。

フォトダイオード１２０Ａｊ、１２０Ｂｊによって生成された画素信号は、ゲイン設定部３０２においてゲイン処理される。ゲイン値は、ラインセンサの積分時間、あるいは限度積分時間、すなわち飽和状態にならない限界時間に達したときのラインセンサからの出力信号レベルに応じて定められる。

限度積分時間に到達する前に積分終了している場合には１倍のゲインが設定される一方、限度積分時間に到達しても露光が終了しない場合、ＡＧＣ回路における閾値との比較によってゲイン値が定められる。具体的には、出力信号レベルが低いほど高いゲイン値が設定される。

ゲイン値は、キャパシタ３０５、可変キャパシタ３０４の容量比“Ｃｃ１／Ｃｃ２”によって決定される。ここでは、１、４、８、１６、３２倍のいずれかのゲインが可変キャパシタ３０４の容量調整によって設定される。定められたゲイン値に従って画素信号が増幅器３０８においてゲイン処理される。

ＣＤＳ（相関二重サンプリング）回路３５０は、キャパシタ３１６（ＣＳＨ１）、３１８（ＣＳＨ２）を設けた格納部３３０を備える。フォトダイオード１２０Ａｊ、１２０Ｂｊによって生成された画素信号は、スイッチ（ΦＳ）３１０の切り替えにより、キャパシタ３１６に一時的に格納される。また、スイッチ（ΦＲ）３１２の切り替えによって、リセット信号がキャパシタ３１８に一時的に格納される。

また、ＣＤＳ（相関二重サンプリング）回路３５０は、増幅器３４０、３４２、およびキャパシタ（ＣＳＨ３）３４４、キャパシタ（ＣＳＨ４）３４６を備える。スイッチ（ΦＴ）３１４がＯＮ状態に切り替わると、画素信号とリセット信号がＣＤＳ回路３５０に入力し、これによって画素信号に対するノイズ（リセット雑音）除去処理が行われる。

ノイズ除去された画素信号は、差動アンプ３２０、スイッチ（ΦＲＤｎ）３２１を経由して外部のシステムコントロール回路３０へ向けて出力される。スイッチ（ΦＲＤｎ）３２１のＯＮ／ＯＦＦ動作によって画素信号の出力タイミングが決定され、画素信号読み出し走査順に従ってＯＮ／ＯＦＦが切り替えられる。差動アンプ３２０では、出力オフセット調整部（図示せず）からの黒レベル信号に応じて画素信号がオフセット調整される。

スイッチ（ΦＲＤｎ）３２１の切り替えによって出力された画素信号は、他のラインセンサから出力される画素信号とともに、Ａ／Ｄ変換処理回路４００においてデジタル信号に変換され、システムコントロール回路３０に送られる。

図９に示さないフォトダイオード対に対しても、同様の画素信号読み出し、出力処理が行われ、上述した測距ゾーンおよび読み出し走査順序に従って各ラインセンサの画素信号が順次読み出されていく。ただし、各ラインセンサの一方の側のフォトダイオードから画素信号をまとめて先に読み出し、他方の側のフォトダイオードの画素信号を後から読み出すように構成している。

図１０には、ゲイン部４６、ＣＤＳ処理回路３５０等の動作タイミングが示されている。各回路の動作タイミングは、タイミングジェネレータ５００（図９参照）からのクロックパルス信号に従う。図１０に示すアンチブルーミングゲート（ΦＡＢＧ）からスイッチ（ΦＳＥＬｊ）までの動作は、図９に示したラインセンサのフォトダイオード対１２０Ａｊ、１２０Ｂｊに対する画素信号読み出し動作を示している。また、スイッチ（ΦＳＥＬｊ＋１）の動作は、次の読み出し走査ライン上にあるフォトダイオード対に対して行われる動作を示している。

一方、スイッチ（ΦＣＬ）３０６〜スイッチ（ΦＲＤｎ）３２１までの動作は、同じラインセンサにある一連のフォトダイオード対において生成される画素信号に対して行われる動作を示しており、スイッチ（ΦＲＤｎ＋１）の動作は、隣のラインセンサにおいて生成される画素信号に対して行われる動作を示している。クロックＡＤＣＬＫは、Ａ／Ｄ変換処理の動作サイクルを示し、１サイクルはクロックパルスの周期に相当する。

上述したように、フォトダイオード対１２０Ａｊ、１２０Ｂｊに対する積分が終了すると、アンチブルーミングゲート（ΦＡＢＧｊ）１２１Ａ、１２１ＢはＯＮ状態となり、フローティングディフュージョンゲート１２３Ａ（ΦＦＤＧ−Ａｊ）、１２３Ｂ（ΦＦＤＧ−Ａｊ）が閉じ、転送ゲート（ΦＴＧｊ）が開閉することによって、蓄積電荷は、一時的にキャパシタ（ＭＥＭ−Ａｊ、ＭＥＭ−Ｂｊ）１２４Ａ、１２４Ｂに格納される。

すべてのラインセンサについて電荷蓄積が終了すると、一時的にキャパシタ（ＭＥＭ−Ａｊ、ＭＥＭ−Ｂｊ）１２４Ａ、１２４Ｂに格納されていた画素信号が読み出され、画素信号読み出し回路１３０ｊ、ゲイン部３０２を介して格納部３３０のキャパシタ３１６（ＣＳＨ１）へ送られる。

具体的には、スイッチ（ΦＲ）３１２の切り替えによってリセット信号がキャパシタ（ＣＳＨ２）３１８に入力された後、フローティングディフュージョンゲート１２３Ａ（ΦＦＤＧ−Ａｊ）、がＯＮ状態に切り替わる。さらに、スイッチ（ΦＳ）３１０がＯＮ状態になることによって、読み出された画素信号がキャパシタ（ＣＳＨ１）３１６に一時的に格納される。

画素信号が格納される期間に合わせて、先にキャパシタ（ＣＳＨ１）１３６に格納された画素信号が、スイッチ３２１（ΦＲＤｎ）を介して外部に出力される。このように画素信号の読み出しおよび格納動作と画素信号の出力動作が行われる期間を、ここでは映像期間ＪＬとする。

映像期間ＪＬでは、各ラインセンサの対象となる読み出し走査ラインに沿って画素信号が順番に読み出される。すなわち、各ラインセンサのスイッチ（ΦＲＤｎ（ラインセンサ群ＥＢ１ではｎ＝１〜５、ラインセンサ群ＥＡ１ではｎ＝１〜９））がクロックパルスに合わせて順番にＯＮ状態に切り替わる。図１０には、図９に示しているスイッチ（ΦＲＤｎ）と、その隣にある図示しないラインセンサのスイッチ（ΦＲＤｎ＋１）の動作タイミングが表されている。これによって、キャパシタ（ＣＳＨ１）３１６に格納された画素信号は、ノイズ除去処理されると同時に電荷転送回路４６から出力される。

電荷転送回路４６から出力された画素信号は、他のラインセンサの同じ読み出し走査ライン上にあるフォトダイオードにおいて生成された画素信号とともにＡ／Ｄ変換処理される。Ａ／Ｄ変換処理の動作タイミングは、クロックＡＤＣＬＫの立ち下がりに従っており、他のＣＤＳ回路などのスイッチ動作タイミング（ΦＲ、ΦＳなど）と半サイクルずれている。クロックＡＤＣＬＫが立ち下がる時にアナログ信号である画素信号のレベルが検出され、デジタル信号に変換される。

フォトダイオード１２０Ａｊの画素信号が読み出されると、次の映像期間ＪＫでは、フローティングディフュージョンゲート（ＦＤＧ−Ｂｊ）１２３Ｂが開くことによってフォトダイオード１２０Ｂｊの画素信号が読み出される。そして、選択スイッチ（ΦＳＥＬｊ）がＯＦＦ状態となり、次の読み出し走査ライン上に当たるフォトダイオード対に設けられている選択スイッチ（ΦＳＥＬｊ＋１）がＯＮ状態となり、画素信号が順に読み出される。

映像期間ＪＬの間（以下、転送期間ＪＫとする）には、一時的にキャパシタ（ＣＳＨ１）３１６に格納された画素信号を出力するためのスイッチ２１（ΦＴ）の動作、およびリセットゲート（ΦＲＧ）のＯＮ動作が行われる。また、測距ゾーンの切り替え期間に当たるときには、ゲイン設定部３０２においてゲイン値の切り替えが行われる。

このように、映像期間ＪＬにおいては、読み出し走査ライン上にあるフォトダイオードに生成された画素信号の読み出しと、前回の映像期間ＪＬで読み出され、一時的にキャパシタ（ΦＳ）３１６に格納されている画素信号のノイズ除去処理および出力処理が、同時に行われる。

画素信号の電荷転送部４６への読み出し処理と、画素信号の電荷転送部４６からの出力処理がともに映像期間ＪＬにおいて行われるため、スイッチ（ΦＲｎ）３２１の切り替えタイミングと、画素信号格納のためのスイッチ群、すなわち、スイッチ（ΦＲ）３１８、フローティングディフュージョンゲート（ΦＦＤＧ−Ａｊ／ΦＦＤＧ−Ｂｊ）１２３Ａ、１２３Ｂ、スイッチ（ΦＳ）３１６の動作タイミングが一致する場合が生じる。

しかしながら、画素信号の出力タイミングは、Ａ／Ｄ変換処理の動作タイミングから外れている。すなわち、スイッチ（ΦＲｎ）のＯＮ／ＯＦＦ切り替えタイミングが、Ａ／ＤクロックＡＤＣＬＫの立ち下がるタイミングとはクロックパルスの半周期分だけずれるように設定されている。そのため、ノイズが画像信号に重畳されているタイミングでＡ／Ｄ変換処理が行われず、スイッチ動作に影響されないデジタル画素信号が生成される。

このように第１の実施形態によれば、複数のラインセンサを配列させた焦点検出装置４０において、ラインセンサのフォトダイオードから読み出された画素信号およびリセット信号が、キャパシタ３１６、３１８にそれぞれ格納される。そして、スイッチ３２１を開閉することによって、ＣＤＳ処理（ノイズ除去処理）されながら出力されるとともに、その映像期間ＪＬに合わせて、次の画素信号、リセット信号がキャパシタ３１６、３１８に格納される。そして、ＣＤＳ処理の動作タイミングがＡ／Ｄ変換処理タイミングから外れている。

なお、Ａ／Ｄ変換処理タイミングのオフセットは、スイッチ動作タイミングを規定するクロックパルス信号の半サイクルに限定されず、画素信号出力タイミングと一致しないように設定すればよい。

次に、図１１を用いて第２の実施形態であるデジタルカメラについて説明する。第２の実施形態では、画素信号を格納するためのスイッチ群の動作が、あらかじめ複数用意されたパターンの中から選択される。それ以外の構成については、第１の実施形態と実質的に同じである。

図１１は、第２の実施形態における一連のＣＤＳ処理動作における画素信号を格納する動作タイミングを示したタイミングチャートである。

パターンＡの動作タイミングは、第１の実施形態で示した動作タイミングである。パターンＢでは、リセット信号を格納するためのスイッチ（ΦＲ）３１２の動作タイミングが、パターン（Ａ）と比べて遅く設定されている。これによって、画素信号読み出し開始まで十分な時間が確保され、画素信号を確実に読み出すことができる。

パターン（Ｃ）は、スイッチ（ΦＳ）３１０、（ΦＲ）３１２のＯＮ状態期間が、パターン（Ａ）と比べて長く設定される。これによって、画素信号のサンプルホールドが確実に行われ、画素信号が漏れなくキャパシタ（ＣＳＨ１）３１６に格納される。

パターン（Ｄ）は、フローティングディフュージョンゲート（ΦＦＤＧ）の開いている時間が、パターン（Ａ）に比べて長く設定されている。これによって、画素信号が確実に電荷転送回路４６に読み出される。パターン（Ｅ）は、パターン（Ｃ）とパターン（Ｄ）を組み合わせたものである。

本実施形態では、これら５つのパターンの中から１つのパターンが選択、設定される。ここでは、システムコントロール回路３０の制御によってパターン選択が行われる。これにより、ハードウェア特性に合わせて画素信号格納処理の動作タイミングを容易に設定することが可能となる。いずれのパターンにおいても、Ａ／Ｄ変換処理時にノイズが画像信号に重畳される恐れはない。

次に、図１２を用いて、第３の実施形態であるデジタルカメラについて説明する。第３の実施形態では、スイッチの動作の開始時期が微調整される。それ以外の構成については、第１の実施形態と実質的に同じである。

図１２は、第３の実施形態におけるスイッチの動作タイミングを示したタイミングチャートである。

図１２に示すように、一連のスイッチ、ゲートの立ち上がりタイミングが、期間ΔＭだけ早くなるように調整されている。これは、次になされるＡ／ＤクロックＡＤＣＬＫの立ち下がりタイミングと、スイッチ、ゲートの動作タイミングをできるだけ離すための調整であり、前に発生しているＡ／ＤクロックＡＤＣＬＫの立ち下がりタイミングにまで到達しない範囲でタイミングが変更される。

このような動作タイミングの微調整により、画素信号にノイズが生じることを防ぐ。微調整される期間ΔＭは、論理回路４４からの制御信号に基づいて設定される。

次に、図１３、１４を用いて、第４の実施形態であるデジタルカメラについて説明する。第４の実施形態では、第１〜第３の実施形態と異なり、画素信号読み出しに合わせてフォトダイオードにおける電荷蓄積が開始される。それ以外の構成については、実質的に第１の実施形態と同じである。

図１３は、第４の実施形態における積分および画素信号読み出しのタイミングチャートである。

図１３では、同一ラインセンサ上のフォトダイオード対に対するフローティングディフュージョンゲートをＦＤ_１〜ＦＤｎで表し、アンチブルーミングゲート（ΦＡＢＧｊ）、転送ゲート（ΦＴＧｊ）、リセットゲート（ΦＲＧ）については、各フォトダイオード対の動作を示している。

第１の実施形態で示したように通常積分時間が終了、すなわち、すべてのラインセンサにおける電荷蓄積が終了すると、画素信号読み出し処理が行われる。すなわち、画素信号がゲイン処理された後に一時的にキャパシタに格納され、ＣＤＳ処理を経て出力される。

第４の実施形態では、この画素信号読み出し開始とともに、フォトダイオードへの電荷蓄積が開始される。すなわち、アンチブルーミングゲート（ΦＡＢＧｊ）がＯＦＦ状態となって電荷蓄積がすぐに開始される。電荷蓄積が開始されると同時に、対応するＡＧＣ回路の判別処理が禁止される。これによって、先に蓄積された画素信号読み出し中にＡＧＣ回路の判断で露光終了と判断し、蓄積電荷が読み出されるのを防ぐ。

ラインセンサすべての画素信号が読み出されると、ＡＧＣ回路の判別処理を再開する。このとき、各ラインセンサのフォトダイオードには電荷がすでに蓄積されている。そのため、ＡＧＣ回路によってモニタセンサの出力レベルが閾値に到達するタイミングがすぐに訪れることになり、画像信号がシステムコントロール回路３０へ出力される時間間隔が短くなる。

一方、被写体が明るい場合、すべての画素信号の読み出しが終了する前にフォトダイオードが飽和状態に至る。このとき、飽和状態にあるラインセンサ、およびそれと同じ測距ゾーンにあるラインセンサの画素信号については、焦点検出に使用せず、飽和状態にない測距ゾーンにあるラインセンサの画素信号に基づいて焦点調整を行う。この場合、再度積分をやり直す。

図１４は、論理回路において実行される電荷蓄積、画素信号読み出し制御処理のフローチャートである。

レリーズ半押し動作によって焦点検出動作が開始されると、最初に通常の電荷蓄積が開始される。すなわち、電荷蓄積（積分）が開始されると（Ｓ１０１）、限度積分時間を超えているか否かが判断される（Ｓ１０２）。限度積分時間を超えていない状況ですべてのラインセンサの電荷蓄積が終了すると（Ｓ１０３）、そのときの積分時間、具体的には最小積分時間が検出される（Ｓ１０４）。これは、最小積分時間が読み出し時間が短いことによって同時積分、読み出しを行ったときに読み出し中に画素が飽和してしまうことを防ぐためである。一方、ステップＳ１０２において限度積分時間を超えた場合、積分を強制終了し（Ｓ１０５）、ステップＳ１０６へ移る。

ステップＳ１０５では、フォーカシングレンズが駆動中であるか否かが判断される。フォーカシングレンズが駆動中である場合、被写体像の明るさレベルを迅速に検出するため、画素信号の読み出しと同時に新たな電荷蓄積を開始させる（Ｓ１０７）。フォーカシングレンズが駆動中ではない場合、積分時間（最小積分時間）（電荷蓄積時間）Ｔｒが参照時間Ｔｓを超えているか否かが判断される（Ｓ１０６）。なお、ここでは、前回の電荷蓄積にかかった積分時間を用いている。

参照時間Ｔｓは、被写体の明るさレベルを判断するための基準値であり、ラインセンサ全体の画素信号読み出しに必要な時間に相当する。積分時間Ｔｒが参照時間Ｔｓを超えている場合、被写体の明るさレベルが低いことを意味し、ＡＦ調整を迅速に行うため、画素信号読み出しと同時に電荷蓄積（積分）が開始される（Ｓ１０７）。それと同時に、ＡＧＣ回路の動作を禁止し、電荷蓄積を終了させないようにする（Ｓ１０８）。

全ラインセンサの画素信号の読み出しが終了すると（Ｓ１０９）、ＡＧＣ回路によるモニタリング機能を再開させる。再開させた時点においてモニタセンサの出力信号レベルが閾値を超えているラインセンサがある場合、そのラインセンサは飽和状態にある。そのため、モニタセンサの出力信号レベルが閾値を超えている場合、対応する測距ゾーンのラインセンサの画素信号を焦点検出に使用しないことが決定され、飽和状態になった画素信号は出力されない（Ｓ１１０、Ｓ１１３）。この場合、前回までのＡＦ演算にそのラインセンサが使用されている場合があることを考慮し、再度積分をやり直す。

ステップＳ１１１では、ＡＧＣ回路の動作を再開させる。ＡＦ調整が終了していなければステップＳ１０２へ戻り、電荷蓄積および画素信号読み出し処理の制御が繰り返される。

一方、ステップＳ１０６において積分時間Ｔｒが参照時間Ｔｓ以下であると判断された場合、被写体が明るく画像信号を速やかに検出できるため、画素信号の読み出し処理のみが実行され、全ラインセンサの画素信号読み出しが終了するまで積分は行われない（Ｓ１１４）。全ラインセンサの画素信号の読み出しが終了すると（Ｓ１１５）、ＡＦ調整が終了していなければステップＳ１０２に戻り、電荷蓄積および画素信号読み出し処理の制御が繰り返される（Ｓ１１６）。

このように第４の実施形態によれば、複数のラインセンサを配列させた焦点検出装置において、フォーカシングレンズが駆動されている、あるいは、積分時間が参照時間より長い（被写体が暗い）場合、ラインセンサの電荷蓄積終了によって画素信号が読み出されると同時に、ラインセンサでの電荷蓄積が開始される。この間、ＡＧＣ回路による信号レベルのモニタリングを禁止する。全ラインセンサの画素信号が読み出されると、ＡＧＣ回路を再機能させ、ラインセンサの電荷蓄積を終了させていく。

電荷蓄積開始時期は、画素信号の読み出しと同時に実行することに限定されず、全ラインセンサの画素信号の読み出し終了前に行えばよい。また、フォーカシングレンズの駆動に関係なく電荷蓄積開始時期の制御を行ってもよい。さらに、積分時間の検出、比較方法以外の方法で被写体の明るさレベルを検出してもよい。

測距方式については限定されず、また、ラインセンサの数、配列方向も限定されない。一眼レフ以外のカメラに適用することも可能であり、携帯電話など撮影機能を備えた撮影装置に適用してもよい。さらに、第１実施形態などに関し、撮影装置に関係しない画像処理装置に適用することも可能である。

１０ 一眼レフ型デジタルカメラ
２４ ＡＦモジュール（焦点検出装置）
４０ 焦点検出部
４４ 論理回路
４６ 電荷転送回路（（出力回路）
１２０Ａｊ、１２０Ｂｊ フォトダイオード（光電変換素子）
１２２Ａ 転送ゲート（電荷転送ゲート）
１２４Ａ 電荷蓄積容量（電荷格納部）
３２１ スイッチ（出力回路）
３５０ ＣＤＳ処理回路
４００ Ａ／Ｄ変換処理回路
ＴＺ 閾値
Δｔ、ΔＴ、ΔＴ’ 電荷転送時間

Claims (5)

1. 複数のラインセンサを備えた焦点検出装置であって、
   対応するラインセンサの蓄積電荷を画素信号として順に読み出す画素信号読み出し回路と、
   順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するＣＤＳ回路と、
   ノイズ除去処理された画素信号を順に出力する出力回路と、
   画素信号の読み出しおよび前記格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、前記画素信号読み出し回路、前記ＣＤＳ回路および前記出力回路の動作タイミングを調整するタイミング調整手段とを備え、
   前記タイミング調整手段が、画素信号の出力タイミングを、各ラインセンサの画素信号に対するＡ／Ｄ変換処理タイミングから外すことを特徴とする焦点検出装置。
2. 画素信号の読み出しおよび格納動作タイミングが、Ａ／Ｄ変換処理動作前に修正されていることを特徴とする請求項１に記載の焦点検出装置。
3. 画素信号の読み出しおよび格納動作タイミングが、複数のタイミングパターンの中から選択されるものであることを特徴とする請求項１乃至２のいずれかに記載の焦点検出装置。
4. 請求項１に記載された焦点検出装置を備えた撮影装置。
5. 複数の光電変換部から成るフォトセンサと、
   前記複数の光電変換部に蓄積された電荷を画素信号として順に読み出す画素信号読み出し回路と、
   順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するＣＤＳ回路と、
   ノイズ除去処理された画素信号を順に出力する出力回路と、
   出力された画素信号をＡ／Ｄ変換処理するＡ／Ｄ変換回路と、
   画素信号の読み出しおよび前記格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、前記画素信号読み出し回路、前記ＣＤＳ回路および前記出力回路の動作タイミングを調整するタイミング調整手段とを備え、
   前記タイミング調整手段が、画素信号の出力タイミングを、Ａ／Ｄ変換処理タイミングから外すことを特徴とする画像処理装置。

Images