JP2013162475A - ループバック回路 - Google Patents
ループバック回路 Download PDFInfo
- Publication number
- JP2013162475A JP2013162475A JP2012025263A JP2012025263A JP2013162475A JP 2013162475 A JP2013162475 A JP 2013162475A JP 2012025263 A JP2012025263 A JP 2012025263A JP 2012025263 A JP2012025263 A JP 2012025263A JP 2013162475 A JP2013162475 A JP 2013162475A
- Authority
- JP
- Japan
- Prior art keywords
- received frame
- address
- frame
- delayed
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
【解決手段】 本発明の代表的な構成は、宛先アドレスと送信元アドレスがこの順に含まれる受信フレームをループバックするループバック回路において、受信フレームを格納した受信メモリ112と、自局のアドレスを供給する自局アドレス供給部130と、受信メモリ112からリードした受信フレームを遅延させて出力するフレーム遅延シフタ(第1シフタ134、第2シフタ136)と、受信フレームまたは自局のアドレスと、遅延した受信フレームとが入力される複数のセレクタとを備え、複数のセレクタは、遅延した受信フレームの宛先アドレスを受信フレームの送信元アドレスに置換すると共に、遅延した受信フレームの送信元アドレスを自局のアドレスに置換することを特徴とする。
【選択図】図4
Description
図1は、本発明のループバック回路の実施形態であるFPGA104を備える機器100のイーサネットでの他の機器108との接続を示す模式図である。図1に示すように、機器100は、PHY102(Physical Layer)と、FPGA104(Field-Programmable Gate Array)と、CPU106とを備える。
以下、本実施形態にかかるFPGA104の効果を説明するために、ストア・アンド・フォワード方式である比較例を例示して対比する。図6は、比較例として例示するDMA制御部214の概略構成を示すブロック図である。なお、本実施形態と実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略する。
図7は、本実施形態にかかるFPGA104と比較例として例示したDMA制御部214を備えるFPGAのループバック遅延クロック数の対比図である。なお、ループバック遅延クロック数は、ループバックするフレームの最初のデータ(32ビット)が送信メモリ116にとどくまでのクロック数(時間)とする。
Claims (2)
- 宛先アドレスと送信元アドレスがこの順に含まれる受信フレームをループバックするループバック回路において、
受信フレームを格納した受信メモリと、
自局のアドレスを供給する自局アドレス供給部と、
前記受信メモリからリードした受信フレームを遅延させて出力するフレーム遅延シフタと、
前記受信フレームまたは前記自局のアドレスと、前記遅延した受信フレームとが入力される複数のセレクタとを備え、
前記複数のセレクタは、前記遅延した受信フレームの宛先アドレスを前記受信フレームの送信元アドレスに置換すると共に、前記遅延した受信フレームの送信元アドレスを前記自局のアドレスに置換することを特徴とするループバック回路。 - 前記宛先アドレスおよび送信元アドレスは48ビットであって、
当該回路のバス幅は32ビットであって、
前記フレーム遅延シフタは、前記受信フレームを1段遅延させて出力する第1シフタと、該第1シフタの出力をさらに1段遅延させる第2シフタとを含み、
前記複数のセレクタは、
1段遅延した受信フレームの1クロック目の宛先アドレス領域を前記受信フレームの2クロック目に含まれる送信元アドレスの16ビットに置換する第1セレクタと、
1段遅延した受信フレームの2クロック目の宛先アドレス領域を前記受信フレームの3クロック目に含まれる送信元アドレスの16ビットに置換する第2セレクタと、
2段遅延した受信フレームの1クロック目の宛先アドレス領域を前記受信フレームの3クロック目に含まれる送信元アドレスの16ビットに置換する第3セレクタとを含むことを特徴とする請求項1に記載のループバック回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025263A JP5892325B2 (ja) | 2012-02-08 | 2012-02-08 | ループバック回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025263A JP5892325B2 (ja) | 2012-02-08 | 2012-02-08 | ループバック回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013162475A true JP2013162475A (ja) | 2013-08-19 |
JP5892325B2 JP5892325B2 (ja) | 2016-03-23 |
Family
ID=49174363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012025263A Active JP5892325B2 (ja) | 2012-02-08 | 2012-02-08 | ループバック回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5892325B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016042631A (ja) * | 2014-08-14 | 2016-03-31 | 沖電気工業株式会社 | 通信装置 |
KR20210059017A (ko) * | 2014-01-24 | 2021-05-24 | 퀄컴 인코포레이티드 | 포트-투-포트 루프백들을 이용한 동적 랜덤 액세스 메모리 (dram) 시스템들의 메모리 훈련의 제공, 및 관련 방법들, 시스템들, 및 장치들 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453652A (en) * | 1987-08-25 | 1989-03-01 | Fujitsu Ltd | Packet folding device |
JP2010263373A (ja) * | 2009-05-01 | 2010-11-18 | Hitachi Cable Ltd | ネットワーク中継機器、ネットワーク、及びネットワーク保守運用方法 |
-
2012
- 2012-02-08 JP JP2012025263A patent/JP5892325B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453652A (en) * | 1987-08-25 | 1989-03-01 | Fujitsu Ltd | Packet folding device |
JP2010263373A (ja) * | 2009-05-01 | 2010-11-18 | Hitachi Cable Ltd | ネットワーク中継機器、ネットワーク、及びネットワーク保守運用方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210059017A (ko) * | 2014-01-24 | 2021-05-24 | 퀄컴 인코포레이티드 | 포트-투-포트 루프백들을 이용한 동적 랜덤 액세스 메모리 (dram) 시스템들의 메모리 훈련의 제공, 및 관련 방법들, 시스템들, 및 장치들 |
KR102354764B1 (ko) | 2014-01-24 | 2022-01-21 | 퀄컴 인코포레이티드 | 포트-투-포트 루프백들을 이용한 동적 랜덤 액세스 메모리 (dram) 시스템들의 메모리 훈련의 제공, 및 관련 방법들, 시스템들, 및 장치들 |
JP2016042631A (ja) * | 2014-08-14 | 2016-03-31 | 沖電気工業株式会社 | 通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5892325B2 (ja) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9772946B2 (en) | Method and device for processing data | |
EP2913963A1 (en) | Data buffering system and method for ethernet device | |
CN110297797B (zh) | 异构协议转换装置和方法 | |
CN112713965B (zh) | 一种适用于cpri协议的速率匹配方法、系统及相关装置 | |
JPWO2010013340A1 (ja) | データ転送装置、データ送信装置、データ受信装置およびデータ転送方法 | |
EP2699030B1 (en) | Route switching device, network switching system and route switching method | |
CN114490467B (zh) | 一种多核网络处理器的报文处理dma系统及方法 | |
JP5892325B2 (ja) | ループバック回路 | |
CN105446699A (zh) | 数据帧队列管理方法 | |
CN108614792B (zh) | 1394事务层数据包存储管理方法及电路 | |
CN103617132A (zh) | 一种基于共享存储的以太网终端发送实现方法及终端装置 | |
CN103997415A (zh) | 一种实现报文统计的装置及方法 | |
US6799227B2 (en) | Dynamic configuration of a time division multiplexing port and associated direct memory access controller | |
CN105227288B (zh) | Gmii数据发送方法和装置 | |
CN103347023B (zh) | 一种工业现场环境下hdlc通信控制器 | |
US10079769B1 (en) | Methods and apparatus for implementing dynamic rate controllers using linked list of rate programs | |
CN112134904B (zh) | 用于芯片间数据帧协议处理的帧打包器、方法及计量芯片 | |
CN113726478B (zh) | 一种多通道数据位宽可配的0比特填充方法及装置 | |
CN105718401A (zh) | 一种多路smii信号到一路mii信号的复用方法及系统 | |
CN108616371B (zh) | 一种基于fc交换机的端口监控方法 | |
CN113794585B (zh) | 一种报文处理方法及装置 | |
CN111538688B (zh) | 数据处理方法、装置、模组及芯片 | |
CN109639713A (zh) | 一种iq数据帧和传输、接收方法 | |
CN104281546A (zh) | 无线通信装置及方法 | |
CN115833920B (zh) | 一种解调数据的传输方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5892325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |