CN113726478B - 一种多通道数据位宽可配的0比特填充方法及装置 - Google Patents

一种多通道数据位宽可配的0比特填充方法及装置 Download PDF

Info

Publication number
CN113726478B
CN113726478B CN202110903114.7A CN202110903114A CN113726478B CN 113726478 B CN113726478 B CN 113726478B CN 202110903114 A CN202110903114 A CN 202110903114A CN 113726478 B CN113726478 B CN 113726478B
Authority
CN
China
Prior art keywords
data
bit
state
channel
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110903114.7A
Other languages
English (en)
Other versions
CN113726478A (zh
Inventor
袁结全
崔志辉
张皓翔
胡裕赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Forward Industrial Co Ltd
Original Assignee
Shenzhen Forward Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Forward Industrial Co Ltd filed Critical Shenzhen Forward Industrial Co Ltd
Priority to CN202110903114.7A priority Critical patent/CN113726478B/zh
Publication of CN113726478A publication Critical patent/CN113726478A/zh
Application granted granted Critical
Publication of CN113726478B publication Critical patent/CN113726478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种多通道数据位宽可配的0比特填充方法及装置，包括接收原始数据，并解析原始数据通道号；对原始数据进行连1检测和0比特填充，得到0比特填充后的数据；对0比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据；将截取后的数据通过与原始数据通道号对应的物理通道进行输出。本发明连1检测速率快，数据带宽高；通过多物理通道的设计，支持多个设备接入，使整体带宽的利用率不易受限于通信链路的后级设备；兼容不同位宽的数据输入与输出，兼容性高。

Description

一种多通道数据位宽可配的0比特填充方法及装置
技术领域
本发明涉及电子信息技术领域，具体涉及一种多通道数据位宽可配的0比特填充方法及装置。
背景技术
在电子信息技术领域的高速通信设备中，通常对数据进行成帧传输。成帧传输伴随着帧定界问题，目前通常采用在帧两端添加帧定界符的方式解决帧定界问题。
采用帧定界符后，若帧中数据出现了帧定界符(即出现了与帧定界符内容相同的序列)，则会导致传输出错。因此需要对帧中数据进行0比特填充处理，确保数据中不会出现帧定界符。
目前现有的0比特填充技术大多采用单比特的检测方式，总带宽低；不具备多通道，不能支持多个接入设备，浪费带宽资源；数据位宽不可配，兼容性差。
发明内容
针对现有技术中的上述不足，本发明提供的一种多通道数据位宽可配的0比特填充方法及装置解决了现有0比特填充技术总带宽低、不支持多个设备接入和兼容性差的问题。
为了达到上述发明目的，本发明采用的技术方案为：
第一方面，一种多通道数据位宽可配的0比特填充方法，包括以下步骤：
S1、接收原始数据，并解析原始数据通道号；
S2、对原始数据进行连1检测和0比特填充，得到0比特填充后的数据；
S3、对0比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据；
S4、将截取后的数据通过与原始数据通道号对应的物理通道进行输出。
本发明的有益效果为：连1检测速率快，数据带宽高；通过多物理通道的设计，支持多个设备接入，使整体带宽的利用率不易受限于通信链路的后级设备；兼容不同位宽的数据输入与输出，兼容性高。
进一步地，所述原始数据的位宽为M，M为大于4的正整数。
进一步地，所述步骤S2包括以下分步骤：
S21、在原始数据的最低位之前拼接预存的拖尾数据，得到拼接的数据；
S22、对拼接的数据进行连1检测，得到连1检测结果；
S23、根据连1检测结果对拼接数据进行0比特填充，得到0比特填充后的数据，并采用0比特填充后的数据的高四位刷新预存的拖尾数据。
上述进一步方案的有益效果为：设计了拖尾数据的预存机制，相对于当前的原始数据，预存的拖尾数据是上一次0比特填充后的数据的高4位，以此进行拖尾拼接后再进行连1检测，防止了相邻两数据衔接处出现了帧定界符而被漏检的问题。
进一步地，所述连1检测结果为连1状态分组序列，所述连1状态分组序列包括M个连1状态分组值，分别为：-4号索引连1状态分组值、-3号索引连1状态分组值、-2号索引连1状态分组值、-1号索引连1状态分组值、0号索引连1状态分组值至M-5号索引连1状态分组值。
进一步地，所述步骤S22采用下式对拼接的数据进行连1检测，得到连1检测结果：
s(i)＝d(i)&d(i+1)&d(i+2)&d(i+3)&d(i+4)
&(～{s(i-1)|s(i-2)|s(i-3)|s(i-4)}) (1)
其中，s(i)为i号索引连1状态分组值，-4≤i≤M-5，d(i)至d(i+4)为拼接的数据的第i至第i+4索引位，&为逻辑与运算，|为逻辑或运算，～为逻辑非运算；所述拼接的数据具有第-4至第M-1共M+4个索引位；当式(1)中s(i-4)、s(i-3)、s(i-2)或s(i-1)不存在于所述连1状态分组序列中时，在使用式(1)运算时将其用数值0代替。
上述进一步方案的有益效果为：在连1检测中，为了得到i号索引连1状态分组值，首先需要考虑拼接的数据的第i至第i+4索引位是否连续为1，故通过逻辑与运算进行分析；然后考虑到拼接的数据的第i索引位之前的连1状态，因此继而将i-1号索引连1状态分组值至i-4号索引连1状态分组值进行逻辑或运算，取反后与原分析结果进行逻辑与运算；最终得到i号索引连1状态分组值，其值为1则指示拼接的数据的第i+4索引位后需要进行0比特填充。式(1)将该复杂过程转换为了易于计算机执行的数字逻辑表达式，实现了快速的连1检测。
进一步地，所述步骤S23中根据连1检测结果对拼接的数据进行0比特填充，得到0比特填充后的数据的方法为：依次判断连1状态分组序列中-4号索引连1状态分组值至M-5号索引连1状态分组值是否为1；若j号索引连1状态分组值为1，则在拼接的数据的第j+4索引位后填充一位0比特；若j号索引连1状态分组值不为1，则不在拼接的数据的第j+4索引位后填充一位0比特；-4≤j≤M-5。
进一步地，所述步骤S3包括以下步骤：
S31、将0比特填充后的数据送入队列式数据结构缓存；
S32、判断队列式数据结构缓存中数据位宽是否大于M，若是，则跳转至步骤S33，若否，则结束；
S33、将队列式数据结构缓存的前M位数据移出，作为截取后的数据，并跳转至步骤S32。
上述进一步方案的有益效果为：对于位宽为M的原始数据，在进行连1检测和0比特填充后，位宽会发生变化，变化之后，将不再适应于后续的通信设备，因此本方法设计了位宽截取的方法，采用了数据结构中的队列操作，通过队列式数据结构缓存，对0比特填充后的数据进行先入先出式操作，按M位宽进行截取和输出，得到位宽与原始数据位宽一致的截取后的数据。
第二方面，一种多通道数据位宽可配的0比特填充装置，包括：数据缓存与通道号解析模块、连1检测模块、拖尾存储模块、连1状态分组存储模块、0比特填充模块、数据截取模块、通道调度模块、物理通道1至物理通道N，N为大于1的正整数；
所述数据缓存与通道号解析模块用于接收原始数据，解析原始数据通道号，并缓存原始数据和原始数据通道号；
所述连1检测模块用于进行连1检测；
所述连1状态分组存储模块用于存储连1检测结果；
所述0比特填充模块用于根据连1检测结果进行0比特填充；
所述拖尾存储模块，用于存储0比特填充后的数据的高四位作为预存的拖尾数据；
所述数据截取模块用于对0比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据；
所述通道调度模块用于将截取后的数据分发给与原始数据通道号对应的物理通道；
所述物理通道1至物理输出N用于输出截取后的数据。
进一步地，所述数据截取模块采用队列式数据结构缓存。
上述进一步方案的有益效果为：队列式数据结构缓存可实现先入先出的数据存入和输出效果，适用于本发明M位宽数据截取。
附图说明
图1为一种多通道数据位宽可配的0比特填充方法流程示意图；
图2为一种多通道数据位宽可配的0比特填充装置结构框图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图1所示，一种多通道数据位宽可配的0比特填充方法，包括以下步骤：
S1、接收原始数据，并解析原始数据通道号。原始数据的位宽为M，M为大于4的正整数。
S2、对原始数据进行连1检测和0比特填充，得到0比特填充后的数据。
本实施例设计了拖尾数据的预存机制，相对于当前的原始数据，预存的拖尾数据是上一次0比特填充后的数据的高4位，以此进行拖尾拼接后再进行连1检测，防止了相邻两数据衔接处出现了帧定界符而被漏检的问题。在此设计之下，步骤S2包括以下分步骤：
S21、在原始数据的最低位之前拼接预存的拖尾数据，得到拼接的数据。
在本实施例中，原始数据为：[d(0)d(1)d(2)……d(M-1)]，即具有第0至第M-1索引位，拼接了拖尾后，则为[d(-4)d(-3)d(-2)d(-1)d(0)d(1)d(2)……d(M-1)]，共M+4个索引位。
S22、对拼接的数据进行连1检测，得到连1检测结果。连1检测结果为连1状态分组序列，所述连1状态分组序列包括M个连1状态分组值，分别为：-4号索引连1状态分组值、-3号索引连1状态分组值、-2号索引连1状态分组值、-1号索引连1状态分组值、0号索引连1状态分组值至M-5号索引连1状态分组值。本步骤采用下式得到连1检测结果：
s(i)＝d(i)&d(i+1)&d(i+2)&d(i+3)&d(i+4)
&(～{s(i-1)|s(i-2)|s(i-3)|s(i-4)}) (1)
其中，s(i)为i号索引连1状态分组值，-4≤i≤M-5，d(i)至d(i+4)为拼接的数据的第i至第i+4索引位，&为逻辑与运算，|为逻辑或运算，～为逻辑非运算；所述拼接的数据具有第-4至第M-1共M+4个索引位；当式(1)中s(i-4)、s(i-3)、s(i-2)或s(i-1)不存在于所述连1状态分组序列中时，在使用式(1)运算时将其用数值0代替。
例如，当i为-3时，此时代入式(1)会出现s(-5)、s(-6)和s(-7)，而这三项并不存在于连1状态分组序列中，因此用0替代，由于0与其他二进制数值进行逻辑与运算的结果均为该二进制数值的原值，因此，此时式(1)等效为：
s(-3)＝d(-3)&d(-2)&d(-1)&d(0)&d(1)&(～{s(-4)}) (2)
式(1)的原理基于在连1检测中，为了得到i号索引连1状态分组值，首先需要考虑拼接的数据的第i至第i+4索引位是否连续为1，故通过逻辑与运算进行分析；然后考虑到拼接的数据的第i索引位之前的连1状态，因此继而将i-1号索引连1状态分组值至i-4号索引连1状态分组值进行逻辑或运算，取反后与原分析结果进行逻辑与运算；最终得到i号索引连1状态分组值，其值为1则指示拼接的数据的第i+4索引位后需要进行0比特填充。式(1)将该复杂过程转换为了易于计算机执行的数字逻辑表达式，实现了快速的连1检测。
S23、根据连1检测结果对拼接数据进行0比特填充，得到0比特填充后的数据，并采用0比特填充后的数据的高四位刷新预存的拖尾数据。
其中，根据连1检测结果对拼接的数据进行0比特填充，得到0比特填充后的数据的方法为：依次判断连1状态分组序列中-4号索引连1状态分组值至M-5号索引连1状态分组值是否为1；若j号索引连1状态分组值为1，则在拼接的数据的第j+4索引位后填充一位0比特；若j号索引连1状态分组值不为1，则不在拼接的数据的第j+4索引位后填充一位0比特；-4≤j≤M-5。
S3、对0比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据。
步骤S3包括以下步骤：
S31、将0比特填充后的数据送入队列式数据结构缓存；
S32、判断队列式数据结构缓存中数据位宽是否大于M，若是，则跳转至步骤S33，若否，则结束；
S33、将队列式数据结构缓存的前M位数据移出，作为截取后的数据，并跳转至步骤S32。
对于位宽为M的原始数据，在进行连1检测和0比特填充后，位宽会发生变化，变化之后，将不再适应于后续的通信设备，因此本方法设计了位宽截取的方法，采用了数据结构中的队列操作，通过队列式数据结构缓存，对0比特填充后的数据进行先入先出式操作，按M位宽进行截取和输出，得到位宽与原始数据位宽一致的截取后的数据。
S4、将截取后的数据通过与原始数据通道号对应的物理通道进行输出。
如图2所示，本实施例提供了一种应用前述多通道数据位宽可配的0比特填充方法的装置，包括：数据缓存与通道号解析模块、连1检测模块、拖尾存储模块、连1状态分组存储模块、0比特填充模块、数据截取模块、通道调度模块、物理通道1至物理通道N，N为大于1的正整数。
数据缓存与通道号解析模块用于接收原始数据，解析原始数据通道号，并缓存原始数据和原始数据通道号。连1检测模块用于进行连1检测。连1状态分组存储模块用于存储连1检测结果。0比特填充模块用于根据连1检测结果进行0比特填充。拖尾存储模块，用于存储0比特填充后的数据的高四位作为预存的拖尾数据。数据截取模块采用队列式数据结构缓存，用于对0比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据。队列式数据结构缓存可实现先入先出的数据存入和输出效果，适用于本发明M位宽数据截取。通道调度模块用于将截取后的数据分发给与原始数据通道号对应的物理通道。物理通道1至物理输出N用于输出截取后的数据。
综上，本发明的有益效果为：连1检测速率快，数据带宽高；通过多物理通道的设计，支持多个设备接入，使整体带宽的利用率不易受限于通信链路的后级设备；兼容不同位宽的数据输入与输出，兼容性高。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (8)

1.一种多通道数据位宽可配的0比特填充方法，其特征在于，包括以下步骤：
S1、接收原始数据，并解析原始数据通道号；
S2、对原始数据进行连1检测和0比特填充，得到0比特填充后的数据；
所述步骤S2包括以下分步骤：
S21、在原始数据的最低位之前拼接预存的拖尾数据，得到拼接的数据；
S22、对拼接的数据进行连1检测，得到连1检测结果；
S23、根据连1检测结果对拼接的数据进行0比特填充，得到0比特填充后的数据，并采用0比特填充后的数据的高四位刷新预存的拖尾数据；
S3、对0比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据；
S4、将截取后的数据通过与原始数据通道号对应的物理通道进行输出。
2.根据权利要求1所述的多通道数据位宽可配的0比特填充方法，其特征在于，所述原始数据的位宽为M，M为大于4的正整数。
3.根据权利要求1所述的多通道数据位宽可配的O比特填充方法，其特征在于，所述连1检测结果为连1状态分组序列，所述连1状态分组序列包括M个连1状态分组值，分别为：-4号索引连1状态分组值、-3号索引连1状态分组值、-2号索引连1状态分组值、-1号索引连1状态分组值、0号索引连1状态分组值至M-5号索引连1状态分组值。
4.根据权利要求3所述的多通道数据位宽可配的0比特填充方法，其特征在于，所述步骤S22采用下式对拼接的数据进行连1检测，得到连1检测结果：
s(i)＝d(i)&d(i+1)&d(i+2)&d(i+3)&d(i+4)&(～{s(i-1)|s(i-2)|s(i-3)|s(i-4)})(1)
其中，s(i)为i号索引连1状态分组值，-4≤i≤M-5，d(i)至d(i+4)为拼接的数据的第i至第i+4索引位，&为逻辑与运算，|为逻辑或运算，～为逻辑非运算；所述拼接的数据具有第-4至第M-1共M+4个索引位；当式(1)中s(i-4)、s(i-3)、s(i-2)或s(i-1)不存在于所述连1状态分组序列中时，在使用式(1)运算时将其用数值0代替。
5.根据权利要求4所述的多通道数据位宽可配的0比特填充方法，其特征在于，所述步骤S23中根据连1检测结果对拼接的数据进行0比特填充，得到0比特填充后的数据的方法为：依次判断连1状态分组序列中-4号索引连1状态分组值至M-5号索引连1状态分组值是否为1；若j号索引连1状态分组值为1，则在拼接的数据的第j+4索引位后填充一位0比特；若j号索引连1状态分组值不为1，则不在拼接的数据的第j+4索引位后填充一位0比特；-4≤j≤M-5。
6.根据权利要求5所述的多通道数据位宽可配的0比特填充方法，其特征在于，所述步骤S3包括以下步骤：
S31、将0比特填充后的数据送入队列式数据结构缓存；
S32、判断队列式数据结构缓存中数据位宽是否大于M，若是，则跳转至步骤S33，若否，则结束；
S33、将队列式数据结构缓存的前M位数据移出，作为截取后的数据，并跳转至步骤S32。
7.一种应用权利要求1至6任一项所述的多通道数据位宽可配的0比特填充方法的装置，其特征在于，包括：数据缓存与通道号解析模块、连1检测模块、拖尾存储模块、连1状态分组存储模块、0比特填充模块、数据截取模块、通道调度模块、物理通道1至物理通道N，N为大于1的正整数；
所述数据缓存与通道号解析模块用于接收原始数据，解析原始数据通道号，并缓存原始数据和原始数据通道号；
所述连1检测模块用于进行连1检测；
所述连1状态分组存储模块用于存储连1检测结果；
所述0比特填充模块用于根据连1检测结果进行0比特填充；
所述拖尾存储模块，用于存储0比特填充后的数据的高四位作为预存的拖尾数据；
所述数据截取模块用于对O比特填充后的数据进行截取，得到位宽与原始数据位宽一致的截取后的数据；
所述通道调度模块用于将截取后的数据分发给与原始数据通道号对应的物理通道；
所述物理通道1至物理输出N用于输出截取后的数据。
8.根据权利要求7所述的多通道数据位宽可配的O比特填充装置，其特征在于，所述数据截取模块采用队列式数据结构缓存。
CN202110903114.7A 2021-08-06 2021-08-06 一种多通道数据位宽可配的0比特填充方法及装置 Active CN113726478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110903114.7A CN113726478B (zh) 2021-08-06 2021-08-06 一种多通道数据位宽可配的0比特填充方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110903114.7A CN113726478B (zh) 2021-08-06 2021-08-06 一种多通道数据位宽可配的0比特填充方法及装置

Publications (2)

Publication Number Publication Date
CN113726478A CN113726478A (zh) 2021-11-30
CN113726478B true CN113726478B (zh) 2023-07-21

Family

ID=78675102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110903114.7A Active CN113726478B (zh) 2021-08-06 2021-08-06 一种多通道数据位宽可配的0比特填充方法及装置

Country Status (1)

Country Link
CN (1) CN113726478B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244552A (zh) * 2010-05-13 2011-11-16 中兴通讯股份有限公司 一种数据发送、接收方法及装置
CN111541521A (zh) * 2020-05-07 2020-08-14 上海道生物联技术有限公司 一种数据包长度识别方法及系统
CN111934802A (zh) * 2019-05-13 2020-11-13 英特尔公司 用于多通道端口的高精度时间戳记

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013104992A2 (en) * 2012-01-11 2013-07-18 Marvell World Trade Ltd. Information bit padding schemes for wlan
EP3155779B1 (en) * 2014-06-11 2019-10-16 Marvell World Trade Ltd. Compressed preamble for a wireless communication system
WO2016201273A1 (en) * 2015-06-11 2016-12-15 Marvell World Trade Ltd. Systems, apparatuses and methods for a signal extension padding scheme

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244552A (zh) * 2010-05-13 2011-11-16 中兴通讯股份有限公司 一种数据发送、接收方法及装置
CN111934802A (zh) * 2019-05-13 2020-11-13 英特尔公司 用于多通道端口的高精度时间戳记
CN111541521A (zh) * 2020-05-07 2020-08-14 上海道生物联技术有限公司 一种数据包长度识别方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Multiuser MIMO OFDM Based TDD/TDMA for Next Generation Wireless Communication Systems;Lu Z et al.;《Multiuser MIMO OFDM Based TDD/TDMA for Next Generation Wireless Communication Systems》;全文 *
扩展比特填充算法与LDPC码的构造;叶芳 等;《重庆邮电学院学报：自然科学版》;全文 *

Also Published As

Publication number Publication date
CN113726478A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US8787406B2 (en) Method and apparatus for distributing and receiving high-speed ethernet media independent interface blocks
CN109426636B (zh) 一种fpga片间高位宽数据传输的方法及装置
US8665124B2 (en) Compression format for high bandwidth dictionary compression
JP4571008B2 (ja) 携帯電話データを分析するチャネル化装置および方法
KR20210086420A (ko) 신경망 데이터 처리 장치, 방법 및 전자 장비
US20110078355A1 (en) Radio-Control Board For Software-Defined Radio Platform
CN101409675A (zh) 网络分组净荷压缩
CN111601078A (zh) 一种视频数据对地直传的星载视频压缩系统及方法
US7802031B2 (en) Method and system for high speed network application
CN113055403B (zh) 一种线速保序方法
CN113726478B (zh) 一种多通道数据位宽可配的0比特填充方法及装置
CN114302089A (zh) 一种基于fpga的多路视频信号缓存控制方法及系统
CN109728853B (zh) 一种数据处理的方法、设备及存储介质
US9137167B2 (en) Host ethernet adapter frame forwarding
US20120041998A1 (en) Network Interface for Accelerating XML Processing
CN107846328B (zh) 基于并发无锁环形队列的网络速率实时统计方法
JP5892325B2 (ja) ループバック回路
CN116107959A (zh) 缓存方法、图像传输方法、电子设备及存储介质
CN113454935B (zh) 一种线路编码方法及装置
CN114584782A (zh) 一种图像发送方法、装置及电子设备
CN211791821U (zh) 一种视频数据对地直传的星载视频压缩装置
CN106776393A (zh) 一种无中断的串口数据接收方法和装置
US9306598B2 (en) Compression format for high bandwidth dictionary compression
US20030210684A1 (en) Packet transceiving method and device
CN114726927B (zh) 一种Coaxpress高速图像接口与光纤传输接口的转换系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant