JP2013161206A - リセットワインドアップ対策を有するフィードバック制御装置 - Google Patents
リセットワインドアップ対策を有するフィードバック制御装置 Download PDFInfo
- Publication number
- JP2013161206A JP2013161206A JP2012021853A JP2012021853A JP2013161206A JP 2013161206 A JP2013161206 A JP 2013161206A JP 2012021853 A JP2012021853 A JP 2012021853A JP 2012021853 A JP2012021853 A JP 2012021853A JP 2013161206 A JP2013161206 A JP 2013161206A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- target value
- manipulated variable
- control
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
フィードバック制御装置において、制御器が積分器を含み操作量飽和が発生する状況下においては、目標値変更に対してリセットワインドアップと呼ばれる制御量のオーバーシュート現象が発生してしまい、その抑制が望まれていた。
【解決手段】
本来の目標値の他に修正目標値を設け、制御器には本来の目標値の代わりに修正目標値を入力するものとし、修正目標値の値は制御器が算出する操作量が操作量飽和に掛からない範囲で本来の目標値に最も近い値とする、または制御器に修正目標値を入力して得られる操作量と同じ値の操作量を出力する。
【選択図】図1
Description
x[k+1] = A * x[k] + b1 * y[k] + b2 * r2[k]
u[k] = c * x[k] + d1 * y[k] + d2 * r[k]
と記述できる式により第2の操作量を算出し、d3の値をd2の値の逆数と等しくすることによって、リセットワインドアップ対策を有するフィードバック制御装置を実現することができる。制御対象からのフィードバック信号をy[k]がスカラーの場合はb1は縦ベクトルとなり、y[k]がベクトルの場合、b1はベクトルではなく行列となる。縦ベクトルは列数が1の行列とみなすことができる。
x[k+1] = A * x[k] + b1 * y[k] + b2 * r2[k]
u[k] = c * x[k] + d1 * y[k] + d2 * r[k]
と記述できる式により第2の操作量を算出することによりリセットワインドアップ対策を有するフィードバック制御装置を実現ことができる。
p x(t) = A * x(t) + b1 * y(t) + b2 * r1(t)
u(t) = c * x(t) + d1 * y(t) + d2 * r(t)
と記述できる式により第2の操作量を算出し、d3の値をd2の値の逆数と等しくすることによって、リセットワインドアップ対策を有するフィードバック制御装置を実現することができる。
本発明の第1実施形態によるフィードバック制御器を含む制御系の構成を図1に示す。これは1入力1出力系の制御対象に対する制御系である。フィードバック制御器の目的は制御量yを目標値rに追従させるように操作量uを算出することである。しかし、実際に出力できる操作量の値の範囲は決まっているので、操作量uとしては飽和要素を通した飽和付き操作量usを出力することになる。
制御演算には時間遅れはともなうが、離散時間系では信号の時刻を離散化するので、算出された操作量の時刻を制御演算に用いた目標値等の信号と同時刻として扱うかどうかといった考え方の問題である。
このとき、状態変数を式(3)と定義すると式(1)のパラメータは式(4)で表すことができる。
ここで、飽和付き操作量の出力範囲をuL≦us≦uHとする。uLが下限値でuHが上限値である。このとき、操作量uと飽和付き操作量usの値の間の関係は式(5)で表すことができる。
次に操作量飽和を起こさない操作量を算出する最も目標値r[k]に近い修正目標値r2[k]を算出することを考える。修正目標値r2[k]が同時刻の操作量u[k]に及ぼす影響は、式(1)における出力方程式の直達項d2r[k]のみである。修正目標値r2[k]が状態変数x[k]経由で操作量u[k]に及ぼす影響は、応答が1ステップ以上遅れる。したがって、式(6)により算出される修正目標値r2[k]を用いれば、操作量飽和を起こさない修正操作量u2[k]を算出することが可能となる。
式(6)において操作量u[k]は目標値としてr[k]を入力したときの操作量の値であり、飽和付き操作量us[k]は式(2)に従って操作量u[k]に対して飽和処理がなされた値を持つものである。したがって、制御器の制御則は式(5)、式(6)および式(7)で表すことができる。
このように算出された修正操作量u2[k]の値は飽和付き操作量us[k]と同一となるので、わざわざ算出する必要はない。したがって、制御則を式(5)、式(6)および式(8)とし、飽和付き操作量us[k]を実際の操作量とすることが適切である。
これらの制御則をブロック線図により表現した場合のフィードバック制御系の構成を図1に示す。
図3において、910は目標値、911は操作量飽和が無い場合の制御量の応答、912はリセットワインドアップ対策を施さない場合の制御量の応答、913は本発明のリセットワインドアップ対策を施した場合の制御量の応答である。目標値がステップ変化した際に、操作量飽和が無い場合の制御量応答911におけるオーバーシュートが小さい場合においても、操作量飽和があると、制御量の応答912では大きなオーバーシュート(リセットワインドアップ)が発生している。しかし、操作量飽和があっても本発明のリセットワインドアップ対策を導入した場合の制御量の応答913ではオーバーシュートが抑制されている。
出力方程式に制御量y[k]および目標値r[k]からの直達項が含まれていないが、式(10)は式(11)および式(12)のように変形することができる。
目標値r[k]から操作量u[k]までの信号伝達遅れステップ数が1であるので、d* 2の値は0とはならない。
第1実施形態においては制御器が時不変系の場合について説明したが、制御器が時変系の場合についてもそのまま適用することができ、制御器は時変系であってもよい。
ここで、式(16)のように出力関数hが目標値r[k]を線形に含んでいる場合を考える。
この場合、第1実施形態と同じアプローチでアンチリセットワインドアップ制御器を構成するには、制御則を式(5)、式(6)および式(17)とすればよい。
また、式(15)における出力関数hが目標値r[k]を線形に含んでいない場合には、式(18)により計算される修正操作量u2[k]が飽和付き操作量us[k]と等しくなる修正目標値r2[k]を算出する必要が生じる。
このような修正目標値r2[k]は目標値r[k]、操作量u[k]、飽和付き操作量us[k]および制御量y[k]により算出が可能であるので、修正目標値r2[k]は式(19)で表すことができる。
関数gの具体的な形は、出力関数hに応じて設定する必要がある。このとき、制御系のブロック線図は図4のようになる。
この場合は、式(21)により計算される修正操作量u2[k+1]が飽和付き操作量us[k+1]と等しくなる修正目標値r2[k]を算出する必要が生じる。
このような修正目標値r2[k]は目標値r[k]、操作量u[k]、飽和付き操作量us[k]および制御量y[k]により算出が可能であるので、式(22)のように表すことができる。関数g*の具体的な形は、出力関数h*に応じて設定する必要がある。
(第2実施形態)
本発明の第2実施形態は、制御器が連続時間系または連続時間系の制御器モデルに基づいて設計された離散時間制御器である場合のリセットワインドアップ対策を有する制御器である。
飽和付き操作量の出力範囲をuL≦us(t)≦uHとする。uLが下限値でuHが上限値である。このとき、操作量uと飽和付き操作量usの値の間の関係は式(24)で表される。
次に操作量飽和を起こさない操作量を算出する最も目標値r(t)に近い修正目標値r2(t)を算出することを考える。修正目標値r2(t)が同時刻の操作量u(t)に及ぼす影響は、式(1)における出力方程式の直達項d2r(t)のみである。修正目標値r2(t)が状態変数x(t)経由で操作量u(t)に及ぼす影響は時間的な遅れを持つ。したがって、式(25)により算出される修正目標値r2(t)を用いれば、操作量飽和を起こさない修正操作量u2(t)を算出することが可能となる。
式(25)において操作量u(t)は目標値としてr(t)を入力したときの操作量の値であり、飽和付き操作量us(t)は式(2)に従って操作量u(t)に対して飽和処理がなされた値を持つものである。したがって、制御器の制御則は式(24)、式(25)および式(26)で表される。
このように算出された修正操作量u2(t)の値は飽和付き操作量us(t)と同一となるので、わざわざ算出する必要はない。したがって、制御則を式(24)、式(25)および式(27)とし、飽和付き操作量us(t)を実際の操作量とすることが適切である。
これらの制御則をブロック線図により表現した場合のフィードバック制御系の構成を図5に示す。
本発明の第3実施形態によるフィードバック制御器を含む制御系の構成を図8に示す。リセットワインドアップ対策を含まない制御則が式(28)で与えられる場合を考える。
リセットワインドアップ対策として、目標値を修正して操作量飽和があまり大きく掛からないようにすることを考える。制御則を式(29)および式(30)とし、修正操作量u2(t)を算出する。
修正目標値r2(t)は修正操作量u2(t)と飽和付き操作量us(t)がなるべく近くなるように算出することが望ましいので、修正操作量u2(t)と飽和付き操作量us(t)の差に対して伝達関数G(s)を持つ連続時間目標値修正フィルタ15aを作用させた信号を目標値r(t)から減ずることにより修正目標値r2(t)を生成している。伝達関数G(s)を適切に設定することにより、u2(t)-us(t)の値を小さく維持することができる。
図9において、920は目標値、921は操作量飽和が無い場合の制御量の応答、922はリセットワインドアップ対策を施さない場合の制御量の応答、923は第3実施形態のリセットワインドアップ対策を施した場合の制御量の応答である。リセットワインドアップ対策を施さずに操作量飽和が発生すると制御量にオーバーシュートが大きく出てしまうが、第3実施形態に記載のリセットワインドアップ対策を導入することにより制御量のオーバーシュートが抑制されていることが分かる。
第3実施形態においては、制御器は連続時間系または連続時間伝達関数をもとに実装されたものを仮定していたが、制御器は連続時間系でなくても構わないし、離散時間系であっても構わない。図10に離散時間制御器に基づいてリセットワインドアップ対策を行った制御系の構成を示す。
リセットワインドアップ対策として、目標値を修正して操作量飽和があまり大きく掛からないようにすることを考える。制御則としては式(34)および式(35)に従い修正操作量u2[k]を算出する。
修正目標値r2[k]は修正操作量u2[k]と飽和付き操作量us[k]がなるべく近くなるように算出することが望ましいので、修正操作量u2[k]と飽和付き操作量us[k]の差に対して伝達関数G[z]を持つ連続時間目標値修正フィルタ15aを作用させた信号を目標値r[k]から減ずることにより修正目標値r2[k]を生成している。伝達関数G[z]を適切に設定することにより、u2[k]-us[k]の値を小さく維持することができる。
11a 離散時間線形演算部
11b 離散時間演算部
11c 連続時間線形演算部
12 目標値修正ゲイン
13 飽和器
14 目標値修正量算出部
15a 連続時間目標値修正フィルタ
15b 離散時間目標値修正フィルタ
17 連続時間線形演算部
2 制御対象
910 目標値
911 操作量飽和が無い場合の制御量の応答
912 リセットワインドアップ対策を施さない場合の制御量の応答
913 本発明の第1実施形態のリセットワインドアップ対策を施した場合の制御量の応答
920 目標値
921 操作量飽和が無い場合の制御量の応答
922 リセットワインドアップ対策を施さない場合の制御量の応答
923 本発明の第3実施形態のリセットワインドアップ対策を施した場合の制御量の応答
Claims (6)
- 第1の目標値信号と制御量信号を入力し、第1の操作量信号を出力するフィードバック制御装置において、第1の操作量信号は第2の操作量信号に対して飽和器により飽和演算が施されたものであり、第2の操作量信号と第1の操作量信号の差の信号に対して補正要素を通した信号を目標値補正信号とし、第1の目標値信号から前記目標値補正信号を減じた信号を第2の目標値信号とし、前記フィードバック制御装置における制御演算を状態変数表現したとき、前記制御演算における状態変数の値は第2の目標値信号と制御対象からのフィードバック信号と前記状態変数により更新され、第2の操作量信号は第1の目標値信号と前記制御量と前記状態変数により算出され、比例動作でもなく積分動作でもない制御動作を含むことを特徴とするリセットワインドアップ対策を有するフィードバック制御装置。
- 第1の目標値信号と制御量信号を入力し、操作量信号を出力するフィードバック制御装置において、第1の目標値信号から目標値補正信号を減じた信号を第2の目標値信号とし、前記フィードバック制御装置によって行われる制御演算における状態変数の値は第2の目標値信号と制御対象からのフィードバック信号と前記状態変数により更新され、前記操作量信号が予め指定した範囲内に収まる条件下において、絶対値が最も小さくなる前記目標値補正信号を生成する目標値補正信号生成手段を持つことを特徴とするリセットワインドアップ対策を有するフィードバック制御装置。
- 第1の目標値信号と制御量信号を入力し、第1の操作量信号を出力するフィードバック制御装置において、第1の操作量信号は第2の操作量信号に対して飽和器により飽和演算が施されたものであり、第2の操作量信号と第1の操作量信号の差の信号に対して係数d3を乗じた信号を目標値補正信号とし、第1の目標値信号から前記目標値補正信号を減じた信号を第2の目標値信号とし、時刻kにおける前記制御装置における制御演算に係る状態変数をx[k]、第1の目標値信号をr[k]、第2の目標値信号をr2[k]、制御対象からのフィードバック信号をy[k]、前記制御演算に係るシステム行列をA、前記フィードバック信号に対する入力行列をb1、第2の目標値信号に対する入力ベクトルをb2、第2の操作量信号に対する出力ベクトルをc、前記フィードバック信号に対する直達係数をd1、第1の目標値信号に対する直達係数をd2とし、
x[k+1] = A * x[k] + b1 * y[k] + b2 * r2[k]
u[k] = c * x[k] + d1 * y[k] + d2 * r[k]
と記述できる式により第2の操作量を算出し、d3の値がd2の値の逆数と等しいことを特徴とするリセットワインドアップ対策を有するフィードバック制御装置。 - 第1の目標値信号と制御量信号を入力し、第1の操作量信号を出力するフィードバック制御装置において、第1の操作量信号は第2の操作量信号に対して飽和器により飽和演算が施されたものであり、第2の操作量信号と第1の操作量信号の差の信号に対して動的なフィルタを作用させた信号を目標値補正信号とし、第1の目標値信号から前記目標値補正信号を減じた信号を第2の目標値信号とし、時刻kにおける前記制御装置における制御演算に係る状態変数をx[k]、第1の目標値信号をr[k]、第2の目標値信号をr2[k]、制御対象からのフィードバック信号をy[k]、前記制御演算に係るシステム行列をA、前記制御量信号に対する入力ベクトルをb1、第2の目標値信号に対する入力ベクトルをb2、第2の操作量信号に対する出力ベクトルをc、前記フィードバック信号に対する直達係数をd1、第1の目標値信号に対する直達係数をd2とし、
x[k+1] = A * x[k] + b1 * y[k] + b2 * r2[k]
u[k] = c * x[k] + d1 * y[k] + d2 * r[k]
と記述できる式により第2の操作量を算出することを特徴とするリセットワインドアップ対策を有するフィードバック制御装置。 - 第1の目標値信号と制御量信号を入力し、第1の操作量信号を出力するフィードバック制御装置において、第1の操作量信号は第2の操作量信号に対して飽和器により飽和演算が施されたものであり、第2の操作量信号と第1の操作量信号の差の信号に対して係数d3を乗じた信号を目標値補正信号とし、第1の目標値信号から前記目標値補正信号を減じた信号を第2の目標値信号とし、時刻kにおける前記制御装置における制御演算に係る状態変数をx(t)、第1の目標値信号をr(t)、第2の目標値信号をr2(t)、制御対象からのフィードバック信号をy(t)、前記制御演算に係るシステム行列をA、前記制御量信号に対する入力ベクトルをb1、第2の目標値信号に対する入力ベクトルをb2、第2の操作量信号に対する出力ベクトルをc、前記フィードバック信号に対する直達係数をd1、第1の目標値信号に対する直達係数をd2、微分演算子をpとし、
p x(t) = A * x(t) + b1 * y(t) + b2 * r1(t)
u(t) = c * x(t) + d1 * y(t) + d2 * r(t)
と記述できる式により第2の操作量を算出し、d3の値がd2の値の逆数と等しいことを特徴とするリセットワインドアップ対策を有するフィードバック制御装置。 - 請求項3から請求項5に記載のフィードバック制御装置において、PID演算により第2の操作量信号を算出することを特徴とするリセットワインドアップ対策を有するフィードバック制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012021853A JP2013161206A (ja) | 2012-02-03 | 2012-02-03 | リセットワインドアップ対策を有するフィードバック制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012021853A JP2013161206A (ja) | 2012-02-03 | 2012-02-03 | リセットワインドアップ対策を有するフィードバック制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013161206A true JP2013161206A (ja) | 2013-08-19 |
Family
ID=49173414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012021853A Pending JP2013161206A (ja) | 2012-02-03 | 2012-02-03 | リセットワインドアップ対策を有するフィードバック制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013161206A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111610712A (zh) * | 2020-04-26 | 2020-09-01 | 王业勤 | 针对siso及mimo系统的有界性pid控制算法 |
JP7256327B1 (ja) | 2022-10-04 | 2023-04-11 | 株式会社京三製作所 | ディジタル制御系の制御パラメータの調整方法、及び調整装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004086858A (ja) * | 2002-06-26 | 2004-03-18 | Omron Corp | 制御装置、温度調節器および熱処理装置 |
JP2005242715A (ja) * | 2004-02-26 | 2005-09-08 | Nagaoka Univ Of Technology | 積分比例系制御装置および積分比例系制御方法 |
-
2012
- 2012-02-03 JP JP2012021853A patent/JP2013161206A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004086858A (ja) * | 2002-06-26 | 2004-03-18 | Omron Corp | 制御装置、温度調節器および熱処理装置 |
JP2005242715A (ja) * | 2004-02-26 | 2005-09-08 | Nagaoka Univ Of Technology | 積分比例系制御装置および積分比例系制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111610712A (zh) * | 2020-04-26 | 2020-09-01 | 王业勤 | 针对siso及mimo系统的有界性pid控制算法 |
JP7256327B1 (ja) | 2022-10-04 | 2023-04-11 | 株式会社京三製作所 | ディジタル制御系の制御パラメータの調整方法、及び調整装置 |
JP2024053854A (ja) * | 2022-10-04 | 2024-04-16 | 株式会社京三製作所 | ディジタル制御系の制御パラメータの調整方法、及び調整装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6111913B2 (ja) | 制御パラメータ調整システム | |
Shi et al. | Robust design of integrated feedback and iterative learning control of a batch process based on a 2D Roesser system | |
US20130030554A1 (en) | Integrated linear/non-linear hybrid process controller | |
DE112015004092T5 (de) | Steuerungsvorrichtung, Programm dafür und Anlagensteuerungsverfahren | |
JP7039176B2 (ja) | 遅れ補償器のフィルタの設計方法、及びそれを用いたフィードバック制御方法、モータ制御装置 | |
JP5585381B2 (ja) | オートチューニング装置及びオートチューニング方法 | |
JP2019168777A (ja) | 制御系設計支援装置、制御系設計支援方法、及び制御系設計支援プログラム | |
CN106019934B (zh) | 控制装置及控制方法 | |
JP2013161206A (ja) | リセットワインドアップ対策を有するフィードバック制御装置 | |
KR20140126851A (ko) | 전류 제한 장치가 있는 서보 제어기의 무튜닝 비선형 제어 방법 | |
JP4982905B2 (ja) | 制御方法および制御装置 | |
Zhmud et al. | The two methods of reverse overshoot suppression in automation systems | |
JP2017182179A (ja) | 制御システム | |
Farkh et al. | Robust PI/PID controller for interval first order system with time delay | |
JP2010204784A (ja) | 外乱制御装置、外乱制御方法、外乱制御プログラムおよび記録媒体 | |
Kurien et al. | Overview of different approaches of pid controller tuning | |
Ribić et al. | An analysis, design and tuning of Cascade Control Systems in the presence of constraints in actuator and process outputs | |
JP5979097B2 (ja) | プロセス制御装置 | |
JP2009076098A (ja) | Pid調節器を含む閉ループ系のプロセス制御装置 | |
Verteshev et al. | Direct digital control in a complex of software design of digital control systems | |
RU2566339C2 (ru) | Система управления с обратной связью | |
Huba | Basic fundamental controllers of DC0 | |
JP2004013511A (ja) | プロセス制御装置 | |
RU2584925C1 (ru) | Система с обратной связью | |
JP6922224B2 (ja) | 制御装置、制御方法、制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160628 |