JP2013157486A - プリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法 - Google Patents

プリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法 Download PDF

Info

Publication number
JP2013157486A
JP2013157486A JP2012017439A JP2012017439A JP2013157486A JP 2013157486 A JP2013157486 A JP 2013157486A JP 2012017439 A JP2012017439 A JP 2012017439A JP 2012017439 A JP2012017439 A JP 2012017439A JP 2013157486 A JP2013157486 A JP 2013157486A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
hole
electronic component
masking sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012017439A
Other languages
English (en)
Inventor
Noriyoshi Hosono
則義 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd, Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2012017439A priority Critical patent/JP2013157486A/ja
Publication of JP2013157486A publication Critical patent/JP2013157486A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】回路部品を実装した後に貫通孔内に導体を施すことができるプリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法を提供する。
【解決手段】プリント基板1にマスキングシート20を積層加圧することにより、プリント基板1の各貫通孔4にマスキングシート20の下部22を変形させて圧入するとともに、プリント基板1とマスキングシート20を加熱してマスキングシート20を硬化させ、プリント基板1の露出面に形成された配線パターンに回路部品を実装し、プリント基板1の露出面に回路部品を覆うモールド樹脂を塗布して加熱硬化させ、プリント基板1からマスキングシート20を剥離して中間体を構成した後、中間体の開口した複数の貫通孔4に導体をそれぞれ形成して配線パターンと一体化し、スルーホール10を得る。導体を適切に形成して確実な導通を得ることができるので、一対の配線パターンを良好に接続できる。
【選択図】図3

Description

本発明は、水晶デバイス、LSI、IC等の回路部品を搭載して電気的に接続するプリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法に関するものである。
携帯電話に代表される近年の電子機器には、益々軽量化や小型化が要求され、これらを満たすため、IC等の回路部品にも狭ピッチ化や多ピン化が要望されているが、回路部品を搭載するプリント基板にも、軽量化、小型化、高密度配線化が求められている。このプリント基板の軽量化、小型化、高密度配線化を実現するには、配線パターンの多層化を進める必要があるが、この配線パターンの多層化には、複数の配線パターン間を接続するスルーホール等の接続法が重要となる。そこで従来、各種の接続法が提案され、検討されている(特許文献1、2、3、4、5、6参照)。
従来、プリント基板を製造して回路部品を実装する場合には、例えば図示しないプリント基板にスルーホール用の貫通孔を穿孔し、この貫通孔内に銅メッキや導電ペーストを施してスルーホールを形成し、このスルーホールの信頼性を確認した後、スルーホール上に回路部品を実装して実装密度を向上させるようにしている。この際、回路部品を確実、かつ姿勢を安定させて実装する観点から、スルーホール内に樹脂を充填する場合がある。
特開2011‐81004号公報 特開2007‐200728号公報 特開2003‐286333号公報 特開平6‐180344号公報 特開2004‐72019号公報 特開2002‐231844号公報
従来におけるプリント回路板は、以上のように製造され、貫通孔内に銅メッキ等を施してスルーホールが形成された後、回路部品が実装されるので、必要に応じ、回路部品を実装した後に貫通孔内に導体を施したくても、それができず、製法の複雑化や煩雑化を招くことがあるという問題がある。
本発明は上記に鑑みなされたもので、回路部品を実装した後に貫通孔内に導体を施すことのできるプリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法を提供することを目的としている。
本発明においては上記課題を解決するため、プリント基板に導体層と貫通孔とをそれぞれ複数配設し、各貫通孔を未硬化時に可塑性を発揮する柔軟なマスキングシートを用いて複数の導体層接続用のスルーホールに形成するプリント回路板の製造方法であって、
プリント基板にマスキングシートを加圧することにより、プリント基板の各貫通孔にマスキングシートの一部を変形させて圧入するとともに、これらプリント基板とマスキングシートとを加熱してマスキングシートを硬化させ、プリント基板の露出面に回路部品を実装し、プリント基板の露出面に回路部品を覆うモールド樹脂を塗布して硬化させ、プリント基板からマスキングシートを剥離して中間体を構成し、その後、中間体の開口した各貫通孔に導体を形成して導体層と一体化することにより、スルーホールを得ることを特徴としている。
なお、プリント基板にマスキングシートを加圧する前にプリント基板に支持フィルムを、マスキングシートにキャリアフィルムをそれぞれ着脱自在に密着し、これら支持フィルムとキャリアフィルムとをマスキングシートの硬化後にそれぞれ剥離することができる。
また、プリント基板の露出面に回路部品を実装する際、回路部品の周囲と下方の少なくともいずれか一方に貫通孔を位置させることができる。
また、本発明においては上記課題を解決するため、請求項1、2、又は3に記載されたプリント回路板の製造方法により製造されたプリント回路板を、回路部品を基準に厚さ方向に切断することにより、パッケージ化された電子部品を製造することを特徴としている。
なお、プリント回路板を、回路部品を基準に厚さ方向に切断する際、回路部品の外側に位置する複数のスルーホールをそれぞれ分断し、分断されたスルーホールの一部を電子部品の周面に残存させることができる。
さらに、本発明においては上記課題を解決するため、請求項1、2、又は3に記載されたプリント回路板の製造方法により製造されたプリント回路板を、回路部品を基準に厚さ方向に切断することにより、パッケージ化された電子部品を製造するとともに、この電子部品の周面にスルーホールの一部を残存させてキャスタレーション電極とし、電子部品を実装基板に搭載し、電子部品の露出した導電層及びキャスタレーション電極と実装基板の導電層とをハンダ接続することを特徴としている。
ここで、特許請求の範囲におけるプリント基板には、単層のプリント基板や多層のプリント基板が含まれる。導体層は、各種の配線パターンやランド等からなり、プリント基板の露出した片面や両面、内部に必要数形成される。また、貫通孔は、回路部品の周囲や直下に位置するよう設けられる。
マスキングシートは、特に限定されるものではないが、ミラブルゴム、例えば耐熱性や離型性等に優れる未加硫のシリコーンゴムシートが好ましい。回路部品には、少なくとも単数複数の水晶デバイス、LSI、ICチップ、トランジスタ、抵抗、コンデンサ等が含まれる。さらに、貫通孔に形成される導体には、少なくとも各種のメッキや導電ペーストが該当する。
本発明によれば、プリント回路板を製造する場合には、プリント基板にマスキングシートを重ねて加圧することにより、プリント基板の貫通孔にマスキングシートの一部を変形させて圧入するとともに、貫通孔をマスキングシートの一部で埋めて閉塞し、プリント基板とマスキングシートとを加熱してマスキングシートを硬化させ、プリント基板の露出面に必要数の回路部品を電気的に実装する。
必要数の回路部品を実装したら、プリント基板の露出面に回路部品を覆うモールド樹脂を塗布して硬化させ、プリント基板からマスキングシートを剥離してプリント基板の貫通孔を開口させることにより、中間体を構成する。中間体の構成後、中間体の開口した貫通孔に導体を形成してスルーホールとすれば、プリント回路板を製造することができる。
本発明によれば、プリント基板の貫通孔にマスキングシートの一部を変形させて圧入し、このマスキングシートを加熱硬化させ、プリント基板に回路部品を実装するとともに、プリント基板の露出面に回路部品を覆うモールド樹脂を塗布して硬化させた後、プリント基板からマスキングシートを剥離するので、回路部品を実装した後に貫通孔内に導体を施すことができるという効果がある。
また、請求項2記載の発明によれば、マスキングシートの加圧前にプリント基板に支持フィルムを密着するので、圧入したマスキングシートの一部が貫通孔から食み出て露出するのを有効に防止することができる。また、マスキングシートにキャリアフィルムを剥離可能に密着するので、粘着性を有するマスキングシートの取り扱いが実に容易となる。
また、請求項3記載の発明によれば、プリント基板の露出面に回路部品を実装する際、回路部品の周囲に貫通孔を位置させれば、この貫通孔をスルーホールとした後、加工してキャスタレーション電極に容易に形成することができる。また、回路部品の下方に貫通孔を位置させれば、この貫通孔をスルーホールとした後、サーマルバイアに形成して回路部品の放熱性を高めることができる。
また、請求項4記載の発明によれば、モールド樹脂によりパッケージ化された電子部品を簡単に製造することが可能となる。
また、請求項5記載の発明によれば、キャスタレーション電極を容易に得ることが可能になる。
さらに、請求項6記載の発明によれば、ハンダ接合を強化し、ハンダ付けが正常か否かのフィレット観察が可能になる。
本発明に係るプリント回路板の製造方法の実施形態におけるプリント基板とマスキングシートとを対向させた状態を模式的に示す断面説明図である。 本発明に係るプリント回路板の製造方法の実施形態におけるプリント基板の貫通孔にマスキングシートの下部を変形させて圧入する途中の状態を模式的に示す断面説明図である。 本発明に係るプリント回路板の製造方法の実施形態における貫通孔をマスキングシートによりマスキングした状態を模式的に示す断面説明図である。 本発明に係るプリント回路板の製造方法の実施形態における支持フィルムとキャリアフィルムとを剥離した状態を模式的に示す断面説明図である。 本発明に係るプリント回路板の製造方法の実施形態におけるプリント基板の配線パターンに水晶デバイスをハンダ接続して実装する状態を模式的に示す断面説明図である。 本発明に係るプリント回路板の製造方法の実施形態におけるプリント基板の露出面にモールド樹脂を塗布して硬化させる状態を模式的に示す断面説明図である。 本発明に係るプリント回路板の製造方法の実施形態におけるプリント基板からマスキングシートを剥離して中間体を構成し、中間体の貫通孔に導体を形成する状態を模式的に示す断面説明図である。 本発明に係るプリント回路板の製造方法の第2の実施形態を模式的に示す断面説明図である。 本発明に係る電子部品の製造方法の実施形態における回路部品の外側に位置する複数のスルーホールの中心線を基準にプリント回路板をダイシングする状態を模式的に示す断面説明図である。 本発明に係る電子部品の製造方法の実施形態におけるパッケージ化された電子部品を模式的に示す断面説明図である。 本発明に係る電子部品の実装方法の実施形態におけるプリント基板の露出した裏面に複数の回路部品を実装し、配線パターンと各回路部品を導線でボンディングした状態を示す断面説明図である。 本発明に係る電子部品の実装方法の実施形態におけるプリント基板からマスキングシートを剥離して中間体を構成した状態を示す断面説明図である。 本発明に係る電子部品の実装方法の実施形態におけるプリント回路板を回路部品毎に厚さ方向に切断する状態を示す断面説明図である。 本発明に係る電子部品の実装方法の実施形態における半導体パッケージ周面の四隅部にキャスタレーション電極を形成した状態を示す断面説明図である。 本発明に係る電子部品の実装方法の実施形態における半導体パッケージを実装基板上に実装した状態を示す断面説明図である。 本発明に係る電子部品の実装方法の第2の実施形態を示す断面説明図である。
以下、図面を参照して本発明の実施形態を説明すると、本実施形態におけるプリント回路板の製造方法は、図1ないし図7に示すように、剛性を有するプリント基板1にマスキングシート20を積層加圧することにより、プリント基板1の各貫通孔4にマスキングシート20の下部22を変形させて圧入するとともに、これらを加熱してマスキングシート20を硬化させ、プリント基板1の配線パターン3Aに必要数の水晶デバイス等からなる回路部品6を実装し、プリント基板1の露出面に必要数の回路部品6を覆う樹脂モールドを施し、プリント基板1からマスキングシート20を剥離して中間体8を構成した後、この中間体8の各貫通孔4をスルーホール10に形成するようにしている。
プリント基板1は、図1等に示すように、例えばセラミック、安価なガラスエポキシ、ポリアミドイミド製で平面矩形の大きな基板2を備え、この基板2の平坦な表裏両面に所定の配線パターン3・3Aがそれぞれ複数形成されており、厚さ方向に複数の貫通孔4が穿孔される。このプリント基板1の裏面には、積層加圧時のマスキングシート20の食み出しを防止するPETフィルム等からなる可撓性の支持フィルム5が着脱自在に密着される。また、所定の配線パターン3・3Aは、例えばスクリーン印刷法やエッチング法等によりパターン形成され、貫通孔4の開口した両端部の周囲に位置する。
複数の貫通孔4は、プリント基板1のXY方向に規則的あるいは不規則に間隔をおいて配列され、例えば四個一組で回路部品6用の実装エリアを平面矩形に区画する。各貫通孔4は、図1や図7に示すように、ドリル等で丸孔に穿孔され、内面等に導体9が適宜形成されることにより、一対の配線パターン3・3Aを電気的に接続するスルーホール10として機能する。
マスキングシート20は、図1等に示すように、未硬化時に可塑性を発揮する柔軟なゴムシートからなり、平面矩形に形成されてプリント基板1の露出した片面に着脱自在に積層された後、加圧加熱される。このマスキングシート20は、特に限定されるものではないが、例えば硬化後に耐熱性や離型性等に優れる未加硫で高粘度のシリコーンゴムシートが好適に使用され、プリント回路板の製造時に損傷したり、支障を来たさない厚さに設定されており、裏面には、ハンドリング機能を発揮するPETフィルム等のキャリアフィルム21が着脱自在に密着される。
上記において、プリント回路板を製造する場合には、先ず、プリント基板1とマスキングシート20とをそれぞれ用意し、プリント基板1の裏面に薄い支持フィルム5を着脱自在に密着し、マスキングシート20の裏面に可撓性の薄いキャリアフィルム21を剥離可能に粘着して一体化する。支持フィルム5は、後の剥離を簡便にする観点からプリント基板1よりも大型であることが好ましい。キャリアフィルム21は、マスキングシート20と同じ大きさでも良いが、後の剥離を容易にするため、マスキングシート20よりも拡幅が良い。
次いで、プリント基板1とマスキングシート20の表面同士を対向(図1参照)させ、プリント基板1の表面にマスキングシート20を上方から隙間なく積層して加圧することにより、プリント基板1の各貫通孔4にマスキングシート20の下部22を部分的に変形させて没入(図2参照)し、各貫通孔4をマスキングシート20により埋める(図3参照)。
この際、マスキングシート20の表面(下面)を含む下部22は、全体として凹凸に変形し、各貫通孔4に対向する対向部が円柱形に変形しながら貫通孔4の内部に隙間なく充填され、貫通孔4の内部両端間を閉塞する。このマスキングシート20の下部22は、プリント基板1の裏面に支持フィルム5が密着されている関係上、各貫通孔4から食み出て露出することがない。
こうして各貫通孔4をマスキングシート20により閉塞したら、一体化したプリント基板1とマスキングシート20とを加熱して変形したマスキングシート20を硬化させ、プリント基板1の裏面から不要となった支持フィルム5を取り外す。同様に、マスキングシート20の裏面からキャリアフィルム21を剥離する(図4参照)。
次いで、一体化したプリント基板1とマスキングシート20とを上下逆にしてプリント基板1の裏面を上方に露出させ、プリント基板1の露出した裏面の配線パターン3A等にハンダペーストを印刷し、この裏面の配線パターン3Aに回路部品6を熱を加えてハンダ接続することにより電気的に実装する(図5参照)。この際、回路部品6は、プリント基板1の実装エリアを描く複数の貫通孔4に包囲されるよう実装される。また、マスキングシート20は、硬化により耐熱性を発揮するので、加熱に伴う損傷を有効に防止することができる。
回路部品6を実装接続したら、プリント基板1の露出面に回路部品6を覆うモールド樹脂7を塗布して加熱硬化(図6参照)させ、プリント基板1からマスキングシート20を剥離してプリント基板1の複数の貫通孔4をそれぞれ開口させることにより、中間体8を構成する。モールド樹脂7を塗布する際、硬化したマスキングシート20がモールド樹脂7の流下を規制するので、モールド樹脂7が貫通孔4内に流入して埋めるのを有効に防止することが可能となる。モールド樹脂7としては、特に限定されるものではないが、例えば吸湿性に優れる熱硬化性のエポキシ樹脂等が使用される。
中間体8を構成したら、この中間体8の開口した複数の貫通孔4に導体9をそれぞれ形成(図7参照)して一対の配線パターン3・3Aと一体化し、各貫通孔4をスルーホール10としてその信頼性を確認すれば、回路部品6が実装されたプリント回路板を製造することができる。
貫通孔4に導体9を形成する具体的な手法としては、貫通孔4に銅メッキ等を施したり、貫通孔4内に銀ペースト等からなる導電ペーストを充填する方法等があげられる。貫通孔4内にモールド樹脂7が何ら流入していないので、モールド樹脂7が導体9の形成に悪影響を及ぼすことがない。したがって、導体9を簡単、かつ適切に形成してスルーホール10を得ることができる。
上記製法によれば、回路部品6を実装した後に貫通孔4内に導体9を施してスルーホール10を得るので、製造方法の最適化や簡素化が期待できる。また、導体9を適切に形成して確実な導通を得ることができるので、一対の配線パターン3・3Aを良好に接続することができる。
また、プリント基板1の貫通孔4内をマスキングシート20の変形した下部22がマスキングするので、モールド樹脂7の浸入や漏洩を有効に抑制防止することができ、プリント基板1の平滑性や平坦化を保つことができる。さらに、マスキングシート20をシリコーンゴムシートとすれば、ハンダリフロー工程やモールド樹脂7の加熱硬化工程にも十分に対処することができ、しかも、プリント基板1から簡単に剥離することが可能となる。
次に、図8は本発明の第2の実施形態を示すもので、この場合には、プリント基板1を単層基板ではなく、大きさの異なる複層基板とし、基板2の表面、及び対向する基板2と基板2との間に所定の配線パターン3・3Aをそれぞれスクリーン印刷法やエッチング法等によりパターン形成するようにしている。その他の部分については、上記実施形態と略同様であるので説明を省略する。
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、基板2の枚数増加により、プリント基板1の配線数や密度を増大させ、部品の小型化を図ることができるのは明らかである。
次に、図9及び図10は本発明に係る電子部品の製造方法の実施形態を示すもので、この場合には、製造されたプリント回路板を、回路部品6を基準に厚さ方向にダイシング刃25で切断することにより、パッケージ化された小型の電子部品30を得るようにしている。
ダイシング刃25で切断する際、各回路部品6を外側から包囲する複数のスルーホール10は、中心線を基準に厚さ方向にそれぞれ分断される。電子部品30は、平面矩形に形成され、周面の四隅部に分断されたスルーホール10の一部がそれぞれ平面略円弧形を呈して残存する。残存したスルーホール10の一部は配線パターン3・3Aと一体化し、配線パターン3は他の実装基板等に対する接合用の電極パターンとして機能する。その他の部分については、上記実施形態と略同様であるので説明を省略する。
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、金型を用いるトランスファモールド成形法によらずとも、電子部品30を製造することができる。したがって、金型の入念なクリーニングや工夫等が不要となり、製法の簡素化や迅速化等が期待できる。
次に、図11ないし図15は本発明に係る電子部品の実装方法の実施形態を示すもので、この場合には、回路部品6をICチップとし、プリント回路板を複数の回路部品6毎に厚さ方向に切断することにより、表面実装型の半導体パッケージ32を複数製造し、各半導体パッケージ32を実装基板33上にキャスタレーションにより実装するようにしている。
本実施形態において、複数の半導体パッケージ32を製造して任意の半導体パッケージ32を実装基板33上に実装する場合には、先ず、一体化したプリント基板1とマスキングシート20とを上下逆にしてプリント基板1の裏面を上方に露出させ、このプリント基板1の露出した裏面に複数の回路部品6を電気的に実装し、配線パターン3Aのリードと各回路部品6の端子とを細い導線(例えば、金線等)31でワイヤボンディングする(図11参照)。
こうして配線パターン3Aと各回路部品6とをワイヤボンディングにより電気的に接続したら、プリント基板1の露出面に複数の回路部品6を覆うモールド樹脂7を塗布して加熱硬化(図11参照)させ、プリント基板1からマスキングシート20を剥離してプリント基板1の複数の貫通孔4をそれぞれ開口させることで中間体8を構成(図12参照)し、この中間体8の開口した各貫通孔4に導体9を形成してスルーホール10とすることにより、プリント回路板を製造する。
次いで、製造したプリント回路板を回路部品6毎に厚さ方向にダイシング刃25で切断(図13参照)することにより、複数の半導体パッケージ32を製造する(図14参照)。この際、回路部品6を外側から包囲する複数のスルーホール10の一部は、中心線を基準に厚さ方向にそれぞれ分断されることにより、半導体パッケージ32の周面四隅部にキャスタレーション電極11として形成される(図14参照)。各キャスタレーション電極11は、平面略円弧形を呈した縦長の溝に形成され、一対の配線パターン3・3Aと電気的に一体化される。
複数の半導体パッケージ32を製造したら、各半導体パッケージ32を別体の実装基板33上に実装し、その後、各半導体パッケージ32の露出した複数の配線パターン3及びキャスタレーション電極11と実装基板33の露出した導電層である接続端子34とをハンダ35により電気的に接続(図15参照)すれば、半導体パッケージ32を実装基板33に実装接続することができる。
ハンダ35は、キャスタレーション電極11の周面の少なくとも途中から実装基板33の接続端子34表面にかけて塗布され、半導体パッケージ32と実装基板33との接続が正常な場合には、表面張力により裾広がりの形状、あるいはこれに類似の略三角形の形状を呈する。その他の部分については、上記実施形態と同様であるので説明を省略する。
本実施形態においても実施形態と同様の作用効果が期待でき、実装基板33の接続端子34に半導体パッケージ32の配線パターン3を単に重ねて接合するのではなく、実装基板33の接続端子34にキャスタレーション電極11の周面をもハンダ35を介して接合するので、ハンダ35量の増加により、ハンダ接合を強化することができる。また、ハンダ付けが正常か否かの横方向からのフィレット観察が可能になる。
次に、図16は本発明に係る電子部品の実装方法の第2の実施形態を示すもので、この場合には、プリント基板1の露出した裏面に回路部品6を実装する際、配線パターン3Aと貫通孔4の直上に回路部品6を位置させ、回路部品6の直下に位置する貫通孔4をスルーホール10とするとともに、このスルーホール10を放熱用のサーマルバイア(サーマルビアともいう)12とするようにしている。
サーマルバイア12は、図示しない電源やグランド層等の熱拡散部に伸長され、熱伝導性を向上させたい場合には、ハンダ等の高熱伝導材料が必要に応じて充填される。その他の部分については、上記実施形態と同様であるので説明を省略する。
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、回路部品6の熱抵抗を低下させ、放熱性を向上させることができる。
なお、上記実施形態では、電子部品30の周面四隅部にスルーホール10の一部をそれぞれ残存させたが、電子部品30の隅部以外の周面にスルーホール10の一部を複数残存形成しても良い。同様に、半導体パッケージ32の隅部以外の周面にスルーホール10の一部を複数残存形成しても良い。
本発明に係るプリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法は、プリント回路技術や半導体製造の分野で使用することができる。
1 プリント基板
4 貫通孔
3 配線パターン(導体層)
3A 配線パターン(導体層)
4 貫通孔
5 支持フィルム
6 回路部品
7 モールド樹脂
8 中間体
9 導体
10 スルーホール
11 キャスタレーション電極
12 サーマルバイア
20 マスキングシート
21 キャリアフィルム
22 マスキングシートの下部(マスキングシートの一部)
30 電子部品
31 導線
32 半導体パッケージ(電子部品)
33 実装基板
34 接続端子(導電層)
35 ハンダ

Claims (6)

  1. プリント基板に導体層と貫通孔とをそれぞれ複数配設し、各貫通孔を未硬化時に可塑性を発揮する柔軟なマスキングシートを用いて複数の導体層接続用のスルーホールに形成するプリント回路板の製造方法であって、
    プリント基板にマスキングシートを加圧することにより、プリント基板の各貫通孔にマスキングシートの一部を変形させて圧入するとともに、これらプリント基板とマスキングシートとを加熱してマスキングシートを硬化させ、プリント基板の露出面に回路部品を実装し、プリント基板の露出面に回路部品を覆うモールド樹脂を塗布して硬化させ、プリント基板からマスキングシートを剥離して中間体を構成し、その後、中間体の開口した各貫通孔に導体を形成して導体層と一体化することにより、スルーホールを得ることを特徴とするプリント回路板の製造方法。
  2. プリント基板にマスキングシートを加圧する前にプリント基板に支持フィルムを、マスキングシートにキャリアフィルムをそれぞれ着脱自在に密着し、これら支持フィルムとキャリアフィルムとをマスキングシートの硬化後にそれぞれ剥離する請求項1記載のプリント回路板の製造方法。
  3. プリント基板の露出面に回路部品を実装する際、回路部品の周囲と下方の少なくともいずれか一方に貫通孔を位置させる請求項1又は2記載のプリント回路板の製造方法。
  4. 請求項1、2、又は3に記載されたプリント回路板の製造方法により製造されたプリント回路板を、回路部品を基準に厚さ方向に切断することにより、パッケージ化された電子部品を製造することを特徴とする電子部品の製造方法。
  5. プリント回路板を、回路部品を基準に厚さ方向に切断する際、回路部品の外側に位置する複数のスルーホールをそれぞれ分断し、分断されたスルーホールの一部を電子部品の周面に残存させる請求項4記載の電子部品の製造方法。
  6. 請求項1、2、又は3に記載されたプリント回路板の製造方法により製造されたプリント回路板を、回路部品を基準に厚さ方向に切断することにより、パッケージ化された電子部品を製造するとともに、この電子部品の周面にスルーホールの一部を残存させてキャスタレーション電極とし、電子部品を実装基板に搭載し、電子部品の露出した導電層及びキャスタレーション電極と実装基板の導電層とをハンダ接続することを特徴とする電子部品の実装方法。
JP2012017439A 2012-01-31 2012-01-31 プリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法 Pending JP2013157486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012017439A JP2013157486A (ja) 2012-01-31 2012-01-31 プリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012017439A JP2013157486A (ja) 2012-01-31 2012-01-31 プリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2013157486A true JP2013157486A (ja) 2013-08-15

Family

ID=49052384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012017439A Pending JP2013157486A (ja) 2012-01-31 2012-01-31 プリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP2013157486A (ja)

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2011040602A (ja) 電子装置およびその製造方法
JP2008226945A (ja) 半導体装置およびその製造方法
JP2018093013A (ja) 無線モジュール及び無線モジュールの製造方法
WO2008061464A1 (fr) Procédé de fabrication de carte à ci par scellement intégral de la combinaison des puces et des éléments à l'aide d'une technique d'emballage plastique
US20120176751A1 (en) Electronic component module and manufacturing method therefor
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
TW201507564A (zh) 電路板及其製作方法
JP2018201248A (ja) 無線モジュール
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2007317955A (ja) 部品内蔵回路モジュール基板
JPH0888471A (ja) 多層印刷配線基板装置及びその製造方法
JP2008159671A (ja) プリント配線基板および電子装置
JP2014157857A (ja) 部品内蔵樹脂多層基板およびその製造方法
TWI596718B (zh) 電路模組封裝結構及其封裝方法
TWI435667B (zh) 印刷電路板組件
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2013157486A (ja) プリント回路板の製造方法、電子部品の製造方法、及び電子部品の実装方法
WO2018030262A1 (ja) モジュール部品の製造方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2015018934A (ja) プリント基板およびその製造方法