JP2013149985A

JP2013149985A - Semiconductor device manufacturing method

Info

Publication number: JP2013149985A
Application number: JP2013035044A
Authority: JP
Inventors: Takeshi Nakada; 健中田
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2013-02-25
Filing date: 2013-02-25
Publication date: 2013-08-01
Anticipated expiration: 2026-03-30
Also published as: JP5642217B2

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method which can suppress a current flowing through a P-type diffusion region formed near a boundary surface of a substrate with a GaN-based semiconductor layer.SOLUTION: A semiconductor device manufacturing method of a present embodiment in which a diffusion region of a group III element of a semiconductor layer 20 is formed in a process of growing, on a substrate 10, the semiconductor layer 20 containing at least one of GaN, AlN and InN by using a MOCVD method, comprises: introducing, before forming the semiconductor layer, an element which compensates for an acceptor caused by diffusion of the group-III element into the region in the substrate.

Description

本発明は半導体装置の製造方法に関し、特に、基板上に半導体層を設けた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a semiconductor layer is provided on a substrate.

ＧａＮ系半導体、特に窒化ガリウム（ＧａＮ）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子、短波長で発光する発光ダイオードやレーザーダイオードとして用いられている。これらの半導体装置のうち、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ、発光装置として、垂直共振器面発光レーザ（ＶＣＳＥＬ）などレーザの開発が進められている。なお、ＧａＮ系半導体とは本来ＧａおよびＮを含む半導体であるが、ここでは、ＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体であり、例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａＮとＡｌＮとの混晶であるＡｌＧａＮ、ＧａＮとＩｎＮとの混晶であるＩｎＧａＮ等である。 A semiconductor device using a GaN-based semiconductor, particularly gallium nitride (GaN), is used as a power element that operates at a high frequency and a high output, a light emitting diode or a laser diode that emits light at a short wavelength. Among these semiconductor devices, FETs such as high electron mobility transistors (HEMTs), and vertical resonance as light emitting devices are suitable for performing amplification in high frequency bands such as microwaves, quasi-millimeter waves, and millimeter waves. Development of a laser such as a surface emitting laser (VCSEL) is underway. Note that a GaN-based semiconductor is a semiconductor that originally contains Ga and N, but here is a semiconductor that contains at least one of GaN, AlN, and InN. For example, GaN, AlN, InN, and a mixture of GaN and AlN. AlGaN that is a crystal, InGaN that is a mixed crystal of GaN and InN, and the like.

ＧａＮ系半導体を用いた半導体装置においては、Ｓｉ基板またはＧａＮ基板等の基板上にＭＯＣＶＤ（有機金属ＣＶＤ）法を用いＧａＮ系半導体層を成長する。非特許文献１には、ＧａＮ系半導体層を形成する際、基板にＧａやＡｌが拡散し基板のＧａＮ系半導体層付近がＰ型となることが開示されている。 In a semiconductor device using a GaN-based semiconductor, a GaN-based semiconductor layer is grown on a substrate such as a Si substrate or a GaN substrate using an MOCVD (organometallic CVD) method. Non-Patent Document 1 discloses that when a GaN-based semiconductor layer is formed, Ga or Al diffuses in the substrate and the vicinity of the GaN-based semiconductor layer of the substrate becomes P-type.

特許文献１には、素子分離用酸化膜の下に不純物をイオン注入する技術が開示されている。 Patent Document 1 discloses a technique for ion-implanting impurities under an element isolation oxide film.

特開２００３−６８７３８号公報JP 2003-68738 A

プラディープラパジャゴパルら（Pradeep Rajagopal etal）、「シリコン上のＭＯＣＶＤＡｌＧａＮ／ＧａＮＦＥＴ (MOCVD AlGaN/GaN HFETs on Si: Challenges and Issues)」、マテリアルリサーチソサイエティシンポジウムプロシーディング(Materials Research Society Symposium Proceeding)、２００３年発行、７９８巻（Vol. 798）、Ｐ６１からＰ６６Pradeep Rajagopal et al., “MOCVD AlGaN / GaN HFETs on Si: Challenges and Issues”, Materials Research Society Symposium Proceeding, 2003 Issue, 798 (Vol. 798), P61-P66

図１は従来のＧａＮ系半導体を用いたＨＥＭＴ（ＧａＮ系ＨＥＭＴ）を例に、ＧａＮ系半導体を用いた半導体装置における課題を説明するための図である。Ｓｉ（シリコン）基板１０上にＭＯＣＶＤ法を用いＡｌＮバッファ層１２、ＧａＮ電子走行層１４およびＡｌＧａＮ電子供給層１６がＧａＮ系半導体層２０として形成されている。ＧａＮ系半導体層２０上には、ソース電極２２、ドレイン電極２４およびゲート電極２６が形成されている。ＧａＮ系半導体層２０をＭＯＣＶＤ法により成長する際、ＭＯＣＶＤ装置のチャンバ内の内壁からＧａやＡｌ等が剥離しＳｉ基板１０に拡散する。これにより、Ｓｉ基板１０のＧａＮ系半導体層２０との界面付近に、Ｐ型拡散領域３０が形成されてしまう。図１の矢印のように、ソース電極２２とドレイン電極２４との間にP型拡散領域３０を介し電流が流れてしまう。 FIG. 1 is a diagram for explaining a problem in a semiconductor device using a GaN-based semiconductor, taking a conventional HEMT (GaN-based HEMT) using a GaN-based semiconductor as an example. An AlN buffer layer 12, a GaN electron transit layer 14, and an AlGaN electron supply layer 16 are formed as a GaN-based semiconductor layer 20 on a Si (silicon) substrate 10 by MOCVD. A source electrode 22, a drain electrode 24 and a gate electrode 26 are formed on the GaN-based semiconductor layer 20. When the GaN-based semiconductor layer 20 is grown by the MOCVD method, Ga, Al, etc. are peeled off from the inner wall in the chamber of the MOCVD apparatus and diffused into the Si substrate 10. As a result, the P-type diffusion region 30 is formed near the interface between the Si substrate 10 and the GaN-based semiconductor layer 20. As indicated by the arrows in FIG. 1, current flows between the source electrode 22 and the drain electrode 24 via the P-type diffusion region 30.

本発明は、上記課題に鑑みなされたものであり、基板のＧａＮ系半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することが可能な半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a method for manufacturing a semiconductor device capable of suppressing current flowing through a P-type diffusion region formed in the vicinity of an interface between a substrate and a GaN-based semiconductor layer. The purpose is to do.

本発明は、元素がイオン注入されたＳｉ基板と、該Ｓｉ基板上に設けられたＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層と、該半導体層上に設けられた電極と、を具備することを特徴とする半導体装置である。本発明によれば、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。 The present invention comprises a Si substrate into which an element is ion-implanted, a semiconductor layer including at least one of GaN, AlN, and InN provided on the Si substrate, and an electrode provided on the semiconductor layer. This is a semiconductor device. According to the present invention, the current flowing through the P-type diffusion region formed near the interface with the semiconductor layer of the Si substrate can be suppressed.

上記構成において、前記半導体層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮおよびＩｎＮの少なくとも１つからなる構成とすることができる。この構成によれば、Ｇａ、ＡｌまたはＩｎがＰ型拡散領域を形成するため、イオン注入領域を設けることが特に有効である。 In the above configuration, the semiconductor layer may be configured by at least one of GaN, AlGaN, AlN, AlInN, AlInGaN, InGaN, and InN. According to this configuration, since Ga, Al, or In forms a P-type diffusion region, it is particularly effective to provide an ion implantation region.

上記構成において、前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つである構成とすることができる。この構成によれば、軽いイオンのため容易にイオン注入領域を形成することができる。 In the above structure, the element may be at least one of O, Fe, Zn, Si, Ar, and Be. According to this configuration, an ion implantation region can be easily formed because of light ions.

上記構成において、前記半導体装置は横型ＦＥＴまたはレーザである構成とすることができる。 In the above structure, the semiconductor device may be a lateral FET or a laser.

本発明は、Ｓｉ基板に元素をイオン注入する工程と、前記Ｓｉ基板上にＭＯＣＶＤ法を用いＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層を成長する工程と、該半導体層上に電極を形成する工程と、を有する半導体装置の製造方法である。本発明によれば、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。 The present invention includes a step of ion-implanting an element into a Si substrate, a step of growing a semiconductor layer containing at least one of GaN, AlN, and InN on the Si substrate using MOCVD, and an electrode on the semiconductor layer. Forming the semiconductor device. According to the present invention, the current flowing through the P-type diffusion region formed near the interface with the semiconductor layer of the Si substrate can be suppressed.

上記構成において、前記半導体層を成長する工程の前に、前記Ｓｉ基板を熱処理する工程を有する構成とすることができる。この構成によれば、イオン注入領域を形成する際に劣化した結晶性を回復させることができる。 In the above configuration, the Si substrate may be heat treated before the step of growing the semiconductor layer. According to this configuration, it is possible to recover the crystallinity deteriorated when the ion implantation region is formed.

上記構成において、前記熱処理を行う工程と前記半導体層を成長する工程とは、ＭＯＣＶＤ装置内で連続して行われる構成とすることができる。この構成によれば、熱処理後基板の表面が酸化することを抑制することができる。 In the above structure, the step of performing the heat treatment and the step of growing the semiconductor layer can be performed continuously in an MOCVD apparatus. According to this structure, it can suppress that the surface of a board | substrate after heat processing oxidizes.

本発明は、元素がイオン注入されたＳｉ基板と、該Ｓｉ基板上に設けられたＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層と、を具備することを特徴とする半導体装置製造用基板である。本発明に係る半導体装置製造用基板を用い半導体装置を製造することにより、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。 The present invention includes a substrate for manufacturing a semiconductor device, comprising: a Si substrate into which an element is ion-implanted; and a semiconductor layer including at least one of GaN, AlN, and InN provided on the Si substrate. It is. By manufacturing a semiconductor device using the substrate for manufacturing a semiconductor device according to the present invention, the current flowing through the P-type diffusion region formed in the vicinity of the interface of the Si substrate with the semiconductor layer can be suppressed.

上記構成において、前記半導体層は前記Ｓｉ基板に接して設けられている構成とすることができる。この構成によれば、Ｐ型拡散領域の上部をイオン注入領域で補償させることができる。 In the above structure, the semiconductor layer may be provided in contact with the Si substrate. According to this configuration, the upper part of the P-type diffusion region can be compensated by the ion implantation region.

本発明は、Ｓｉ基板に元素をイオン注入する工程と、前記Ｓｉ基板上にＭＯＣＶＤ法を用いＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層を成長する工程と、とを有する半導体装置製造用基板の製造方法である。本発明に係る製造方法で製造された半導体装置製造用基板を用い半導体装置を製造することにより、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。 The present invention is for manufacturing a semiconductor device comprising: a step of ion-implanting an element into a Si substrate; and a step of growing a semiconductor layer containing at least one of GaN, AlN and InN on the Si substrate using MOCVD. A method for manufacturing a substrate. By suppressing the current flowing through the P-type diffusion region formed in the vicinity of the interface with the semiconductor layer of the Si substrate by manufacturing the semiconductor device using the semiconductor device manufacturing substrate manufactured by the manufacturing method according to the present invention. Can do.

本発明によれば、基板のＧａＮ系半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することが可能な半導体装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor device which can suppress the electric current which flows through the P-type diffused region formed in the interface vicinity with the GaN-type semiconductor layer of a board | substrate can be provided.

図１は従来例に係る半導体装置の課題を説明するための模式図である。FIG. 1 is a schematic diagram for explaining a problem of a semiconductor device according to a conventional example. 図２（ａ）からび図２（ｃ）は実施例１に係るＧａＮ系ＨＥＭＴの製造方法を示す断面図である。FIG. 2A and FIG. 2C are cross-sectional views illustrating a method for manufacturing a GaN-based HEMT according to the first embodiment. 図３は実施例１に係るＧａＮ系ＨＥＭＴの基板中の不純物濃度を示す図である。FIG. 3 is a diagram showing the impurity concentration in the substrate of the GaN-based HEMT according to Example 1. 図４は実施例１に係るＧａＮ系ＨＥＭＴのソース・ドレイン耐圧を示す図である。FIG. 4 is a diagram showing the source / drain breakdown voltage of the GaN-based HEMT according to the first embodiment. 図５は実施例２に係るＧａＮ系ＶＣＳＥＬの断面図である。FIG. 5 is a cross-sectional view of a GaN-based VCSEL according to the second embodiment.

以下、本発明の実施例を図面を参照に説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図２は実施例１に係る半導体装置の製造方法を示す図である。図２（ａ）を参照に、（１１１）面を主面とするＳｉ基板１０にイオン注入法を用い、不純物として酸素（Ｏ）をイオン注入する。イオン注入は例えば、イオン注入エネルギが１００ｋｅＶ、ドーズ量が８×１０^１４ｃｍ^−２の条件で行う。これにより、基板１０のＧａＮ系半導体層が形成されるべき表面に不純物としてＯがイオン注入されたイオン注入領域３２が形成される。このとき、イオン注入エネルギを高くしているため、Ｓｉ基板１０の表面での酸素濃度は低くなり、基板表面に酸化膜が形成されることはないと考えられる。 FIG. 2 is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment. Referring to FIG. 2A, oxygen (O) is ion-implanted as an impurity into an Si substrate 10 having a (111) plane as a main surface by using an ion implantation method. For example, ion implantation is performed under the conditions of an ion implantation energy of 100 keV and a dose amount of 8 × 10 ¹⁴ cm ⁻² . As a result, an ion implantation region 32 in which O is ion-implanted as an impurity is formed on the surface of the substrate 10 on which the GaN-based semiconductor layer is to be formed. At this time, since the ion implantation energy is increased, the oxygen concentration on the surface of the Si substrate 10 is lowered, and it is considered that no oxide film is formed on the substrate surface.

図２（ｂ）を参照に、Ｏがイオン注入されたＳｉ基板１０の表面を清浄化するため、例えば基板１０を緩衝フッ酸溶液に１分間浸漬し５分間水洗する。ＭＯＣＶＤ装置に導入する。例えば水素雰囲気で１０００℃の基板温度で１０分間保持し、イオン注入により劣化した結晶性の回復を行う。その後、ＭＯＣＶＤ装置内で連続して基板温度を１１５０℃とし、基板１０の［０００１］方向にＡｌＮバッファ層１２を３００ｎｍ成長する。その後、基板温度を１０５０℃とし、ＧａＮ電子走行層１４を１０００ｎｍ成長する。基板温度を１０５０℃とし、ＡｌＧａＮ電子供給層１６（ＡｌＮの組成比が０．３）を３０ｎｍ成長する。このように、基板１０のイオン注入領域３２上に、ＡｌＮバッファ層１２、ＧａＮ電子走行層１４およびＡｌＧａＮ電子供給層１６からなるＧａＮ系半導体層２０が形成される。以上により、半導体製造用基板が完成する。 Referring to FIG. 2B, in order to clean the surface of the Si substrate 10 into which O ions are implanted, for example, the substrate 10 is immersed in a buffered hydrofluoric acid solution for 1 minute and washed with water for 5 minutes. Installed in MOCVD equipment. For example, the substrate is maintained at a substrate temperature of 1000 ° C. for 10 minutes in a hydrogen atmosphere to recover crystallinity deteriorated by ion implantation. Thereafter, the substrate temperature is continuously set to 1150 ° C. in the MOCVD apparatus, and the AlN buffer layer 12 is grown in the [0001] direction of the substrate 10 by 300 nm. Thereafter, the substrate temperature is set to 1050 ° C., and the GaN electron transit layer 14 is grown to 1000 nm. The substrate temperature is set to 1050 ° C., and the AlGaN electron supply layer 16 (AlN composition ratio is 0.3) is grown to 30 nm. As described above, the GaN-based semiconductor layer 20 including the AlN buffer layer 12, the GaN electron transit layer 14, and the AlGaN electron supply layer 16 is formed on the ion implantation region 32 of the substrate 10. Thus, a semiconductor manufacturing substrate is completed.

図２（ｃ）を参照に、図２（ｂ）の半導体製造用基板を用い、ＧａＮ系半導体層２０上に、窒化シリコン膜２８を約２００ｎｍ形成する。窒化シリコン膜２８の所定領域を除去し、蒸着法およびリフトオフ法を用いＴｉ／Ａｕ膜またはＴｉ／Ａｌ膜からなるソース電極２２およびドレイン電極２４を形成する。また、ＧａＮ系半導体層２０上に、蒸着法およびリフトオフ法を用いＮｉ／Ａｕ膜またはＮｉ／Ａｌ膜からなるゲート電極２６を形成する。以上により、実施例１に係るＧａＮ系ＨＥＭＴが完成する。 Referring to FIG. 2C, a silicon nitride film 28 is formed to a thickness of about 200 nm on the GaN-based semiconductor layer 20 using the semiconductor manufacturing substrate of FIG. A predetermined region of the silicon nitride film 28 is removed, and a source electrode 22 and a drain electrode 24 made of a Ti / Au film or a Ti / Al film are formed using a vapor deposition method and a lift-off method. Further, a gate electrode 26 made of a Ni / Au film or a Ni / Al film is formed on the GaN-based semiconductor layer 20 by using an evaporation method and a lift-off method. Thus, the GaN-based HEMT according to Example 1 is completed.

実施例１に係る半導体装置によれば、不純物がイオン注入されたイオン注入領域３２がＭＯＣＶＤ法を用いＧａＮ系半導体層２０を形成する際に基板１０に導入されるＰ型拡散領域３０のアクセプタを補償する。図３は基板表面からの深さ方向に対する、Ｐ型拡散領域３０の拡散したアクセプタ濃度とイオン注入した不純物濃度を示した模式図である。図３のように、イオン注入領域３２の不純物濃度をＰ型拡散領域３０のアクセプタの少なくとも一部を補償するように設定することにより、Ｐ型拡散領域３０に起因したソース電極２２からドレイン電極２４へのリーク電流を低減させることができる。イオン注入の際のイオン注入エネルギおよびドーズ量は適宜選択することができるが、Ｐ型拡散領域３０のアクセプタを補償するためには不純物濃度として１×１０^１７ｃｍ^−３程度が好ましい。このため、ドーズ量は５×１０^１３ｃｍ^−２以上とすることが好ましい。また、Ｐ型拡散領域３０の深さと同程度である２μｍの深さまでイオン注入領域３２を形成するため、イオン注入エネルギが１００ｋｅＶ程度が好ましい。なお、Ｏ以外のイオンを注入する場合は、Ｏと同程度の不純物濃度および深さとなるようにイオン注入エネルギおよびドーズ量を選択することができる。 According to the semiconductor device of Example 1, the acceptor of the P-type diffusion region 30 introduced into the substrate 10 when the ion implantation region 32 into which the impurity ions are implanted forms the GaN-based semiconductor layer 20 using the MOCVD method. To compensate. FIG. 3 is a schematic view showing the acceptor concentration diffused in the P-type diffusion region 30 and the ion-implanted impurity concentration with respect to the depth direction from the substrate surface. As shown in FIG. 3, by setting the impurity concentration of the ion implantation region 32 so as to compensate at least a part of the acceptor of the P-type diffusion region 30, the source electrode 22 to the drain electrode 24 caused by the P-type diffusion region 30. Leakage current can be reduced. The ion implantation energy and dose amount during the ion implantation can be selected as appropriate, but in order to compensate for the acceptor of the P-type diffusion region 30, the impurity concentration is preferably about 1 × 10 ¹⁷ cm ⁻³ . For this reason, it is preferable that a dose amount shall be 5 * 10 ^< ¹³ > cm ^<-2 > or more. Further, in order to form the ion implantation region 32 to a depth of 2 μm, which is about the same as the depth of the P-type diffusion region 30, the ion implantation energy is preferably about 100 keV. In the case of implanting ions other than O, the ion implantation energy and the dose can be selected so that the impurity concentration and depth are the same as those of O.

図４はソース・ドレイン間距離に対するソース・ドレイン耐圧を示した模式図である。イオン注入領域３２を形成しない従来のＨＥＭＴでは、ソース・ドレイン間距離によらずソース・ドレイン耐圧は一定である。一方、イオン注入領域３２を設けた実施例１では、ソース・ドレイン距離が長くなるとソース・ドレイン耐圧が向上する。従来例においては、Ｐ型拡散領域３０に起因したリーク電流によりソース・ドレイン耐圧が決まってしまうため、ソース・ドレイン間距離によらずソース・ドレイン耐圧は一定であるが、Ｐ型拡散領域３０に起因したリーク電流を抑制させた実施例１においては、ソース・ドレイン間距離を長くすると、ソース・ドレイン耐圧を向上させることができる。ソース・ドレイン間距離が１０μｍのＨＥＭＴにおいて、従来例においては、ソース・ドレイン耐圧は約２５０Ｖであったが、実施例では約５００Ｖとすることができた。さらに、従来例のＨＥＭＴは、Ｐ型拡散領域３０が導電性のため寄生容量が大きい。実施例１によれば、Ｐ型拡散領域３０を不活性化できるため寄生容量を削減することができる。従来例では寄生容量はゲート幅１ｍｍあたり約５ｐＦであったが、実施例１では約１ｐＦとすることができた。 FIG. 4 is a schematic diagram showing the source-drain breakdown voltage with respect to the source-drain distance. In a conventional HEMT in which the ion implantation region 32 is not formed, the source-drain breakdown voltage is constant regardless of the source-drain distance. On the other hand, in Example 1 in which the ion implantation region 32 is provided, the source / drain breakdown voltage is improved as the source / drain distance is increased. In the conventional example, since the source / drain breakdown voltage is determined by the leakage current caused by the P-type diffusion region 30, the source / drain breakdown voltage is constant regardless of the source-drain distance. In Example 1 in which the leak current is suppressed, the source-drain breakdown voltage can be improved by increasing the source-drain distance. In a HEMT having a source-drain distance of 10 μm, the source-drain breakdown voltage was about 250 V in the conventional example, but could be about 500 V in the example. Further, the conventional HEMT has a large parasitic capacitance because the P-type diffusion region 30 is conductive. According to the first embodiment, since the P-type diffusion region 30 can be inactivated, parasitic capacitance can be reduced. In the conventional example, the parasitic capacitance was about 5 pF per 1 mm of the gate width, but in Example 1, it could be about 1 pF.

図２（ａ）において、基板１０に不純物としてイオン注入する元素としては、Ｏ以外にもＰ型拡散領域３０のアクセプタを補償する深い準位を形成する不純物であれば良い。例えば、Ｆｅ、Ｗ、Ｓｎ、Ｋ、Ｃｕ、Ｇｅ，Ｓｒ、Ｈｇ、Ｍｏ、Ｎｉ、Ｖ、Ｃｏ、Ａｕ、Ｚｎ、Ｐｔ、Ｃｄ、Ａｇ、Ｍｎ、Ｓ、Ｂａ、ＣｓまたはＢｅ等がある。不純物を深くイオン注入するため、不純物は軽い元素が好ましい。よって、Ｏ以外にＦｅ、Ｚｎ、Ｂｅを用いることが好ましい。 In FIG. 2A, an element that is ion-implanted as an impurity into the substrate 10 may be an impurity that forms a deep level that compensates for the acceptor of the P-type diffusion region 30 in addition to O. For example, there are Fe, W, Sn, K, Cu, Ge, Sr, Hg, Mo, Ni, V, Co, Au, Zn, Pt, Cd, Ag, Mn, S, Ba, Cs, or Be. Since impurities are ion-implanted deeply, the impurities are preferably light elements. Therefore, it is preferable to use Fe, Zn, or Be in addition to O.

また、ＳｉまたはＡｒをＳｉ基板１０に過剰にイオン注入するとＰ型キャリアの発生および走行を阻害するため、不純物としてＳｉまたはＡｒをイオン注入することもできる。これは、ＳｉをＳｉ基板１０にイオン注入すると、注入されたＳｉは、Ｓｉ結晶中の本来のＳｉと結合しようとするが、Ｓｉ結晶中の本来のＳｉは既に結合しているため、注入されたＳｉは結合することができない。そこで、多量のＳｉをＳｉ基板に注入すると、熱処理を行ってもＳｉ基板１０の結晶性は完全には回復されない。これにより、キャリアの走行を阻害する準位を形成することができると考えられる。Ｓｉ基板１０にＡｒを注入した場合も同様と考えられる。 In addition, if Si or Ar is excessively ion-implanted into the Si substrate 10, the generation and travel of P-type carriers are hindered, so that Si or Ar can be ion-implanted as an impurity. This is because when Si is ion-implanted into the Si substrate 10, the implanted Si tries to bond with the original Si in the Si crystal, but since the original Si in the Si crystal is already bonded, it is injected. Si cannot bond. Therefore, when a large amount of Si is injected into the Si substrate, the crystallinity of the Si substrate 10 is not completely recovered even if heat treatment is performed. Thereby, it is thought that the level which inhibits carrier travel can be formed. The same is considered when Ar is implanted into the Si substrate 10.

図２（ｂ）のように、ＧａＮ系半導体層２０を成長する工程の前に、基板１０を熱処理することが好ましい。これにより、イオン注入領域３２の形成により劣化した基板１０表面の結晶性を回復することができる。よって、結晶性の良いＧａＮ系半導体層を形成することができる。なお、熱処理の温度および時間は適宜選択することができる。 As shown in FIG. 2B, it is preferable to heat-treat the substrate 10 before the step of growing the GaN-based semiconductor layer 20. Thereby, the crystallinity of the surface of the substrate 10 deteriorated by the formation of the ion implantation region 32 can be recovered. Therefore, a GaN-based semiconductor layer with good crystallinity can be formed. In addition, the temperature and time of heat processing can be selected suitably.

また、熱処理を行う工程とＧａＮ系半導体層を成長する工程とは、ＭＯＣＶＤ装置内で連続して行うことが好ましい。これにより、熱処理後の基板表面が酸化されることを抑制することができる。 Further, it is preferable that the step of performing the heat treatment and the step of growing the GaN-based semiconductor layer are continuously performed in the MOCVD apparatus. Thereby, it can suppress that the substrate surface after heat processing is oxidized.

ＧａＮ系半導体層２０であるＧａＮ、ＡｌＮまたはＩｎＮを含む半導体層は、ＭＯＣＶＤ法を用い成長時に基板１０にIII属元素が拡散しＰ型拡散領域３０を形成する。よって、イオン注入領域３２を形成することが有効である。特に、ＧａＮ系半導体層が、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮおよびＩｎＮの少なくとも１つからなる場合、Ｇａ、ＡｌまたはＩｎが基板１０にＰ型拡散層を形成する。よって、イオン注入領域３２を形成することが特に有効である。 A semiconductor layer containing GaN, AlN, or InN, which is the GaN-based semiconductor layer 20, forms a P-type diffusion region 30 by diffusing group III elements in the substrate 10 during growth using the MOCVD method. Therefore, it is effective to form the ion implantation region 32. In particular, when the GaN-based semiconductor layer is made of at least one of GaN, AlGaN, AlN, AlInN, AlInGaN, InGaN, and InN, Ga, Al, or In forms a P-type diffusion layer on the substrate 10. Therefore, it is particularly effective to form the ion implantation region 32.

さらに、ＧａＮ系半導体層２０はＳｉ基板１０のイオン注入領域３２に接して設けられている。これにより、Ｐ型拡散領域３０の上部をイオン注入領域３２で補償させることができる。 Further, the GaN-based semiconductor layer 20 is provided in contact with the ion implantation region 32 of the Si substrate 10. Thereby, the upper part of the P-type diffusion region 30 can be compensated by the ion implantation region 32.

ＧａＮ系半導体層２０が形成された基板１０は半導体製造用基板として用いることができる。この半導体製造用基板を用いＧａＮ系ＨＥＭＴを製造することにより、基板１０のＧａＮ系半導体層２０との界面付近に形成されたＰ型拡散領域３０を介し流れる電流を抑制することができる。 The substrate 10 on which the GaN-based semiconductor layer 20 is formed can be used as a semiconductor manufacturing substrate. By manufacturing a GaN-based HEMT using this semiconductor manufacturing substrate, the current flowing through the P-type diffusion region 30 formed in the vicinity of the interface between the substrate 10 and the GaN-based semiconductor layer 20 can be suppressed.

実施例２はＧａＮ系ＶＣＳＥＬ（垂直共振器面発光レーザ）の例である。図５において、Ｓｉ基板７８に、実施例１と同様にＯをイオン注入しイオン注入領域７９を形成する。その後、ＭＯＣＶＤ法を用いＧａＮ系半導体層として、ＧａＮ厚膜層８０、ＧａＮ系のバッファ層８１、ｎ型ＧａＮ層８２（グラッド層）、量子井戸構造のＩｎＧａＮ層８３（ＧａＮ系活性層）、電流制御層であるＡｌＧａＮ層８４(グラッド層)およびｐ型ＧａＮのコンタクト層８５を形成する。ｎ型ＧａＮ層８２までを素子分離のため除去する。窒化シリコン膜８７およびを形成し、ＧａＮ系半導体層上にｐ型オーミック電極８６ａを形成する。ポリイミド膜８８およびは配線層８９を形成する。基板７８のＧａＮ系半導体層と反対の面にｎ型オーミック電極８６ｂを形成する。このようにして、実施例２に係るＧａＮ系ＶＣＳＥＬが完成する。 Example 2 is an example of a GaN-based VCSEL (vertical cavity surface emitting laser). In FIG. 5, the ion implantation region 79 is formed by ion implantation of O into the Si substrate 78 as in the first embodiment. Thereafter, as a GaN-based semiconductor layer using MOCVD, a GaN thick film layer 80, a GaN-based buffer layer 81, an n-type GaN layer 82 (grad layer), a quantum well structure InGaN layer 83 (GaN-based active layer), current An AlGaN layer 84 (grad layer) and a p-type GaN contact layer 85, which are control layers, are formed. The n-type GaN layer 82 is removed for element isolation. A silicon nitride film 87 and a p-type ohmic electrode 86a are formed on the GaN-based semiconductor layer. The polyimide film 88 and the wiring layer 89 are formed. An n-type ohmic electrode 86b is formed on the surface of the substrate 78 opposite to the GaN-based semiconductor layer. In this way, the GaN-based VCSEL according to Example 2 is completed.

実施例２によれば、ｐ型オーミック電極８６ａとｎ型オーミック電極８６ｂとに電圧が印加されｐ型オーミック電極８６ａからキャリアが注入されると、このキャリアはｐ型ＧａＮのコンタクト層８５、ＡｌＧａＮ層８４、ＩｎＧａＮ層８３、ｎ型ＧａＮ層８２中をドリフトして基板７８裏面に形成されたｎ型オーミック電極８６ｂに流れ込む。このとき、量子井戸構造のＩｎＧａＮ層８３からは量子効果に基づく電子正孔対の再結合により発光が生じ、この光が上方向から取り出される。すなわち、基板表面と垂直方向に光出力される。 According to the second embodiment, when a voltage is applied to the p-type ohmic electrode 86a and the n-type ohmic electrode 86b and carriers are injected from the p-type ohmic electrode 86a, the carriers are the p-type GaN contact layer 85, the AlGaN layer. 84, drift in the InGaN layer 83 and the n-type GaN layer 82 and flow into the n-type ohmic electrode 86 b formed on the back surface of the substrate 78. At this time, light is emitted from the InGaN layer 83 having a quantum well structure by recombination of electron-hole pairs based on the quantum effect, and this light is extracted from above. That is, light is output in a direction perpendicular to the substrate surface.

実施例２のように、ＶＣＳＥＬにイオン注入領域７９を設けることにより、基板７８のＧａＮ厚膜層８０界面に形成されるＰ型拡散領域３０に起因するリーク電流を抑制することができる。このように、ＧａＮ系半導体層により形成される半導体装置は、横型ＦＥＴに限らず、ＶＣＳＥＬ等のレーザとすることもできる。また、横型ＦＥＴまたはレーザに限らず他の半導体装置であっても良い。その場合、ＧａＮ系半導体層上に形成される電極は、ソース電極、ドレイン電極等に限られず、その他の電極とすることもできる。この場合も電極間のリーク電流を抑制することができる。なお、横型ＦＥＴとは、ソース電極、ドレイン電極およびゲート電極が基板の表面側に形成されたＦＥＴである。 By providing the ion implantation region 79 in the VCSEL as in the second embodiment, the leakage current caused by the P-type diffusion region 30 formed at the interface of the GaN thick film layer 80 of the substrate 78 can be suppressed. As described above, the semiconductor device formed of the GaN-based semiconductor layer is not limited to the lateral FET, and may be a laser such as a VCSEL. Further, the semiconductor device is not limited to a lateral FET or a laser, and may be another semiconductor device. In that case, the electrodes formed on the GaN-based semiconductor layer are not limited to the source electrode, the drain electrode, and the like, but may be other electrodes. Also in this case, the leakage current between the electrodes can be suppressed. A lateral FET is an FET in which a source electrode, a drain electrode, and a gate electrode are formed on the surface side of a substrate.

実施例１および実施例２はＳｉ基板の例であったが、基板の材料がＩＶ族単元素、ＩＶ族−ＩＶ族化合物である場合には同様の効果を発揮する。成長する半導体層がＩＩＩ−Ｖ族半導体層の場合、成長装置(例えばＭＯＣＶＤ）内にＩＩＩ族元素が残留することが多い。ＩＩＩ族元素はＩＶ族単元素、ＩＶ族−ＩＶ族化合物中ではＰ型アクセプタとなるためである。 Example 1 and Example 2 are examples of the Si substrate, but the same effect is exhibited when the material of the substrate is a group IV single element or a group IV-IV compound. When the growing semiconductor layer is a group III-V semiconductor layer, the group III element often remains in the growth apparatus (for example, MOCVD). This is because the group III element becomes a P-type acceptor in the group IV single element and group IV-IV compounds.

以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０基板
１２ＡｌＮバッファ層
１４ＧａＮ電子走行層
１６ＡｌＧａＮ電子供給層
２０ＧａＮ系半導体層
２２ソース電極
２４ドレイン電極
２６ゲート電極
３０Ｐ型拡散領域
３２イオン注入領域
７８基板
７９イオン注入領域
８０ＧａＮ厚膜層
８１ＧａＮ系のバッファ層
８２ｎ型ＧａＮ層
８３量子井戸構造のＩｎＧａＮ層
８４電流制御層であるＡｌＧａＮ層
８５ｐ型ＧａＮのコンタクト層
８６ａｐ型オーミック電極
８６ｂｎ型オーミック電極
８８ポリイミド膜
８９配線層 DESCRIPTION OF SYMBOLS 10 Substrate 12 AlN buffer layer 14 GaN electron transit layer 16 AlGaN electron supply layer 20 GaN-based semiconductor layer 22 Source electrode 24 Drain electrode 26 Gate electrode 30 P-type diffusion region 32 Ion implantation region 78 Substrate 79 Ion implantation region 80 GaN thick film layer 81 GaN-based buffer layer 82 n-type GaN layer 83 InGaN layer with quantum well structure 84 AlGaN layer that is a current control layer 85 p-type GaN contact layer 86a p-type ohmic electrode 86b n-type ohmic electrode 88 polyimide film 89 wiring layer

Claims

In a method for manufacturing a semiconductor device, in which a diffusion region of a group III element of the semiconductor layer is formed on the substrate in a step of growing a semiconductor layer containing at least one of GaN, AlN and InN using a MOCVD method on the substrate.
Before forming the semiconductor layer, an element for compensating an acceptor due to diffusion of the group III element is introduced into the region in the substrate.

2. The method of manufacturing a semiconductor device according to claim 1, wherein the element is at least one of O, Si, Ar, and Be.

2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of heat-treating the substrate before the step of growing the semiconductor layer.

4. The method of manufacturing a semiconductor device according to claim 3, wherein the step of performing the heat treatment and the step of growing the semiconductor layer are performed continuously in an MOCVD apparatus.

2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of introducing the element is a step of ion-implanting the element.