JP2013149954A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013149954A5 JP2013149954A5 JP2012270895A JP2012270895A JP2013149954A5 JP 2013149954 A5 JP2013149954 A5 JP 2013149954A5 JP 2012270895 A JP2012270895 A JP 2012270895A JP 2012270895 A JP2012270895 A JP 2012270895A JP 2013149954 A5 JP2013149954 A5 JP 2013149954A5
- Authority
- JP
- Japan
- Prior art keywords
- density
- program
- obtaining
- semiconductor
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 12
- 238000004088 simulation Methods 0.000 claims 10
- 239000000969 carrier Substances 0.000 claims 6
- 238000009792 diffusion process Methods 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000005421 electrostatic potential Methods 0.000 claims 2
- 230000005284 excitation Effects 0.000 claims 2
- 238000005755 formation reaction Methods 0.000 claims 2
- 238000005215 recombination Methods 0.000 claims 2
Claims (10)
- シリコンよりもバンドギャップが広い半導体を用いた半導体素子を解析対象とし、前記半導体素子について、ポアソン方程式、電子電流連続方程式、及び正孔電流連続方程式を含む複数の支配方程式において、差分法を用いて、時間に対して準安定な状態を解として求めることで、電気的特性の解析値を得るシミュレーション方法。
- シリコンよりもバンドギャップが広い半導体をチャネル形成領域に含むトランジスタを解析対象とし、前記トランジスタについて、ポアソン方程式、電子電流連続方程式、及び正孔電流連続方程式において、差分法を用いて、時間に対して準安定な状態を解として求めることで、ゲート電圧に対するドレイン電流の解析値を得るシミュレーション方法。
- 請求項１または請求項２において、
前記半導体は、酸化物半導体であるシミュレーション方法。 - 請求項１乃至請求項３のいずれか１項において、
εを誘電率、Ψを静電ポテンシャル、ｑを素電荷、ＮＤをドナー密度、ＮＡをアクセプタ密度、ｐを正孔密度、ｎを電子密度、Ｊｎを電子電流密度、Ｊｐを正孔電流密度、Ｇを光照射または熱励起によるキャリア生成割合、Ｒをキャリア再結合割合、μｎを電子移動度、Ｄｎを電子の拡散定数、Ｄｐを正孔の拡散定数、ｎｉを真性キャリア密度、χｃを伝導帯下端のエネルギー、χｖを価電子帯上端のエネルギー、φｎを電子の擬フェルミエネルギー、φｐを正孔の擬フェルミエネルギー、ｋＢをボルツマン定数、Ｔを温度としたとき、前記複数の支配方程式が、
であるシミュレーション方法。 - 請求項１乃至請求項４のいずれか１項に記載のシミュレーション方法をコンピュータに実行させるためのプログラムが記憶されており、前記コンピュータにより前記プログラムが読み取り可能な記録媒体。
- 請求項１乃至請求項４のいずれか１項に記載のシミュレーション方法をコンピュータに実行させるためのプログラム。
- シリコンよりもバンドギャップが広い半導体を用いた半導体素子を解析対象とし、前記半導体素子について、ポアソン方程式、電子電流連続方程式、及び正孔電流連続方程式を含む複数の支配方程式において、差分法を用いて、時間に対して準安定な状態を解として求めることで、電気的特性の解析値を得るプログラムが記憶されている記憶装置と、
前記プログラムの実行の命令が入力される入力装置と、
前記プログラムに従って演算処理を行うことで前記解析値を得る機能と、前記命令に従って、前記演算装置、前記記憶装置、前記入力装置、または出力装置の動作を制御することで、前記プログラムを実行する機能と、を有する中央演算処理装置と、
前記解析値を出力する機能を有する前記出力装置と、を有するシミュレーション装置。 - シリコンよりもバンドギャップが広い半導体をチャネル形成領域に含むトランジスタを解析対象とし、前記トランジスタについて、ポアソン方程式、電子電流連続方程式、及び正孔電流連続方程式を含む複数の支配方程式において、差分法を用いて、時間に対して準安定な状態を解として求めることで、ゲート電圧に対するドレイン電流の解析値を得るプログラムが記憶されている記憶装置と、
前記プログラムの実行の命令が入力される入力装置と、
前記プログラムに従って演算処理を行うことで前記解析値を得る機能と、前記命令に従って、前記演算装置、前記記憶装置、前記入力装置、または出力装置の動作を制御することで、前記プログラムを実行する機能と、を有する中央演算処理装置と、
前記解析値を出力する機能を有する前記出力装置と、を有するシミュレーション装置。 - 請求項７または請求項８において、前記半導体は、酸化物半導体であるシミュレーション装置。
- 請求項７乃至請求項９のいずれか１項において、
εを誘電率、Ψを静電ポテンシャル、ｑを素電荷、ＮＤをドナー密度、ＮＡをアクセプタ密度、ｐを正孔密度、ｎを電子密度、Ｊｎを電子電流密度、Ｊｐを正孔電流密度、Ｇを光照射または熱励起によるキャリア生成割合、Ｒをキャリア再結合割合、μｎを電子移動度、Ｄｎを電子の拡散定数、Ｄｐを正孔の拡散定数、ｎｉを真性キャリア密度、χｃを伝導帯下端のエネルギー、χｖを価電子帯上端のエネルギー、φｎを電子の擬フェルミエネルギー、φｐを正孔の擬フェルミエネルギー、ｋＢをボルツマン定数、Ｔを温度としたとき、前記複数の支配方程式が、
であるシミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012270895A JP6068966B2 (ja) | 2011-12-21 | 2012-12-12 | シミュレーション方法、シミュレーション装置、記録媒体、及びプログラム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011279710 | 2011-12-21 | ||
| JP2011279710 | 2011-12-21 | ||
| JP2012270895A JP6068966B2 (ja) | 2011-12-21 | 2012-12-12 | シミュレーション方法、シミュレーション装置、記録媒体、及びプログラム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013149954A JP2013149954A (ja) | 2013-08-01 |
| JP2013149954A5 true JP2013149954A5 (ja) | 2016-01-21 |
| JP6068966B2 JP6068966B2 (ja) | 2017-01-25 |
Family
ID=49047126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012270895A Expired - Fee Related JP6068966B2 (ja) | 2011-12-21 | 2012-12-12 | シミュレーション方法、シミュレーション装置、記録媒体、及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6068966B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114201887B (zh) * | 2021-12-29 | 2024-01-23 | 苏州浪潮智能科技有限公司 | 声子热输运的稳态模拟方法和装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3116863B2 (ja) * | 1997-07-07 | 2000-12-11 | 日本電気株式会社 | デバイスシミュレーション方法 |
| JP2005072301A (ja) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Ind Co Ltd | デバイスシミュレーション装置 |
| JP2010165924A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | シミュレーション装置、シミュレーション方法、およびシミュレーション用プログラムを記録した記録媒体。 |
| WO2011125806A1 (en) * | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
2012
- 2012-12-12 JP JP2012270895A patent/JP6068966B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | Polymorphism of dislocation core structures at the atomic scale | |
| Walke et al. | Part I: Impact of field-induced quantum confinement on the subthreshold swing behavior of line TFETs | |
| KR101474331B1 (ko) | 나노 소자 설계용 다차원 가상 실험 장치 및 그 방법 | |
| Kilgour et al. | Inelastic effects in molecular transport junctions: The probe technique at high bias | |
| Venugopalan et al. | Phenomenological compact model for QM charge centroid in multigate FETs | |
| KR101105273B1 (ko) | 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치 | |
| Pan et al. | Modeling direct interband tunneling. II. Lower-dimensional structures | |
| Alper et al. | Two dimensional quantum mechanical simulation of low dimensional tunneling devices | |
| Sho et al. | A quantum energy transport model for semiconductor device simulation | |
| JP2013149954A5 (ja) | ||
| Ghosh et al. | Monte Carlo simulation study of spin transport in single layer graphene | |
| Lansbergen | Transistors arrive at the atomic limit | |
| JP2010062441A (ja) | シミュレーション装置、及びシミュレーション方法 | |
| JP6108519B2 (ja) | ドレイン電流のシミュレーション装置及びドレイン電流のシミュレーションプログラム | |
| Morandi | Charge transport and hot-phonon activation in graphene | |
| JP5906079B2 (ja) | ドレイン電流のシミュレーション装置及びドレイン電流のシミュレーションプログラム | |
| Genway et al. | Localization in space and time in disordered-lattice open quantum dynamics | |
| Kumar et al. | Effect of parametric variation on the performance of single wall carbon nanotube based field effect transistor | |
| Gao et al. | Modeling assisted room temperature operation of atomic precision advanced manufacturing devices | |
| Zou et al. | Trap Characterization Techniques for GaN-Based HEMTs: A Critical Review | |
| Karner et al. | Bringing physics to device design—A fast and predictive device simulation framework | |
| JP5416966B2 (ja) | 半導体装置のシミュレーション装置 | |
| Luo et al. | Transition state redox during dynamical processes in semiconductors and insulators | |
| Iizuka et al. | Implementation of Coulomb blockade transport on a semiconductor device simulator and its application to tunnel-FET-based quantum dot devices | |
| Iizuka et al. | Mechanism of extraordinary gate-length dependence of quantum dot operation in isoelectronic-trap-assisted tunnel FETs |