JP2013146466A5 - - Google Patents

Description

（１）上記目的を達成するため、本願の請求項に係る遊技機は、
遊技を行う遊技機であって、
外部に接続可能な入力端子を複数備える第１入力ポート（例えば入力ポートＩＰ０）の各入力端子の入力状態を特定可能な複数の第１入力状態データ（例えば入力ポートデータＢ０Ｉ０〜入力ポートデータＢ０Ｉ５）を記憶する入力状態データ記憶手段（例えば入力バッファＢ０Ｉ）と、
前記入力状態データ記憶手段に記憶されている前記複数の第１入力状態データに対して処理を行う処理手段（例えばステップＳ９１のスイッチ処理を実行する遊技制御用マイクロコンピュータ１００、ステップＳａ０のスイッチ処理を実行する遊技制御用マイクロコンピュータ１０４１）とを備え、
前記入力状態データ記憶手段は、前記第１入力ポートが備える複数の入力端子のうち、未使用の入力端子に対応するデータ領域（例えばビット番号［６］、［７］の領域）に、前記第１入力ポートとは異なる第２入力ポート（例えばＰＩＰ５１０）の入力端子の入力状態を特定可能な第２入力状態データ（例えば入力ポートデータＢ０Ｉ６及び入力ポートデータＢ０Ｉ７）を記憶し、
前記処理手段は、前記入力状態データ記憶手段に記憶されている前記複数の第１入力状態データと前記第２入力状態データとに対して処理を行う。

このような構成によれば、複数の第１入力状態データと第２入力状態データとを別々の入力状態データ記憶手段に記憶させることなく、同一の入力状態データ記憶手段に記憶させて処理を実行することができるため、記憶領域の増大を防止することができる。

（２）上記（１）に記載の遊技機において、
前記処理手段は、電源投入時に前記処理（例えばステップＳ３１及びＳ３２の初期化処理）として、前記入力状態データ記憶手段に記憶されている前記複数の第１入力状態データと前記第２入力状態データとを初期化してもよい。

（３）上記（１）又は（２）に記載の遊技機において、
前記第２入力ポートの入力端子の入力状態が変化したときに、前記第１入力ポートのいずれかの入力端子の入力状態が変化したときには実行されることのない特別処理（例えば乱数値のラッチ処理）を実行する特別処理手段を更に備えてもよい。

（４）上記（１）〜（３）のいずれかに記載の遊技機において、
前記処理手段は、前記処理において、前記入力状態データ記憶手段に記憶されている前記複数の第１入力状態データと前記第２入力状態データとのそれぞれが共通の論理値（例えば“０”又は“１”）と合致しているか否かを判定することにより、前記第１入力ポートの各入力端子と前記第２入力ポートの入力端子とのそれぞれの入力状態が変化したか否かを判定してもよい。

（５）上記（１）〜（４）のいずれかに記載の遊技機において、
定期的にカウント値を更新して出力するカウント値更新手段（例えば乱数生成回路５５３）と、
前記第２入力ポートの入力端子の入力状態が変化したことに応答して、前記カウント値更新手段から出力されるカウント値をラッチして、乱数値として記憶する乱数値記憶手段（例えば乱数値レジスタ５５９Ａ、５５９Ｂ）と、
前記乱数値記憶手段に記憶されている乱数値に基づいて、所定の抽選を行う抽選手段（例えばステップＳ２４０及びＳ２４５の処理を実行する遊技制御用マイクロコンピュータ１００、ステップＳａ２の内部抽選処理を実行する遊技制御用マイクロコンピュータ１０４１）とを更に備えてもよい。

Claims (1)

1. 遊技を行う遊技機であって、
   外部に接続可能な入力端子を複数備える第１入力ポートの各入力端子の入力状態を特定可能な複数の第１入力状態データを記憶する入力状態データ記憶手段と、
   前記入力状態データ記憶手段に記憶されている前記複数の第１入力状態データに対して処理を行う処理手段とを備え、
   前記入力状態データ記憶手段は、前記第１入力ポートが備える複数の入力端子のうち、未使用の入力端子に対応するデータ領域に、前記第１入力ポートとは異なる第２入力ポートの入力端子の入力状態を特定可能な第２入力状態データを記憶し、
   前記処理手段は、前記入力状態データ記憶手段に記憶されている前記複数の第１入力状態データと前記第２入力状態データとに対して処理を行う、遊技機。