JP2013143828A - 電源装置 - Google Patents

Abstract

【課題】簡易な回路構成でありながら、高効率化が実現できる電源装置を提供する。
【解決手段】電源装置１は、交流電源Ｖａｃの一方の端子に接続された昇圧型電力変換回路Ｐ１およびアノード端子が接続されたダイオードＤ１と、交流電源Ｖａｃの他方の端子に接続された昇圧型電力変換回路Ｐ２およびアノード端子が接続されたダイオードＤ２と、ダイオードＤ１，Ｄ２のカソード端子が接続された昇圧型電力変換回路Ｐｃと、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃの出力端子が一端に接続され、かつ、負荷２に並列に接続されている平滑コンデンサＣ１と、昇圧型電力変換回路Ｐ１，Ｐｃと、昇圧型電力変換回路Ｐ２，Ｐｃとに交互にインターリーブ動作を行わせると共に、交流電源Ｖａｃから昇圧型電力変換回路Ｐ１，Ｐ２に印加されている電圧が負のときには、これらをスイッチオンさせるスイッチング制御部３とを備えている。
【選択図】図１

Description

本発明は、主に整流損失を低減し高効率化を実現した電源装置に関する。

近年では、簡単な構成で、交流電源から流れる入力電流の高調波の抑制機能と力率改善機能を有し、高効率で交流電圧から直流電圧へ電力変換を行うことができる、整流部をブリッジレスで構成した電源装置が使われるようになってきた。
例えば、特許文献１には、交流電源と、高速ダイオードとスイッチング手段の直列回路が同一方向に複数組並列接続された直並列接続回路と、直並列接続回路の各々の高速ダイオードとスイッチング手段の接続部と交流電源の各ライン間にそれぞれ接続された複数個のリアクトルと、直並列接続回路の並列接続点間に接続され、負荷に並列に接続された平滑コンデンサとを備えたブリッジレスの電源装置の発明が記載されている。

一方、効率の低下を抑制するため、全波整流後、直流電圧を平滑して出力するインターリーブ方式の力率改善回路を有する電源装置が知られている。
例えば、特許文献２には、交流電源から入力される交流電力を全波整流する整流回路と、当該整流回路の出力を分岐する分岐配線と、当該分岐配線にそれぞれ設けられた２つのインダクタと、当該２つのインダクタの出力電流を統合して直流電圧を生成する２つのＤＣ／ＤＣコンバータと、当該２つのインダクタに対応して設けられ、前記交流電力の平均的な電流が正弦波状となるように当該２つのインダクタに流れる電流をそれぞれ断続させる２つのトランジスタとを備え、負荷による消費電力が予め定められた電力より大きい場合は、各トランジスタの接続期間の少なくとも一部が重なるように制御し、前記消費電力が前記予め定められた電力以下である場合は、各トランジスタの接続期間が重ならず、かつ連続するように制御する電源装置の発明が記載されている。

特開２００９−１７７９３５号公報 特開２０１０−２０６９４１号公報

特許文献１に記載の電源装置では、交流電圧の半周期に二つのスイッチ素子のどちらか一方がスイッチング動作をしていないため、電力変換回路の利用率が低くなるという問題がある。
特許文献２に記載の電源装置では、全波整流方式を採用しているため、ブリッジレス方式の電源装置に比べて整流損失が大きいという問題がある。

そこで、特許文献１，２のそれぞれの利点を享受するため、ブリッジレス電源装置でインターリーブ動作を行うように構成することが考えられる。しかし、ブリッジレス電源装置をこのように構成すると、交流電源の端子ごとに２個の電力変換回路を要し、合計４個の電力変換回路が必要となる。この電源装置は、回路規模が大きくなり、回路基板が大型化し、コストアップとなる。
そこで、本発明は、簡易な回路構成でありながら、高効率化が実現できる電源装置を提供することを課題とする。

前記した課題を解決するため、本発明の電源装置は、以下のように構成した。
すなわち、本発明の請求項１に記載の発明では、交流電源の一方の端子の出力電圧が正のときに昇圧した電圧を出力する第１の昇圧手段と、前記交流電源の他方の端子の出力電圧が正のときに昇圧した電圧を出力する第２の昇圧手段と、前記交流電源の一方の端子の出力電圧が正のときに昇圧した電圧を出力すると共に、前記交流電源の他方の端子の出力電圧が正のときに昇圧した電圧を出力する第３の昇圧手段と、前記第１の昇圧手段の出力電圧、前記第２の昇圧手段の出力電圧、および前記第３の昇圧手段の出力電圧を合成して平滑化する平滑手段と、前記交流電源の出力電圧の極性に応じて、前記第１の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作および前記第２の昇圧手段による導通動作と、前記第２の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作および前記第１の昇圧手段による導通動作とを交互に行わせるように、前記第１の昇圧手段の制御端子、前記第２の昇圧手段の制御端子、および、前記第３の昇圧手段の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、を備えていることを特徴とする電源装置とした。

本発明の電源装置は、３個の昇圧手段を備え、第１、第３の昇圧手段の組合せによるインターリーブ動作および第２の昇圧手段による導通動作と、第２、第３の昇圧手段の組合せによるインターリーブ動作および第１の昇圧手段による導通動作とを、交互に行わせている。これにより、本発明の電源装置は、２個の昇圧手段を備えた電源装置よりも高効率であり、かつ、４個の昇圧手段を備えた電源装置よりも簡易に回路を構成することができる。
その他の手段については、発明を実施するための形態のなかで説明する。

本発明によれば、簡易な回路構成でありながら、高効率化が実現できる電源装置を提供することができる。

本実施形態に於ける電源装置の構成の概略を示す回路図である。 本実施形態に於ける電源装置各部の波形などを示す図であり、（ａ）は交流電源Ｖａｃが印加する電圧波形を、（ｂ）は電流ＩＬ１の波形に於ける包絡線を、（ｃ）は電流ＩＬ２の波形に於ける包絡線を、（ｄ）は電流ＩＬｃの波形に於ける包絡線を、（ｅ）は電流ＩＱ１の波形に於ける包絡線を、（ｆ）は電流ＩＱ２の波形に於ける包絡線を、（ｇ）は電流ＩＱｃの波形に於ける包絡線をそれぞれ示している。 本実施形態に於けるＡの周期の電流経路を示す図である。 本実施形態に於けるＡ１の期間の各部波形を示す図であり、（ａ）は制御信号Ｖｓ１の電圧波形を、（ｂ）は制御信号Ｖｓ２の電圧波形を、（ｃ）は制御信号Ｖｓ３の電圧波形を、（ｄ）は電流ＩＬ１の波形を、（ｅ）は電流ＩＬ２の波形を、（ｆ）は電流ＩＬｃの波形を、（ｇ）は電流ＩＱ１の波形を、（ｈ）は電流ＩＱ２の波形を、（ｉ）は電流ＩＱｃの波形をそれぞれ示している。 本実施形態に於けるＢの周期の電流経路を示す図である。 本実施形態に於けるＢ１の期間の各部波形を示す図であり、（ａ）は制御信号Ｖｓ１の電圧波形を、（ｂ）は制御信号Ｖｓ２の電圧波形を、（ｃ）は制御信号Ｖｓ３の電圧波形を、（ｄ）は電流ＩＬ１の波形を、（ｅ）は電流ＩＬ２の波形を、（ｆ）は電流ＩＬｃの波形を、（ｇ）は電流ＩＱ１の波形を、（ｈ）は電流ＩＱ２の波形を、（ｉ）は電流ＩＱｃの波形をそれぞれ示している。 変形例に於ける制御信号の動作を示す図であり、（ａ−１）〜（ａ−３）は変形例（ａ）に於ける制御信号Ｖｓ１〜Ｖｓ３の波形を、（ｂ−１）〜（ｂ−３）は変形例（ｂ）に於ける制御信号Ｖｓ１〜Ｖｓ３の波形を、（ｃ−１）〜（ｃ−３）は変形例（ｃ）に於ける制御信号Ｖｓ１〜Ｖｓ３の波形をそれぞれ示している。

以降、本発明を実施するための形態（以下、「本実施形態」という。）を、各図を参照して詳細に説明する。

（電源装置１の構成）
図１を参照して、電源装置１の回路構成について説明する。
電源装置１は、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃと、スイッチング制御部３と、ダイオードＤ１，Ｄ２と、平滑コンデンサＣ１と、を備えている。電源装置１は、交流電源Ｖａｃに接続されて交流電圧が印加され、印加された交流電圧を直流電圧に変換し、負荷２に直流電圧を印加するものである。

昇圧型電力変換回路（第１の昇圧型電力変換回路）Ｐ１は、後記するチョークコイルＬ１の一端である入力端子と、後記するダイオードＤ５のカソード端子である出力端子と、後記するＦＥＴ（Field effect transistor）Ｑ１のゲート端子である制御端子とによって、電源装置１の各部と接続されている。昇圧型電力変換回路Ｐ１のグランドは、電源装置１のグランドと共通であり、ＦＥＴＱ１のソース端子が接続されている。
昇圧型電力変換回路（第２の昇圧型電力変換回路）Ｐ２は、昇圧型電力変換回路Ｐ１と同様に、後記するチョークコイルＬ２の一端である入力端子と、後記するダイオードＤ６のカソード端子である出力端子と、後記するＦＥＴＱ２のゲート端子である制御端子とによって、電源装置１の各部と接続されている。昇圧型電力変換回路Ｐ２のグランドは、電源装置１のグランドと共通であり、ＦＥＴＱ２のソース端子が接続されている。
昇圧型電力変換回路（第３の昇圧型電力変換回路）Ｐｃは、昇圧型電力変換回路Ｐ１，Ｐ２と同様に、後記するチョークコイルＬｃの一端である入力端子と、後記するダイオードＤｃのカソード端子である出力端子と、後記するＦＥＴＱｃのゲート端子である制御端子とによって、電源装置１の各部と接続されている。昇圧型電力変換回路Ｐｃのグランドは、電源装置１のグランドと共通であり、ＦＥＴＱｃのソース端子が接続されている。
昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃは、入力端子に印加された電圧を昇圧して、出力端子に出力するものである。
スイッチング制御部３は、スイッチング信号を、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃの制御端子にそれぞれ出力して、スイッチング動作を行わせるものである。
平滑コンデンサＣ１は、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃの出力を合成し、当該電源装置１の出力電圧を平滑化する平滑手段である。

交流電源Ｖａｃの一方の端子は、昇圧型電力変換回路Ｐ１の入力端子と、スイッチング制御部３の第１の入力端子とに接続されている。交流電源Ｖａｃの他方の端子は、昇圧型電力変換回路Ｐ２の入力端子と、スイッチング制御部３の第２の入力端子とに接続されている。交流電源Ｖａｃの一方の端子は更に、ダイオード（第１のダイオード）Ｄ１のアノード端子に接続されている。このダイオードＤ１のカソード端子は、昇圧型電力変換回路Ｐｃの入力端子に接続されている。
交流電源Ｖａｃの他方の端子は更に、ダイオード（第２のダイオード）Ｄ２のアノード端子に接続されている。このダイオードＤ２のカソード端子は、ダイオードＤ１のカソード端子と同様に昇圧型電力変換回路Ｐｃの入力端子に接続されている。なお、本発明では、このダイオードＤ１，Ｄ２と、昇圧型電力変換回路Ｐｃと、昇圧型電力変換回路Ｐ２のＦＥＴＱ２およびチョークコイルＬ２の直列接続と、昇圧型電力変換回路Ｐ１のＦＥＴＱ１およびチョークコイルＬ１の直列接続とを第３の昇圧手段と定義する。第３の昇圧手段は、交流電源Ｖａｃの一方の端子の出力電圧が正のときに昇圧した電圧を出力すると共に、交流電源Ｖａｃの他方の端子の出力電圧が正のときに昇圧した電圧を出力する。
ダイオードＤ１には、交流電源Ｖａｃの一方の端子の出力電圧が正のときに、順方向電流が流れる。ダイオードＤ２には、交流電源Ｖａｃの他方の端子の出力電圧が正のときに、順方向電流が流れる。

本発明では、昇圧型電力変換回路Ｐ１と、昇圧型電力変換回路Ｐ２のＦＥＴＱ２およびチョークコイルＬ２の直列接続とを第１の昇圧手段と定義する。第１の昇圧手段は、交流電源Ｖａｃの一方の端子に於ける出力電圧が正のときに昇圧した電圧を出力する。
本発明では、昇圧型電力変換回路Ｐ２と、昇圧型電力変換回路Ｐ１のＦＥＴＱ１およびチョークコイルＬ１の直列接続とを第２の昇圧手段と定義する。第２の昇圧手段は、交流電源Ｖａｃの他方の端子に於ける出力電圧が正のときに昇圧した電圧を出力する。

昇圧型電力変換回路Ｐ１の出力端子と、昇圧型電力変換回路Ｐ２の出力端子と、昇圧型電力変換回路Ｐｃの出力端子とは、平滑コンデンサＣ１の一端に接続されている。この平滑コンデンサＣ１の他端は、グランドに接続されている。平滑コンデンサＣ１の一端は更に、負荷２の一端に接続されている。この負荷２の他端はグランドに接続されている。すなわち、平滑コンデンサＣ１は、負荷２に並列に接続されている。

スイッチング制御部３の第１の入力端子は、交流電源Ｖａｃの一方の端子に接続されている。これにより、スイッチング制御部３は、交流電源Ｖａｃの一方の端子の出力電圧が正であるか否かを判断することができる。スイッチング制御部３の第２の入力端子は、交流電源Ｖａｃの他方の端子に接続されている。これにより、スイッチング制御部３は、交流電源Ｖａｃの他方の端子の出力電圧が正であるか否かを判断することができる。スイッチング制御部３は、例えば、交流電源Ｖａｃの一方の端子の出力電圧と、交流電源Ｖａｃの他方の端子の出力電圧とをコンパレータで比較することにより、どちらの端子の出力電圧が正であるかを判断する。
スイッチング制御部３の第１の出力端子は、昇圧型電力変換回路Ｐ１の制御端子に接続され、制御信号Ｖｓ１を出力する。スイッチング制御部３は、交流電源Ｖａｃから昇圧型電力変換回路Ｐ１の入力端子に正の電圧が印加されているとき、制御信号Ｖｓ１によって、昇圧型電力変換回路Ｐ１にスイッチング動作を行わせ、負荷２に電流を流す。このとき更に、スイッチング制御部３は、第２の出力端子から出力する制御信号Ｖｓ２をＨレベルとすることにより、昇圧型電力変換回路Ｐ２のＦＥＴＱ２をオンして導通させる。これにより、負荷２に流れた電流は、交流電源Ｖａｃの他方の端子に流れる。すなわち、スイッチング制御部３は、交流電源Ｖａｃの一方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ１にスイッチング動作を行わせ、かつ、昇圧型電力変換回路Ｐ２に導通動作を行わせる。

スイッチング制御部３の第２の出力端子は、昇圧型電力変換回路Ｐ２の制御端子に接続され、制御信号Ｖｓ２を出力する。スイッチング制御部３は、交流電源Ｖａｃから昇圧型電力変換回路Ｐ２の入力端子に正の電圧が印加されているとき、制御信号Ｖｓ２によって、昇圧型電力変換回路Ｐ２にスイッチング動作を行わせ、負荷２に電流を流す。このとき更に、スイッチング制御部３は、制御信号Ｖｓ１をＨレベルとすることにより、昇圧型電力変換回路Ｐ１のＦＥＴＱ１をオンして導通させる。これにより、負荷２に流れた電流は、交流電源Ｖａｃの一方の端子に流れる。
すなわち、スイッチング制御部３は、交流電源Ｖａｃの他方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ２にスイッチング動作を行わせ、かつ、昇圧型電力変換回路Ｐ１に導通動作を行わせる。

スイッチング制御部３の第３の出力端子は、昇圧型電力変換回路Ｐｃの制御端子に接続され、制御信号Ｖｓ３を出力する。スイッチング制御部３は、交流電源ＶａｃからダイオードＤ１、または、ダイオードＤ２のいずれかを介して昇圧型電力変換回路Ｐｃの入力端子に正の電圧が印加されているとき、制御信号Ｖｓ３によって、昇圧型電力変換回路Ｐｃにスイッチング動作を行わせる。

スイッチング制御部３は、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１の入力端子に印加する電圧が正のときには、昇圧型電力変換回路Ｐ１と昇圧型電力変換回路Ｐｃとの組合せによるインターリーブ動作が行われるように制御し、かつ、昇圧型電力変換回路Ｐ２による導通動作が行われるように制御する。
スイッチング制御部３は、交流電源Ｖａｃが昇圧型電力変換回路Ｐ２の入力端子に印加する電圧が正のときには、昇圧型電力変換回路Ｐ２と昇圧型電力変換回路Ｐｃとの組合せによるインターリーブ動作が行われるように制御し、かつ、昇圧型電力変換回路Ｐ１による導通動作が行われるように制御する。
すなわち、スイッチング制御部３は、交流電源Ｖａｃの出力電圧の極性に応じて、昇圧型電力変換回路Ｐ１，Ｐｃの組合せによるインターリーブ動作および昇圧型電力変換回路Ｐ２による導通動作と、昇圧型電力変換回路Ｐ２，Ｐｃの組合せによるインターリーブ動作および昇圧型電力変換回路Ｐ１による導通動作とを交互に行わせる。
スイッチング制御部３は、交流電源Ｖａｃの一方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ２の制御端子にＦＥＴＱ２をオンさせる制御信号Ｖｓ２を出力し、交流電源Ｖａｃの他方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ１の制御端子にＦＥＴＱ１をオンさせる制御信号Ｖｓ１を出力する。

昇圧型電力変換回路Ｐ１は、チョークコイルＬ１と、スイッチ素子であるＦＥＴＱ１と、ダイオードＤ５とを備えている。チョークコイルＬ１の一端は、この昇圧型電力変換回路Ｐ１の入力端子であり、交流電源Ｖａｃの一方の端子に接続されている。チョークコイルＬ１の他端は、ＦＥＴＱ１のドレイン端子とダイオードＤ５のアノード端子とに接続されている。ＦＥＴＱ１のゲート端子（制御端子）は、この昇圧型電力変換回路Ｐ１の制御端子であり、スイッチング制御部３の第１の出力端子に接続されている。ＦＥＴＱ１のソース端子は、この昇圧型電力変換回路Ｐ１のグランドに接続されている。すなわち、スイッチ素子であるＦＥＴＱ１の一方の端子は、チョークコイルＬ１の他端およびダイオードＤ５のアノード端子に接続され、ＦＥＴＱ１の他方の端子はグランドに接続されている。ダイオードＤ５のカソード端子は、この昇圧型電力変換回路Ｐ１の出力端子であり、平滑コンデンサＣ１の一端に接続されている。
チョークコイルＬ１には、交流電源Ｖａｃの一方の端子の出力電圧が正のとき入力電流が流れる。ＦＥＴＱ１は、チョークコイルＬ１とグランドとの間に電流を流すか否かを切り換える。ダイオードＤ５は、チョークコイルＬ１が放出する電流を流して、昇圧型電力変換回路Ｐ１の出力電圧とする。
本実施形態に於いて、チョークコイルＬ１に流れる電流を、電流ＩＬ１とする。更に、ＦＥＴＱ１のドレイン端子からソース端子に流れる電流を、電流ＩＱ１とする。

昇圧型電力変換回路Ｐ２は、昇圧型電力変換回路Ｐ１と同様に、チョークコイルＬ２と、スイッチ素子であるＦＥＴＱ２と、ダイオードＤ６とを備えている。チョークコイルＬ２の一端は、この昇圧型電力変換回路Ｐ２の入力端子であり、交流電源Ｖａｃの他方の端子に接続されている。チョークコイルＬ２の他端は、ＦＥＴＱ２のドレイン端子とダイオードＤ６のアノード端子とに接続されている。ＦＥＴＱ２のゲート端子（制御端子）は、この昇圧型電力変換回路Ｐ２の制御端子であり、スイッチング制御部３の第２の出力端子に接続されている。ＦＥＴＱ２のソース端子は、この昇圧型電力変換回路Ｐ２のグランドに接続されている。すなわち、スイッチ素子であるＦＥＴＱ２の一方の端子は、チョークコイルＬ２の他端およびダイオードＤ６のアノード端子に接続され、ＦＥＴＱ２の他方の端子はグランドに接続されている。ダイオードＤ６のカソード端子は、この昇圧型電力変換回路Ｐ２の出力端子であり、平滑コンデンサＣ１の一端に接続されている。

チョークコイルＬ２には、交流電源Ｖａｃの他方の端子の出力電圧が正のとき入力電流が流れる。ＦＥＴＱ２は、チョークコイルＬ２とグランドとの間に電流を流すか否かを切り換える。ダイオードＤ６は、チョークコイルＬ２が放出する電流を流して、昇圧型電力変換回路Ｐ２の出力電圧とする。
本実施形態に於いて、チョークコイルＬ２に流れる電流を、電流ＩＬ２とする。更に、ＦＥＴＱ２のドレイン端子からソース端子に流れる電流を、電流ＩＱ２とする。

昇圧型電力変換回路Ｐｃは、昇圧型電力変換回路Ｐ１，Ｐ２と同様に、チョークコイルＬｃと、スイッチ素子であるＦＥＴＱｃと、ダイオードＤｃとを備えている。チョークコイルＬｃの一端は、この昇圧型電力変換回路Ｐｃの入力端子であり、ダイオードＤ１のカソード端子とダイオードＤ２のカソード端子に接続されている。チョークコイルＬｃの他端は、ＦＥＴＱｃのドレイン端子とダイオードＤｃのアノード端子とに接続されている。ＦＥＴＱｃのゲート端子（制御端子）は、この昇圧型電力変換回路Ｐｃの制御端子であり、スイッチング制御部３の第３の出力端子に接続されている。ＦＥＴＱｃのソース端子は、この昇圧型電力変換回路Ｐｃのグランドに接続されている。すなわち、スイッチ素子であるＦＥＴＱｃの一方の端子は、チョークコイルＬｃの他端およびダイオードＤｃのアノード端子に接続され、ＦＥＴＱｃの他方の端子はグランドに接続されている。ダイオードＤｃのカソード端子は、この昇圧型電力変換回路Ｐｃの出力端子であり、平滑コンデンサＣ１の一端に接続されている。

チョークコイルＬｃには、交流電源Ｖａｃの一方の端子の出力電圧が正のときと交流電源Ｖａｃの他方の端子の出力電圧が正のときに入力電流が流れる。ＦＥＴＱｃは、チョークコイルＬｃとグランドとの間に電流を流すか否かを切り換える。ダイオードＤｃは、チョークコイルＬｃが放出する電流を流して、昇圧型電力変換回路Ｐｃの出力電圧とする。
本実施形態に於いて、チョークコイルＬｃに流れる電流を、電流ＩＬｃとする。更に、ＦＥＴＱｃのドレイン端子からソース端子に流れる電流を、電流ＩＱｃとする。

（電源装置１の動作）
図１および図２を参照して、図１の電源装置１の動作について説明する。
図２（ａ）の縦軸は、交流電源Ｖａｃが印加する電圧を示している。
図２（ｂ）は、電流ＩＬ１の波形に於ける包絡線の波形を示している。図２（ｂ）の縦軸は、電流ＩＬ１の波形に於ける包絡線の電流値を示している。電流ＩＬ１の波形は三角波であり、電流ＩＬ２，ＩＬｃ，ＩＱ１，ＩＱ２，ＩＱｃの波形も三角波である。
図２（ｃ）は、電流ＩＬ２の波形に於ける包絡線を示している。図２（ｃ）の縦軸は、電流ＩＬ２の波形に於ける包絡線の電流値を示している。
図２（ｄ）は、電流ＩＬｃの波形に於ける包絡線を示している。図２（ｄ）の縦軸は、電流ＩＬｃの波形に於ける包絡線の電流値を示している。
図２（ｅ）は、電流ＩＱ１の波形に於ける包絡線を示している。図２（ｅ）の縦軸は、電流ＩＱ１の波形に於ける包絡線の電流値を示している。
図２（ｆ）は、電流ＩＱ２の波形に於ける包絡線を示している。図２（ｆ）の縦軸は、電流ＩＱ２の波形に於ける包絡線の電流値を示している。
図２（ｇ）は、電流ＩＱｃの波形に於ける包絡線を示している。図２（ｇ）の縦軸は、電流ＩＱｃの波形に於ける包絡線の電流値を示している。
図２（ａ）〜（ｇ）の横軸は、共通する時間ｔを示している。

交流電源Ｖａｃが印加する電圧波形は、正弦波である。ここで、昇圧型電力変換回路Ｐ１に正の電圧が印加されているときを、正の電圧と定義する。
電流ＩＬ１の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と同様な極性である。電流ＩＬ２の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と逆極性である。電流ＩＬｃの波形に於ける包絡線は、電流ＩＬ１の波形に於ける包絡線が正の部分と、電流ＩＬ２の波形に於ける包絡線が正の部分とを合成した形状の波形となる。

電流ＩＱ１の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と同じ極性である。電流ＩＱ２の波形に於ける包絡線は、交流電源Ｖａｃが印加する電圧と逆極性である。電流ＩＱｃの波形に於ける包絡線は、電流ＩＱ１の波形に於ける包絡線が正の部分と、電流ＩＱ２の波形に於ける包絡線が正の部分とを合成した形状の波形となる。

本実施形態に於いて、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が正のときを「Ａの周期」（正の半周期）と定義する。Ａの周期に於ける電流経路は、後記する。
更に、Ａの周期のうち、電流ＩＬ１，ＩＬｃが所定振幅の三角波となっている期間のうち一部を、「Ａ１の期間」と定義する。Ａ１の期間の各部の波形は、後記する。
交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が負のときを「Ｂの周期」（負の半周期）と定義する。Ｂの周期に於ける電流経路は、後記する。
更に、Ｂの周期のうち、電流ＩＬ１，ＩＬｃが所定振幅の三角波となっている期間のうちの一部を、「Ｂ１の期間」と定義する。Ｂ１の期間の各部の波形は、後記する。

スイッチング制御部３は、交流電源Ｖａｃの極性が切り換わる正負の半周期毎に、昇圧型電力変換回路Ｐ１および昇圧型電力変換回路Ｐｃの組合せと、昇圧型電力変換回路Ｐ２および昇圧型電力変換回路Ｐｃの組合せとに、交互にインターリーブ動作を行わせるように、昇圧型電力変換回路Ｐ１の制御端子、昇圧型電力変換回路Ｐ２の制御端子、および、昇圧型電力変換回路Ｐｃの制御端子に、それぞれ制御信号を出力する。

《Ａの周期の動作説明》
次に、図３および図４を参照して、電源装置１のＡの周期の動作を説明する。Ａの周期とは、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が正のときである。
スイッチング制御部３は、ＦＥＴＱ１をオン／オフ動作するように制御する。スイッチング制御部３は、ＦＥＴＱ１とは異なる位相でＦＥＴＱｃをオン／オフするように制御し、昇圧型電力変換回路Ｐ１，Ｐｃにインターリーブ動作を行わせるように制御する。
すなわち、スイッチング制御部３は、昇圧型電力変換回路Ｐ１の制御端子に出力する信号の位相とは異なる位相を有する信号を、昇圧型電力変換回路Ｐｃの制御端子に出力する。

図３に於いては、図１に示すように、電源装置１の構成から、Ａの周期には電流が流れない回路要素を省略し、かつ、実線Ｗ１、破線Ｗ２、実線Ｗ３、破線Ｗ４、実線Ｗａによって、それぞれの時間ごとに流れる電流を示している。
ポイントＣは、ＦＥＴＱ２のソース端子と、平滑コンデンサＣ１の他方の端子と、負荷２の他方の端子と、グランドとが接続している場所である。
ポイントＤは、交流電源Ｖａｃの一方の端子の場所である。
ポイントＥは、交流電源Ｖａｃの他方の端子の場所である。

図４（ａ）は、制御信号Ｖｓ１の電圧波形を示している。図４（ａ）の縦軸は、制御信号Ｖｓ１の電圧を示している。
図４（ｂ）は、制御信号Ｖｓ２の電圧波形を示している。図４（ｂ）の縦軸は、制御信号Ｖｓ２の電圧を示している。
図４（ｃ）は、制御信号Ｖｓ３の電圧波形を示している。図４（ｃ）の縦軸は、制御信号Ｖｓ３の電圧を示している。
図４（ｄ）は、電流ＩＬ１の波形を示している。図４（ｄ）の縦軸は、電流ＩＬ１を示している。
図４（ｅ）は、電流ＩＬ２の波形を示している。図４（ｅ）の縦軸は、電流ＩＬ２を示している。
図４（ｆ）は、電流ＩＬｃの波形を示している。図４（ｆ）の縦軸は、電流ＩＬｃを示している。
図４（ｇ）は、電流ＩＱ１の波形を示している。図４（ｇ）の縦軸は、電流ＩＱ１を示している。
図４（ｈ）は、電流ＩＱ２の波形を示している。図４（ｈ）の縦軸は、電流ＩＱ２を示している。
図４（ｉ）は、電流ＩＱｃの波形を示している。図４（ｉ）の縦軸は、電流ＩＱｃを示している。図４（ａ）〜（ｉ）の横軸は、共通する時間ｔを示している。

《時刻Ｔ０〜Ｔ１および時刻Ｔ４〜Ｔ５の動作》
時刻Ｔ０〜Ｔ１および時刻Ｔ４〜Ｔ５の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１がＨレベルとなる。ここでＨレベルとは、スイッチ素子のゲート端子に印加して、当該スイッチ素子をオンする電圧のことをいう。これにより、ＦＥＴＱ１のゲート端子がＨレベルとなってＦＥＴＱ１はオンし、図４（ｈ）に示すように、電流ＩＱ１が次第に増加する。電流ＩＱ１が流れると、図４（ｅ）に示すように、電流ＩＬ１も次第に増加し、チョークコイルＬ１にエネルギを蓄える。
この期間に於いて、図４（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２はＨレベルである。この制御信号Ｖｓ２により、ＦＥＴＱ２はオンしている。
図３の実線Ｗ１に示すように、ポイントＤ（交流電源Ｖａｃの一方の端子）から、チョークコイルＬ１、ＦＥＴＱ１、ポイントＣの経路で電流が流れる。この電流は、図３の実線Ｗａに示すように、ポイントＣからＦＥＴＱ２、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。
この期間に於いて、図４（ｃ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱｃはオフしているので、電流ＩＱｃと電流ＩＬｃとは流れない。

《時刻Ｔ１〜Ｔ２および時刻Ｔ５〜Ｔ６の動作》
時刻Ｔ１〜Ｔ２および時刻Ｔ５〜Ｔ６の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１がＬレベルとなる。ここでＬレベルとは、スイッチ素子のゲート端子に印加したとき、当該スイッチ素子がオフする電圧のことをいう。これにより、ＦＥＴＱ１のゲート端子がＬレベルとなってＦＥＴＱ１はオフし、図４（ｈ）に示すように、電流ＩＱ１は流れなくなる。電流ＩＱ１が流れなくなると、チョークコイルＬ１に蓄えられた電磁エネルギは減少し、図４（ｅ）に示すように、電流ＩＬ１は次第に減少する。
この期間に於いて、図４（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２はＨレベルである。この制御信号Ｖｓ２により、ＦＥＴＱ２はオンしている。
図３の破線Ｗ２に示すように、チョークコイルＬ１からダイオードＤ５、負荷２、ポイントＣの経路で電流が流れる。この電流は、図３の実線Ｗａに示すように、ポイントＣからＦＥＴＱ２、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。
この期間に於いて、図４（ｃ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱｃはオフしているので、電流ＩＱｃと電流ＩＬｃとは流れない。

《時刻Ｔ２〜Ｔ３および時刻Ｔ６〜Ｔ７の動作》
時刻Ｔ２〜Ｔ３および時刻Ｔ６〜Ｔ７の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＨレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＨレベルとなってＦＥＴＱｃはオンし、図４（ｉ）に示す電流ＩＱｃが次第に増加する。電流ＩＱｃが流れると、図４（ｆ）に示す電流ＩＬｃも次第に増加し、チョークコイルＬｃにエネルギを蓄える。
この期間に於いて、図４（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２はＨレベルである。この制御信号Ｖｓ２により、ＦＥＴＱ２はオンしている。
図３の実線Ｗ３に示すように、ポイントＤ（交流電源Ｖａｃの一方の端子）からダイオードＤ１、チョークコイルＬｃ、ＦＥＴＱｃ、ポイントＣの経路で電流が流れる。この電流は、図３の実線Ｗａに示すように、ポイントＣからＦＥＴＱ２、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。
この期間に於いて、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱ１はオフしているので、電流ＩＱ１と電流ＩＬ１とは流れない。

《時刻Ｔ３〜Ｔ４および時刻Ｔ７〜Ｔ８の動作》
時刻Ｔ３〜Ｔ４および時刻Ｔ７〜Ｔ８の期間は、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＬレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＬレベルとなってＦＥＴＱｃはオフし、図４（ｉ）に示すように、電流ＩＱｃは流れなくなる。電流ＩＱｃが流れなくなると、チョークコイルＬｃに蓄えられたエネルギは減少し、図４（ｆ）に示すように、電流ＩＬｃは次第に減少する。
この期間に於いて、図４（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２はＨレベルである。この制御信号Ｖｓ２により、ＦＥＴＱ２はオンしている。
図３の破線Ｗ４に示すように、チョークコイルＬｃからダイオードＤｃ、負荷２、ポイントＣの経路で電流が流れる。この電流は、図３の実線Ｗａに示すように、ポイントＣからＦＥＴＱ２、チョークコイルＬ２、ポイントＥ（交流電源Ｖａｃの他方の端子）の経路で流れる。これにより、図４（ｈ）に示す電流ＩＱ２と、図４（ｅ）に示す電流ＩＬ２とは負の値となり、図３の矢印とは逆方向に流れる。
この期間に於いて、図４（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱ１はオフしているので、電流ＩＱ１と電流ＩＬ１とは流れない。

《Ｂの周期の動作説明》
次に、図５および図６を参照して、電源装置１のＢの周期の動作を説明する。Ｂの周期とは、交流電源Ｖａｃが昇圧型電力変換回路Ｐ１に印加する電圧が負のときである。
図５に於いては、図１に示す電源装置１の構成から、Ｂの周期には電流が流れない回路要素を省略し、かつ、実線Ｗ５、破線Ｗ６、実線Ｗ７、破線Ｗ８、実線Ｗｂによって、それぞれの時間ごとに流れる電流を示している。
ポイントＣ〜Ｅの場所は、図３と同様である。ポイントＦは、ＦＥＴＱ１のソース端子と、ＦＥＴＱｃのソース端子とが接続している場所である。

図６（ａ）は、制御信号Ｖｓ１の電圧波形を示している。図６（ａ）の縦軸は、制御信号Ｖｓ１の電圧を示している。
図６（ｂ）は、制御信号Ｖｓ２の電圧波形を示している。図６（ｂ）の縦軸は、制御信号Ｖｓ２の電圧を示している。
図６（ｃ）は、制御信号Ｖｓ３の電圧波形を示している。図６（ｃ）の縦軸は、制御信号Ｖｓ３の電圧を示している。
図６（ｄ）は、電流ＩＬ１の波形を示している。図６（ｄ）の縦軸は、電流ＩＬ１を示している。
図６（ｅ）は、電流ＩＬ２の波形を示している。図６（ｅ）の縦軸は、電流ＩＬ２を示している。
図６（ｆ）は、電流ＩＬｃの波形を示している。図６（ｆ）の縦軸は、電流ＩＬｃを示している。
図６（ｇ）は、電流ＩＱ１の波形を示している。図６（ｇ）の縦軸は、電流ＩＱ１を示している。
図６（ｈ）は、電流ＩＱ２の波形を示している。図６（ｈ）の縦軸は、電流ＩＱ２を示している。
図６（ｉ）は、電流ＩＱｃの波形を示している。図６（ｉ）の縦軸は、電流ＩＱｃを示している。図６（ａ）〜（ｉ）の横軸は、共通する時間ｔを示している。

Ｂの周期に於いて、スイッチング制御部３は、ＦＥＴＱ２のオン／オフ動作を制御し、かつ、ＦＥＴＱｃがＦＥＴＱ２とは異なる位相でオン／オフするインターリーブ動作を行うように制御する。

《時刻Ｔ０ａ〜Ｔ１ａおよび時刻Ｔ４ａ〜Ｔ５ａの動作》
時刻Ｔ０ａ〜Ｔ１ａおよび時刻Ｔ４ａ〜Ｔ５ａの期間は、図６（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２がＨレベルとなる。これにより、ＦＥＴＱ２のゲート端子がＨレベルとなってＦＥＴＱ２はオンし、図６（ｈ）に示す電流ＩＱ２は次第に増加する。電流ＩＱ２が流れると、図６（ｅ）に示すように、電流ＩＬ２も次第に増加し、チョークコイルＬ２にエネルギを蓄える。
この期間に於いて、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１はＨレベルである。この制御信号Ｖｓ１により、ＦＥＴＱ１はオンしている。
図５の実線Ｗ５に示すように、ポイントＥ（交流電源Ｖａｃの他方の端子）からチョークコイルＬ２、ＦＥＴＱ２、ポイントＣ、ポイントＦの経路で電流が流れる。この電流は、図５の実線Ｗｂに示すように、ポイントＦからＦＥＴＱ１、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。
この期間に於いて、図６（ｃ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱｃはオフしているので、電流ＩＱｃと電流ＩＬｃとは流れない。

《時刻Ｔ１ａ〜Ｔ２ａおよび時刻Ｔ５ａ〜Ｔ６ａの動作》
時刻Ｔ１ａ〜Ｔ２ａおよび時刻Ｔ５ａ〜Ｔ６ａの期間は、図６（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２がＬレベルとなる。これにより、ＦＥＴＱ２のゲート端子がＬレベルとなってＦＥＴＱ２はオフし、図６（ｈ）に示すように、電流ＩＱ２は流れなくなる。電流ＩＱ２が流れなくなると、チョークコイルＬ２に蓄えられた電磁エネルギは減少し、図６（ｅ）に示すように、電流ＩＬ２も次第に減少する。
この期間に於いて、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１はＨレベルである。この制御信号Ｖｓ１により、ＦＥＴＱ１はオンしている。
図５の破線Ｗ６に示すように、チョークコイルＬ２からダイオードＤ６、負荷２、ポイントＦの経路で電流が流れる。この電流は、図５の実線Ｗｂに示すように、ポイントＦからＦＥＴＱ１、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。
この期間に於いて、図６（ｃ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱｃはオフしているので、電流ＩＱｃと電流ＩＬｃとは流れない。

《時刻Ｔ２ａ〜Ｔ３ａおよび時刻Ｔ６ａ〜Ｔ７ａの動作》
時刻Ｔ２ａ〜Ｔ３ａおよび時刻Ｔ６ａ〜Ｔ７ａの期間は、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＨレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＨレベルとなってＦＥＴＱｃはオンし、図６（ｉ）に示すように、電流ＩＱｃが次第に増加する。電流ＩＱｃが流れると、図６（ｆ）に示すように、電流ＩＬｃも次第に増加し、チョークコイルＬｃにエネルギを蓄える。
この期間に於いて、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１はＨレベルである。この制御信号Ｖｓ１により、ＦＥＴＱ１はオンしている。
図５の実線Ｗ７に示すように、ポイントＥ（交流電源Ｖａｃの他方の端子）からダイオードＤ２、チョークコイルＬｃ、ＦＥＴＱｃ、ポイントＦの経路で電流が流れる。この電流は、図５の実線Ｗｂに示すように、ポイントＦからＦＥＴＱ１、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。
この期間に於いて、図６（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱ２はオフしているので、電流ＩＱ２と電流ＩＬ２とは流れない。

《時刻Ｔ３ａ〜Ｔ４ａおよび時刻Ｔ７ａ〜Ｔ８ａの動作》
時刻Ｔ３ａ〜Ｔ４ａおよび時刻Ｔ７ａ〜Ｔ８ａの期間は、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ３がＬレベルとなる。これにより、ＦＥＴＱｃのゲート端子がＬレベルとなってＦＥＴＱｃはオフし、図６（ｉ）に示すように、電流ＩＱｃは流れなくなる。電流ＩＱｃが流れなくなると、チョークコイルＬｃに蓄えられた電磁エネルギは次第に減少し、図６（ｆ）に示すように、電流ＩＬｃも次第に減少する。
この期間に於いて、図６（ａ）に示すように、スイッチング制御部３からの制御信号Ｖｓ１はＨレベルである。この制御信号Ｖｓ１により、ＦＥＴＱ１はオンしている。
図５の破線Ｗ８に示すように、チョークコイルＬｃからダイオードＤｃ、負荷２、ポイントＦの経路で電流が流れる。この電流は、図５の実線Ｗｂに示すように、ポイントＦからＦＥＴＱ１、チョークコイルＬ１、ポイントＤ（交流電源Ｖａｃの一方の端子）の経路で流れる。これにより、図６（ｇ）に示す電流ＩＱ１と、図６（ｄ）に示す電流ＩＬ１とは負の値となり、図５の矢印とは逆方向に流れる。
この期間に於いて、図６（ｂ）に示すように、スイッチング制御部３からの制御信号Ｖｓ２はＬレベルである。この制御信号Ｖｓ３により、ＦＥＴＱ２はオフしているので、電流ＩＱ２と電流ＩＬ２とは流れない。

以上の動作説明で示したように、スイッチング制御部３は、交流電源Ｖａｃの一方の端子の出力電圧が正のときには、ＦＥＴＱ１がオフの期間に、ＦＥＴＱｃをオンするように制御し、交流電源Ｖａｃの他方の端子の出力電圧が正のときには、ＦＥＴＱ２がオフの期間に、ＦＥＴＱｃをオンするように制御する。
すなわち、スイッチング制御部３は、交流電源Ｖａｃの一方の端子の出力電圧が正のときには、昇圧型電力変換回路Ｐ１の制御端子に出力する信号がオフの期間にオンする制御信号Ｖｓ３を、昇圧型電力変換回路Ｐｃの制御端子に出力する。スイッチング制御部３は、交流電源Ｖａｃの他方の端子の出力電圧が正のときには、昇圧型電力変換回路Ｐ２の制御端子に出力する信号がオフの期間にオンする制御信号Ｖｓ３を、昇圧型電力変換回路Ｐｃの制御端子に出力する。

（本実施形態の効果）
以上説明した本実施形態では、次の（Ａ）〜（Ｊ）のような効果がある。

（Ａ） 電源装置１は、昇圧型電力変換回路Ｐｃを共通の電力変換回路として、交流電源Ｖａｃの正負の各半周期毎に、昇圧型電力変換回路Ｐ１，Ｐ２の一方を交互に昇圧型電力変換回路Ｐｃと組み合わせてインターリーブ動作をするように構成した。これにより、簡易な回路構成でありながら、高効率の電源装置１を提供することができる。

（Ｂ） 電源装置１は、複数の昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃによってインターリーブ動作を行っている。各昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃに電流が分流することにより、電源装置１は、各相の入力リップル電流が少なくなる。これにより、入力リップル電流に起因する電磁妨害を抑止するために電源装置１と負荷２との間に接続するＥＭＩ（Electro Magnetic Interference）フィルタ（不図示）を、小型化することができる。

（Ｃ） 電源装置１は、インターリーブ動作を行うことで相数が増え、各昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃに電流が分流する。これにより、昇圧型電力変換回路Ｐ１，Ｐ２，ＰｃのチョークコイルＬ１，Ｌ２，Ｌｃを小型化することができる。

（Ｄ） 電源装置をブリッジレスにすること、電源装置がインターリーブ動作を行うことのそれぞれに於いて、交流電源の交流電圧が低い場合の効率を改善することができる。それに対して、本実施形態の電源装置１は、ブリッジレスの構成で、かつ、インターリーブ動作を行っているので、交流電源Ｖａｃの交流電圧が低い場合の効率を更に改善することができる。

（Ｅ） 電源装置１は、昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃの個数分だけチョークコイルＬ１，Ｌ２，Ｌｃを分けることができる。そのため、電力変換回路を薄型に構成することができ、よって電源装置１を薄型に構成できる。

（Ｆ） 電源装置１は、熱源である昇圧型電力変換回路Ｐ１，Ｐ２，Ｐｃを分散して配置することができる。そのため、各電力変換回路を大容量化し、よって電源装置１を大容量化することができる。

（Ｇ） 電源装置１のスイッチング制御部３は、昇圧型電力変換回路Ｐ１の制御端子に出力する信号がオフの期間のいずれかにオンする信号を、昇圧型電力変換回路Ｐｃの制御端子に出力する。これにより、昇圧型電力変換回路ＰｃがチョークコイルＬｃにエネルギを蓄える期間と、昇圧型電力変換回路Ｐ１がチョークコイルＬ１にエネルギを蓄える期間とが重ならなくなる。同様にスイッチング制御部３は、昇圧型電力変換回路Ｐ２の制御端子に出力する信号がオフの期間のいずれかにオンする信号を、昇圧型電力変換回路Ｐｃの制御端子に出力する。昇圧型電力変換回路ＰｃがチョークコイルＬｃにエネルギを蓄える期間と、昇圧型電力変換回路Ｐ２がチョークコイルＬ２にエネルギを蓄える期間とが重ならなくなる。これにより、スイッチング制御部３は、当該電源装置１の効率を改善するように制御できる。

（Ｈ） 電源装置１は、昇圧型電力変換回路Ｐ１，Ｐｃがインターリーブ動作を行っているとき、昇圧型電力変換回路Ｐ２のＦＥＴＱ２をオンして導通させている。昇圧型電力変換回路Ｐ２，Ｐｃがインターリーブ動作を行っているとき、昇圧型電力変換回路Ｐ１のＦＥＴＱ２をオンして導通させている。これにより、電源装置１は、グランドから交流電源Ｖａｃの一方の端子と他方の端子とに、それぞれ順方向接続のダイオードを接続するよりも部品点数を少なくすることができ、廉価に構成することができる。

（Ｉ） 電源装置１は、昇圧型電力変換回路Ｐ１がインターリーブ動作を行っていないとき、ＦＥＴＱ１をオンして導通させ、昇圧型電力変換回路Ｐ２がインターリーブ動作を行っていないとき、ＦＥＴＱ２をオンして導通させている。これにより、電源装置１は、ダイオードによって導通させるよりも、電力の損失を減らすことができる。

（Ｊ） 電源装置１のスイッチング制御部３は、交流電源Ｖａｃの一方の端子の出力電圧が正のとき、制御信号Ｖｓ２をＨレベルに設定して、スイッチ素子であるＦＥＴＱ２のスイッチング動作を停止し、交流電源Ｖａｃの他方の端子の出力電圧が正のとき、制御信号Ｖｓ１をＨレベルに設定して、スイッチ素子であるＦＥＴＱ１のスイッチング動作を停止している。これにより、電源装置１は、ＦＥＴＱ１またはＦＥＴＱ２のスイッチングによるノイズを減少させることができる。

（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｉ）のようなものがある。

（ａ） 変形例（ａ）〜（ｃ）の電源装置１は、実施形態の電源装置１（図１）と同様の構成を有している。変形例（ａ）〜（ｃ）に於ける電源装置１のスイッチング制御部３は、図７に示す制御信号Ｖｓ１〜Ｖｓ３を出力する。図７（ａ−１），（ｂ−１），（ｃ−１）の縦軸は、制御信号Ｖｓ１の電圧を示している。図７（ａ−２），（ｂ−２），（ｃ−２）の縦軸は、制御信号Ｖｓ２の電圧を示している。図７（ａ−３），（ｂ−３），（ｃ−３）の縦軸は、制御信号Ｖｓ３の電圧を示している。図７（ａ−１）〜（ｃ−３）の横軸は、共通する時刻ｔを示している。以下、図７（ａ−１）〜（ａ−３）を参照して、変形例（ａ）を説明する。変形例（ａ）では、図７（ａ−１）に示すように、制御信号Ｖｓ１は、時刻ｔ０でＨレベルになり、時刻ｔ１でＬレベルになる。図７（ａ−２）に示すように、制御信号Ｖｓ２は、Ｈレベルである。図７（ａ−３）に示すように、制御信号Ｖｓ３は、時刻ｔ２でＨレベルになり、時刻ｔ３でＬレベルになる。制御信号Ｖｓ１がＬレベルとなったのち、制御信号Ｖｓ３がＨレベルとなるまで、所定のＯＦＦ期間が存在している。さらに、制御信号Ｖｓ３がＬレベルとなったのち、次に制御信号Ｖｓ１がＨレベルとなるまで、所定のＯＦＦ期間が存在している。この変形例に於いて、制御信号Ｖｓ１と、制御信号Ｖｓ３とは異なる位相であるとともに、制御信号Ｖｓ３がＨレベルの期間の前後で、制御信号Ｖｓ１のＨレベルの期間との間のＯＦＦ期間の長さが異なる。このように、制御信号Ｖｓ１と制御信号Ｖｓ３との間に長さの異なるＯＦＦ期間が存在しても、電源装置１（図１）は動作することができ、実施形態で記載したものと同様な効果を得ることができる。

（ｂ） 変形例（ｂ）では、図７（ｂ−１）に示すように、制御信号Ｖｓ１は、時刻ｔ０でオンし、時刻ｔ１ｂでオフしている。図７（ｂ−２）に示すように、制御信号Ｖｓ２は、Ｈレベルである。図７（ｂ−３）に示すように、制御信号Ｖｓ３は、時刻ｔ１ｂでＨレベルになり、時刻ｔ２ｂでＬレベルになる。更に、制御信号Ｖｓ３がＬレベルとなったのち、次の制御信号Ｖｓ１がＨレベルになるまでには、所定のＯＦＦ期間が存在している。この変形例に於いて、制御信号Ｖｓ１と、制御信号Ｖｓ３とは異なる位相である。このように、制御信号Ｖｓ１と制御信号Ｖｓ３との間にＯＦＦ期間が存在しても、電源装置１（図１）は動作することができ、実施形態で記載したものと同様な効果を得ることができる。

（ｃ） 変形例（ｃ）では、図７（ｃ−１）に示すように、制御信号Ｖｓ１は、時刻ｔ０でＨレベルになり、時刻ｔ２ｃでＬレベルになる。図７（ｃ−２）に示すように、制御信号Ｖｓ２は、Ｈレベルである。図７（ｃ−３）に示すように、制御信号Ｖｓ３は、時刻ｔ１ｃでＨレベルになり、時刻ｔ３ｃでＬレベルになる。この変形例に於いて、制御信号Ｖｓ１と、制御信号Ｖｓ３とは異なる位相である。このように、制御信号Ｖｓ１と制御信号Ｖｓ３のオン期間が時刻ｔ１ｃから時刻ｔ２ｃで重なっていたとしても、電源装置１（図１）は動作することができ、実施形態で記載したものと同様な効果を得ることができる。

（ｄ） 実施形態の電源装置１は、交流電源Ｖａｃの一方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ２のＦＥＴＱ２がオンするように制御し、導通動作を行わせる。電源装置１は、交流電源Ｖａｃの他方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ１のＦＥＴＱ１をオンするように制御し、導通動作を行わせる。しかし、これに限られず、実施形態の電源装置１は、交流電源Ｖａｃの一方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ２のＦＥＴＱ２がオフするように制御し、ＦＥＴＱ２の寄生ダイオードによる導通動作を行わせてもよい。電源装置１は、交流電源Ｖａｃの他方の端子の出力電圧が正のとき、昇圧型電力変換回路Ｐ１のＦＥＴＱ１をオフするように制御し、ＦＥＴＱ１の寄生ダイオードによる導通動作を行わせてもよい。この場合は、ＦＥＴＱ１，Ｑ２をオンさせる場合よりも損失が大きくなる虞があるため、要求される負荷仕様などに応じた回路設計が必要となる。

（ｅ） 電力変換回路のスイッチ素子は、ＦＥＴに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のスイッチ素子であってもよい。

（ｆ） 実施形態の電源装置１は、それぞれのチョークコイルＬ１，Ｌ２，Ｌｃが別々に構成されている。しかし、これに限られず、電源装置１は、チョークコイルＬ１，Ｌ２がカップリングされた構成、例えば、１つのコアに両方の巻線が巻回された構成としてもよい。更に、電源装置１は、チョークコイルＬ１，Ｌ２，Ｌｃのすべてがカップリングされた構成としてもよい。

（ｇ） 上記実施形態では、特に言及していないが、チョークコイルＬ１，Ｌ２，ＬｃのＬ値（インダクタンス値）は、必ずしも同じ値としなくてもよい。昇圧型電力変換回路Ｐｃは、交流電源Ｖａｃの正負の両方の極性で動作し続ける。当該昇圧型電力変換回路Ｐｃの入力電流の経路には、二つのダイオード（ダイオードＤ１，Ｄ２）が接続されている。そのため、チョークコイルＬｃのＬ値をチョークコイルＬ１，Ｌ２のＬ値よりも大きくすることで、電流ＩＬｃを電流ＩＬ１，ＩＬ２よりも小さくすることができる。これにより、電源装置１の整流損失を効果的に低減することができる。

（ｈ） 実施形態の第３の昇圧手段に代えて、交流電源Ｖａｃの一方の端子と他方の端子には、２つのチョークコイルＬｃ１，Ｌｃ２（不図示）を接続し、これらチョークコイルＬｃ１，Ｌｃ２に、それぞれダイオードＤ１，Ｄ２を順方向接続し、ダイオードＤ１，Ｄ２のカソード端子をＦＥＴＱｃのドレイン端子に接続して、新たな第３の昇圧手段を構成してもよい。これにより、実施形態の第３の昇圧手段と同様に、交流電源Ｖａｃの一方の端子の出力電圧が正のときに昇圧した電圧を出力すると共に、交流電源Ｖａｃの他方の端子の出力電圧が正のときに昇圧した電圧を出力することができる。

（ｉ） 実施形態の電源装置１のスイッチング制御部３は、交流電源Ｖａｃの一方の端子と他方の端子とが接続されて、交流電源Ｖａｃの極性に応じた制御信号Ｖｓ１，Ｖｓ２を出力している。しかし、これに限られず、スイッチング制御部３は、交流電源Ｖａｃの極性とは関係なく、所定の矩形波である制御信号Ｖｓ１，Ｖｓ２を出力してもよい。これにより、交流電源Ｖａｃからスイッチング制御部３への配線と、交流電源Ｖａｃの極性を判断するコンパレータとを省くことができる。

Ｐ１ 昇圧型電力変換回路（第１の昇圧型電力変換回路）
Ｐ２ 昇圧型電力変換回路（第２の昇圧型電力変換回路）
Ｐｃ 昇圧型電力変換回路（第３の昇圧型電力変換回路）
Ｖａｃ 交流電源
Ｄ１ ダイオード（第１のダイオード）
Ｄ２ ダイオード（第２のダイオード）
Ｃ１ 平滑コンデンサ（平滑手段）
Ｌ１，Ｌ２，Ｌｃ チョークコイル
Ｄ５，Ｄ６，Ｄｃ ダイオード
Ｑ１，Ｑ２，Ｑｃ ＦＥＴ（スイッチ素子）
Ｖｓ１〜Ｖｓ３ 制御信号
１ 電源装置
２ 負荷
３ スイッチング制御部

Claims (7)

1. 交流電源の一方の端子の出力電圧が正のときに昇圧した電圧を出力する第１の昇圧手段と、
   前記交流電源の他方の端子の出力電圧が正のときに昇圧した電圧を出力する第２の昇圧手段と、
   前記交流電源の一方の端子の出力電圧が正のときに昇圧した電圧を出力すると共に、前記交流電源の他方の端子の出力電圧が正のときに昇圧した電圧を出力する第３の昇圧手段と、
   前記第１の昇圧手段の出力電圧、前記第２の昇圧手段の出力電圧、および前記第３の昇圧手段の出力電圧を合成して平滑化する平滑手段と、
   前記交流電源の出力電圧の極性に応じて、前記第１の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作および前記第２の昇圧手段による導通動作と、前記第２の昇圧手段と前記第３の昇圧手段とによるインターリーブ動作および前記第１の昇圧手段による導通動作とを交互に行わせるように、前記第１の昇圧手段の制御端子、前記第２の昇圧手段の制御端子、および、前記第３の昇圧手段の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、
   を備えていることを特徴とする電源装置。
2. 前記第３の昇圧手段は、
   前記交流電源の一方の端子の出力電圧が正のとき、順方向電流が流れる第１のダイオードと、
   前記交流電源の他方の端子の出力電圧が正のとき、順方向電流が流れる第２のダイオードと、
   前記交流電源の一方の端子の出力電圧が正のときと前記交流電源の他方の端子の出力電圧が正のときとに入力電流が流れるチョークコイルと、
   前記チョークコイルとグランドとの間に電流を流すか否かを切り換えるスイッチ素子と、
   前記チョークコイルが放出する電流を流して当該第３の昇圧手段の出力電圧とするダイオードと、
   前記交流電源の一方の端子の出力電圧が正のときに導通して電流を流す前記第２の昇圧手段の第２のスイッチ素子および前記第２の昇圧手段の第２のチョークコイルの直列接続と、
   前記交流電源の他方の端子の出力電圧が正のときに導通して電流を流す前記第１の昇圧手段の第１のスイッチ素子および前記第１の昇圧手段の第１のチョークコイルの直列接続と、
   を備えたことを特徴とする請求項１に記載の電源装置。
3. 交流電源の一方の端子の出力端子に、入力端子が接続された第１の昇圧型電力変換回路と、
   前記交流電源の他方の端子の出力端子に、入力端子が接続された第２の昇圧型電力変換回路と、
   前記交流電源の一方の端子の出力端子にアノード端子が接続された第１のダイオードと、
   前記交流電源の他方の端子の出力端子にアノード端子が接続された第２のダイオードと、
   前記第１のダイオードのカソード端子および前記第２のダイオードのカソード端子が、入力端子に接続された第３の昇圧型電力変換回路と、
   前記第１の昇圧型電力変換回路の出力端子、前記第２の昇圧型電力変換回路の出力端子、および前記第３の昇圧型電力変換回路の出力端子が一端に接続され、他端がグランドに接続され、かつ、負荷に並列に接続される平滑コンデンサと、
   前記交流電源の出力電圧の極性に応じて、前記第１の昇圧型電力変換回路と前記第３の昇圧型電力変換回路とによるインターリーブ動作および前記第２の昇圧型電力変換回路による導通動作と、前記第２の昇圧型電力変換回路と前記第３の昇圧型電力変換回路とによるインターリーブ動作および前記第１の昇圧型電力変換回路による導通動作とを交互に行わせるように、前記第１の昇圧型電力変換回路の制御端子、前記第２の昇圧型電力変換回路の制御端子、前記第３の昇圧型電力変換回路の制御端子にそれぞれ制御信号を出力するスイッチング制御部と、
   を備えていることを特徴とする電源装置。
4. 前記第１の昇圧型電力変換回路、前記第２の昇圧型電力変換回路、前記第３の昇圧型電力変換回路は、それぞれが、
   チョークコイルと、
   アノード端子が前記チョークコイルの一端に接続されたダイオードと、
   一方の端子が前記チョークコイルの一端および前記ダイオードのアノード端子に接続され、他方の端子がグランドに接続されたスイッチ素子と、
   を備え、
   出力端子は、前記ダイオードのカソード端子であり、
   入力端子は、前記チョークコイルの他端であり、
   制御端子は、前記スイッチ素子の制御端子である、
   ことを特徴とする請求項３に記載の電源装置。
5. 前記スイッチング制御部は、
   前記交流電源の一方の端子の出力電圧が正のとき、前記第２の昇圧型電力変換回路の制御端子に前記スイッチ素子をオンさせる制御信号を出力し、
   前記交流電源の他方の端子の出力電圧が正のとき、前記第１の昇圧型電力変換回路の制御端子に前記スイッチ素子をオンさせる制御信号を出力する、
   ことを特徴とする請求項４に記載の電源装置。
6. 前記スイッチング制御部は、
   前記交流電源の一方の端子の出力電圧が正のとき、インターリーブ動作を行う前記第１の昇圧型電力変換回路の制御端子に出力する制御信号の位相とは異なる位相を有する制御信号を、前記第３の昇圧型電力変換回路の制御端子に出力し、
   前記交流電源の他方の端子の出力電圧が正のとき、インターリーブ動作を行う前記第２の昇圧型電力変換回路の制御端子に出力する制御信号の位相とは異なる位相を有する制御信号を、前記第３の昇圧型電力変換回路の制御端子に出力する、
   ことを特徴とする請求項３ないし請求項５のいずれか１項に記載の電源装置。
7. 前記スイッチング制御部は、
   前記交流電源の一方の端子の出力電圧が正のとき、インターリーブ動作を行う前記第１の昇圧型電力変換回路の制御端子に出力する制御信号がオフの期間にオンする制御信号を、前記第３の昇圧型電力変換回路の制御端子に出力し、
   前記交流電源の他方の端子の出力電圧が正のとき、インターリーブ動作を行う前記第２の昇圧型電力変換回路の制御端子に出力する制御信号がオフの期間にオンする制御信号を、前記第３の昇圧型電力変換回路の制御端子に出力する、
   ことを特徴とする請求項６に記載の電源装置。

Images