JP2013143786A - 力率改善回路 - Google Patents

Abstract

【課題】本発明は、電力損失を低減した同期整流を用いた力率改善回路を提供する。
【解決手段】本発明は、整流回路部２と、インダクタＬ１と、コンデンサＣ１と、ダイオードＤ１と、スイッチング素子Ｑ１と、ＰＦＣ制御回路部３と、ダイオードＤ１を流れる電流をスイッチング素子Ｑ１の動作と同期して制御する同期整流回路部４とを備える力率改善回路１０である。同期整流回路部４は、ダイオードＤ１の端子間に並列に接続した、オフ状態に切替えるために負電圧を必要とするノーマリオンタイプのスイッチング素子Ｑ２と、スイッチング素子Ｑ２をオフ状態に切替えるための負電圧を供給する負電圧源と、ＰＦＣ制御回路部３がスイッチング素子Ｑ１にオン信号を出力する場合、負電圧源が供給する負電圧によりスイッチング素子Ｑ２をオフ状態に切替える同期整流制御回路部４１とを含む。
【選択図】図１

Description

本発明は、力率改善回路に関し、特に、同期整流を用いた力率改善回路に関する。

交流電源の交流電圧を整流器とコンデンサにより直流電圧に変換する場合、入力電流が歪み、力率が低下する。そのため、昇圧チョッパ回路を整流器の出力に接続して、入力電流の歪みを小さくする力率改善回路が用いられている。

図８は、従来の力率改善回路を示す回路図である。図８に示す力率改善回路１００は、整流回路部１０２、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御回路部１０３、昇圧チョッパ回路部１０４、出力端子Ｖｏｕｔを備える。

整流回路部１０２は、交流電源１０１に含まれるノイズを除去するフィルタ１０２ａ、フィルタ１０２ａによりノイズが除去された交流電圧を整流する全波整流器１０２ｂ、全波整流器１０２ｂからの整流電圧を平滑するコンデンサＣを含む。

昇圧チョッパ回路部１０４は、エネルギーを蓄積するためのインダクタＬ１、出力電圧を昇圧するためのコンデンサＣ１、電流の逆流防止のためのダイオードＤ１、電流経路を切替えるためのスイッチング素子Ｑ１を含む。

インダクタＬ１の一端は、コンデンサＣの一端に接続されている。インダクタＬ１の他端は、スイッチング素子Ｑ１の一端に接続されている。スイッチング素子Ｑ１の他端は、コンデンサＣの他端に接続されている。スイッチング素子Ｑ１の端子間（ドレイン−ソース間）には、ダイオードＤ１とコンデンサＣ１とが直列に接続されている。コンデンサＣ１の負極は、ＧＮＤ電位に接続されている。出力端子Ｖｏｕｔは、コンデンサＣ１の両端に接続されている。スイッチング素子Ｑ１のゲートには、ＰＦＣ制御回路部１０３が接続されている。

ＰＦＣ制御回路部１０３は、インダクタＬ１に流れる電流の平均値またはピーク値が整流回路部１０２の出力電圧と相似になるようにスイッチング素子Ｑ１をターンオンまたはターンオフすることで力率を改善している。

このように構成された力率改善回路１００の動作を説明する。まず、ＰＦＣ制御回路部１０３がスイッチング素子Ｑ１をターンオンすると、交流電源１０１−フィルタ１０２ａ−全波整流器１０２ｂ−インダクタＬ１−スイッチング素子Ｑ１−全波整流器１０２ｂ−フィルタ１０２ａ−交流電源１０１の経路に電流が流れて、インダクタＬ１にエネルギーが蓄積される。

次に、ＰＦＣ制御回路部１０３がスイッチング素子Ｑ１をターンオフすると、交流電源１０１−フィルタ１０２ａ−全波整流器１０２ｂ−インダクタＬ１−ダイオードＤ１−コンデンサＣ１および出力端子Ｖｏｕｔに接続された負荷（図示しない）−全波整流器１０２ｂ−フィルタ１０２ａ−交流電源１０１の経路に電流が流れて、インダクタＬ１に蓄積されたエネルギーによりコンデンサＣ１が充電されるとともに、負荷にエネルギーが供給される。

この力率改善回路１００においては、ダイオードＤ１での電力損失が発生することが知られている。ダイオードＤ１での電力損失は、電流の平均値×ダイオードＤ１の順方向電圧（ＶＦ）で決まり、ダイオードＤ１の順方向電圧が小さければ電力損失を低減することができる。しかしながら、ダイオードによる整流の原理上、順方向電圧には下限があり、ダイオードＤ１での電力損失の低減には限界があるとされている。

そこで、従来より、ダイオードＤ１での電力損失の低減を目的として、同期整流が知られている。同期整流では、ダイオードＤ１の端子間にスイッチング素子Ｑ２を並列に接続し、スイッチング素子Ｑ２の動作とスイッチング素子Ｑ１の動作とを同期させる。スイッチング素子Ｑ２がオン状態のとき、電流は、ダイオードＤ１の代わりにスイッチング素子Ｑ２を流れるため、電力損失を低減することができる。

具体的に、特許文献１に、同期整流を用いた力率改善回路が開示してある。
特許文献１に開示してある力率改善回路は、スイッチング素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いて同期整流を実現している。なお、ＭＯＳＦＥＴを用いる場合、ダイオードＤ１は、ＭＯＳＦＥＴの寄生ダイオードで代替可能であるため、省略することができる。

特開２０１０―２００４１０号公報

しかしながら、特許文献１に記載の技術では、ＰＦＣ制御回路部がスイッチング素子をターンオンすることで、同期整流用スイッチング素子のゲートに印加する電圧を生成している。すなわち、ＰＦＣ制御回路部が駆動を開始した後に、同期整流用スイッチング素子のゲートに電圧を印加している。したがって、特許文献１に記載の同期整流用スイッチング素子は、同期整流用スイッチング素子のゲートに電圧を印加する前に力率改善回路の出力が短絡してしまうことを防ぐため、ゲートに電圧を印加しない場合にはドレイン電流を流さない、ノーマリオフタイプでなければならない。

本発明は、上記問題点を解決するためになされたものであり、電力損失を低減した同期整流を用いた力率改善回路を提供することを目的とする。

上記目的を達成するために、本発明のある局面に従うと、力率改善回路は、交流電源に接続し、交流電圧を全波整流する整流回路と、整流回路の出力に一端を接続した第１のインダクタと、第１のインダクタの他端に正極を接続した第１のコンデンサと、第１のインダクタと第１のコンデンサの正極との間に直列に接続した、アノード側が第１のインダクタである第１のダイオードと、第１のインダクタと第１のダイオードのアノードとの第１の接続点と、第１のコンデンサの負極との間に直列に接続した第１のスイッチング素子と、第１のスイッチング素子にオン信号またはオフ信号を出力し、第１のインダクタと第１のコンデンサとの間の接続と非接続とを切替えるＰＦＣ制御回路と、第１のダイオードを流れる電流を第１のスイッチング素子の動作と同期して制御する同期整流回路とを備える。同期整流回路は、第１のダイオードの端子間に並列に接続した、オフ状態に切替えるために負電圧を必要とするノーマリオンタイプの第２のスイッチング素子と、第２のスイッチング素子をオフ状態に切替えるための負電圧を供給する負電圧源と、ＰＦＣ制御回路が第１のスイッチング素子にオン信号を出力する場合、負電圧源が供給する負電圧により第２のスイッチング素子をオフ状態に切替える同期整流制御回路とを含む。

好ましくは、負電圧源は、同期整流制御回路に接続した第２のコンデンサであり、第２のコンデンサは、交流電源から第１のインダクタを介して第１のコンデンサに蓄積されたエネルギーによって充電されるようにすることができる。

好ましくは、力率改善回路は、第２のコンデンサを充電するための充電回路をさらに含み、充電回路は、第１のコンデンサの正極と第２のコンデンサの負極との間に直列に接続した第２のインダクタと、第１のコンデンサの正極と第２のインダクタとの間に直列に接続した、アノード側が第２のインダクタである第２のダイオードと、第２のインダクタと第２のダイオードとの第２の接続点と、第１のコンデンサの負極との間に直列に接続した第３のスイッチング素子と、第２のコンデンサの充電電圧に基づき、第３のスイッチング素子の動作を制御するオン信号またはオフ信号を出力する充電制御回路とを有するようにすることができる。

好ましくは、充電回路は、第２のコンデンサと充電制御回路とを電気的に絶縁し、第２のコンデンサの充電電圧と予め定められた電圧との誤差増幅信号を充電制御回路に伝達する信号伝達回路をさらに有するようにすることができる。

好ましくは、充電回路は、第２の接続点と第２のコンデンサの負極との間に直列に接続した、アノード側が第２のコンデンサの負極である第３のダイオードをさらに有するようにすることができる。

好ましくは、ＰＦＣ制御回路は、第２のコンデンサの充電電圧が予め定められた電圧に達した場合、駆動を開始するようにすることができる。

本発明に係る力率改善回路によれば、ノーマリオンタイプのスイッチング素子を力率改善回路の同期整流に適用することができるため、電力損失を低減した力率改善回路を提供することができる。

本発明の実施の形態に係る力率改善回路の構成を示す回路図である。 本発明の実施の形態に係る力率改善回路において、信号伝達回路部の具体的な構成を示す回路図である。 本発明の実施の形態に係る力率改善回路において、ＰＦＣ制御回路部が動作を開始する前、第２のスイッチング素子がオン状態、第３のスイッチング素子がオン状態のときの等価回路と電流経路とを示す回路図である。 本発明の実施の形態に係る力率改善回路において、ＰＦＣ制御回路部が動作を開始する前、第２のスイッチング素子がオン状態、第３のスイッチング素子がオフ状態のときの等価回路と電流経路とを示す回路図である。 本発明の実施の形態に係る力率改善回路において、ＰＦＣ制御回路部が動作を開始した後、第１のスイッチング素子がオン状態、第２のスイッチング素子がオフ状態、第３のスイッチング素子がオン状態またはオフ状態のときの等価回路と電流経路とを示す回路図である。 本発明の実施の形態に係る力率改善回路において、ＰＦＣ制御回路部が動作を開始した後、第１のスイッチング素子がオフ状態、第２のスイッチング素子がオン状態、第３のスイッチング素子がオン状態のときの等価回路と電流経路を示す回路図である。 本発明の実施の形態に係る力率改善回路において、ＰＦＣ制御回路部が動作を開始した後、第１のスイッチング素子がオフ状態、第２のスイッチング素子がオン状態、第３のスイッチング素子がオフ状態のときの等価回路と電流経路を示す回路図である。 従来の力率改善回路の構成を示す回路図である。

以下、本発明に係る実施の形態について図面を参照して説明する。
（実施の形態）
図１は、本発明の実施の形態に係る力率改善回路の構成を示す回路図である。図１に示す力率改善回路１０は、整流回路部２、ＰＦＣ制御回路部３、インダクタＬ１、コンデンサＣ１、スイッチング素子Ｑ１、ダイオードＤ１、出力端子Ｖｏｕｔ、同期整流回路部４、充電回路部５を備える。

整流回路部２は、交流電源１に含まれるノイズを除去するフィルタ２１、フィルタ２１によりノイズが除去された交流電圧を整流する全波整流器２２、全波整流器２２からの整流電圧を平滑するコンデンサＣを含む。

インダクタＬ１（第１のインダクタ）の一端は、コンデンサＣの一端に接続されている。インダクタＬ１の他端は、スイッチング素子Ｑ１（第１のスイッチング素子）の一端に接続されている。スイッチング素子Ｑ１の他端は、コンデンサＣの他端に接続されている。スイッチング素子Ｑ１の端子間（ドレイン−ソース間）には、ダイオードＤ１（第１のダイオード）とコンデンサＣ１（第１のコンデンサ）とが直列に接続されている。コンデンサＣ１の負極は、ＧＮＤ電位に接続されている。出力端子Ｖｏｕｔは、コンデンサＣ１の両端に接続されている。スイッチング素子Ｑ１のゲートには、ＰＦＣ制御回路部３が接続されている。

ＰＦＣ制御回路部３は、インダクタＬ１に流れる電流の平均値またはピーク値が整流回路部２の出力電圧と相似になるようにスイッチング素子Ｑ１をターンオンまたはターンオフすることで力率を改善する。

同期整流回路部４は、ダイオードＤ１を流れる電流をスイッチング素子Ｑ１の動作と同期して制御する回路で、スイッチング素子Ｑ２（第２のスイッチング素子）、負電圧源、同期整流制御回路部４１を含む。

スイッチング素子としては、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）などのワイドバンドギャップ半導体を用いた接合型ＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＪＦＥＴ））や静電誘導型トランジスタ（Ｓｔａｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ（ＳＩＴ））などが代表的である。

このようなワイドバンドギャップ半導体を用いたＪＦＥＴやＳＩＴは、ＭＯＳＦＥＴと比べてオン抵抗が低いため、スイッチング素子Ｑ２にワイドバンドギャップ半導体を用いたＪＦＥＴやＳＩＴを使用することにより、電力損失を一層低減することができる。なお、スイッチング素子Ｑ２は、他のワイドバンドギャップ半導体を用いた他の構造のスイッチング素子であってもよい。

なお、スイッチング素子Ｑ２がＪＦＥＴやＳＩＴなどの場合、ＭＯＳＦＥＴのように寄生ダイオードを含まないため、ダイオードＤ１を省略することはできず、ダイオードＤ１が別途必要である。

これらワイドバンドギャップ半導体を用いたＪＦＥＴやＳＩＴは、ゲートに電圧を印加しない場合にもドレイン電流を流す、ノーマリオンタイプのスイッチング素子である。スイッチング素子Ｑ２がノーマリオンタイプであるため、スイッチング素子Ｑ２を確実にターンオフし、力率改善回路１０の出力が短絡しないようにするには、スイッチング素子Ｑ２のゲートに負電圧を印加する必要がある。

負電圧源は、スイッチング素子Ｑ２をターンオフするための負電圧を供給する。
負電圧源は、コンデンサＣ２（第２のコンデンサ）である。コンデンサＣ２は、ＰＦＣ制御回路部３が動作を開始する前に、交流電源１からインダクタＬ１を介してコンデンサＣ１に蓄積されたエネルギーを用いて充電回路部５により充電される。この場合、力率改善回路１０の外部の電圧源から負電圧を供給する必要がなく、外部の電圧源との配線が不要になるため、力率改善回路１０の独立性を高めモジュール化を容易にすることができる。

同期整流制御回路部４１は、負電圧源が供給する負電圧を、スイッチング素子Ｑ２のゲートにスイッチング素子Ｑ１の動作と同期して印加することで、ノーマリオンタイプのスイッチング素子Ｑ２をターンオフする。

スイッチング素子Ｑ２、同期整流制御回路部４１、コンデンサＣ２の正極は、いずれも、インダクタＬ１とスイッチング素子Ｑ１との接続点である接続点Ｐ１（第１の接続点）に接続されている。同期整流制御回路部４１は、接続点Ｐ１の電位を検出することで、スイッチング素子Ｑ１と同期して動作することができる。また、スイッチング素子Ｑ１がオン状態のとき、コンデンサＣ２の負極は、ＧＮＤ電位に対して負電位である。コンデンサＣ２の正極とスイッチング素子Ｑ２とは等電位であるから、同期整流制御回路部４１は、負電圧をスイッチング素子Ｑ２のゲートに印加することができる。

充電回路部５は、交流電源１からインダクタＬ１を介してコンデンサＣ１に蓄積されたエネルギーを用いてコンデンサＣ２を充電する回路で、充電制御回路部５１、信号伝達回路部５２、インダクタＬ２、ダイオードＤ２、ダイオードＤ３、スイッチング素子Ｑ３、インダクタＬ２とダイオードＤ２のアノードとの接続点Ｐ２を含む。

充電回路部５は、コンデンサＣ２の充電電圧を検出し、コンデンサＣ２の充電電圧に基づいて、スイッチング素子Ｑ３（第３のスイッチング素子）をターンオンまたはターンオフする。

インダクタＬ２（第２のインダクタ）は、コンデンサＣ１の正極とコンデンサＣ２の負極との間に直列に接続される。ダイオードＤ２（第２のダイオード）は、コンデンサＣ１の正極とインダクタＬ２との間に直列に接続され、アノード側がインダクタＬ２である。スイッチング素子Ｑ３は、インダクタＬ２とダイオードＤ２のアノード側との接続点である接続点Ｐ２（第２の接続点）とコンデンサＣ１の負極との間に直列に接続される。

充電制御回路部５１は、スイッチング素子Ｑ３のゲートに接続され、スイッチング素子Ｑ３にオン信号またはオフ信号を出力する。

充電制御回路部５１をコンデンサＣ２に直接接続した場合、充電制御回路部５１は、正電圧と負電圧の双方を取扱うことになる。スイッチング素子Ｑ１がオン状態のとき、コンデンサＣ２の負極はＧＮＤ電位に対して負電位であり、スイッチング素子Ｑ３のゲートに印加する電圧はＧＮＤ電位に対して正電位であるためである。そのため、コンデンサＣ２と充電制御回路部５１とを電気的に絶縁する信号伝達回路部５２が、コンデンサＣ２の端子間に並列に接続されている。

信号伝達回路部５２は、コンデンサＣ２の充電電圧と予め定められた電圧との誤差増幅信号を、充電制御回路部５１に伝達する。

図２は、信号伝達回路部５２の具体的な構成を示す回路図である。
抵抗Ｒ１、Ｒ２の直列回路が、コンデンサＣ２に並列に接続されている。コンデンサＣ２の電圧を抵抗Ｒ１、Ｒ２により分圧した電圧が、シャントレギュレータＩＣ１のリファレンス端子に入力される。シャントレギュレータＩＣ１のアノードおよびカソードは、コンデンサＣ２の負極およびフォトカプラＰＣ１の発光ダイオード側のカソードに、それぞれ接続されている。フォトカプラＰＣ１の発光ダイオード側のアノードは、電流制限用抵抗Ｒ３を介して、コンデンサＣ２の正極に接続されている。フォトカプラＰＣ１のフォトトランジスタ側は充電制御回路部５１に接続されている。この構成は、絶縁コンバータにおける出力電圧を１次側にフィードバックする際に用いられる回路構成と同等である。

この構成により、信号伝達回路部５２は、コンデンサＣ２と充電制御回路部５１の基準電位が異なっていても、コンデンサＣ２の充電電圧の変化を充電制御回路部５１に伝達することができる。充電制御回路部５１は、コンデンサＣ２と異なる基準電位をとることにより正電圧と負電圧の双方を取扱わなくてよくなるため、充電制御回路部５１の回路構成を単純にすることができる。また、充電制御回路部５１に、コンデンサＣ２の充電電圧と比べて耐電圧の低い回路部品を用いることが可能になるため、充電制御回路部５１のコストを低減することができる。さらに、スイッチング素子Ｑ１と充電制御回路部５１とが電気的に絶縁されるため、スイッチング素子Ｑ１がターンオンまたはターンオフする際に発生するスイッチングノイズが、充電制御回路部５１に伝播することを防ぐことができる。

以下、力率改善回路１０の動作を、＜ＰＦＣ制御回路部３の動作開始前＞、＜ＰＦＣ制御回路部３動作開始後、スイッチング素子Ｑ１オン状態＞、および＜ＰＦＣ制御回路部３動作開始後、スイッチング素子Ｑ１オフ状態＞に分け、さらに、それぞれを〔スイッチング素子Ｑ３オン状態〕と〔スイッチング素子Ｑ３オフ状態〕に分けて、図を参照して説明する。

＜ＰＦＣ制御回路部３の動作開始前＞
ＰＦＣ制御回路部３は、コンデンサＣ２の充電電圧がスイッチング素子Ｑ２をターンオフできる負電圧に達するまで、スイッチング素子Ｑ１にオン信号またはオフ信号を出力する動作を開始しない。同期整流制御回路部４１も動作を開始しておらず、ノーマリオンタイプのスイッチング素子Ｑ２はオン状態である。

〔スイッチング素子Ｑ３オン状態〕
図３は、ＰＦＣ制御回路部３が動作を開始する前、スイッチング素子Ｑ２がオン状態、スイッチング素子Ｑ３がオン状態のときの等価回路と電流経路とを示す回路図である。電流経路を破線で示す。

ＰＦＣ制御回路部３は動作を開始しておらず、スイッチング素子Ｑ１（図示しない）はオフ状態であるため、コンデンサＣ１は、整流回路部２が出力する電圧ＶＣ１で充電されている。

スイッチング素子Ｑ３がオン状態になると、コンデンサＣ１−スイッチング素子Ｑ２−コンデンサＣ２−ダイオードＤ３−インダクタＬ２−スイッチング素子Ｑ３−コンデンサＣ１の経路に電流が流れる。コンデンサＣ２が充電電圧ＶＣ２で充電されるとすると、インダクタＬ２には、電圧ＶＣ１−ＶＣ２が印加される。そのため、インダクタＬ２にエネルギーが蓄積される。

〔スイッチング素子Ｑ３オフ状態〕
図４は、ＰＦＣ制御回路部３が動作を開始する前、スイッチング素子Ｑ２がオン状態、スイッチング素子Ｑ３がオフ状態のときの等価回路と電流経路とを示す回路図である。

スイッチング素子Ｑ３がオフ状態になると、インダクタＬ２−ダイオードＤ２−スイッチング素子Ｑ２−コンデンサＣ２−ダイオードＤ３−インダクタＬ２の経路に電流が流れ、スイッチング素子Ｑ３がオン状態のときにインダクタＬ２に蓄積されたエネルギーによって、コンデンサＣ２が充電される。

同期整流制御回路部４１（図示しない）は、コンデンサＣ２の充電電圧ＶＣ２がスイッチング素子Ｑ２をターンオフできる電圧に達すると、スタンバイ完了信号をＰＦＣ制御回路部３に伝達する。ＰＦＣ制御回路部３は、スタンバイ完了信号に基づき、スイッチング素子Ｑ１にオン信号またはオフ信号を出力する動作を開始する。同期整流制御回路部４１は、スイッチング素子Ｑ１の動作に同期した動作を開始し、スイッチング素子Ｑ１がオン状態のとき、スイッチング素子Ｑ２をターンオフする。なお、同期整流制御回路部４１は、スイッチング素子Ｑ２をターンオフした後に、スタンバイ完了信号をＰＦＣ制御回路部３に伝達してもよい。

以上のように、力率改善回路１０では、ＰＦＣ制御回路部３が動作を開始する前に、スイッチング素子Ｑ２に対して負電位になるようにコンデンサＣ２を充電することができる。したがって、スイッチング素子Ｑ２がノーマリオンタイプであっても、スイッチング素子Ｑ１とスイッチング素子Ｑ２とが同時にオン状態になることがないため、力率改善回路１０の出力が短絡しない。また、コンデンサＣ１に蓄積された電荷が放電されてしまう誤動作を防ぐことができる。

以下、ＰＦＣ制御回路部３が、スタンバイ完了信号に基づき、スイッチング素子Ｑ１にオン信号またはオフ信号を出力する動作を開始した後の力率改善回路１０の動作を、図５、図６、図７を参照して説明する。

なお、ＰＦＣ制御回路部３によるスイッチング素子Ｑ１の動作と、同期整流制御回路部４１によるスイッチング素子Ｑ２の動作とは同期しており、スイッチング素子Ｑ１とスイッチング素子Ｑ２は、一方がオン状態のとき、他方はオフ状態である。ＰＦＣ制御回路部３によるスイッチング素子Ｑ１の動作と、充電制御回路部５１によるスイッチング素子Ｑ３の動作とは、互いに独立している。

＜ＰＦＣ制御回路部３動作開始後、スイッチング素子Ｑ１オン状態＞
図５は、ＰＦＣ制御回路部３が動作を開始した後、スイッチング素子Ｑ１がオン状態、スイッチング素子Ｑ２がオフ状態、スイッチング素子Ｑ３がオン状態またはオフ状態のときの等価回路と電流経路とを示す回路図である。

このとき、交流電源１−整流回路部２−インダクタＬ１−接続点Ｐ１−スイッチング素子Ｑ１−整流回路部２−交流電源１の経路に電流が流れて、インダクタＬ１にエネルギーが蓄積される。

充電回路部５は、接続点Ｐ２とコンデンサＣ２の負極との間に直列に接続した、アノード側がコンデンサＣ２の負極であるダイオードＤ３（第３のダイオード）を有する。この場合の力率改善回路１０の動作を以下に説明する。

スイッチング素子Ｑ１がオン状態であるから、コンデンサＣ２の正極の電位はＧＮＤ電位と等電位になり、ダイオードＤ３のアノードはＧＮＤ電位に対して負電位になる。

〔スイッチング素子Ｑ３オン状態〕
スイッチング素子Ｑ３がオン状態のとき、接続点Ｐ２の電位は、ＧＮＤ電位と等電位になる。スイッチング素子Ｑ１−コンデンサＣ２−ダイオードＤ３−インダクタＬ２−接続点Ｐ２−スイッチング素子Ｑ３−スイッチング素子Ｑ１の経路を見ると、ダイオードＤ３のアノードよりカソードの方が高電位になるためダイオードＤ３は導通せず、インダクタＬ２へのエネルギーの蓄積も、コンデンサＣ２の放電も生じない。

〔スイッチング素子Ｑ３オフ状態〕
スイッチング素子Ｑ３がオフ状態のとき、スイッチング素子Ｑ１−コンデンサＣ２−ダイオードＤ３−インダクタＬ２−接続点Ｐ２−ダイオードＤ２−コンデンサＣ１−スイッチング素子Ｑ１の経路を見ると、スイッチング素子Ｑ３がオン状態のときと同様に、ダイオードＤ３のアノードよりカソードの方が高電位になるためダイオードＤ３は導通せず、インダクタＬ２へのエネルギーの蓄積も、コンデンサＣ２の放電も生じない。

以上、図５で説明したように、力率改善回路１０は、スイッチング素子Ｑ１がオン状態のとき、交流電源１からインダクタＬ１にエネルギーを蓄積することができる。また、ダイオードＤ３を設けることで、スイッチング素子Ｑ３がオン状態またはオフ状態に関わらず、インダクタＬ２へのエネルギーの蓄積も、コンデンサＣ２の放電も生じない。なお、コンデンサＣ２の放電が小さく、スイッチング素子Ｑ２をターンオフすることに支障がない場合は、ダイオードＤ３を設けなくてもよい。

＜ＰＦＣ制御回路部３動作開始後、スイッチング素子Ｑ１オフ状態＞
次に、ＰＦＣ制御回路部３が動作を開始した後、スイッチング素子Ｑ１がオフ状態、スイッチング素子Ｑ２がオン状態での力率改善回路１０の動作を、図６および図７を参照して説明する。

〔スイッチング素子Ｑ３オン状態〕
図６は、ＰＦＣ制御回路部３が動作を開始した後、スイッチング素子Ｑ１がオフ状態、スイッチング素子Ｑ２がオン状態、スイッチング素子Ｑ３がオン状態のときの等価回路と電流経路とを示す回路図である。

交流電源１−整流回路部２−インダクタＬ１−接続点Ｐ１−スイッチング素子Ｑ２−コンデンサＣ１−整流回路部２−交流電源１の経路に電流が流れて、インダクタＬ１に蓄積されたエネルギーによりコンデンサＣ１が充電されるとともに、負荷（図示しない）にエネルギーが供給される。

また、コンデンサＣ１−スイッチング素子Ｑ２−接続点Ｐ１−コンデンサＣ２−ダイオードＤ３−インダクタＬ２−接続点Ｐ２−スイッチング素子Ｑ３−コンデンサＣ１の経路を見ると、ダイオードＤ３は導通しており、インダクタＬ２には電圧ＶＣ１−ＶＣ２が印加されていることがわかる。そのため、インダクタＬ２にエネルギーが蓄積される。

〔スイッチング素子Ｑ３オフ状態〕
図７は、ＰＦＣ制御回路部３が動作を開始した後、スイッチング素子Ｑ１がオフ状態、スイッチング素子Ｑ２がオン状態、スイッチング素子Ｑ３がオフ状態のときの等価回路と電流経路とを示す回路図である。

スイッチング素子Ｑ３がオン状態のときと同様に、交流電源１−整流回路部２−インダクタＬ１−接続点Ｐ１−スイッチング素子Ｑ２−コンデンサＣ１−整流回路部２−交流電源１の経路に電流が流れて、インダクタＬ１に蓄積されたエネルギーによりコンデンサＣ１が充電されるとともに、負荷（図示しない）にエネルギーが供給される。

また、コンデンサＣ２−ダイオードＤ３−インダクタＬ２−接続点Ｐ２−ダイオードＤ２−スイッチング素子Ｑ２−接続点Ｐ１−コンデンサＣ２の経路を見ると、ダイオードＤ２が導通し、スイッチング素子Ｑ３がオン状態のときにインダクタＬ２に蓄積されたエネルギーによって、コンデンサＣ２が充電される。

以上、図６および図７で説明したように、スイッチング素子Ｑ１をターンオフすることで、スイッチング素子Ｑ１がオン状態のときにインダクタＬ１に蓄積されたエネルギーにより、コンデンサＣ１を充電することができる。

また、スイッチング素子Ｑ１がオフ状態のとき、スイッチング素子Ｑ３をターンオンすることで、インダクタＬ２にエネルギーを蓄積することができる。次に、スイッチング素子Ｑ３をターンオフすることで、インダクタＬ２に蓄積されたエネルギーによりコンデンサＣ２を充電することができる。

信号伝達回路部５２は、上記のように充電されたコンデンサＣ２の充電電圧と予め定められた電圧との誤差増幅信号を、充電制御回路部５１に伝達する。充電制御回路部５１は、誤差増幅信号に基づき、コンデンサＣ２の充電電圧が予め定められた電圧になるように、スイッチング素子Ｑ３をターンオンまたはターンオフする。コンデンサＣ２の充電電圧がノーマリオンタイプのスイッチング素子Ｑ２をターンオフするために必要な負電圧を保持することで、スイッチング素子Ｑ２による同期整流を継続することができる。

以上のように、本発明の力率改善回路１０によれば、ＰＦＣ制御回路部３が動作を開始する前に、充電回路部５がコンデンサＣ２を充電することで、スイッチング素子Ｑ２に対して負電位である負電圧源を生成し、ノーマリオンタイプのスイッチング素子Ｑ２をターンオフすることができる。ノーマリオンタイプのスイッチング素子Ｑ２を同期整流に適用することにより、電力損失を低減した力率改善回路１０を実現することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１０１ 交流電源、２，１０２ 整流回路部、２１，１０２ａ フィルタ、２２，１０２ｂ 全波整流器、３，１０３ ＰＦＣ制御回路部、４ 同期整流回路部、４１ 同期整流制御回路部、５ 充電回路部、５１ 充電制御回路部、５２ 信号伝達回路部、１０４ 昇圧チョッパ回路部、Ｃ，Ｃ１，Ｃ２ コンデンサ、Ｄ１〜Ｄ３ ダイオード、Ｌ１，Ｌ２ インダクタ、Ｑ１〜Ｑ３ スイッチング素子、Ｖｏｕｔ 出力端子。

Claims (6)

1. 交流電源に接続し、交流電圧を全波整流する整流回路と、
   前記整流回路の出力に一端を接続した第１のインダクタと、
   前記第１のインダクタの他端に正極を接続した第１のコンデンサと、
   前記第１のインダクタと前記第１のコンデンサの正極との間に直列に接続した、アノード側が前記第１のインダクタである第１のダイオードと、
   前記第１のインダクタと前記第１のダイオードのアノードとの第１の接続点と、前記第１のコンデンサの負極との間に直列に接続した第１のスイッチング素子と、
   前記第１のスイッチング素子にオン信号またはオフ信号を出力し、前記第１のインダクタと前記第１のコンデンサとの間の接続と非接続とを切替えるＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｎｔｒｏｌ）制御回路と、
   前記第１のダイオードを流れる電流を前記第１のスイッチング素子の動作と同期して制御する同期整流回路と
   を備え、
   前記同期整流回路は、
   前記第１のダイオードの端子間に並列に接続し、オフ状態に切替えるために負電圧を必要とするノーマリオンタイプの第２のスイッチング素子と、
   前記第２のスイッチング素子をオフ状態に切替えるための負電圧を供給する負電圧源と、
   前記ＰＦＣ制御回路が前記第１のスイッチング素子にオン信号を出力する場合、前記負電圧源が供給する負電圧により前記第２のスイッチング素子をオフ状態に切替える同期整流制御回路と
   を含む、力率改善回路。
2. 前記負電圧源は、
   前記同期整流制御回路に接続した第２のコンデンサであり、
   前記第２のコンデンサは、
   前記交流電源から前記第１のインダクタを介して前記第１のコンデンサに蓄積されたエネルギーによって充電される、請求項１に記載の力率改善回路。
3. 前記力率改善回路は、
   前記第２のコンデンサを充電するための充電回路をさらに含み、
   前記充電回路は、
   前記第１のコンデンサの正極と前記第２のコンデンサの負極との間に直列に接続した第２のインダクタと、
   前記第１のコンデンサの正極と前記第２のインダクタとの間に直列に接続した、アノード側が前記第２のインダクタである第２のダイオードと、
   前記第２のインダクタと前記第２のダイオードのアノードとの第２の接続点と、前記第１のコンデンサの負極との間に直列に接続した第３のスイッチング素子と、
   前記第２のコンデンサの充電電圧に基づき、前記第３のスイッチング素子の動作を制御するオン信号またはオフ信号を出力する充電制御回路と
   を有する、請求項２に記載の力率改善回路。
4. 前記充電回路は、
   前記第２のコンデンサと前記充電制御回路とを電気的に絶縁し、前記第２のコンデンサの充電電圧と予め定められた電圧との誤差増幅信号を前記充電制御回路に伝達する信号伝達回路
   をさらに有する、請求項３に記載の力率改善回路。
5. 前記充電回路は、
   前記第２の接続点と前記第２のコンデンサの負極との間に直列に接続した、アノード側が前記第２のコンデンサの負極である第３のダイオード
   をさらに有する、請求項３または４に記載の力率改善回路。
6. 前記ＰＦＣ制御回路は、前記第２のコンデンサの充電電圧が予め定められた電圧に達した場合、駆動を開始する、請求項２〜５のいずれか一項に記載の力率改善回路。

Images