JP2013137658A - 協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム - Google Patents
協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム Download PDFInfo
- Publication number
- JP2013137658A JP2013137658A JP2011288339A JP2011288339A JP2013137658A JP 2013137658 A JP2013137658 A JP 2013137658A JP 2011288339 A JP2011288339 A JP 2011288339A JP 2011288339 A JP2011288339 A JP 2011288339A JP 2013137658 A JP2013137658 A JP 2013137658A
- Authority
- JP
- Japan
- Prior art keywords
- simulators
- simulation
- test
- simulator
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims description 42
- 238000012360 testing method Methods 0.000 claims abstract description 214
- 239000000523 sample Substances 0.000 claims abstract description 60
- 238000003780 insertion Methods 0.000 claims abstract description 19
- 230000037431 insertion Effects 0.000 claims abstract description 19
- 238000004891 communication Methods 0.000 claims description 70
- 230000007246 mechanism Effects 0.000 claims description 22
- 238000012795 verification Methods 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 26
- 230000008569 process Effects 0.000 description 16
- 230000006399 behavior Effects 0.000 description 8
- 238000011161 development Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 208000037805 labour Diseases 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101150026173 ARG2 gene Proteins 0.000 description 1
- 101100005166 Hypocrea virens cpa1 gene Proteins 0.000 description 1
- 101100379633 Xenopus laevis arg2-a gene Proteins 0.000 description 1
- 101100379634 Xenopus laevis arg2-b gene Proteins 0.000 description 1
- 101150088826 arg1 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】独立して動作する各シミュレータ内部に装着した複数の試験用プローブ部と非同期に通信する試験進行制御部を備え、複数の試験用プローブ部と非同期に通信する試験進行制御部がシミュレータ全体の動作を一時停止・再開させる機能を共有することにより、各試験項目の実行時間の遅れを最小化する。
【選択図】図1
Description
このメカニズムから受け取った物理量を元に制御演算を行い、このメカニズムに制御値の出力を行なうハードウェアと、
このハードウェア上で動作するソフトウェアとで構成されるシステムである。
制御対象であるエンジン等のメカニズムと、制御演算を行いこのエンジン等を制御するマイコン等の電子機器と、このマイコン等の上で動作するソフトウェアとで構成されている。
図1は、本発明の第1の実施例になる協調シミュレーション用計算機システムの全体的な構成例を示している。すなわち、図1は、複数個のシミュレータ間の協調により動作するシミュレーション環境に対する、内部状態の操作や観測を可能にする計算機システムの機能ブロック図である。
図4Aは、図3Aの自動車エンジン制御向けの組込みシステムの動作を協調シミュレーション環境上で再現するための、検証対象シミュレータ環境を図示している。
ステップ613では、試験項目通信プロトコルの受信から、ここまでのステップにて、シミュレータ上の時間は進んでいないことが保証されている。ここで、停止コード挿入部403を有効化し、シミュレータ間通信111を停止させる。これにより、シミュレーション全体を連鎖的に停止させる。すなわち、いずれか1つのシミュレータに設定されている停止条件が成立したときに、複数のシミュレータの全体を連鎖的に止める。
ステップ617では、前段で生成した返答イベントを試験進行制御部101へ送り返す。
図5では、試験用プローブ106と対象モデル105間のCAN接続方式の一例を述べた。本実施例では、対象モデル105がCPUモデルである場合に、このCPUモデルのトレースから、他の試験用プローブ0106のコマンド実行部1062に対するコマンドをトリガする手法を例示する。例えば、図4AのCPUモデルを含んだ通信シミュレータ10420から、メカシミュレータ10401のプローブのコマンド実行部1062に対するコマンドをトリガすることができる。
図5では、試験用プローブ106と対象モデル105間の接続方式の一例を述べた。本実施例は、対象モデル105がメモリ等である場合に、このメモリ等が含むバスモデルのトレースから他の試験用プローブ106に対するコマンドをトリガする手法を例示する。例えば、対象モデル105がメモリのとき、バスアクセストレース中のアドレス情報を利用する。
Claims (15)
- 協調して動作する複数のシミュレータとこれら検証対象の複数のシミュレータを制御するシミュレーション統合コントローラとを備え、
前記シミュレーション統合コントローラと前記各シミュレータとが、非同期通信により前記複数のシミュレータの全体の動作を一時停止・再開させる機能を共有しており、
前記いずれか1つのシミュレータに設定されている停止条件が成立したことによって前記複数のシミュレータの全体を一時停止させ、該一時停止の間に少なくとも1つの前記シミュレータの状態の取得又は状態の書き換えを行う
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項1において、
システム共通の通信プロトコルとして、前記全てのシミュレータにおけるイベントの操作・トリガを同一に扱うための試験記述フォーマットを保有しており、
前記各シミュレータは少なくとも1つの試験用プローブ部と対象モデルとを備えており、
前記シミュレーション統合コントローラと前記各シミュレータの試験用プローブ部との間で、前記通信プロトコルにより非同期に通信を行い前記各シミュレータにおけるシミュレーションの起動・停止を行う
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項2において、
前記複数のシミュレータは、組み込みシステムのメカニズムに対応する機械・センサ系シミュレータと、前記組み込みシステムのマイコン系シミュレータとが連携して動作する仮想検証環境として構成されており、
前記複数のシミュレータは、異なる種類のシミュレータを含んで構成されており、
前記通信プロトコルは、前記異なる種類のシミュレータが等価的にイベントを実行できる共通フォーマットで構成されている
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項2において、
前記シミュレーション統合コントローラは、前記各シミュレータの前記試験用プローブ部と非同期に通信する試験進行制御部を備えており、
該試験進行制御部は、前記実行される試験項目の生成を行い、接続された前記複数のシミュレータの各々に対し、前記通信プロトコルにより前記試験項目の送信と該試験項目の実行結果の受信を行う
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項4において、
前記試験用プローブ部は、前記各シミュレータ内部に仮想モジュールとして配置され、前記対象モデルによる前記試験項目の実行と前記全てのシミュレータの停止を行う機能を有している
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項3において、
前記試験用プローブ部は、前記シミュレータのデータ同期通信部に介入し擬似的な受信遅延を発生させることで前記複数のシミュレータを連鎖的に停止させる、停止コード挿入部を備えている
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項3において、
前記停止コード挿入部は、前記対象モデルが含むCPUモデルのトレースから、前記他の試験用プローブに対するコマンドにより連携している前記複数のシミュレータ全体を連鎖的に停止させる
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項3において、
前記停止コード挿入部は、前記対象モデルが含むバスモデルのトレースから前記他の試験用プローブに対するコマンドにより連携している前記複数のシミュレータ全体を連鎖的に停止させる
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項3において、
前記試験進行制御部は、
ユーザが予め決められた規則で記述した試験項目フォーマットを受け取って解釈する試験項目解釈部と、
該解釈された試験項目列を蓄積し順番に実行する試験項目待ち行列と、
前記複数のシミュレータに各々少なくとも1つ存在する試験用プローブと接続され、前記試験項目と前記試験結果、及びトリガ成立イベントをやり取りするための通信I/F部と、
前記各試験項目の実行結果を蓄積し、前記試験項目フォーマット中に記述された期待値との判定を行い、その結果を試験結果として出力する期待値判定部とを備えている
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項9において、
前記通信I/F部は、パケット通信制御機能を備えており、前記試験進行制御部と前記各シミュレータの前記試験用プローブとの間で、前記共通の通信プロトコルによるパケット通信を行う
ことを特徴とする協調シミュレーション用計算機システム。 - 請求項3において、
複数の検証対象シミュレータは、ドメインの異なるシミュレータを含んで構成されている
ことを特徴とする協調シミュレーション用計算機システム。 - 協調シミュレーション用計算機システムを用いた組み込みシステムの検証方法であって、
前記協調シミュレーション用計算機システムは、シミュレーション統合コントローラと、複数の検証対象のシミュレータとを備えており、
前記複数の検証対象のシミュレータは、前記組み込みシステムのメカニズムに対応する機械・センサ系シミュレータと、前記組み込みシステムのマイコン系シミュレータとが連携して動作する仮想検証環境として構成されており、
前記シミュレーション統合コントローラと前記各シミュレータは、システム共通の通信プロトコルとして、前記全てのシミュレータにおけるイベントの操作・トリガを同一に扱うための試験記述フォーマットを保有しており、非同期通信により、前記複数のシミュレータの全体の動作を一時停止・再開させる機能を共有しており、
協調シミュレーションにより前記対象モデルによる試験項目を実行し、
前記いずれか1つのシミュレータに設定されている停止条件が成立したとき、前記複数のシミュレータの全体を一時停止させ、
該一時停止の間に前記少なくとも1つのシミュレータの状態の取得又は状態の書き換えを行い、
前記協調シミュレーションによる前記試験項目の実行結果を蓄積し、該実行結果の判定を行い、その結果を出力する
ことを特徴とする組込みシステムの検証方法。 - 請求項12において、
前記複数の検証対象のシミュレータは、異なる種類のシミュレータを含んで構成されており、
前記各シミュレータは少なくとも1つの試験用プローブ部と対象モデルとを備えており、
前記シミュレーション統合コントローラが、前記各シミュレータの試験用プローブ部との間で、システム共通の通信プロトコルにより非同期に通信を行い、前記各シミュレータにおけるシミュレーションの起動・停止を行う
ことを特徴とする組込みシステムの検証方法。 - 請求項13において、
前記試験用プローブ部が、前記シミュレータのデータ同期通信部に介入し擬似的な受信遅延を発生させることで前記複数のシミュレータを連鎖的に停止させる
ことを特徴とする組込みシステムの検証方法。 - 協調シミュレーション用計算機システムで動作する協調シミュレーション用プログラムであって、
前記協調シミュレーション用計算機システムは、複数個の計算機がネットワークにより接続されたクラスタ型の計算機システムであり、協調して動作する複数のシミュレータとこれら検証対象の複数のシミュレータを制御するシミュレーション統合コントローラとを備えており、
前記シミュレーション統合コントローラと前記各シミュレータとが、非同期通信により前記複数のシミュレータの全体の動作を一時停止・再開させる機能を共有しており、
前記計算機に、
協調シミュレーションにより前記対象モデルによる試験項目を実行させる手順、
前記いずれか1つのシミュレータに設定されている停止条件が成立したとき、前記複数のシミュレータの全体を一時停止させる手順、
該一時停止の間に前記少なくとも1つのシミュレータの状態の取得又は状態の書き換えを行う手順、及び
前記協調シミュレーションによる前記試験項目の実行結果を蓄積し、該実行結果の判定を行い、その結果を出力する手順を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011288339A JP5882052B2 (ja) | 2011-12-28 | 2011-12-28 | 協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム |
PCT/JP2012/078396 WO2013099438A1 (ja) | 2011-12-28 | 2012-11-01 | 協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011288339A JP5882052B2 (ja) | 2011-12-28 | 2011-12-28 | 協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013137658A true JP2013137658A (ja) | 2013-07-11 |
JP5882052B2 JP5882052B2 (ja) | 2016-03-09 |
Family
ID=48696938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011288339A Active JP5882052B2 (ja) | 2011-12-28 | 2011-12-28 | 協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5882052B2 (ja) |
WO (1) | WO2013099438A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017091467A (ja) * | 2015-11-17 | 2017-05-25 | 株式会社東芝 | 仮想試験システム、仮想試験方法およびプログラム |
JP2018032392A (ja) * | 2016-08-26 | 2018-03-01 | 株式会社日立製作所 | 複数のシミュレータを含むシミュレーション |
WO2018203390A1 (ja) * | 2017-05-02 | 2018-11-08 | 三菱電機株式会社 | 試験装置、試験システム、試験方法、および、プログラム |
JP7141508B1 (ja) * | 2021-10-15 | 2022-09-22 | 株式会社ネクスティエレクトロニクス | 協調シミュレーションシステム、協調制御方法、協調制御器及びコンピュータプログラム |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11010505B2 (en) | 2015-12-01 | 2021-05-18 | International Business Machines Corporation | Simulation of virtual processors |
JP6722352B2 (ja) * | 2016-11-02 | 2020-07-15 | 日立オートモティブシステムズ株式会社 | 計算機システム、テスト方法、および記録媒体 |
EP3792810A1 (en) * | 2019-09-12 | 2021-03-17 | Kompetenzzentrum - Das virtuelle Fahrzeug Forschungsgesellschaft mbH | Method of generating an operation procedure for a simulation of a mechatronic system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04195436A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | 計算機システム自動テスト方式 |
JPH0916244A (ja) * | 1995-07-04 | 1997-01-17 | Sanyo Electric Co Ltd | シミュレーション方法および装置 |
JP2001282327A (ja) * | 2000-03-31 | 2001-10-12 | Omron Corp | シミュレーションシステム及びシミュレータ並びに管理サーバ及び記録媒体 |
JP2010073091A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | シミュレーション装置 |
JP2010191480A (ja) * | 2007-06-01 | 2010-09-02 | Mitsubishi Electric Corp | シミュレーションシステム |
JP2011034274A (ja) * | 2009-07-31 | 2011-02-17 | Hitachi Solutions Ltd | テスト自動実行システム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084121A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ten Ltd | シミュレーションシステム及びシミュレーション方法 |
JP2008209993A (ja) * | 2007-02-23 | 2008-09-11 | Hitachi Ltd | 表作成装置、表作成方法、及び、プログラム |
JP5224957B2 (ja) * | 2008-07-25 | 2013-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション方法、システム及びプログラム |
-
2011
- 2011-12-28 JP JP2011288339A patent/JP5882052B2/ja active Active
-
2012
- 2012-11-01 WO PCT/JP2012/078396 patent/WO2013099438A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04195436A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | 計算機システム自動テスト方式 |
JPH0916244A (ja) * | 1995-07-04 | 1997-01-17 | Sanyo Electric Co Ltd | シミュレーション方法および装置 |
JP2001282327A (ja) * | 2000-03-31 | 2001-10-12 | Omron Corp | シミュレーションシステム及びシミュレータ並びに管理サーバ及び記録媒体 |
JP2010191480A (ja) * | 2007-06-01 | 2010-09-02 | Mitsubishi Electric Corp | シミュレーションシステム |
JP2010073091A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | シミュレーション装置 |
JP2011034274A (ja) * | 2009-07-31 | 2011-02-17 | Hitachi Solutions Ltd | テスト自動実行システム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017091467A (ja) * | 2015-11-17 | 2017-05-25 | 株式会社東芝 | 仮想試験システム、仮想試験方法およびプログラム |
JP2018032392A (ja) * | 2016-08-26 | 2018-03-01 | 株式会社日立製作所 | 複数のシミュレータを含むシミュレーション |
WO2018203390A1 (ja) * | 2017-05-02 | 2018-11-08 | 三菱電機株式会社 | 試験装置、試験システム、試験方法、および、プログラム |
JPWO2018203390A1 (ja) * | 2017-05-02 | 2019-11-07 | 三菱電機株式会社 | 試験装置、試験システム、試験方法、および、プログラム |
JP7141508B1 (ja) * | 2021-10-15 | 2022-09-22 | 株式会社ネクスティエレクトロニクス | 協調シミュレーションシステム、協調制御方法、協調制御器及びコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5882052B2 (ja) | 2016-03-09 |
WO2013099438A1 (ja) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5882052B2 (ja) | 協調シミュレーション用計算機システム、組込みシステムの検証方法及びプログラム | |
US8676560B2 (en) | Simulation method, system and program for simulating physical unit controlled by electronic control unit | |
JP5179249B2 (ja) | 制御装置シミュレーション方法、システム及びプログラム | |
JP2007510992A (ja) | 制御システムをシミュレーションおよび検証するためのシミュレーションシステムおよびコンピュータにより実施される方法 | |
CN102124448B (zh) | 控制嵌入式系统开发期间的实时性 | |
US20210081585A1 (en) | Method for event-based simulation of a system | |
US11022967B2 (en) | Method for generating a technical system model, executable on a test unit, and the test unit | |
Pohlmann et al. | Generating functional mockup units from software specifications | |
WO2014196059A1 (ja) | マイコン故障注入方法及びシステム | |
Hu et al. | Exploring AADL verification tool through model transformation | |
Haberl et al. | Model-level debugging of embedded real-time systems | |
JP2012234260A (ja) | 車両制御シミュレーションシステム | |
JP5186290B2 (ja) | シミュレーション方法、システム及びプログラム | |
CN101969442B (zh) | 基于进程运行环境感知与迁移的网络模拟框架实现方法 | |
EP4036780A1 (en) | Electronic control unit timing emulation | |
Krisp et al. | Automated real-time testing of electronic control units | |
CN107037803A (zh) | 用于仿真残余总线控制仪组合的计算机实现的方法和设备 | |
Di Natale et al. | Matching execution architecture models with functional models to analyze the time performance of CPS systems | |
Verhoef et al. | Interpreting Distributed System Architectures Using VDM++-A Case Study | |
US20210141710A1 (en) | Development support device | |
Safar et al. | Virtual electronic control unit as a Functional Mockup Unit for heterogeneous systems | |
Liu et al. | Architecture design of avionics simulation configuration control system based on AADL | |
Lausdahl et al. | Overview of VDM-RT constructs and semantic issues | |
Liu et al. | The applied research on AADL and stateflow model in embedded system software design | |
KR20240009766A (ko) | 차량용 소프트웨어 플랫폼의 시뮬레이션을 위한 네트워크 가상화 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5882052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |