JP2013120987A - 信号処理装置、信号処理方法 - Google Patents
信号処理装置、信号処理方法 Download PDFInfo
- Publication number
- JP2013120987A JP2013120987A JP2011266974A JP2011266974A JP2013120987A JP 2013120987 A JP2013120987 A JP 2013120987A JP 2011266974 A JP2011266974 A JP 2011266974A JP 2011266974 A JP2011266974 A JP 2011266974A JP 2013120987 A JP2013120987 A JP 2013120987A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- iir filter
- iir
- signal
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 49
- 230000002708 enhancing effect Effects 0.000 claims description 6
- 238000005562 fading Methods 0.000 claims description 5
- 229920005549 butyl rubber Polymers 0.000 description 401
- 238000010586 diagram Methods 0.000 description 43
- 239000000872 buffer Substances 0.000 description 15
- 230000005236 sound signal Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/005—Tone control or bandwidth control in amplifiers of digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/165—Equalizers; Volume or gain control in limited frequency bands
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/025—Envelope processing of music signals in, e.g. time domain, transform domain or cepstrum domain
- G10H2250/035—Crossfade, i.e. time domain amplitude envelope control of the transition between musical sounds or melodies, obtained for musical purposes, e.g. for ADSR tone generation, articulations, medley, remix
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
【課題】できるだけ少ないリソースでクロスフェード処理による特性変更を行うことができる信号処理装置を実現することを目的とする。
【解決手段】信号処理装置は、複数の信号処理素子が接続され、入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、上記複数の信号処理素子のうち、少なくとも1つの信号処理素子と置き換え可能なクロスフェード用信号処理素子を有するクロスフェード信号部とを備える。
そして、上記制御部は上記複数の信号処理素子のうちのいずれかの信号処理素子と、上記クロスフェード信号部の上記クロスフェード用信号処理素子とを制御し、該信号処理素子を新たな特性とした上記クロスフェード用信号処理素子へクロスフェードし、上記いずれかの信号処理素子と上記クロスフェード用信号処理素子とを置き換える処理を行うとともに、該処理を上記信号処理部の複数の信号処理素子の残りの信号処理素子に対し行う。
【選択図】図1
【解決手段】信号処理装置は、複数の信号処理素子が接続され、入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、上記複数の信号処理素子のうち、少なくとも1つの信号処理素子と置き換え可能なクロスフェード用信号処理素子を有するクロスフェード信号部とを備える。
そして、上記制御部は上記複数の信号処理素子のうちのいずれかの信号処理素子と、上記クロスフェード信号部の上記クロスフェード用信号処理素子とを制御し、該信号処理素子を新たな特性とした上記クロスフェード用信号処理素子へクロスフェードし、上記いずれかの信号処理素子と上記クロスフェード用信号処理素子とを置き換える処理を行うとともに、該処理を上記信号処理部の複数の信号処理素子の残りの信号処理素子に対し行う。
【選択図】図1
Description
本開示は、複数の入力信号に対しクロスフェード処理を行って選択した信号を出力する信号処理技術に関するものであり、特に複数の信号処理素子を用いて信号特性の変更された複数の信号に対しクロスフェード処理を行う信号処理技術に関する。
上記特許文献に記載された発明は、信号をクロスフェード処理する技術に関するものである。
複数の信号処理素子の組み合わせにより信号特性の変更を行う信号処理装置について、1の入力信号(例えば音声信号)を入力した状態で、その信号を途切れさせることなく特性を変更しようとするとクロスフェーダを用いてクロスフェード処理をすることが必要となる。
複数の信号処理素子の組み合わせにより信号特性の変更を行う信号処理装置について、1の入力信号(例えば音声信号)を入力した状態で、その信号を途切れさせることなく特性を変更しようとするとクロスフェーダを用いてクロスフェード処理をすることが必要となる。
ところで、クロスフェーダを用いてクロスフェード処理により特性変更をする場合、元の複数個の数と同じ個数の信号処理素子が必要となる。すなわち倍のリソースが必要となるが、これは特にリソースが限られている状況、回路規模の制限や消費電力の制限等の点から実現が困難になる。
本開示は、できるだけ少ないリソースでクロスフェード処理を行い特性変更できる信号処理装置を実現することを目的とする。
本開示は、できるだけ少ないリソースでクロスフェード処理を行い特性変更できる信号処理装置を実現することを目的とする。
本開示に係る信号処理装置は、複数の信号処理素子が接続され、入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、上記複数の信号処理素子のうち、少なくとも1つの信号処理素子と置き換え可能なクロスフェード用信号処理素子を有するクロスフェード信号部とを備え、上記制御部は、上記複数の信号処理素子のうちのいずれかの信号処理素子と、上記クロスフェード信号部の上記クロスフェード用信号処理素子とを制御し、該信号処理素子を新たな特性とした上記クロスフェード用信号処理素子へクロスフェードし、上記いずれかの信号処理素子と上記クロスフェード用信号処理素子とを置き換える処理を行うとともに、該処理を上記信号処理部の複数の信号処理素子の残りの信号処理素子に対し行う。
本開示の信号処理装置の特性を変更する信号処理方法は、制御部と、複数のIIRフィルタが接続され入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、上記複数のIIRフィルタのうち、少なくとも1つのIIRフィルタと置き換え可能なクロスフェード用IIRフィルタを有するクロスフェード信号部とを備える信号処理装置の特性を変更する方法であり、上記クロスフェード用IIRフィルタを制御し、上記クロスフェード用IIRフィルタを新たな特性にするステップと、上記複数のIIRフィルタのうちのいずれかのIIRフィルタを上記新たな特性としたクロスフェード用IIRフィルタへクロスフェードするステップと、上記いずれかのIIRフィルタと上記クロスフェード用IIRフィルタとを置き換えるステップと、上記新たな特性にするステップとクロスフェードするステップと置き換えるステップとを上記複数のIIRフィルタに対して行うことができるステップと、を有する。
信号処理素子、例えばフィルタ素子等のリソースを削減できる。これにより限られたリソースのなかで、入力信号の特性変更を実現できる。さらにリソースの削減により消費電力を減少させることができる。
以下、本開示の実施の形態等を次の順序で説明する。なお、実施の形態では、信号処理素子であるフィルタ素子として複数のIIRフィルタを組み合わせた場合を例に挙げて説明する。フィルタ素子としてIIRフィルタに限定されるものではない。FIRフィルタであってもよい。
<1.クロスフェード処理動作の概要>
<2.第1の実施の形態>
<3.第2の実施の形態>
<4.第3の実施の形態>
<5.第4の実施の形態>
<6.第5の実施の形態>
<7.第6の実施の形態>
<1.クロスフェード処理動作の概要>
<2.第1の実施の形態>
<3.第2の実施の形態>
<4.第3の実施の形態>
<5.第4の実施の形態>
<6.第5の実施の形態>
<7.第6の実施の形態>
<1.クロスフェード処理動作の概要>
まず図11でMid Presence Filter(MPF)とバンドパスフィルタの特性について説明する。
図11の右図に示すように、MPFは、所定の周波数(fc)周波数を中心にその特性を強調する、または下げる機能をもつ。バンドパスフィルタは、所定の周波数(fc)のみを通し、他の周波数は通さない(減衰させる)機能を持つ。MPFにおいてもバンドパスフィルタと同様に帯域幅が可変である。また増幅量、減衰量を変えることができる。
入力信号(例えば音声信号)の周波数特性を変更するイコライザは上記MPFを直列に接続することにより構成される。また、通常MPFは、IIRフィルタを直列に繋いでいくことで構成される。
本開示は、上記MPFを含むIIRフィルタ信号処理系列を発展させたものである。
まず図11でMid Presence Filter(MPF)とバンドパスフィルタの特性について説明する。
図11の右図に示すように、MPFは、所定の周波数(fc)周波数を中心にその特性を強調する、または下げる機能をもつ。バンドパスフィルタは、所定の周波数(fc)のみを通し、他の周波数は通さない(減衰させる)機能を持つ。MPFにおいてもバンドパスフィルタと同様に帯域幅が可変である。また増幅量、減衰量を変えることができる。
入力信号(例えば音声信号)の周波数特性を変更するイコライザは上記MPFを直列に接続することにより構成される。また、通常MPFは、IIRフィルタを直列に繋いでいくことで構成される。
本開示は、上記MPFを含むIIRフィルタ信号処理系列を発展させたものである。
図12で、信号をクロスフェード処理して信号特性を変更する動作の概要を説明する。
図12は、信号をクロスフェード処理して信号特性を変更する動作をさせる場合の通常考えられる構成を表している。
IIRフィルタ1、2、3は本来の信号処理を施すためのものである。これにより上記に述べたとおり、イコライザを構成することになる。入力信号がIIRフィルタ1、2、3を通過することにより本来の信号処理がなされる。
IIRフィルタ61、62、63は新たな信号処理を施すものである。入力信号がIIRフィルタ61、62、63を通過するように信号経路が切り換わることにより新たな信号処理がなされる。
図12は、信号をクロスフェード処理して信号特性を変更する動作をさせる場合の通常考えられる構成を表している。
IIRフィルタ1、2、3は本来の信号処理を施すためのものである。これにより上記に述べたとおり、イコライザを構成することになる。入力信号がIIRフィルタ1、2、3を通過することにより本来の信号処理がなされる。
IIRフィルタ61、62、63は新たな信号処理を施すものである。入力信号がIIRフィルタ61、62、63を通過するように信号経路が切り換わることにより新たな信号処理がなされる。
経路の切り換えは入力信号(例えば音声信号)を途切れさせないように切り換える、このため一方をフェードインし同時に他方をフェードアウトさせる。かかる切り換えをクロスフェード処理と呼ぶ。増幅器64、増幅器65、加算器66によりクロスフェード処理が実現される。増幅器64、65はフェーダと呼ばれる。増幅器64、65を制御することにより、信号経路をIIRフィルタ1、2、3の経路からIIRフィルタ61、62、63の経路に切り換えすることができ、入力信号を途切れさせることなくその特性を変更することができる。
しかしながら、図12の構成の場合、本来の信号処理をするために必要なIIRフィルタと同じ個数分のIIRフィルタが必要であり、ハードウェアの有効利用の面で問題となる。
<2.第1の実施の形態>
図1は、本開示の第1の実施形態を説明するためのブロック図である。このブロック図では、信号処理装置の構成と図1A〜図1Gで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器10、11、加算器12および制御部8で構成される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3は、入力信号(例えば音声信号)に対して、例えば特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を施すイコライザを構成する。ここではIIRフィルタが3段直列で構成されているものとする。
リザーブ用IIRフィルタ4は未使用状態のものであり、イコライザの特性を変えるために使用する。
増幅器10、11、加算器12はクロスフェーダであり、クロスフェード処理をするためのものである。
制御部8は、各構成要素の接続制御、増幅器10、11、加算器12を制御しクロスフェード処理制御を行うものである。
図1は、本開示の第1の実施形態を説明するためのブロック図である。このブロック図では、信号処理装置の構成と図1A〜図1Gで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器10、11、加算器12および制御部8で構成される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3は、入力信号(例えば音声信号)に対して、例えば特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を施すイコライザを構成する。ここではIIRフィルタが3段直列で構成されているものとする。
リザーブ用IIRフィルタ4は未使用状態のものであり、イコライザの特性を変えるために使用する。
増幅器10、11、加算器12はクロスフェーダであり、クロスフェード処理をするためのものである。
制御部8は、各構成要素の接続制御、増幅器10、11、加算器12を制御しクロスフェード処理制御を行うものである。
図1A〜図1Gを参照しながら、本実施の形態に係るイコライザの特性を変えるための処理手順を説明する。特性を換えるためにはIIRフィルタ1、2、3のひとつひとつに対して順番にクロスフェードをして特性を変更していくことになる。
図1Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3を経由して信号処理が施され出力される。
図1Bは、IIRフィルタ1の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ4および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ1の段に図のように接続する。
図1Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3を経由して信号処理が施され出力される。
図1Bは、IIRフィルタ1の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ4および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ1の段に図のように接続する。
このとき、IIRフィルタ4には変更したい特性B(1)の設定にしておく。元々IIRフィルタ1の特性はA(1)である。次に、クロスフェーダでIIRフィルタ1からIIRフィルタ4へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ1と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ1のバッファをクリアする。すなわちIIRフィルタ1の特性であるA(1)をクリアしリザーブ用(未使用)とする。これにより特性A(1)のIIRフィルタ1を特性B(1)のIIRフィルタ4に置き換えることができる。
図1Cは、IIRフィルタ1をIIRフィルタ4に置き換えた後の図である。IIRフィルタ1がリザーブ(未使用)となる。
図1Cは、IIRフィルタ1をIIRフィルタ4に置き換えた後の図である。IIRフィルタ1がリザーブ(未使用)となる。
図1Dは、IIRフィルタ2の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ1および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ2の段に図のように接続する。
このとき、IIRフィルタ1には変更したい特性B(2)の設定にしておく。元々IIRフィルタ2の特性はA(2)である。次に、クロスフェーダでIIRフィルタ2からIIRフィルタ1へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ2と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ2のバッファをクリアする。すなわちIIRフィルタ2の特性であるA(2)をクリアしリザーブ(未使用)とする。これにより特性A(2)のIIRフィルタ2を特性B(2)のIIRフィルタ1に置き換えることができる。
図1Eは、IIRフィルタ2をIIRフィルタ1に置き換えた後の図である。IIRフィルタ2がリザーブ(未使用)となる。
このとき、IIRフィルタ1には変更したい特性B(2)の設定にしておく。元々IIRフィルタ2の特性はA(2)である。次に、クロスフェーダでIIRフィルタ2からIIRフィルタ1へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ2と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ2のバッファをクリアする。すなわちIIRフィルタ2の特性であるA(2)をクリアしリザーブ(未使用)とする。これにより特性A(2)のIIRフィルタ2を特性B(2)のIIRフィルタ1に置き換えることができる。
図1Eは、IIRフィルタ2をIIRフィルタ1に置き換えた後の図である。IIRフィルタ2がリザーブ(未使用)となる。
図1Fは、IIRフィルタ3の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ2および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ3の段に図のように接続する。
このとき、IIRフィルタ2には変更したい特性B(3)の設定にしておく。元々IIRフィルタ3の特性はA(3)である。次に、クロスフェーダでIIRフィルタ3からIIRフィルタ2へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ3と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ3のバッファをクリアする。すなわちIIRフィルタ3の特性であるA(3)をクリアしリザーブ(未使用)とする。これにより特性A(3)のIIRフィルタ3を特性B(3)のIIRフィルタ2に置き換えることができる。
図1Gは、IIRフィルタ3をIIRフィルタ2に置き換えた後の図である。IIRフィルタ3がリザーブ(未使用)となる。
このとき、IIRフィルタ2には変更したい特性B(3)の設定にしておく。元々IIRフィルタ3の特性はA(3)である。次に、クロスフェーダでIIRフィルタ3からIIRフィルタ2へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ3と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ3のバッファをクリアする。すなわちIIRフィルタ3の特性であるA(3)をクリアしリザーブ(未使用)とする。これにより特性A(3)のIIRフィルタ3を特性B(3)のIIRフィルタ2に置き換えることができる。
図1Gは、IIRフィルタ3をIIRフィルタ2に置き換えた後の図である。IIRフィルタ3がリザーブ(未使用)となる。
以上の処理をすることによりイコライザを構成する特性A(1)のIIRフィルタ1、特性A(2)のIIRフィルタ2および特性A(3)のIIRフィルタ3は特性B(1)のIIRフィルタ4、特性B(2)のIIRフィルタ1および特性B(3)のIIRフィルタ2に置き換えられ、イコライザの特性を変更できることになる。
この場合、特性を変更するために必要となるIIRフィルタは1個で十分である。図12で説明した方法と比較して大幅にIIRフィルタの数を少なくできる、すなわちハードウェア資源を節約することきる。また、IIRフィルタを少なくできるので、省電力となる。
ただし、全体の処理時間は図12と比較してクロスフェーダの回数分多くなるが、単位時間当たりの処理速度があがっているので問題とならない。
この場合、特性を変更するために必要となるIIRフィルタは1個で十分である。図12で説明した方法と比較して大幅にIIRフィルタの数を少なくできる、すなわちハードウェア資源を節約することきる。また、IIRフィルタを少なくできるので、省電力となる。
ただし、全体の処理時間は図12と比較してクロスフェーダの回数分多くなるが、単位時間当たりの処理速度があがっているので問題とならない。
図2は、本開示の第1の実施の形態のフローチャートである。上記手順をフローチャートの形で表したものである。
図2により上記手順を説明する。
ステップS101で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS102で、制御部8はXをカウントアップする。Xの初期値は1となる。
ステップS103で、制御部8はリザーブのIIRフィルタ4、すなわち未使用のIIRフィルタ4をB(1)の特性に設定する。
ステップS104で、制御部8はA(1)のIIRフィルタ1をB(1)のIIRフィルタ4にクロスフェードする。
ステップS105で、制御部8はIIRフィルタ1をリザーブ(未使用)とする。
ステップS106で、制御部8はIIRフィルタ3と増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。
ステップS107で、制御部8はXが3を超えているかどうか判断する。3を超えていなければXが3になるまで上記ステップS102〜ステップS106までの処理を繰り返す。3を超えていれば、処理は終了する。
図2により上記手順を説明する。
ステップS101で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS102で、制御部8はXをカウントアップする。Xの初期値は1となる。
ステップS103で、制御部8はリザーブのIIRフィルタ4、すなわち未使用のIIRフィルタ4をB(1)の特性に設定する。
ステップS104で、制御部8はA(1)のIIRフィルタ1をB(1)のIIRフィルタ4にクロスフェードする。
ステップS105で、制御部8はIIRフィルタ1をリザーブ(未使用)とする。
ステップS106で、制御部8はIIRフィルタ3と増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。
ステップS107で、制御部8はXが3を超えているかどうか判断する。3を超えていなければXが3になるまで上記ステップS102〜ステップS106までの処理を繰り返す。3を超えていれば、処理は終了する。
この処理により、特性A(1)のIIRフィルタ1、特性A(2)のIIRフィルタ2および特性A(3)のIIRフィルタ3を特性B(1)のIIRフィルタ4、特性B(2)のIIRフィルタ1および特性B(3)のIIRフィルタ2に置き換えることができる。
<3.第2の実施の形態>
図3は、本開示の第2の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図1と同様に信号処理装置の構成と図3A〜図3Dで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、7、リザーブ用IIRフィルタ5、6、増幅器10、11、加算器12および制御部8で構成される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3、7は、入力信号(例えば音声信号)に対して信号処理を施すイコライザを構成する。ここではIIRフィルタが4段直列で構成されているものとする。
リザーブ用IIRフィルタ5、6は未使用状態のものであり、イコライザの特性を変えるために使用する。
増幅器10、11、加算器12はクロスフェーダであり、クロスフェード処理をするものである。
制御部8は、各構成要素の接続制御、増幅器10、11、加算器12を制御しクロスフェード処理制御を行うものである。
図3は、本開示の第2の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図1と同様に信号処理装置の構成と図3A〜図3Dで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、7、リザーブ用IIRフィルタ5、6、増幅器10、11、加算器12および制御部8で構成される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3、7は、入力信号(例えば音声信号)に対して信号処理を施すイコライザを構成する。ここではIIRフィルタが4段直列で構成されているものとする。
リザーブ用IIRフィルタ5、6は未使用状態のものであり、イコライザの特性を変えるために使用する。
増幅器10、11、加算器12はクロスフェーダであり、クロスフェード処理をするものである。
制御部8は、各構成要素の接続制御、増幅器10、11、加算器12を制御しクロスフェード処理制御を行うものである。
本実施の形態では、リザーブ(未使用)のIIRフィルタの個数を追加することにより、処理のスピードアップを図ったものである。本実施の形態においては、リザーブ(未使用)のIIRフィルタを1個追加して、IIRフィルタ5、6としている。
図3A〜図3Dを参照しながら、本実施の形態に係るイコライザの特性を変えるための処理手順を説明する。特性を換えるためにはIIRフィルタ1、2とIIRフィルタ3、7のそれぞれに対して順番にクロスフェードをして特性を変更していくことになる。
図3Aは、変更前の状態を示している。入力された信号はIIRフィルタ1、2、3、7を経由して信号処理が施され出力される。
図3Bは、IIRフィルタ1、2の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ5、6および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ1、2の段に図のように接続する。
図3Aは、変更前の状態を示している。入力された信号はIIRフィルタ1、2、3、7を経由して信号処理が施され出力される。
図3Bは、IIRフィルタ1、2の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ5、6および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ1、2の段に図のように接続する。
このとき、IIRフィルタ5、6はそれぞれ変更したい特性B(1)、B(2)に設定しておく。IIRフィルタ1、2の元の特性はそれぞれA(1)、A(2)である。次に、クロスフェーダでIIRフィルタ1、2からIIRフィルタ5、6へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ1、2と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ1、2のバッファをクリアする。すなわちIIRフィルタ1、2の特性であるA(1)、A(2)をクリアし未使用とする。すなわち、リザーブとする。
これにより特性A(1)、A(2)のIIRフィルタ1、2を特性B(1)、B(2)のIIRフィルタ5、6に置き換えることができる。
これにより特性A(1)、A(2)のIIRフィルタ1、2を特性B(1)、B(2)のIIRフィルタ5、6に置き換えることができる。
図3Cは、IIRフィルタ3、7の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ1、2および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ3、7の段に図のように接続する。
このとき、図3Bでリザーブ(未使用)となったIIRフィルタ1、2はそれぞれ変更したい特性B(3)、B(4)に設定しておく。IIRフィルタ3、7の元の特性はそれぞれA(3)、A(4)である。次に、クロスフェーダでIIRフィルタ3、7からIIRフィルタ1、2へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ3、7と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ3、7のバッファをクリアする。すなわちIIRフィルタ3、7の特性であるA(3)、A(4)をクリアし未使用とする。すなわち、リザーブとする。
これにより特性A(3)、A(4)のIIRフィルタ3、7を特性B(3)、B(4)のIIRフィルタ1、2に置き換えることができる。
図3Dは、IIRフィルタ3とIIRフィルタ7をIIRフィルタ1とIIRフィルタ2に置き換えた後の図である。IIRフィルタ3とIIRフィルタ7がリザーブとなり、未使用となる。
これにより特性A(3)、A(4)のIIRフィルタ3、7を特性B(3)、B(4)のIIRフィルタ1、2に置き換えることができる。
図3Dは、IIRフィルタ3とIIRフィルタ7をIIRフィルタ1とIIRフィルタ2に置き換えた後の図である。IIRフィルタ3とIIRフィルタ7がリザーブとなり、未使用となる。
以上の処理をすることによりイコライザを構成する特性A(1)のIIRフィルタ1、特性A(2)のIIRフィルタ2、特性A(3)のIIRフィルタ3および特性A(4)のIIRフィルタ4は特性B(1)のIIRフィルタ5、特性B(2)のIIRフィルタ6、特性B(3)のIIRフィルタ1および特性B(4)のIIRフィルタ2に置き換えられ、イコライザの特性を変更できることになる。
この場合、特性を変更するためのIIRフィルタの個数は2個なので、図1で説明した方法と比較して2倍の速度で全体の処理を完了させることができる。
仮にイコライザの信号処理系列で100個のIIRフィルタを使っている場合に、50個のIIRフィルタを用意すると、2回の処理で全体の遷移を完了することができ、大幅に処理スピードを上げることができる。同時にIIRフィルタ50個の資源が削減できることになる。
この場合、特性を変更するためのIIRフィルタの個数は2個なので、図1で説明した方法と比較して2倍の速度で全体の処理を完了させることができる。
仮にイコライザの信号処理系列で100個のIIRフィルタを使っている場合に、50個のIIRフィルタを用意すると、2回の処理で全体の遷移を完了することができ、大幅に処理スピードを上げることができる。同時にIIRフィルタ50個の資源が削減できることになる。
図4は、本開示の第2の実施の形態のフローチャートである。上記手順をフローチャートの形で表したものである。
図4により上記手順を説明する。
ステップS201で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS202で、制御部8はXを2つカウントアップする。Xの初期値は2となる。
ステップS203で、制御部8は2個の未使用のIIRフィルタ5、6、すなわちリザーブの2個のIIRフィルタ5、6をB(1)、B(2)の特性に設定する。
ステップS204で、制御部8はA(1)のIIRフィルタ1とA(2)のIIRフィルタ2をそれぞれB(1)のIIRフィルタ5とB(2)のIIRフィルタ6にクロスフェードする。
ステップS205で、制御部8はIIRフィルタ1とIIRフィルタ2をリザーブ(未使用)とする。
ステップS206で、制御部8はリザーブ(未使用)のIIRフィルタ1とIIRフィルタ2および増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。
ステップS207で、制御部8はXが4を超えているかどうか確認する。4を超えていなければXが4になるまで上記ステップS202〜ステップS206までの処理を繰り返す。
図4により上記手順を説明する。
ステップS201で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS202で、制御部8はXを2つカウントアップする。Xの初期値は2となる。
ステップS203で、制御部8は2個の未使用のIIRフィルタ5、6、すなわちリザーブの2個のIIRフィルタ5、6をB(1)、B(2)の特性に設定する。
ステップS204で、制御部8はA(1)のIIRフィルタ1とA(2)のIIRフィルタ2をそれぞれB(1)のIIRフィルタ5とB(2)のIIRフィルタ6にクロスフェードする。
ステップS205で、制御部8はIIRフィルタ1とIIRフィルタ2をリザーブ(未使用)とする。
ステップS206で、制御部8はリザーブ(未使用)のIIRフィルタ1とIIRフィルタ2および増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。
ステップS207で、制御部8はXが4を超えているかどうか確認する。4を超えていなければXが4になるまで上記ステップS202〜ステップS206までの処理を繰り返す。
この処理により、特性A(1)のIIRフィルタ1、特性A(2)のIIRフィルタ2、特性A(3)のIIRフィルタ3および特性A(4)のIIRフィルタ7を特性B(1)のIIRフィルタ5、特性B(2)のIIRフィルタ6、特性B(3)のIIRフィルタ1および特性B(4)のIIRフィルタ2に置き換えることができる。
<4.第3の実施の形態>
図5は、本開示の第3の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図1と同様に信号処理装置の構成と図5A〜図5Dで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、7、リザーブ用IIRフィルタ5、6、増幅器10、11、加算器12および制御部8で構成される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3、7は、入力信号(例えば音声信号)に対して信号処理を施すイコライザを構成する。ここではIIRフィルタが4段直列で構成されているものとする。
リザーブ用IIRフィルタ5、6は未使用状態のものであり、イコライザの特性を変えるために使用する。この場合リザーブ用IIRフィルタとしてその個数を可変して用いることができる。
増幅器10、11、加算器12はクロスフェーダであり、クロスフェード処理をするものである。
制御部8は、各構成要素の接続制御、増幅器10、11、加算器12を制御しクロスフェード処理制御を行うものである。
図5は、本開示の第3の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図1と同様に信号処理装置の構成と図5A〜図5Dで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、7、リザーブ用IIRフィルタ5、6、増幅器10、11、加算器12および制御部8で構成される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3、7は、入力信号(例えば音声信号)に対して信号処理を施すイコライザを構成する。ここではIIRフィルタが4段直列で構成されているものとする。
リザーブ用IIRフィルタ5、6は未使用状態のものであり、イコライザの特性を変えるために使用する。この場合リザーブ用IIRフィルタとしてその個数を可変して用いることができる。
増幅器10、11、加算器12はクロスフェーダであり、クロスフェード処理をするものである。
制御部8は、各構成要素の接続制御、増幅器10、11、加算器12を制御しクロスフェード処理制御を行うものである。
本実施の形態では、第3の実施の形態と同様にリザーブ(未使用)のIIRフィルタの個数を追加することにより、処理のスピードアップを図ったものである。本実施の形態においては、リザーブ(未使用)のIIRフィルタを1個追加して、IIRフィルタ5、6の2個としているが、2個まとめて運用したり、1個のみ運用することが可能とされる。
図5A〜図5Dを参照しながら、本実施の形態に係るイコライザの特性を変えるための処理手順を説明する。ここではIIRフィルタ1の特性は変えないとする。IIRフィルタ2、IIRフィルタ3およびIIRフィルタ7の特性を変更することとする。
図5Aは、変更前の状態を示している。入力された信号はIIRフィルタ1、2、3、7を経由して信号処理が施され出力される。
図5Bは、IIRフィルタ2、3の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ5、6および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ2、3の段に図のように接続する。
図5Aは、変更前の状態を示している。入力された信号はIIRフィルタ1、2、3、7を経由して信号処理が施され出力される。
図5Bは、IIRフィルタ2、3の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ5、6および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ2、3の段に図のように接続する。
このとき、IIRフィルタ5、6はそれぞれ変更したい特性B(2)、B(3)に設定しておく。IIRフィルタ2、3の元の特性はそれぞれA(2)、A(3)である。次に、クロスフェーダでIIRフィルタ2、3からIIRフィルタ5、6へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ2、3と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ2、3のバッファをクリアする。すなわちIIRフィルタ2、3の特性であるA(2)、A(3)をクリアし未使用とする。すなわち、リザーブとする。
これにより特性A(2)、A(3)のIIRフィルタ2、3を特性B(2)、B(3)のIIRフィルタ5、6に置き換えることができる。
これにより特性A(2)、A(3)のIIRフィルタ2、3を特性B(2)、B(3)のIIRフィルタ5、6に置き換えることができる。
図5Cは、IIRフィルタ7の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ2および増幅器10、11および加算器12とで構成されるクロスフェーダをIIRフィルタ7の段に図のように接続する。第2の実施の形態のように必ず2つのリザーブ(未使用)IIRフィルタを使用しなければならないというわけでなく、1つのリザーブ(未使用)IIRフィルタのみを用いてクロスフェードすることができる。
このとき、図5Bでリザーブ(未使用)となったIIRフィルタ2はB(4)に設定しておく。IIRフィルタ7の元の特性はA(4)である。次に、クロスフェーダでIIRフィルタ7からIIRフィルタ2へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ7と、クロスフェードを完了したクロスフェーダを切り離し、IIRフィルタ7のバッファをクリアする。すなわちIIRフィルタ7の特性である、A(4)をクリアし未使用とする。すなわち、リザーブとする。
これにより特性A(4)のIIRフィルタ7を特性B(4)のIIRフィルタ2に置き換えることができる。
図5Dは、IIRフィルタ2、3、7をIIRフィルタ5、6、2に置き換えた後の図である。IIRフィルタ3、7がリザーブ(未使用)となる。
これにより特性A(4)のIIRフィルタ7を特性B(4)のIIRフィルタ2に置き換えることができる。
図5Dは、IIRフィルタ2、3、7をIIRフィルタ5、6、2に置き換えた後の図である。IIRフィルタ3、7がリザーブ(未使用)となる。
以上の処理をすることによりイコライザを構成する特性A(2)のIIRフィルタ2、特性A(3)のIIRフィルタ3および特性A(3)のIIRフィルタ7が特性B(2)のIIRフィルタ5、特性B(3)のIIRフィルタ6および特性B(4)のIIRフィルタ2に置き換えられ、イコライザの特性を変更できることになる。
この場合、特性を変更するためのIIRフィルタの個数は2個若しくは1個とすることができる。図1で説明した方法と比較して処理速度を早くすることができる。
この場合、特性を変更するためのIIRフィルタの個数は2個若しくは1個とすることができる。図1で説明した方法と比較して処理速度を早くすることができる。
図6は、本開示の第3の実施の形態のフローチャートである。上記手順をフローチャートの形で表したものである。
図6により上記手順を説明する。
ステップS301で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS302で、制御部8はXを2つカウントアップする。Xの初期値は2となる。
ステップS303で、制御部8はIIRフィルタ1の特性を変更するか判断する。IIRフィルタ1の特性を変更しない場合、処理をステップS304に進める。ここでは、IIRフィルタ1の特性を変更しないのでステップS304に進む。
ステップS304で、制御部8はXを1カウントダウンする。Xは1となる。Nは4を超えていないのでステップS309の判断ののちステップS302に進む。ステップS302はXを2つカウントアップするので、Xは3となる。ステップS303に進む。ステップS303で、制御部8はIIRフィルタ2の特性を変更するか判断する。IIRフィルタ2は変更するので、ステップS305に進む。
ステップS305で、制御部8はIIRフィルタ3の特性を変更するか判断する。IIRフィルタ3は変更するので、ステップS306に進む。
図6により上記手順を説明する。
ステップS301で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS302で、制御部8はXを2つカウントアップする。Xの初期値は2となる。
ステップS303で、制御部8はIIRフィルタ1の特性を変更するか判断する。IIRフィルタ1の特性を変更しない場合、処理をステップS304に進める。ここでは、IIRフィルタ1の特性を変更しないのでステップS304に進む。
ステップS304で、制御部8はXを1カウントダウンする。Xは1となる。Nは4を超えていないのでステップS309の判断ののちステップS302に進む。ステップS302はXを2つカウントアップするので、Xは3となる。ステップS303に進む。ステップS303で、制御部8はIIRフィルタ2の特性を変更するか判断する。IIRフィルタ2は変更するので、ステップS305に進む。
ステップS305で、制御部8はIIRフィルタ3の特性を変更するか判断する。IIRフィルタ3は変更するので、ステップS306に進む。
ステップS306で、制御部8は2個のリザーブ(未使用)のIIRフィルタ5,6をB(2)、B(3)の特性に設定する。
ステップS307で、制御部8はA(2)のIIRフィルタ2とA(3)のIIRフィルタ3をそれぞれB(2)のIIRフィルタ5とB(3)のIIRフィルタ6にクロスフェードする。そしてIIRフィルタ2とIIRフィルタ3がリザーブ(未使用)となる。
ステップS308で、制御部8はリザーブのIIRフィルタ2とIIRフィルタ3および増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。つぎにステップS309に進む。
ステップS309の判断で、Xは3であり4を超えていないので、ステップS302に進み、制御部8はXを2つカウントアップする。Xは5となる。特性A(4)のIIRフィルタ7を変更し、A(5)のIIRフィルタは変更(存在)しないので、ステップS310に進む。
ステップS310で、制御部8は1個のリザーブ(未使用)のIIRフィルタをB(4)の特性に設定する。
ステップS311で、制御部8はA(4)のIIRフィルタ7をB(4)のIIRフィルタ2にクロスフェードする。そして、IIRフィルタ7をリザーブ(未使用)とする。ステップS308に進み、制御部8はリザーブのIIRフィルタ7とIIRフィルタ3および増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。ステップS309に進む。Xは4を超えているので、処理は終了する。
ここでは、Nが4の場合を説明したが、Nが任意の値においても同様の処理がなされる。
ステップS307で、制御部8はA(2)のIIRフィルタ2とA(3)のIIRフィルタ3をそれぞれB(2)のIIRフィルタ5とB(3)のIIRフィルタ6にクロスフェードする。そしてIIRフィルタ2とIIRフィルタ3がリザーブ(未使用)となる。
ステップS308で、制御部8はリザーブのIIRフィルタ2とIIRフィルタ3および増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。つぎにステップS309に進む。
ステップS309の判断で、Xは3であり4を超えていないので、ステップS302に進み、制御部8はXを2つカウントアップする。Xは5となる。特性A(4)のIIRフィルタ7を変更し、A(5)のIIRフィルタは変更(存在)しないので、ステップS310に進む。
ステップS310で、制御部8は1個のリザーブ(未使用)のIIRフィルタをB(4)の特性に設定する。
ステップS311で、制御部8はA(4)のIIRフィルタ7をB(4)のIIRフィルタ2にクロスフェードする。そして、IIRフィルタ7をリザーブ(未使用)とする。ステップS308に進み、制御部8はリザーブのIIRフィルタ7とIIRフィルタ3および増幅器10、11および加算器12とで構成されるクロスフェーダを切り離す。ステップS309に進む。Xは4を超えているので、処理は終了する。
ここでは、Nが4の場合を説明したが、Nが任意の値においても同様の処理がなされる。
この処理により、IIRフィルタ1の特性はそのままにして、特性A(2)のIIRフィルタ2、特性A(3)のIIRフィルタ3および特性A(4)のIIRフィルタ7を特性B(2)のIIRフィルタ5、特性B(3)のIIRフィルタ6および特性B(4)のIIRフィルタ2に置き換えることができる。
<5.第4の実施の形態>
図7は、本開示の第4の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図1と同様に信号処理装置の構成と図7A〜図7Dで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器21、22、23、24、加算器25、26、27および制御部8で構成される。IIRフィルタ1には増幅器21と加算器25が接続されている。同様にIIRフィルタ2、3にはそれぞれ増幅器22と加算器26、増幅器23と加算器23が接続されている。クロスフェード処理のためにリザーブ用IIRフィルタ4と増幅器24が用意される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3は、入力信号(例えば音声信号)に対して信号処理を施すイコライザを構成する。ここではIIRフィルタが3段直列で構成されているものとする。
リザーブ用IIRフィルタ4は未使用状態のものであり、イコライザの特性を変えるために使用する。
制御部8は、各構成要素の接続制御、増幅器21、22、23、24および加算器25、26、27を制御しクロスフェード処理制御を行うものである。
図7は、本開示の第4の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図1と同様に信号処理装置の構成と図7A〜図7Dで信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器21、22、23、24、加算器25、26、27および制御部8で構成される。IIRフィルタ1には増幅器21と加算器25が接続されている。同様にIIRフィルタ2、3にはそれぞれ増幅器22と加算器26、増幅器23と加算器23が接続されている。クロスフェード処理のためにリザーブ用IIRフィルタ4と増幅器24が用意される。
信号処理装置はイコライザを想定する。IIRフィルタ1、2、3は、入力信号(例えば音声信号)に対して信号処理を施すイコライザを構成する。ここではIIRフィルタが3段直列で構成されているものとする。
リザーブ用IIRフィルタ4は未使用状態のものであり、イコライザの特性を変えるために使用する。
制御部8は、各構成要素の接続制御、増幅器21、22、23、24および加算器25、26、27を制御しクロスフェード処理制御を行うものである。
本実施の形態では、特性を変更する前のイコライザを構成する各IIRフィルタに当初から増幅器と加算器を接続し、クロスフェードするための構成要素としてリザーブ(未使用)IIRフィルタと増幅器を用意する。これにより、第1の実施の形態と同一の機能を実現できる。
図7A〜図7Dを参照しながら、本実施の形態に係るイコライザの特性を変えるための処理手順を説明する。特性を換えるためにはIIRフィルタ1、2、3のひとつひとつに対して順番にクロスフェードをして特性を変更していくことになる。
図7Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3を経由して信号処理が施され出力される。各IIRフィルタには増幅器と加算器が接続されるが、増幅器は利得を1とし、加算器の何も接続されていない入力端子は信号なしの状態(0)にしておけばよい。
図7Bは、IIRフィルタ1の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ4および増幅器24がIIRフィルタ1に接続された増幅器21と加算器25の段に図のように付加接続される。
図7Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3を経由して信号処理が施され出力される。各IIRフィルタには増幅器と加算器が接続されるが、増幅器は利得を1とし、加算器の何も接続されていない入力端子は信号なしの状態(0)にしておけばよい。
図7Bは、IIRフィルタ1の特性を変えてクロスフェードする接続を表す図である。リザーブ(未使用)のIIRフィルタ4および増幅器24がIIRフィルタ1に接続された増幅器21と加算器25の段に図のように付加接続される。
このとき、IIRフィルタ4には変更したい特性B(1)の設定にしておく。元々IIRフィルタ1の特性はA(1)である。次に、IIRフィルタ4、増幅器24、増幅器21と加算器25の接続により構成されたクロスフェーダによりIIRフィルタ1からIIRフィルタ4へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ1とこれに接続された増幅器21を切り離し、同時に加算器25の増幅器21に接続されていた入力端子を信号なし(0)の状態にする。IIRフィルタ1のバッファをクリアする。すなわちIIRフィルタ1の特性であるA(1)をクリアしリザーブ(未使用)とする。これにより特性A(1)のIIRフィルタ1を特性B(1)のIIRフィルタ4に置き換えることができる。
図7Cは、特性A(1)のIIRフィルタ1を特性B(1)のIIRフィルタ4に置き換え、同時にIIRフィルタ2の特性を変えてクロスフェードする接続を表す図である。 リザーブ(未使用)のIIRフィルタ1および増幅器21がIIRフィルタ2に接続された増幅器22と加算器26の段に図のように付加接続される。
このとき、リザーブ(未使用)のIIRフィルタ1には変更したい特性B(2)の設定にしておく。図7Bの場合と同様に、IIRフィルタ2からIIRフィルタ1へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ2とこれに接続された増幅器22を切り離し、同時に加算器26の増幅器22に接続されていた入力端子を信号なし(0)の状態にする。IIRフィルタ2のバッファをクリアする。すなわちIIRフィルタ2の特性であるA(2)をクリアしリザーブ(未使用)とする。これにより特性A(2)のIIRフィルタ2を特性B(2)のIIRフィルタ1に置き換えることができる。
このとき、リザーブ(未使用)のIIRフィルタ1には変更したい特性B(2)の設定にしておく。図7Bの場合と同様に、IIRフィルタ2からIIRフィルタ1へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ2とこれに接続された増幅器22を切り離し、同時に加算器26の増幅器22に接続されていた入力端子を信号なし(0)の状態にする。IIRフィルタ2のバッファをクリアする。すなわちIIRフィルタ2の特性であるA(2)をクリアしリザーブ(未使用)とする。これにより特性A(2)のIIRフィルタ2を特性B(2)のIIRフィルタ1に置き換えることができる。
図7Dは、特性A(1)のIIRフィルタ1を特性B(1)のIIRフィルタ4に置き換え、さらに特性A(2)のIIRフィルタ2を特性B(2)のIIRフィルタ1に置き換え、同時にIIRフィルタ3の特性を変えてクロスフェードする接続を表す図である。 リザーブ(未使用)のIIRフィルタ2および増幅器22がIIRフィルタ3に接続された増幅器23と加算器27の段に図のように付加接続される。
このとき、リサーブ(未使用)のIIRフィルタ2には変更したい特性であるB(3)の設定にしておく。図7Cの場合と同様に、IIRフィルタ3からIIRフィルタ2へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ3とこれに接続された増幅器23を切り離し、同時に加算器27の増幅器23に接続されていた入力端子を信号なし(0)の状態にする。IIRフィルタ3のバッファをクリアする。すなわちIIRフィルタ3の特性であるA(3)をクリアしリザーブ(未使用)とする。これにより特性A(3)のIIRフィルタ3を特性B(3)のIIRフィルタ2に置き換えることができる。
このとき、リサーブ(未使用)のIIRフィルタ2には変更したい特性であるB(3)の設定にしておく。図7Cの場合と同様に、IIRフィルタ3からIIRフィルタ2へクロスフェードさせる。クロスフェードが完了した後、無効となったIIRフィルタ3とこれに接続された増幅器23を切り離し、同時に加算器27の増幅器23に接続されていた入力端子を信号なし(0)の状態にする。IIRフィルタ3のバッファをクリアする。すなわちIIRフィルタ3の特性であるA(3)をクリアしリザーブ(未使用)とする。これにより特性A(3)のIIRフィルタ3を特性B(3)のIIRフィルタ2に置き換えることができる。
以上の処理をすることによりイコライザを構成する特性A(1)のIIRフィルタ1、特性A(2)のIIRフィルタ2および特性A(3)のIIRフィルタ3を特性B(1)のIIRフィルタ4、特性B(2)のIIRフィルタ1および特性B(3)のIIRフィルタ2に置き換えられ、イコライザの特性を変更できることになる。
本実施の形態では、本来の複数個のIIRフィルタのそれぞれに増幅器と加算器が接続され、さらにリザーブ(未使用)のIIRフィルタに増幅器が接続された形態であるから、その処理フローは、第1の実施の形態と場合と同じである。したがって、その説明は省略する。
本実施の形態では、本来の複数個のIIRフィルタのそれぞれに増幅器と加算器が接続され、さらにリザーブ(未使用)のIIRフィルタに増幅器が接続された形態であるから、その処理フローは、第1の実施の形態と場合と同じである。したがって、その説明は省略する。
<6.第5の実施の形態>
図8は、本開示の第5の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図8A〜図8Eに示されるように信号処理装置の構成と信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器31、32、33、34、35、36、37、38、加算器41、42、43、44および制御部8で構成される。IIRフィルタ1、2、3の出力側にそれぞれ増幅器31、33、35が接続される。さらに、IIRフィルタ1と増幅器31、IIRフィルタ2と増幅器33およびIIRフィルタ3と増幅器35のそれぞれをパスするように増幅器32、34、36が設けられている。
増幅器31の出力と増幅器32の出力は加算器41に接続され、加算器41の出力はIIRフィルタ2の入力に接続される。増幅器33の出力と増幅器34の出力は加算器42に接続され、加算器42の出力はIIRフィルタ3の入力に接続される。増幅器35の出力と増幅器36の出力は加算器43に接続される。加算器43の出力はリザーブ用IIRフィルタ4の入力に接続される。
また上記クロスフェードをするためのリザーブ用IIRフィルタ4の出力側に増幅器37が接続され、リザーブ用IIRフィルタ4と増幅器37とをパスするように増幅器38が設けられ、増幅器37の出力と増幅器38の出力は加算器44に接続されている。
図8は、本開示の第5の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図8A〜図8Eに示されるように信号処理装置の構成と信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器31、32、33、34、35、36、37、38、加算器41、42、43、44および制御部8で構成される。IIRフィルタ1、2、3の出力側にそれぞれ増幅器31、33、35が接続される。さらに、IIRフィルタ1と増幅器31、IIRフィルタ2と増幅器33およびIIRフィルタ3と増幅器35のそれぞれをパスするように増幅器32、34、36が設けられている。
増幅器31の出力と増幅器32の出力は加算器41に接続され、加算器41の出力はIIRフィルタ2の入力に接続される。増幅器33の出力と増幅器34の出力は加算器42に接続され、加算器42の出力はIIRフィルタ3の入力に接続される。増幅器35の出力と増幅器36の出力は加算器43に接続される。加算器43の出力はリザーブ用IIRフィルタ4の入力に接続される。
また上記クロスフェードをするためのリザーブ用IIRフィルタ4の出力側に増幅器37が接続され、リザーブ用IIRフィルタ4と増幅器37とをパスするように増幅器38が設けられ、増幅器37の出力と増幅器38の出力は加算器44に接続されている。
本実施の形態に係る信号処理装置はイコライザを想定する。IIRフィルタ1、2、3は、入力信号(例えば音声信号)に対して信号処理を施すイコライザを構成する。ここではIIRフィルタが3段直列で構成されているとされる。
リザーブ用IIRフィルタ4は未使用状態のものであり、イコライザの特性を変えるために使用する。
制御部8は、各構成要素の接続制御、増幅器31、32、33、34、35、36、37、38を制御しクロスフェード処理制御を行うものである。
リザーブ用IIRフィルタ4は未使用状態のものであり、イコライザの特性を変えるために使用する。
制御部8は、各構成要素の接続制御、増幅器31、32、33、34、35、36、37、38を制御しクロスフェード処理制御を行うものである。
本実施の形態では、特性を変更する前のイコライザを構成する各IIRフィルタに当初から増幅器と加算器を接続し、クロスフェードするための構成要素としてリザーブ(未使用)IIRフィルタ4を直列に接続して、全体の特性を変更しようとするものである。
図8A〜図8Eを参照しながら、本実施の形態に係るイコライザの特性を変えるための処理手順を説明する。特性を換えるためにはIIRフィルタ1、2、3のひとつひとつに対して順番にクロスフェードをして特性を変更していくことになる。
図8Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3を経由して信号処理が施され出力される。この場合、増幅器31、33、35、38は利得を1としておく。増幅器32、34、36、37の出力信号は信号なし(利得0)の状態としておく。これにより入力された信号はIIRフィルタ1、2、3を経由して、リザーブ用IIRフィルタ4はパスして出力されることになる。
図8Bは、IIRフィルタ1の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ4の特性を変更したい特性B(1)に設定しておく。 増幅器37は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 増幅器38は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。 同時に増幅器31は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にするとともに増幅器32は出力信号なし(利得0)の状態から出力信号あり(利得1)にする。これによりIIRフィルタ1の出力信号はIIRフィルタ4の出力信号にクロスフェードし、特性A(1)のIIRフィルタ1は、特性B(1)のIIRフィルタ4に置き換わることになる。
図8Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3を経由して信号処理が施され出力される。この場合、増幅器31、33、35、38は利得を1としておく。増幅器32、34、36、37の出力信号は信号なし(利得0)の状態としておく。これにより入力された信号はIIRフィルタ1、2、3を経由して、リザーブ用IIRフィルタ4はパスして出力されることになる。
図8Bは、IIRフィルタ1の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ4の特性を変更したい特性B(1)に設定しておく。 増幅器37は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 増幅器38は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。 同時に増幅器31は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にするとともに増幅器32は出力信号なし(利得0)の状態から出力信号あり(利得1)にする。これによりIIRフィルタ1の出力信号はIIRフィルタ4の出力信号にクロスフェードし、特性A(1)のIIRフィルタ1は、特性B(1)のIIRフィルタ4に置き換わることになる。
図8Cは、IIRフィルタ1のバッファをクリアすることにより、特性A(1)をクリアしリサーブ(未使用)とした状態を表す図である。
図8Dは、IIRフィルタ2の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ1の特性は変更したい特性B(2)に設定される。 増幅器31は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 増幅器32は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。 同時に増幅器33は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にするとともに増幅器34は出力信号なし(利得0)の状態から出力信号あり(利得1)にする。これによりIIRフィルタ2の出力信号はIIRフィルタ1の出力信号にクロスフェードし、特性A(2)のIIRフィルタ2は、特性B(2)のIIRフィルタ1に置き換わることになる。
図8Dは、IIRフィルタ2の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ1の特性は変更したい特性B(2)に設定される。 増幅器31は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 増幅器32は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。 同時に増幅器33は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にするとともに増幅器34は出力信号なし(利得0)の状態から出力信号あり(利得1)にする。これによりIIRフィルタ2の出力信号はIIRフィルタ1の出力信号にクロスフェードし、特性A(2)のIIRフィルタ2は、特性B(2)のIIRフィルタ1に置き換わることになる。
図8Eは、IIRフィルタ2のバッファをクリアすることにより、特性A(2)をクリアしリサーブ(未使用)とした状態を表す図である。
IIRフィルタ3についても、図8B,図8Cまたは図8D、図8Eが示すように同様の接続および制御をすることにより、特性A(3)のIIRフィルタ3の出力から特性B(3)のIIRフィルタ2の出力にクロスフェードし、特性A(3)のIIRフィルタ3は、特性B(3)のIIRフィルタ2に置き換えることができる。
IIRフィルタ3についても、図8B,図8Cまたは図8D、図8Eが示すように同様の接続および制御をすることにより、特性A(3)のIIRフィルタ3の出力から特性B(3)のIIRフィルタ2の出力にクロスフェードし、特性A(3)のIIRフィルタ3は、特性B(3)のIIRフィルタ2に置き換えることができる。
図9は、本開示の第5の実施の形態のフローチャートである。上記手順をフローチャートの形で表したものである。
図9により上記手順を説明する。
ステップS401で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS402で、制御部8はXをカウントアップする。Xの初期値は1となる。
ステップS403で、制御部8はリザーブ用IIRフィルタ4をB(1)の特性に設定する。
ステップS404で、制御部8はA(1)のIIRフィルタ1の出力をB(1)のIIRフィルタ4の出力にクロスフェードする。
ステップS405で、制御部8はIIRフィルタ1をクリアしリザーブ(未使用)とする。
ステップS406で、制御部8はXが4を超えているかどうか確認する。4を超えていなければXが4になるまで上記ステップS402〜ステップS406までの処理を繰り返す。
以上の処理により、イコライザの特性を変更することができる。
図9により上記手順を説明する。
ステップS401で、制御部8はXを0にする。すなわち、Xをクリアする。
ステップS402で、制御部8はXをカウントアップする。Xの初期値は1となる。
ステップS403で、制御部8はリザーブ用IIRフィルタ4をB(1)の特性に設定する。
ステップS404で、制御部8はA(1)のIIRフィルタ1の出力をB(1)のIIRフィルタ4の出力にクロスフェードする。
ステップS405で、制御部8はIIRフィルタ1をクリアしリザーブ(未使用)とする。
ステップS406で、制御部8はXが4を超えているかどうか確認する。4を超えていなければXが4になるまで上記ステップS402〜ステップS406までの処理を繰り返す。
以上の処理により、イコライザの特性を変更することができる。
<7.第6の実施の形態>
図10は、本開示の第6の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図10A〜図10Gに示されるように信号処理装置の構成と信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器51、52、53、54、加算器45および制御部8で構成される。IIRフィルタ1、2、3の出力側にそれぞれ増幅器52、53、54が接続される。クロスフェードするためのリザーブ用IIRフィルタの出力側に増幅器51が接続される。さらに増幅器52、53、54、51の出力が加算器45に接続されている。
図10は、本開示の第6の実施形態について説明するためのブロック図である。既に説明した部分と同様となる部分については同一符号を付して説明を省略する。このブロック図では、図10A〜図10Gに示されるように信号処理装置の構成と信号処理をするための処理毎の構成要素の接続状態を表している。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3、リザーブ用IIRフィルタ4、増幅器51、52、53、54、加算器45および制御部8で構成される。IIRフィルタ1、2、3の出力側にそれぞれ増幅器52、53、54が接続される。クロスフェードするためのリザーブ用IIRフィルタの出力側に増幅器51が接続される。さらに増幅器52、53、54、51の出力が加算器45に接続されている。
本実施の形態に係る信号処理装置は、IIRフィルタ1、2、3が並列に接続された場合である。さらに、クロスフェードするためリザーブ用IIRフィルタ4を並列に接続することにより、信号処理装置の特性を変えるものである。
制御部8は、各構成要素の接続制御、増幅器52、53、54、51を制御しクロスフェード処理制御を行うものである。
制御部8は、各構成要素の接続制御、増幅器52、53、54、51を制御しクロスフェード処理制御を行うものである。
図10A〜図10Gを参照しながら、本実施の形態に係る信号処理装置の特性を変えるための処理手順を説明する。特性を換えるためにはIIRフィルタ1、2、3のひとつひとつに対して順番にクロスフェードをして特性を変更していくことになる。
図10Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3のそれぞれに入力され信号処理が施されそれらの合成出力が出力される。この場合、増幅器52、53、54は出力あり(利得1)に設定され、増幅器51は出力なし(利得0)に設定されている。
図10Bは、IIRフィルタ1の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ4の特性が変更したい特性B(1)に設定される。 増幅器51は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 同時に増幅器52は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。これによりIIRフィルタ1の出力信号はIIRフィルタ4の出力信号にクロスフェードし、特性A(1)のIIRフィルタ1は、特性B(1)のIIRフィルタ4に置き換わることになる。
図10Aは、元の状態を示している。入力された信号はIIRフィルタ1、2、3のそれぞれに入力され信号処理が施されそれらの合成出力が出力される。この場合、増幅器52、53、54は出力あり(利得1)に設定され、増幅器51は出力なし(利得0)に設定されている。
図10Bは、IIRフィルタ1の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ4の特性が変更したい特性B(1)に設定される。 増幅器51は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 同時に増幅器52は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。これによりIIRフィルタ1の出力信号はIIRフィルタ4の出力信号にクロスフェードし、特性A(1)のIIRフィルタ1は、特性B(1)のIIRフィルタ4に置き換わることになる。
図10Cは、IIRフィルタ1のバッファをクリアすることにより、特性A(1)をクリアしリサーブ(未使用)とした状態を表す図である。
図10Dは、IIRフィルタ2の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ1の特性は変更したい特性B(2)に設定される。 増幅器52は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 同時に増幅器53は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。これによりIIRフィルタ2の出力信号はIIRフィルタ1の出力信号にクロスフェードし、特性A(2)のIIRフィルタ2は、特性B(2)のIIRフィルタ1に置き換わることになる。
図10Dは、IIRフィルタ2の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ1の特性は変更したい特性B(2)に設定される。 増幅器52は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 同時に増幅器53は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。これによりIIRフィルタ2の出力信号はIIRフィルタ1の出力信号にクロスフェードし、特性A(2)のIIRフィルタ2は、特性B(2)のIIRフィルタ1に置き換わることになる。
図10Eは、IIRフィルタ2のバッファをクリアすることにより、特性A(2)をクリアしリサーブ(未使用)とした状態を表す図である。
図10Fは、IIRフィルタ3の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ2の特性は変更したい特性B(3)に設定される。 増幅器53は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 同時に増幅器54は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。これによりIIRフィルタ3の出力信号はIIRフィルタ2の出力信号にクロスフェードし、特性A(3)のIIRフィルタ3は、特性B(3)のIIRフィルタ2に置き換わることになる。
図10Fは、信号処理装置の特性がすべて変更された状態を表している。IIRフィルタ3のバッファはクリアされ、最終的に、IIRフィルタ3はリサーブ(未使用)となっている。
その処理フローは、IIRフィルタが並列に接続されているだけなので第1の実施の形態と場合と基本的に同じである。したがって、その処理フローの説明は省略する。
図10Fは、IIRフィルタ3の特性を変えてクロスフェードする状態接続を表す図である。まずリザーブ用IIRフィルタ2の特性は変更したい特性B(3)に設定される。 増幅器53は出力信号なし(利得0)の状態から出力信号あり(利得1)の状態にする。 同時に増幅器54は出力信号あり(利得1)の状態から出力信号なし(利得0)の状態にする。これによりIIRフィルタ3の出力信号はIIRフィルタ2の出力信号にクロスフェードし、特性A(3)のIIRフィルタ3は、特性B(3)のIIRフィルタ2に置き換わることになる。
図10Fは、信号処理装置の特性がすべて変更された状態を表している。IIRフィルタ3のバッファはクリアされ、最終的に、IIRフィルタ3はリサーブ(未使用)となっている。
その処理フローは、IIRフィルタが並列に接続されているだけなので第1の実施の形態と場合と基本的に同じである。したがって、その処理フローの説明は省略する。
なお本技術は以下のような構成も採ることができる。
(1)制御部と、
複数の信号処理素子が接続され、入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、
上記複数の信号処理素子のうち、少なくとも1つの信号処理素子と置き換え可能なクロスフェード用信号処理素子を有するクロスフェード信号部とを備え、
上記制御部は、上記複数の信号処理素子のうちのいずれかの信号処理素子と、上記クロスフェード信号部の上記クロスフェード用信号処理素子とを制御し、該信号処理素子を新たな特性とした上記クロスフェード用信号処理素子へクロスフェードし、上記いずれかの信号処理素子と上記クロスフェード用信号処理素子とを置き換える処理を行うとともに、該処理を上記信号処理部の複数の信号処理素子の残りの信号処理素子に対し行う信号処理装置。
(2)上記信号処理素子はIIRフィルタである上記(1)に記載の信号処理装置。
(3)上記クロスフェード用IIRフィルタが複数である上記(2)に記載の信号処理装置。
(4)上記複数のIIRフィルタは直列に接続されている上記(2)又は(3)に記載の信号処理装置。
(5)上記クロスフェード信号部は上記クロスフェード信号用IIRフィルタと、増幅器と加算器で構成される上記(2)乃至(4)のいずれかに記載の信号処理装置
(6)上記複数のIIRフィルタのいずれかのIIRフィルタと置き換える上記複数のクロスフェード用IIRフィルタの個数を変更することができる上記(3)乃至(5)のいずれかに記載の信号処理装置。
(7)上記複数のIIRフィルタはそれぞれ増幅器と加算器が接続され、上記クロスフェード信号処理部は上記クロスフェード信号用IIRフィルタと、加算器とで構成される上記(2)乃至(6)のいずれかに記載の請求項2に記載の信号処理装置。
(8)上記複数のIIRフィルタのそれぞれのIIRフィルタと該IIRフィルタの出力側の増幅器とをパスするようにパス増幅器が設けられ、
さらに上記クロスフェード信号用IIRフィルタと該クロスフェード用IIRフィルタの出力側の増幅器とをパスするようにクロスフェード用パス増幅器が設けられ、
上記増幅器および上記クロスクロスフェード用パス増幅器を上記制御部が制御する上記(4)に記載の信号処理装置。
(9)上記信号処理部の複数のIIRフィルタは並列に接続され、さらにクロスフェード用IIRフィルタが並列に接続されている上記(2)又は(3)に記載の信号処理装置。
(1)制御部と、
複数の信号処理素子が接続され、入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、
上記複数の信号処理素子のうち、少なくとも1つの信号処理素子と置き換え可能なクロスフェード用信号処理素子を有するクロスフェード信号部とを備え、
上記制御部は、上記複数の信号処理素子のうちのいずれかの信号処理素子と、上記クロスフェード信号部の上記クロスフェード用信号処理素子とを制御し、該信号処理素子を新たな特性とした上記クロスフェード用信号処理素子へクロスフェードし、上記いずれかの信号処理素子と上記クロスフェード用信号処理素子とを置き換える処理を行うとともに、該処理を上記信号処理部の複数の信号処理素子の残りの信号処理素子に対し行う信号処理装置。
(2)上記信号処理素子はIIRフィルタである上記(1)に記載の信号処理装置。
(3)上記クロスフェード用IIRフィルタが複数である上記(2)に記載の信号処理装置。
(4)上記複数のIIRフィルタは直列に接続されている上記(2)又は(3)に記載の信号処理装置。
(5)上記クロスフェード信号部は上記クロスフェード信号用IIRフィルタと、増幅器と加算器で構成される上記(2)乃至(4)のいずれかに記載の信号処理装置
(6)上記複数のIIRフィルタのいずれかのIIRフィルタと置き換える上記複数のクロスフェード用IIRフィルタの個数を変更することができる上記(3)乃至(5)のいずれかに記載の信号処理装置。
(7)上記複数のIIRフィルタはそれぞれ増幅器と加算器が接続され、上記クロスフェード信号処理部は上記クロスフェード信号用IIRフィルタと、加算器とで構成される上記(2)乃至(6)のいずれかに記載の請求項2に記載の信号処理装置。
(8)上記複数のIIRフィルタのそれぞれのIIRフィルタと該IIRフィルタの出力側の増幅器とをパスするようにパス増幅器が設けられ、
さらに上記クロスフェード信号用IIRフィルタと該クロスフェード用IIRフィルタの出力側の増幅器とをパスするようにクロスフェード用パス増幅器が設けられ、
上記増幅器および上記クロスクロスフェード用パス増幅器を上記制御部が制御する上記(4)に記載の信号処理装置。
(9)上記信号処理部の複数のIIRフィルタは並列に接続され、さらにクロスフェード用IIRフィルタが並列に接続されている上記(2)又は(3)に記載の信号処理装置。
1 2 3 4 5 6 7 61 62 63 IIRフィルタ、8 制御部、10 11 21 22 23 24 31 32 33 34 35 36 37 38 51 52 53 54 64 65 増幅器、12 25 26 27 41 42 43 44 45 66 加算器
Claims (10)
- 制御部と、
複数の信号処理素子が接続され、入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、
上記複数の信号処理素子のうち、少なくとも1つの信号処理素子と置き換え可能なクロスフェード用信号処理素子を有するクロスフェード信号部とを備え、
上記制御部は、上記複数の信号処理素子のうちのいずれかの信号処理素子と、上記クロスフェード信号部の上記クロスフェード用信号処理素子とを制御し、該信号処理素子を新たな特性とした上記クロスフェード用信号処理素子へクロスフェードし、上記いずれかの信号処理素子と上記クロスフェード用信号処理素子とを置き換える処理を行うとともに、該処理を上記信号処理部の複数の信号処理素子の残りの信号処理素子に対し行う信号処理装置。 - 上記信号処理素子はIIRフィルタである請求項1に記載の信号処理装置。
- 上記クロスフェード用IIRフィルタが複数である請求項2に記載の信号処理装置。
- 上記複数のIIRフィルタは直列に接続されている請求項2に記載の信号処理装置。
- 上記クロスフェード信号部は上記クロスフェード信号用IIRフィルタと、増幅器と加算器で構成される請求項2に記載の信号処理装置
- 上記複数のIIRフィルタのいずれかのIIRフィルタと置き換える上記複数のクロスフェード用IIRフィルタの個数を変更することができる請求項2に記載の信号処理装置。
- 上記複数のIIRフィルタはそれぞれ増幅器と加算器が接続され、上記クロスフェード信号処理部は上記クロスフェード信号用IIRフィルタと、加算器とで構成される請求項2に記載の信号処理装置。
- 上記複数のIIRフィルタのそれぞれのIIRフィルタと該IIRフィルタの出力側の増幅器とをパスするようにパス増幅器が設けられ、
さらに上記クロスフェード信号用IIRフィルタと該クロスフェード用IIRフィルタの出力側の増幅器とをパスするようにクロスフェード用パス増幅器が設けられ、
上記増幅器および上記クロスクロスフェード用パス増幅器を上記制御部が制御する請求項4に記載の信号処理装置。 - 上記信号処理部の複数のIIRフィルタは並列に接続され、さらにクロスフェード用IIRフィルタが並列に接続されている請求項2に記載の信号処理装置。
- 制御部と、複数のIIRフィルタが接続され入力信号に対して特定の周波数帯域の信号を強調する若しくは減衰させる信号処理を行う信号処理部と、上記複数のIIRフィルタのうち、少なくとも1つのIIRフィルタと置き換え可能なクロスフェード用IIRフィルタを有するクロスフェード信号部とを備える信号処理装置の特性を変更する信号処理方法であり、
上記クロスフェード用IIRフィルタを制御し、上記クロスフェード用IIRフィルタを新たな特性にするステップと、
上記複数のIIRフィルタのうちのいずれかのIIRフィルタを上記新たな特性としたクロスフェード用IIRフィルタへクロスフェードするステップと、
上記いずれかのIIRフィルタと上記クロスフェード用IIRフィルタとを置き換えるステップと、
上記新たな特性にするステップとクロスフェードするステップと置き換えるステップとを上記複数のIIRフィルタに対して行うことができるステップと、
を有する信号処理装置の特性を変更する信号処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266974A JP2013120987A (ja) | 2011-12-06 | 2011-12-06 | 信号処理装置、信号処理方法 |
US13/681,444 US9906197B2 (en) | 2011-12-06 | 2012-11-20 | Signal processing apparatus and signal processing method |
CN2012105005515A CN103166597A (zh) | 2011-12-06 | 2012-11-29 | 信号处理装置及信号处理方法 |
US15/888,495 US10516376B2 (en) | 2011-12-06 | 2018-02-05 | Signal processing apparatus and signal processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266974A JP2013120987A (ja) | 2011-12-06 | 2011-12-06 | 信号処理装置、信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013120987A true JP2013120987A (ja) | 2013-06-17 |
Family
ID=48524022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011266974A Pending JP2013120987A (ja) | 2011-12-06 | 2011-12-06 | 信号処理装置、信号処理方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9906197B2 (ja) |
JP (1) | JP2013120987A (ja) |
CN (1) | CN103166597A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013701A1 (ko) * | 2014-07-24 | 2016-01-28 | 주식회사 레이믹스 | 방송용 수신기 및 그 방송용 수신기를 위한 신호처리기 |
WO2016076123A1 (ja) * | 2014-11-11 | 2016-05-19 | ソニー株式会社 | 音声処理装置、音声処理方法、並びにプログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106168405A (zh) * | 2016-09-29 | 2016-11-30 | 邢波 | 一种新型空调制冷系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06141236A (ja) | 1992-10-23 | 1994-05-20 | Sony Corp | クロスフェーダ |
GB9607863D0 (en) * | 1996-04-16 | 1996-06-19 | Central Research Lab Ltd | Filter switching method |
JP2009302784A (ja) | 2008-06-11 | 2009-12-24 | Yamaha Corp | クロスフェード装置 |
EP2437516A4 (en) * | 2009-05-25 | 2012-11-14 | Pioneer Corp | OVERFLOW, MIXER DEVICE AND PROGRAM |
-
2011
- 2011-12-06 JP JP2011266974A patent/JP2013120987A/ja active Pending
-
2012
- 2012-11-20 US US13/681,444 patent/US9906197B2/en active Active
- 2012-11-29 CN CN2012105005515A patent/CN103166597A/zh active Pending
-
2018
- 2018-02-05 US US15/888,495 patent/US10516376B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013701A1 (ko) * | 2014-07-24 | 2016-01-28 | 주식회사 레이믹스 | 방송용 수신기 및 그 방송용 수신기를 위한 신호처리기 |
WO2016076123A1 (ja) * | 2014-11-11 | 2016-05-19 | ソニー株式会社 | 音声処理装置、音声処理方法、並びにプログラム |
JPWO2016076123A1 (ja) * | 2014-11-11 | 2017-08-17 | ソニー株式会社 | 音声処理装置、音声処理方法、並びにプログラム |
US10034088B2 (en) | 2014-11-11 | 2018-07-24 | Sony Corporation | Sound processing device and sound processing method |
Also Published As
Publication number | Publication date |
---|---|
US20130142359A1 (en) | 2013-06-06 |
US9906197B2 (en) | 2018-02-27 |
US10516376B2 (en) | 2019-12-24 |
CN103166597A (zh) | 2013-06-19 |
US20180159489A1 (en) | 2018-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8325946B2 (en) | Input selector | |
EP2425636B1 (en) | Spectral management system | |
US10516376B2 (en) | Signal processing apparatus and signal processing method | |
US9257953B2 (en) | Digital equalizing filters with fixed phase response | |
JPS61113314A (ja) | サンプル値間引きデイジタルフイルタ− | |
JP3935290B2 (ja) | 音声放送装置 | |
JP4658924B2 (ja) | フィルタ回路およびそれを利用した再生装置 | |
EP1003282A2 (en) | Integrated circuit for processing audio signal | |
JP4364598B2 (ja) | フィルタ処理装置,フィルタ処理方法及びそのプログラム | |
JP2003032082A (ja) | デジタルフィルタ | |
KR100869137B1 (ko) | 필터 장치 | |
JP2005277512A (ja) | トランスバーサルフィルタ | |
JPS6282707A (ja) | デジタル・グラフイツク・イコライザ | |
CN112769413B (zh) | 高通滤波器及其稳定方法以及adc录音系统 | |
JP2005128175A (ja) | フィルタ処理装置,フィルタ処理方法及びそのプログラム | |
JP2007504705A (ja) | カスケーディングフィルタにおける通過域リップルを打ち消すための方法及びシステム | |
JP2011205184A (ja) | イコライザ装置 | |
JP2001308684A (ja) | ディジタルフィルタ回路 | |
CN112422104A (zh) | 滤波器和滤波方法 | |
EP3032743A1 (en) | Audio signal processing circuit, car audio apparatus, audio component apparatus, and electronic device | |
CN117749132A (zh) | 一种并行可重构低通滤波器 | |
CA2756977C (en) | Reconfigurable digital signal filter processor | |
JP2012065038A (ja) | Cicフィルタ | |
JP2006319571A (ja) | 復調回路 | |
JP2008085451A (ja) | 入力切替方法および入力切替回路 |