JP2013118310A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2013118310A
JP2013118310A JP2011265592A JP2011265592A JP2013118310A JP 2013118310 A JP2013118310 A JP 2013118310A JP 2011265592 A JP2011265592 A JP 2011265592A JP 2011265592 A JP2011265592 A JP 2011265592A JP 2013118310 A JP2013118310 A JP 2013118310A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
layer
bonding
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011265592A
Other languages
Japanese (ja)
Inventor
Koichi Meguro
弘一 目黒
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jjtech
Jjtech Co Ltd
Original Assignee
Jjtech
Jjtech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jjtech, Jjtech Co Ltd filed Critical Jjtech
Priority to JP2011265592A priority Critical patent/JP2013118310A/en
Publication of JP2013118310A publication Critical patent/JP2013118310A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which achieves the stability of junction, the strength of the junction, and small resistance of the junction and reduces the number of processes in the junction between a bonding wire and an internal electrode.SOLUTION: One example of a semiconductor device according to this invention includes: a metal layer 108 composed mainly of copper; a first insulation layer 110 which is formed by an insulator that does not react with copper and directly formed on a surface of the metal layer 108; and a bonding wire 166 composed mainly of copper. The metal layer 108 includes a bonding region 184 joined to the bonding wire 166, and the bonding region 184 includes multiple fragments 110A of the first insulation layer 110.

Description

本発明は、半導体装置、半導体装置製造方法及び半導体装置を含むシステムに関するものである。   The present invention relates to a semiconductor device, a semiconductor device manufacturing method, and a system including the semiconductor device.

例えば、１アンペア程度以上の大電流を流すパワーデバイスなどの半導体装置について、その半導体装置が含むチップと半導体装置が有する外部端子との接続は、アセンブリ製造コストが安く、構造的な自由度が高いことから、ワイヤボンディング接続がよく用いられている。チップが有するチップパッドの材としては、アルミニウム（以下アルミまたはＡｌと表記することあり）または銅（以下Ｃｕと表記することあり）が用いられるのが一般的である。チップパッドの主材がアルミの場合、チップパッド上に更に銅の金属膜を施し、その銅の金属膜の上に、アルミまたは銅（好ましくは銅）のワイヤでワイヤボンディングする構造が使用されている。他方、チップパッドの主材が銅である場合、その層の金属膜の上に、銅のワイヤでボンディングする。つまり、チップパッドの材およびワイヤボンディングの材は、一般的にＣｕが主成分として使われている。   For example, for a semiconductor device such as a power device that passes a large current of about 1 ampere or more, connection between a chip included in the semiconductor device and an external terminal included in the semiconductor device is low in assembly manufacturing cost and high in structural freedom. For this reason, wire bonding connection is often used. As a material for a chip pad included in a chip, aluminum (hereinafter sometimes referred to as aluminum or Al) or copper (hereinafter sometimes referred to as Cu) is generally used. When the main material of the chip pad is aluminum, a structure is used in which a copper metal film is further applied on the chip pad and wire bonding is performed on the copper metal film with an aluminum or copper (preferably copper) wire. Yes. On the other hand, when the main material of the chip pad is copper, bonding is performed with a copper wire on the metal film of the layer. That is, the material of the chip pad and the material of wire bonding generally use Cu as the main component.

Ｃｕは、他の金属と比べ、電気抵抗率が例えばアルミよりも低く、大電流（１アンペア以上）または大消費電力（≧１〜１００Ｗ）を流すことも可能で、更にコストが安いというメリットがあるからである。   Compared to other metals, Cu has an electrical resistivity lower than that of, for example, aluminum, and can flow a large current (1 ampere or more) or a large power consumption (≧ 1 to 100 W), and further has a merit that the cost is low. Because there is.

ただし、チップパッドである内部電極（金属膜）の表面をＣｕのままとすると、ワイヤボンディング工程に進む時点までにそのＣｕ表面に銅の酸化膜が形成されてしまう。よって、ボンディングワイヤとチップパッド（内部電極）との間の接続抵抗値を小さくして安定した電気的な導通を確保することは困難である。ワイヤボンディング工程前に銅の酸化膜をクリーニングすることは、工程が増加するので好ましくない。更に、クリーニング後からワイヤボンディング工程において、酸化しないようにする工程管理及び製造装置も必要である。   However, if the surface of the internal electrode (metal film) that is the chip pad is left as Cu, a copper oxide film is formed on the Cu surface by the time when the process proceeds to the wire bonding step. Therefore, it is difficult to secure stable electrical conduction by reducing the connection resistance value between the bonding wire and the chip pad (internal electrode). Cleaning the copper oxide film before the wire bonding step is not preferable because the number of steps increases. Furthermore, a process control and manufacturing apparatus that prevents oxidation in the wire bonding process after cleaning is also required.

よって、現在、内部電極の主金属膜Ｃｕの表面が酸化する前、またはＣｕの酸化膜を除去した後、その主金属膜Ｃｕの表面に金Ａｕ（以下Ａｕと表記することあり）等の酸化防止膜を形成している。特に、Ａｕは、酸化防止膜としての機能の他、ボンディングワイヤ材であるＣｕとの間（つまりＣｕとＡｕという異種金属間）の相互拡散による金属固溶体を得やすく、かつ、その固溶体(Solid solution)は安定であり、接続抵抗値が安定した信頼性の高い接続が得られる。   Therefore, at present, the surface of the main metal film Cu of the internal electrode is oxidized, or after the Cu oxide film is removed, the surface of the main metal film Cu is oxidized such as gold Au (hereinafter sometimes referred to as Au). A prevention film is formed. In particular, Au has a function as an anti-oxidation film, and it is easy to obtain a metal solid solution by mutual diffusion between Cu as a bonding wire material (that is, between different metals such as Cu and Au), and the solid solution (Solid solution) ) Is stable, and a reliable connection with a stable connection resistance value can be obtained.

他方、例えば特許文献１〜４に記載のように、主金属膜としてのＣｕの表面に、内部電極の主金属膜Ｃｕの酸化防止膜としてＡｌの酸化防止膜を付す技術が開示される。酸化防止膜としてのＡｌと、ボンディングワイヤ材であるＣｕとの間（つまりＣｕとＡｌという異種金属間）の相互拡散による金属固溶体(Intermetalic compound)が得られる。酸化防止膜Ａｌの表面へのＣｕワイヤボンディングは、現状、一般的な技術となっている。   On the other hand, as disclosed in Patent Documents 1 to 4, for example, a technique is disclosed in which an Al antioxidant film is attached to the surface of Cu as the main metal film as an antioxidant film of the main metal film Cu of the internal electrode. A metal solid solution (Intermetalic compound) is obtained by interdiffusion between Al as the antioxidant film and Cu as the bonding wire material (that is, between different metals such as Cu and Al). Cu wire bonding to the surface of the antioxidant film Al is a common technique at present.

特許文献５は、Ｔｉ／Ａｌ／ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮからなる積層構造の配線層５が、Ａｕワイヤ８と接合することを開示する。Ａｌ−Ｃｕは、Ａｌを主成分とする。言い換えれば、Ａｌ−Ｃｕの合金層の上面にＴｉＮが形成される。   Patent Document 5 discloses that a wiring layer 5 having a laminated structure made of Ti / Al / TiN / Al—Cu / TiN is bonded to an Au wire 8. Al-Cu is mainly composed of Al. In other words, TiN is formed on the upper surface of the Al—Cu alloy layer.

特許文献６は、液晶ディスプレイなどのアレイ基板のゲート線及びシグナル線の構造として、銅または銅合金層と、その上面に形成された窒素を含有する第２金属化合物膜を開示する。   Patent Document 6 discloses a second metal compound film containing copper or a copper alloy layer and nitrogen formed on the upper surface thereof as a structure of gate lines and signal lines of an array substrate such as a liquid crystal display.

特開２００９−１７７１０４号公報JP 2009-177104 A 特開平８−７８４５９号公報JP-A-8-78459 特許第４０５６３９４号公報Japanese Patent No. 4056394 米国特許第６，６９３，０２０号明細書US Pat. No. 6,693,020 特開２００３−２７３１１３号公報JP 2003-273113 A 特開２００５−２１７０８８号公報Japanese Patent Laying-Open No. 2005-217088

Ａｕの酸化防止膜は、コストが高いというデメリットがある。他方、特許文献１〜４に記載のＡｌの酸化防止膜は、Ａｕに比較して安価である。しかし、例えば特許文献２において生成される、ＡｌとＣｕの合金、すなわち異種金属間の相互拡散による金属間化合物は、ＡｕとＣｕの金属固溶体と比較して、接合が不安定で硬度も硬く、信頼性（接合強度）が低下する。異種金属間の相互拡散には、カーケンダル現象が少なからず生じ、接合面にボイドが生ずるからである。特に温度や電流値などに対して高信頼性を求められるデバイスには、適用困難な場合がある。特許文献５においてもＡｕボンディングワイヤはコストが高く、更に、Ａｌ−Ｃｕの合金層とＡｕボンディングワイヤとの接合は金属間化合物であり、接合が不安定で信頼性（接合強度）が低下する。特許文献６は、銅または銅合金層と、その上面に形成された窒素を含有する第２金属化合物膜を開示するも、ボンディングワイヤを開示せず、更に、ボンディングワイヤ材の種別、及びその種別による接合に関する課題、及び示唆を一切開示していない。   The antioxidant film of Au has a demerit that the cost is high. On the other hand, the Al antioxidant films described in Patent Documents 1 to 4 are less expensive than Au. However, for example, an alloy of Al and Cu generated in Patent Document 2, that is, an intermetallic compound by interdiffusion between different metals is unstable in joining and hard as compared with a metal solid solution of Au and Cu. Reliability (bonding strength) decreases. This is because interdiffusion between dissimilar metals often causes a Kirkendall phenomenon, and a void is formed on the joint surface. In particular, it may be difficult to apply to devices that require high reliability with respect to temperature, current value, and the like. Also in Patent Document 5, the cost of the Au bonding wire is high, and further, the bonding between the Al—Cu alloy layer and the Au bonding wire is an intermetallic compound, the bonding is unstable and the reliability (bonding strength) is lowered. Patent Document 6 discloses a copper or copper alloy layer and a second metal compound film containing nitrogen formed on the upper surface thereof, but does not disclose a bonding wire, and further, a type of bonding wire material and a type thereof It does not disclose any problems and suggestions regarding the joining.

なお合金には、接合強度の高い順番に、「金属固溶体」「共晶（eutectic）」「金属間化合物」の３種類の状態がある。「金属固溶体」は２種類以上の元素が完全に溶け込んでいる（混ざった）状態である。「共晶」は成分の金属が結晶レベルではそれぞれ独立している状態である。「金属間化合物」は、原子レベルで、一定割合で結合した状態である。   The alloy has three types of states of “metal solid solution”, “eutectic”, and “intermetallic compound” in descending order of bonding strength. A “metal solid solution” is a state in which two or more elements are completely dissolved (mixed). “Eutectic” is a state in which the constituent metals are independent at the crystal level. An “intermetallic compound” is in a state of being bonded at a certain ratio at the atomic level.

本発明にかかる半導体装置の代表的な構成は、第１の金属を主成分とする金属層と、前記第１の金属と反応せず且つ前記第１の金属以外の第２の金属から生成された絶縁体からなり、前記金属層の表面に直接形成されている第１の絶縁層と、前記第１の金属を主成分とするボンディングワイヤと、を備え、前記金属層は、前記ボンディングワイヤと接合されているボンディング領域を含み、前記ボンディング領域は、前記第１の絶縁層の複数の破片を含んでいる、ことを特徴とする。   A typical configuration of a semiconductor device according to the present invention is generated from a metal layer mainly composed of a first metal and a second metal that does not react with the first metal and is not the first metal. A first insulating layer formed directly on the surface of the metal layer, and a bonding wire mainly composed of the first metal, the metal layer including the bonding wire The bonding region is bonded, and the bonding region includes a plurality of pieces of the first insulating layer.

本発明にかかる半導体装置の代表的な製造方法は、第１の金属を主成分とする金属層を形成する金属層形成工程と、前記第１の金属と反応せず且つ前記第１の金属以外の第２の金属から生成された絶縁体からなる第１の絶縁層を前記金属層のうち、少なくとも、ボンディングワイヤと接合されるボンディング領域に直接形成する第１の絶縁層形成工程と、前記第１の金属を主成分とするボンディングワイヤによって前記第１の絶縁層の一部を破壊する破壊工程と、前記第１の絶縁層の複数の破片を前記金属層の所定のボンディング領域に含ませつつ前記ボンディング領域に前記ボンディングワイヤを接合するボンディング工程と、を備える、ことを特徴とする。   A typical method for manufacturing a semiconductor device according to the present invention includes a metal layer forming step of forming a metal layer containing a first metal as a main component, and a non-first metal that does not react with the first metal. A first insulating layer forming step of directly forming a first insulating layer made of an insulator generated from the second metal in at least a bonding region of the metal layer bonded to a bonding wire; A breaking step of breaking a part of the first insulating layer with a bonding wire containing one metal as a main component, and including a plurality of pieces of the first insulating layer in a predetermined bonding region of the metal layer A bonding step of bonding the bonding wire to the bonding region.

本発明にかかるシステムの代表的な構成は、半導体装置と、前記半導体装置によって制御される被制御装置とを備え、前記半導体装置は、第１の金属を主成分とする金属層と、前記第１の金属と反応せず且つ前記第１の金属以外の第２の金属から生成された絶縁体からなり、前記金属層の表面に直接形成されている第１の絶縁層と、前記第１の金属を主成分とするボンディングワイヤと、を備え、前記金属層は、前記ボンディングワイヤと接合されているボンディング領域を含み、前記ボンディング領域は、前記第１の絶縁層の複数の破片を含んでいる、ことを特徴とする。   A typical configuration of a system according to the present invention includes a semiconductor device and a controlled device controlled by the semiconductor device, and the semiconductor device includes a metal layer containing a first metal as a main component, and the first device. A first insulating layer that is formed of an insulator that does not react with one metal and is generated from a second metal other than the first metal, and is formed directly on a surface of the metal layer; A bonding wire containing metal as a main component, wherein the metal layer includes a bonding region bonded to the bonding wire, and the bonding region includes a plurality of pieces of the first insulating layer. It is characterized by that.

本発明によれば、ボンディングワイヤと内部電極との接続工程において、１．接合の安定性、２．接合の強度、３．接合の抵抗の小ささ、４．工程数の減少、の少なくともいずれか一点について著しく優位な半導体装置を提供することが可能である。また、銅を主成分とする金属層の酸化防止膜として銅と反応しない絶縁体を用いるので、異種金属によって生ずる脆弱な金属間化合物である合金が介在せず、カーケンダル現象によるボイドが生じず、接合の安定性に優れ、接合強度の高い銅を主成分とするボンディングワイヤによるボンディングが可能となる。   According to the present invention, in the step of connecting the bonding wire and the internal electrode, 1. Stability of the joint 2. strength of bonding; 3. Small joint resistance; It is possible to provide a semiconductor device that is significantly superior with respect to at least one of the reduction in the number of steps. In addition, since an insulator that does not react with copper is used as an antioxidant film for a metal layer mainly composed of copper, an alloy that is a brittle intermetallic compound produced by a dissimilar metal does not intervene, and voids due to the Kirkendall phenomenon do not occur. Bonding with a bonding wire mainly composed of copper having excellent bonding stability and high bonding strength becomes possible.

本発明の第１の実施形態である半導体装置が完成してゆく様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor device which is the 1st Embodiment of this invention is completed. 図１に対応する半導体装置製造方法の前半のフローチャートである。3 is a flowchart of the first half of the semiconductor device manufacturing method corresponding to FIG. 1; 図１の続きであり、本発明の第１の実施形態である半導体装置が完成してゆく様子を示す断面図である。FIG. 2 is a continuation of FIG. 1 and is a cross-sectional view showing a state where the semiconductor device according to the first embodiment of the present invention is completed. 図３に対応する半導体装置製造方法の後半のフローチャートである。4 is a second half flowchart of the semiconductor device manufacturing method corresponding to FIG. 3; 図４のワイヤボンディング工程の一部である。It is a part of wire bonding process of FIG. 図４のワイヤボンディング工程の一部である。It is a part of wire bonding process of FIG. 図４のワイヤボンディング工程の一部である。It is a part of wire bonding process of FIG. 図７の変形例である。It is a modification of FIG. 図６（ｂ）のボンディング領域で達成されている固相接合の原理を示す図である。It is a figure which shows the principle of the solid-phase joining achieved in the bonding area | region of FIG.6 (b). 本発明による半導体装置の実施形態と比較する比較例を示す図である。It is a figure which shows the comparative example compared with embodiment of the semiconductor device by this invention. 図１０（ａ）のＡｕ酸化防止膜をＡｌ酸化防止膜に変更した構造を有する特許文献３にて想定される層構造の断面図である。It is sectional drawing of the layer structure assumed in patent document 3 which has the structure which changed the Au antioxidant film | membrane of Fig.10 (a) into Al antioxidant film | membrane. 異種金属を接合する際の界面を例示する図である。It is a figure which illustrates the interface at the time of joining a dissimilar metal. 異種金属間で生じるカーケンダルボイド（カーケンダル現象、カーケンダル効果）を例示する図である。It is a figure which illustrates the Kirkendall void (Kerkendal phenomenon, Kirkendall effect) which arises between different metals. 図１１に示した特許文献３の層構造と、図６（ｂ）に示した本願発明の実施形態のそれとを対比する図である。It is a figure which contrasts the layer structure of patent document 3 shown in FIG. 11, and that of embodiment of this invention shown in FIG.6 (b). 本発明の第２の実施形態である半導体装置が完成してゆく様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor device which is the 2nd Embodiment of this invention is completed. 図１５に対応する半導体装置製造方法のフローチャートである。16 is a flowchart of a semiconductor device manufacturing method corresponding to FIG. 15; 本発明の第３の実施形態である半導体装置が完成してゆく様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor device which is the 3rd Embodiment of this invention is completed. 図１７に対応する半導体装置製造方法のフローチャートである。It is a flowchart of the semiconductor device manufacturing method corresponding to FIG. 本発明の第４の実施形態である半導体装置が完成してゆく様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor device which is the 4th Embodiment of this invention is completed. 図１９に対応する半導体装置製造方法のフローチャートである。20 is a flowchart of a semiconductor device manufacturing method corresponding to FIG. 本発明の第５の実施形態である半導体装置が完成してゆく様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor device which is the 5th Embodiment of this invention is completed. 図２１に対応する半導体装置製造方法のフローチャートである。It is a flowchart of the semiconductor device manufacturing method corresponding to FIG. 本発明の第６の実施形態である半導体装置が完成してゆく様子を示す断面図である。It is sectional drawing which shows a mode that the semiconductor device which is the 6th Embodiment of this invention is completed. 本発明の第７および第８の実施形態である半導体装置の中間体を示す断面図である。It is sectional drawing which shows the intermediate body of the semiconductor device which is the 7th and 8th embodiment of this invention. 図７の半導体装置の実施形態を利用した制御システムを例示するブロック図である。FIG. 8 is a block diagram illustrating a control system using the embodiment of the semiconductor device of FIG. 7.

発明を実施する本発明の一つの実施例は、以下に示される。但し、本願の請求内容はこの実施例に制限されないことは言うまでもない。   One embodiment of the present invention embodying the invention is shown below. However, it goes without saying that the claimed contents of the present application are not limited to this embodiment.

本発明によれば、共に銅を主成分とするボンディングワイヤと金属層との間で、同種金属による接合が行われる。それは、固相接合（solid-phase bonding）の原理による接合である。ボンディングワイヤが接続する先の物質である銅の金属層には、その金属層の酸化及び合金層の形成を抑制する保護膜が付される。その保護膜は、同種金属同士の固相接合を実現させ、その固相接合の効果を低下させないような性質でなければならない。よって、保護膜自身も、銅と反応しない材質、つまり合金を形成しない材質でなければならない。保護膜は、銅と反応しない材質から生成され、例えば、銅以外の金属が実質的にすべて酸化された酸化膜（酸化物）、若しくは窒化膜（窒化物）、又は炭化膜（炭化物）、等が、好適である。   According to the present invention, the bonding of the same kind of metal is performed between the bonding wire mainly composed of copper and the metal layer. It is bonding based on the principle of solid-phase bonding. The copper metal layer, which is the material to which the bonding wire is connected, is provided with a protective film that suppresses oxidation of the metal layer and formation of the alloy layer. The protective film must be of such a property as to realize solid-phase bonding between the same kind of metals and not to reduce the effect of the solid-phase bonding. Therefore, the protective film itself must be a material that does not react with copper, that is, a material that does not form an alloy. The protective film is generated from a material that does not react with copper. For example, an oxide film (oxide), a nitride film (nitride), or a carbide film (carbide) in which a metal other than copper is substantially entirely oxidized, etc. Is preferred.

言い換えれば、本願は、金属層の表面に特許文献２，３，４に記載のような異種金属によって生ずる脆弱な金属間化合物である合金が介在しないので、カーケンダル現象によるボイドが生じず、接合の安定性に優れ、接合強度の高いボンディングが可能となる。   In other words, in the present application, since the alloy which is a brittle intermetallic compound generated by a dissimilar metal as described in Patent Documents 2, 3, and 4 does not intervene on the surface of the metal layer, voids due to the Kirkendal phenomenon do not occur, Bonding with excellent stability and high bonding strength is possible.

本発明のような構成が実現できているのは、銅と反応しない絶縁体からなる第１の絶縁層を破壊することによって、同種金属であるボンディングワイヤと金属層とを接合するという製造方法で得られるからである。銅と反応しない絶縁体からなる第１の絶縁層は、ボンディングワイヤを金属層に接触させて機械的なストレス（所定の荷重、超音波振動、熱（超音波振動１７６による摩擦熱を含む））を加えることにより、破壊可能な程度の破壊靭性（fracture toughness）を有する材質である。破壊靭性は、対語として脆性破壊（brittle failure）とも表現できる。本発明における第１の絶縁層（保護膜）は、ベストモードとして、１．他の金属との合金層を形成しない、２．硬度が高い、つまり固い材料、３．破壊靭性が低い、つまり割れやすく脆い材料、４．厚みが薄い、５．安い材料、を満足する酸化物、窒化物、炭化物の材料であり、好ましい金属としてＡｌ、Ｓｎ、Ｔｉ、Ｔａ、若しくはＺｒのいずれか、又は少なくともそれらの２以上の組み合わせ、から成る金属である。これら第１の絶縁層は、共有結合、またはイオン性を含む共有結合の特徴を有する。ベストモードとしては、共有結合である。窒化物や炭化物の多くが共有結合である。一般的に、共有結合は、イオン性を持つ共有結合より、硬くて脆い特性を有するからである。酸化物の多くがイオン性を持つ共有結合である。イオン性を含む共有結合は、共有結合より強度が弱いものが一般的であり硬さは劣るが、脆い材料であり本発明における第１の絶縁層として適用できる。つまり、銅と反応しない絶縁体からなる第１の絶縁層が破壊されるため、金属層のワイヤボンディング領域は、破壊された第１の絶縁層の複数の破片を含んでボンディングワイヤに接合されている。   The configuration as in the present invention can be realized by a manufacturing method in which the first insulating layer made of an insulator that does not react with copper is destroyed to bond a bonding wire, which is the same metal, and the metal layer. It is because it is obtained. The first insulating layer made of an insulator that does not react with copper is mechanically stressed by bringing the bonding wire into contact with the metal layer (predetermined load, ultrasonic vibration, heat (including frictional heat caused by the ultrasonic vibration 176)). Is a material having a fracture toughness that can be broken. Fracture toughness can also be expressed as brittle failure as a counter word. The first insulating layer (protective film) in the present invention is the best mode. 1. Do not form alloy layers with other metals 2. Hard material, that is, hard material. 3. A material with low fracture toughness, that is, a material that is brittle and brittle. 4. Thin thickness It is an oxide, nitride, or carbide material satisfying a low-priced material, and a preferable metal is any one of Al, Sn, Ti, Ta, and Zr, or at least a combination of two or more thereof. These first insulating layers have a covalent bond or a covalent bond characteristic including ionicity. The best mode is a covalent bond. Many of nitrides and carbides are covalent bonds. This is because covalent bonds generally have harder and more brittle characteristics than covalent bonds with ionic properties. Many of the oxides are covalent bonds with ionic properties. The covalent bond including ionicity is generally weaker than the covalent bond and is inferior in hardness, but is a brittle material and can be applied as the first insulating layer in the present invention. That is, since the first insulating layer made of an insulator that does not react with copper is destroyed, the wire bonding region of the metal layer is bonded to the bonding wire including a plurality of broken pieces of the first insulating layer. Yes.

第１の絶縁層は銅と反応しない金属を元に作られている。対峙する一例として、銅を元に作った酸化銅を用いる場合、その酸化銅は、主成分を銅とするボンディングワイヤを接触させて機械的なストレスを加えても破壊されにくく、上記のような第１の絶縁層の破壊による半導体装置と少なくとも同等の信頼性を得られない。   The first insulating layer is made of a metal that does not react with copper. As an example of confrontation, when copper oxide made from copper is used, the copper oxide is hardly broken even when mechanical stress is applied by contacting a bonding wire whose main component is copper, as described above. The reliability at least equivalent to that of the semiconductor device due to the breakdown of the first insulating layer cannot be obtained.

特許文献３，４で作った金属層の保護膜の構造には合金層が含まれている。この合金層は、ワイヤボンディング時、本願発明に比較して破壊されにくく、また金属間化合物によって、「ボンディングワイヤのＣｕ」と「金属層のＣｕ」とは直接接合しにくい。一方、本発明では、「金属層のＣｕ」の上にはＣｕと反応しない第１の絶縁層（一例として酸化Ａｌなどの酸化膜だけで構成）が形成され金属間化合物を含まずカーケンダル現象によるボイドも生じないので、ワイヤボンディング時、第１の絶縁層が破壊され「ボンディングワイヤのＣｕ」と「金属層のＣｕ」とが直接接合される。よって、本発明によれば、特許文献３の合金層をボンディングワイヤで破壊する構造よりも、更に信頼性が高いと言える。一例として、銅はアルミより比抵抗（電気抵抗率）が小さいことも含めて、１アンペア程度以上の大電流を流すパワーデバイスに好適である。   The structure of the protective film of the metal layer made in Patent Documents 3 and 4 includes an alloy layer. This alloy layer is less likely to be destroyed during wire bonding than the present invention, and “bonding wire Cu” and “metal layer Cu” are less likely to be directly bonded by an intermetallic compound. On the other hand, in the present invention, the first insulating layer that does not react with Cu is formed on “Cu of the metal layer” (for example, it is composed only of an oxide film such as Al oxide) and does not contain an intermetallic compound. Since no void is generated, the first insulating layer is broken during wire bonding, and “Cu of bonding wire” and “Cu of metal layer” are directly bonded. Therefore, according to this invention, it can be said that reliability is still higher than the structure which destroys the alloy layer of patent document 3 with a bonding wire. As an example, copper is suitable for a power device that flows a large current of about 1 ampere or more, including that the specific resistance (electrical resistivity) is smaller than that of aluminum.

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。本文および図面では、同様の素材からなる要素が、複数の異なる実施形態に含まれるときには、同一の符号によって指示することとする。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the text and the drawings, when elements made of similar materials are included in a plurality of different embodiments, the same reference numerals are used.

（半導体装置：第１の実施形態）
図１は、本発明の第１の実施形態である半導体装置が完成してゆく様子を示す断面図である。図２は、図１に対応する半導体装置製造方法の前半のフローチャートである。図１（ｅ）に示すように、本実施形態における半導体装置の中間体１００は、例えばシリコン（Ｓｉ）製の半導体基板１０２を備える。図１が示す中間体１００は、半導体ウェハ（以下、単にウェハと呼ぶことがある）の一部の断面を示している。中間体１００は、Ｓｉ製の半導体基板１０２中のトランジスタや抵抗、キャパシタ等で構成された電気回路である内部回路１０４と電気的に接続され半導体基板１０２上に形成された内部電極（金属の導電層）１０６を備える。内部電極１０６は、例えばアルミニウムとしてよく、金属層１０８と電気的に接合されている。金属層１０８は、所謂チップパッドである。チップパッドは、後述する外部から電気的な接続手段としてワイヤがボンディングされるボンディング領域１８４（図６（ｂ））を有する。内部回路１０４は、金属層１０８に電気的に接続されるパワーデバイスの内部回路としてよい。なお内部回路１０４は、図１（ｅ）以外の図では図示を省略している。尚、後述するが、半導体基板１０２はポリカーボネート、フッ素樹脂系、ビスマレイミドトリアジン樹脂（BTレジン;Bismaleimide-Triazine Resin；商品名）、エポキシ樹脂系のFR-4（耐燃性ガラス基材エポキシ樹脂積層板）等の絶縁体としてもよい。半導体ウェハは、Si（シリコン）ウェハ以外に、SiC（シリコンカーバイド）ウェハ、サファイアウェハ、化合物半導体ウェハ(GaP（リン化ガリウム）ウェハ、GaAs（ヒ化ガリウム）ウェハ、InP（リン化インジウム）ウェハ、GaN（窒化ガリウム）ウェハ）を用いることも出来る。 (Semiconductor Device: First Embodiment)
FIG. 1 is a cross-sectional view showing a state where the semiconductor device according to the first embodiment of the present invention is completed. FIG. 2 is a flowchart of the first half of the semiconductor device manufacturing method corresponding to FIG. As shown in FIG. 1E, the semiconductor device intermediate 100 according to the present embodiment includes a semiconductor substrate 102 made of, for example, silicon (Si). An intermediate body 100 shown in FIG. 1 shows a cross section of a part of a semiconductor wafer (hereinafter sometimes simply referred to as a wafer). The intermediate body 100 is electrically connected to an internal circuit 104 that is an electric circuit composed of transistors, resistors, capacitors, etc. in a semiconductor substrate 102 made of Si, and is connected to an internal electrode (metal conductive layer) formed on the semiconductor substrate 102. Layer) 106. The internal electrode 106 may be aluminum, for example, and is electrically joined to the metal layer 108. The metal layer 108 is a so-called chip pad. The chip pad has a bonding region 184 (FIG. 6B) to which a wire is bonded as an external electrical connection means to be described later. The internal circuit 104 may be an internal circuit of a power device that is electrically connected to the metal layer 108. The internal circuit 104 is not shown in the drawings other than FIG. As will be described later, the semiconductor substrate 102 is made of polycarbonate, fluororesin, bismaleimide-triazine resin (BT resin; trade name), epoxy resin FR-4 (flame resistant glass base epoxy resin laminate) ) Or the like. In addition to Si (silicon) wafers, semiconductor wafers include SiC (silicon carbide) wafers, sapphire wafers, compound semiconductor wafers (GaP (gallium phosphide) wafers, GaAs (gallium arsenide) wafers, InP (indium phosphide) wafers), A GaN (gallium nitride) wafer) can also be used.

内部電極１０６上には、銅を主成分とする金属層１０８が形成されている。金属層１０８の表面には、第１の絶縁層１１０が直接形成されていて、これは、銅と反応しない絶縁体からなり、例えば酸化アルミニウム、酸化スズ、酸化チタン、酸化タンタル、酸化ジルコニウムのいずれか、またはそれらの組み合わせ、としてよい。、若しくは窒化物、又は炭化物を用いてもよい。窒化物の例示としては窒化アルミニウム(AlN)、窒化スズ（SnN）、窒化タンタル(TaN)、窒化ジルコニウム(ZrN) のいずれか、またはそれらの組み合わせ、炭化物の例示としては炭化アルミニウム(AlC) 、炭化スズ（SnO）、炭化タンタル(TaC)、炭化ジルコニウム(ZrC)いずれか、またはそれらの組み合わせ、が、好ましい。これらの酸化数は、任意である。更に、これらの酸化物、窒化物、炭化物のいずれかの組み合わせでもよい。様々な組み合わせにより、それぞれ最適な特性を実現できる。第１の絶縁層１１０は、１μｍ（マイクロメートル）以下の厚さを有する。より好ましくは、１ｎｍ〜１００ｎｍ（ナノメートル）の厚さを有する。第１の絶縁層１１０の材の選択により、それぞれ最適な厚さを選択でき、それぞれ最適な特性を実現できる。   A metal layer 108 containing copper as a main component is formed on the internal electrode 106. A first insulating layer 110 is directly formed on the surface of the metal layer 108 and is made of an insulator that does not react with copper. For example, any of aluminum oxide, tin oxide, titanium oxide, tantalum oxide, and zirconium oxide is used. Or a combination thereof. Alternatively, nitride or carbide may be used. Examples of nitrides are aluminum nitride (AlN), tin nitride (SnN), tantalum nitride (TaN), zirconium nitride (ZrN), or combinations thereof, and examples of carbides are aluminum carbide (AlC), carbonized Any of tin (SnO), tantalum carbide (TaC), zirconium carbide (ZrC), or a combination thereof is preferable. These oxidation numbers are arbitrary. Further, any combination of these oxides, nitrides, and carbides may be used. Optimal characteristics can be achieved by various combinations. The first insulating layer 110 has a thickness of 1 μm (micrometer) or less. More preferably, it has a thickness of 1 nm to 100 nm (nanometers). By selecting the material of the first insulating layer 110, the optimum thickness can be selected, and the optimum characteristics can be realized.

半導体基板１０２上にはさらに、第２の絶縁層１１２が積層されている。これは窒化膜（例えば、シリコン窒化膜）、又は酸化膜（例えば、リン珪酸ガラス（ＰＳＧ：Phosphorous Silicate Glass）、ほう珪酸ガラス（ＢＳＧ：Boron Silicon Glass）、ほう素リン珪酸ガラス（ＢＰＳＧ：Boron Phosphorus Silicon Glass））、としてよい。更に、第２の絶縁層１１２は、例えば、半導体基板１０２を保護する所謂パッシベーション膜を含んでいてよい。パッシベーション膜の代表例は、ポリイミドの材質である。第２の絶縁層１１２は内部電極１０６を封止し、金属層１０８の側面までの高さを有している。尚、内部電極１０６及び金属層１０８は、例えば業界において周知なＷＬＰ（Wafer Level Packaging）で形成される再配線層及びポスト電極でもよい。   A second insulating layer 112 is further stacked on the semiconductor substrate 102. This is a nitride film (for example, silicon nitride film) or an oxide film (for example, phosphorous silicate glass (PSG), borosilicate glass (BSG), boron phosphosilicate glass (BPSG)). Silicon Glass)). Furthermore, the second insulating layer 112 may include, for example, a so-called passivation film that protects the semiconductor substrate 102. A typical example of the passivation film is a polyimide material. The second insulating layer 112 seals the internal electrode 106 and has a height up to the side surface of the metal layer 108. The internal electrode 106 and the metal layer 108 may be, for example, a rewiring layer and a post electrode formed by WLP (Wafer Level Packaging) well known in the industry.

図１（ｅ）の中間体１００は、図２の製造方法によって製造される。工程１２０ではフォトリソグラフィー、イオン注入、デポジット、及びエッチング等を用いた所謂半導体の前工程であるウエハプロセスを行い、少なくとも内部回路１０４及び内部電極１０６を有する半導体基板１０２上に第２の絶縁層１１２を成膜し、エッチングすることによって図１（ａ）の状態とする。   The intermediate 100 in FIG. 1E is manufactured by the manufacturing method in FIG. In step 120, a wafer process which is a so-called semiconductor pre-process using photolithography, ion implantation, deposit, etching, or the like is performed, and the second insulating layer 112 is formed on the semiconductor substrate 102 having at least the internal circuit 104 and the internal electrode 106. Is deposited and etched to obtain the state of FIG.

工程１２２ではメタルマスク１４０を所定の位置に配置する（図１（ｂ））。このときメタルマスク１４０に代えてフォトレジストを用いてもよい。メタルマスク１４０は所定のパターン（孔１４２）を有している。   In step 122, the metal mask 140 is disposed at a predetermined position (FIG. 1B). At this time, a photoresist may be used instead of the metal mask 140. The metal mask 140 has a predetermined pattern (hole 142).

工程１２４ではメタルマスク１４０を通して内部電極１０６上に金属層１０８を形成する（図１（ｃ））。この金属層形成工程１２４は、例えばＰＶＤ（Physical Vapor Deposition：物理気相成長法）またはＣＶＤ（Chemical Vapor Deposition：化学蒸着法）を用いて行ってよい。   In step 124, the metal layer 108 is formed on the internal electrode 106 through the metal mask 140 (FIG. 1C). The metal layer forming step 124 may be performed using, for example, PVD (Physical Vapor Deposition) or CVD (Chemical Vapor Deposition).

工程１２６では、第１の絶縁層１１０を形成する（図１（ｄ））。この第１の絶縁層形成工程１２６もＰＶＤまたはＣＶＤを用いて行ってよく、第１の絶縁層１１０を、金属層１０８のうち、少なくとも、後述のボンディングワイヤ１６６（図３（ｃ））と接合されるボンディング領域１８４（図６（ｂ））に直接形成する。   In step 126, the first insulating layer 110 is formed (FIG. 1D). This first insulating layer forming step 126 may also be performed using PVD or CVD, and the first insulating layer 110 is bonded to at least a bonding wire 166 (FIG. 3C) described later of the metal layer 108. It is directly formed in the bonding region 184 (FIG. 6B).

工程１２８では、メタルマスク１４０をリフトオフして除去する（図１（ｅ））。これによって、金属層１０８のうち、メタルマスク１４０上に積層されたものも除去され、ウエハレベルで中間体１００が完成する。   In step 128, the metal mask 140 is lifted off and removed (FIG. 1E). As a result, the metal layer 108 laminated on the metal mask 140 is also removed, and the intermediate 100 is completed at the wafer level.

図２に示すように、工程１２２から工程１２８までは、ブロック１３０で示すように、同一の炉（チャンバ。図示省略）内で真空状態を維持して遂行する。特に金属層形成工程１２４および第１の絶縁層形成工程１２６を同一チャンバ内で行う、すなわち真空を破壊しないでターゲットまたはガスを変えて行うため、ウエハが酸素に触れることがない。したがって、金属層１０８は酸化しない。これによって金属層１０８の上に「直接」、第１の絶縁層１１０を金属層１０８の保護膜として形成可能である。   As shown in FIG. 2, steps 122 to 128 are performed while maintaining a vacuum state in the same furnace (chamber, not shown) as indicated by block 130. In particular, since the metal layer forming step 124 and the first insulating layer forming step 126 are performed in the same chamber, that is, by changing the target or gas without breaking the vacuum, the wafer does not come into contact with oxygen. Therefore, the metal layer 108 is not oxidized. As a result, the first insulating layer 110 can be formed directly on the metal layer 108 as a protective film for the metal layer 108.

図３は図１の続きであり、本発明の第１の実施形態である半導体装置が完成してゆく様子を示す断面図である。図４は図３に対応する半導体装置製造方法の後半のフローチャートである。図４に示すように、図２のプロセスの後、ダイシング工程１５０によってウエハを各チップに分割する。分割しただけなので、各チップの構造は図３（ａ）に示す通り、中間体１００のままである。   FIG. 3 is a continuation of FIG. 1 and is a cross-sectional view showing a state in which the semiconductor device according to the first embodiment of the present invention is completed. FIG. 4 is a flowchart of the latter half of the semiconductor device manufacturing method corresponding to FIG. As shown in FIG. 4, after the process of FIG. 2, the wafer is divided into chips by a dicing process 150. Since it is only divided, the structure of each chip remains the intermediate 100 as shown in FIG.

ダイボンディング工程１５２では、半導体基板１０２の下面に、接着材１６２を介してリードフレームのダイステージ部１６４にチップを接着し、図３（ｂ）の状態とする。   In the die bonding step 152, a chip is bonded to the die stage portion 164 of the lead frame via the adhesive 162 on the lower surface of the semiconductor substrate 102 to obtain the state shown in FIG.

（ワイヤボンディング工程）
ワイヤボンディング工程１５４では、銅を主成分とするボンディングワイヤ１６６を金属層１０８およびリードフレームのリード部１６８にそれぞれ接合し、図３（ｃ）の状態とする。図５、図６および図７はそれぞれ、図４のワイヤボンディング工程１５４の一部を詳述した図である。図５および図６は、ボンディングワイヤ１６６と金属層１０８との接合を示す断面図であり、図７はボンディングワイヤ１６６とリードフレームのリード部１６８との接合を示す断面図である。 (Wire bonding process)
In the wire bonding step 154, bonding wires 166 containing copper as a main component are bonded to the metal layer 108 and the lead portion 168 of the lead frame, respectively, and the state shown in FIG. 5, FIG. 6 and FIG. 7 are diagrams detailing a part of the wire bonding step 154 of FIG. 5 and 6 are cross-sectional views showing the bonding between the bonding wire 166 and the metal layer 108, and FIG. 7 is a cross-sectional view showing the bonding between the bonding wire 166 and the lead portion 168 of the lead frame.

ワイヤボンディング工程１５４では、図５（ａ）に示すように、まず、ボンディングワイヤ１６６の一端を球形のボール部１６６Ａに成形する。このボール部１６６Ａは、図示しないが、アルゴンガスと水素ガス等の還元ガスを供給しながら、キャピラリ１７０の穴を通した銅を主成分とするボンディングワイヤ１６６の先端部分を、電気トーチの熱エネルギにより溶融することで成形可能である。ボール部１６６Ａの表面は、還元ガスにより酸化しにくくなっている。   In the wire bonding step 154, as shown in FIG. 5A, first, one end of the bonding wire 166 is formed into a spherical ball portion 166A. Although not shown, the ball portion 166A supplies the thermal energy of the electric torch with the tip portion of the bonding wire 166 mainly composed of copper passing through the hole of the capillary 170 while supplying a reducing gas such as argon gas and hydrogen gas. Can be molded by melting. The surface of the ball portion 166A is not easily oxidized by the reducing gas.

次に、図５（ａ）に示すように、キャピラリ１７０に荷重１７２をかけてチップ側に下降させ、ボンディングワイヤ１６６と第１の絶縁層１１０とを接触させる。さらに図５（ｂ）に示すように荷重１７２をかけると、ボンディングワイヤ１６６によって、第１の絶縁層１１０の一部が破壊される。破壊されて生じたクラック１７４の間からボンディングワイヤ１６６が押し出され、金属層１０８に接触する。例えば、第１の絶縁層１１０の厚さは、１μｍ以下である。   Next, as shown in FIG. 5A, a load 172 is applied to the capillary 170 to lower it toward the chip side, and the bonding wire 166 and the first insulating layer 110 are brought into contact with each other. Further, when a load 172 is applied as shown in FIG. 5B, a part of the first insulating layer 110 is broken by the bonding wire 166. The bonding wire 166 is pushed out from between the cracks 174 generated by the destruction, and comes into contact with the metal layer 108. For example, the thickness of the first insulating layer 110 is 1 μm or less.

同時に、図６（ａ）に示すように、荷重１７２、超音波振動１７６、ボール部１６６Ａの球形状の相乗効果による第１の絶縁層１１０の拭き取り効果で、第１の絶縁層１１０の破片が、ボール部１６６Ａと金属層１０８との接触面から矢印１７８に示すように押しのけられる。かかる機械的ストレスによって、ボンディングワイヤ１６６の銅と金属層１０８の銅との接触面積が増大する。接触した面では、荷重１７２と熱１８０（超音波振動１７６による摩擦熱を含む）により、ボンディングワイヤ１６６の銅、および金属層１０８の銅という同一金属同士の固相接合１８２が達成される。   At the same time, as shown in FIG. 6A, the debris of the first insulating layer 110 is removed by the wiping effect of the first insulating layer 110 due to the synergistic effect of the spherical shape of the load 172, the ultrasonic vibration 176, and the ball portion 166A. Then, it is pushed away from the contact surface between the ball portion 166A and the metal layer 108 as indicated by an arrow 178. Such mechanical stress increases the contact area between the copper of the bonding wire 166 and the copper of the metal layer 108. On the contacted surface, a solid-phase bonding 182 between the same metals, that is, the copper of the bonding wire 166 and the copper of the metal layer 108 is achieved by the load 172 and the heat 180 (including frictional heat by the ultrasonic vibration 176).

ボンディングワイヤ１６６と金属層１０８との接合の最終的な構造を、図６（ｂ）に示す。本文では、金属層１０８のうち、ボンディングワイヤ１６６と接合されている３次元的な領域をボンディング領域１８４と呼ぶ。ボンディング領域１８４の周囲には第１の絶縁層１１０及び第２の絶縁層１１２が配置されることとなる。ボンディング領域１８４は、第１の絶縁層１１０の破片１１０Ａを含んでいる。ボンディング領域１８４は、幾つかの特徴を有している。一つ目は、複数の破片１１０Ａが、ボンディング領域１８４の中心よりもボンディング領域１８４の左右（上面から見るとボンディング領域１８４内の周囲）に多く存在する点である。これは、前述の第１の絶縁層１１０の拭き取り効果による。この構造の特徴により、固相接合１８２を確実に実現し、その面積の増大を実現している。よって、ボンディング領域１８４の寄生抵抗値が小さい。二つ目は、複数の破片１１０Ａが、立体的に分散される点である。言い換えれば、ボンディング領域１８４は立体である。これにより、平面に敷設されていた第１の絶縁層１１０が、機械的ストレスによって、複数の破片１１０Ａとなって立体的に分散する。この構造の特徴により、ボンディング領域１８４内の周囲においても、固相接合１８２を確実に実現し、その面積の増大を実現している。よって、ボンディング領域１８４の寄生抵抗値が小さい。尚、図６（ｂ）においては、複数の破片１１０Ａが円弧状に分散しているが、製造条件（荷重１７２、超音波振動１７６、ボール部１６６Ａの球形状のそれぞれの条件）によって、複数の破片１１０Ａの分散の態様は変化する。図６（ｂ）の図示においては、複数の破片１１０Ａは、金属層１０８の領域に円弧状に分散されているが、製造条件によっては複数の破片１１０Ａの一部は、ボール部１６６Ａ側に分散される。即ち、ボンディング領域１８４の立体は、変化する。三つ目は、少なくともボンディング領域１８４の中心に点在する破片１１０Ａのサイズ（破断されたサイズ）が１μｍ以下と小さいことである。これは、主に荷重１７２及び超音波振動１７６による。ボンディング領域１８４の平面的な視点による一片のサイズが５０μｍ程度であれば、固相接合１８２が確実に実現される。   The final structure of the bonding between the bonding wire 166 and the metal layer 108 is shown in FIG. In this description, a three-dimensional region bonded to the bonding wire 166 in the metal layer 108 is referred to as a bonding region 184. The first insulating layer 110 and the second insulating layer 112 are disposed around the bonding region 184. The bonding region 184 includes a fragment 110 </ b> A of the first insulating layer 110. Bonding region 184 has several features. The first point is that a plurality of pieces 110 </ b> A are present more on the left and right sides of the bonding region 184 than the center of the bonding region 184 (around the bonding region 184 as viewed from above). This is due to the wiping effect of the first insulating layer 110 described above. Due to the characteristics of this structure, the solid phase bonding 182 is reliably realized and the area thereof is increased. Therefore, the parasitic resistance value of the bonding region 184 is small. The second point is that the plurality of pieces 110A are three-dimensionally dispersed. In other words, the bonding region 184 is a solid. As a result, the first insulating layer 110 laid on the plane becomes a plurality of pieces 110A and is three-dimensionally dispersed by mechanical stress. Due to the characteristics of this structure, solid phase bonding 182 is reliably realized even in the periphery of the bonding region 184, and the area is increased. Therefore, the parasitic resistance value of the bonding region 184 is small. In FIG. 6B, the plurality of pieces 110A are dispersed in an arc shape, but depending on the manufacturing conditions (the respective conditions of the load 172, the ultrasonic vibration 176, and the spherical shape of the ball portion 166A), The manner of dispersion of the fragments 110A varies. In the illustration of FIG. 6B, the plurality of pieces 110A are dispersed in an arc shape in the region of the metal layer 108, but some of the pieces 110A are dispersed on the ball portion 166A side depending on the manufacturing conditions. Is done. That is, the solid of the bonding area 184 changes. The third is that the size (broken size) of the fragments 110A scattered at least in the center of the bonding region 184 is as small as 1 μm or less. This is mainly due to the load 172 and the ultrasonic vibration 176. If the size of the piece from the planar viewpoint of the bonding region 184 is about 50 μm, the solid-phase bonding 182 is reliably realized.

このように、銅同士が固相接合されているボンディング領域１８４には、第１の絶縁層１１０の破片１１０Ａが含まれているが、第１の絶縁層１１０は安定な絶縁体（例えば酸化アルミニウム）であるため、銅と反応しない。すなわち銅との金属化合物を発生しにくく、カーケンダル現象によるボイドが生じない。よって、信頼性の高い銅同士の接合（接合の安定性に優れ、接合強度の高い）が可能となる。   As described above, the bonding region 184 in which copper is solid-phase bonded includes the fragments 110A of the first insulating layer 110. The first insulating layer 110 is a stable insulator (for example, aluminum oxide). Therefore, it does not react with copper. That is, it is difficult to generate a metal compound with copper, and voids due to the Kirkendal phenomenon do not occur. Therefore, it is possible to bond copper with high reliability (excellent stability of bonding and high bonding strength).

次に、図７に示すように、ボンディングワイヤ１６６の他端１６６Ｂを、リードフレームのリード部１６８に接合する。リード部１６８は金属層１０８と同様に銅を主成分としていて、その表面には第１の絶縁層１１０が形成されている。リード部１６８は、半導体装置２００の外部に一部が露出していて、外部端子を構成している。金属層１０８の表面に形成される第１の絶縁層１１０と、リード部１６８の表面に形成される第１の絶縁層１１０は、必ずしも同一の材質でなくともよい。後に封止される金属層１０８と、半導体装置２００の外部に一部が露出するリード部１６８とは、それぞれ求められる特性が異なるからである。半導体装置２００の外部に一部が露出するリード部１６８に形成された絶縁層１８６は、半導体装置２００のリード部１６８が半田等で外部と電気的に接続される工程（不図示）において、除外される場合がある。尚、リード部１６８の表面に形成される第１の絶縁層１１０は、少なくともボンディングワイヤ１６６が接続する面のみでもよい。その場合、絶縁層１８６を除外しなくとも、リード部１６８は半田と電気的に接続できる。更に、前記面内において、ボンディングワイヤ１６６が接続する領域のみでもよい。その場合、絶縁層１８６を設けなくとも、リード部１６８は半田と電気的に接続できる。   Next, as shown in FIG. 7, the other end 166B of the bonding wire 166 is joined to the lead portion 168 of the lead frame. Like the metal layer 108, the lead portion 168 contains copper as a main component, and the first insulating layer 110 is formed on the surface thereof. A part of the lead portion 168 is exposed to the outside of the semiconductor device 200 and constitutes an external terminal. The first insulating layer 110 formed on the surface of the metal layer 108 and the first insulating layer 110 formed on the surface of the lead portion 168 are not necessarily the same material. This is because the metal layer 108 to be sealed later and the lead portion 168 partially exposed outside the semiconductor device 200 have different required characteristics. The insulating layer 186 formed on the lead portion 168 that is partially exposed to the outside of the semiconductor device 200 is excluded in a process (not shown) in which the lead portion 168 of the semiconductor device 200 is electrically connected to the outside by solder or the like. May be. Note that the first insulating layer 110 formed on the surface of the lead portion 168 may be at least the surface to which the bonding wire 166 is connected. In that case, the lead portion 168 can be electrically connected to the solder without removing the insulating layer 186. Further, only the region to which the bonding wire 166 is connected may be within the plane. In that case, the lead portion 168 can be electrically connected to the solder without providing the insulating layer 186.

ボンディングワイヤ１６６の他端１６６Ｂとリード部１６８との接合の工程は、図示を省略するが、まず、図６のキャピラリ１７０を所定の高さまで上昇させ、リード部１６８の上まで移動する。この際、ボンディングワイヤ１６６がデバイス等へ接触するのを避けるため、キャピラリ１７０に所定の動作を加えてボンディングワイヤ１６６を、図７のように塑性変形させるのが一般的である。次にキャピラリ１７０を下降させ、ボンディングワイヤ１６６をリード部１６８に接触させる。   The step of joining the other end 166 </ b> B of the bonding wire 166 and the lead portion 168 is omitted in the drawing, but first, the capillary 170 in FIG. 6 is raised to a predetermined height and moved above the lead portion 168. At this time, in order to prevent the bonding wire 166 from coming into contact with a device or the like, it is common to apply a predetermined operation to the capillary 170 to plastically deform the bonding wire 166 as shown in FIG. Next, the capillary 170 is lowered and the bonding wire 166 is brought into contact with the lead portion 168.

その後は図５および図６に示したのと同様の方法で、熱、荷重、超音波を加えてボンディングワイヤ１６６の他端１６６Ｂを変形させ、リード部１６８とボンディングワイヤ１６６とを接合させる。接合後、キャピラリ１７０を上昇させ、ワイヤクランパ（図示省略）を閉じ、ボンディングワイヤ１６６が変形した部分からボンディングワイヤ１６６をひきちぎる。これによって図７に示すように、半導体装置２００が完成する。尚、半導体装置２００を形成するのは、後述するモールディング工程１５６（封止工程）において適用される封止材１６７である。言い換えれば、封止材１６７は、少なくとも、第１の絶縁層１１０、ボンディングワイヤ１６６、及び第２の絶縁層１１２のそれぞれに接する。   Thereafter, heat, a load, and ultrasonic waves are applied to deform the other end 166B of the bonding wire 166 to bond the lead portion 168 and the bonding wire 166 in the same manner as shown in FIGS. After joining, the capillary 170 is raised, the wire clamper (not shown) is closed, and the bonding wire 166 is torn off from the portion where the bonding wire 166 is deformed. As a result, the semiconductor device 200 is completed as shown in FIG. The semiconductor device 200 is formed by a sealing material 167 applied in a molding process 156 (sealing process) described later. In other words, the sealing material 167 contacts at least each of the first insulating layer 110, the bonding wire 166, and the second insulating layer 112.

図７の場合、ボンディングワイヤ１６６の一端１６６Ａに接合される金属層１０８（第１金属部）と、他端１６６Ｂに接合されるリード部１６８（第２金属部）という、分離された２つの金属部があり、いずれも銅を主成分としている。そして、それぞれの表面に直接形成された、第１の絶縁層１１０があり、リード部１６８に形成された第１の絶縁層１１０は、金属層１０８に形成され第１の絶縁層１１０と同様の、銅と反応しない絶縁体である。ボンディングワイヤ１６６の両端１６６Ａ、１６６Ｂのいずれの接合も、同種金属（銅）による固相接合を達成することは言うまでもない。   In the case of FIG. 7, two separated metals, a metal layer 108 (first metal portion) bonded to one end 166A of the bonding wire 166 and a lead portion 168 (second metal portion) bonded to the other end 166B. Each has copper as the main component. Then, there is a first insulating layer 110 formed directly on each surface, and the first insulating layer 110 formed on the lead portion 168 is formed on the metal layer 108 and is the same as the first insulating layer 110. An insulator that does not react with copper. Needless to say, the bonding of both ends 166A and 166B of the bonding wire 166 achieves solid-phase bonding with the same metal (copper).

図８は図７の変形例である。図８では、図７のリードフレームのリード部１６８に代えて、半導体装置２０２の内部に備えられたＰＣＢなどの絶縁材１６５の表面に、銅を主成分とするメタライズド配線１８８が形成されている。メタライズド配線１８８の表面には第１の絶縁層１１０が形成されている。ボンディングワイヤ１６６とメタライズド配線１８８との接合の方法は、図７と同様である。尚、絶縁材１６５は、ポリカーボネート、フッ素樹脂系、ビスマレイミドトリアジン樹脂（BTレジン;Bismaleimide-Triazine Resin；商品名）、エポキシ樹脂系のFR-4（耐燃性ガラス基材エポキシ樹脂積層板）等の絶縁体としてもよい。   FIG. 8 is a modification of FIG. In FIG. 8, in place of the lead portion 168 of the lead frame in FIG. 7, a metallized wiring 188 mainly composed of copper is formed on the surface of an insulating material 165 such as PCB provided in the semiconductor device 202. . A first insulating layer 110 is formed on the surface of the metallized wiring 188. The bonding method between the bonding wire 166 and the metallized wiring 188 is the same as that in FIG. The insulating material 165 is made of polycarbonate, fluororesin, bismaleimide-triazine resin (BT resin; trade name), epoxy resin FR-4 (flame resistant glass base epoxy resin laminate), etc. It is good also as an insulator.

図９は、図６（ｂ）のボンディング領域１８４で達成されている固相接合の原理を示す図であり、第１の絶縁層１１０の破片１１０Ａと第１の絶縁層１１０の破片１１０Ａとの間の局所的な部位を示す。図９（ａ）に示すように、接合前は、ボンディングワイヤ１６６を構成する銅の原子と、金属層１０８を構成する銅の原子とによる、２つの清浄な金属表面２０４、２０６が存在する。   FIG. 9 is a diagram illustrating the principle of solid-phase bonding achieved in the bonding region 184 of FIG. 6B, in which the fragments 110A of the first insulating layer 110 and the fragments 110A of the first insulating layer 110 are separated. Indicate local sites in between. As shown in FIG. 9A, before the bonding, there are two clean metal surfaces 204 and 206 due to the copper atoms constituting the bonding wire 166 and the copper atoms constituting the metal layer 108.

図９（ｂ）に示すように、これらの金属表面２０４、２０６が接触し、荷重１７２（図６（ａ））がかけられると、塑性変形により金属表面２０４、２０６が密着して消失し、１つの界面２０８に変化する。図９（ｃ）に示すように、さらに荷重１７２がかかると界面２０８も次第に消失していく。最終的には図９（ｄ）に示すように、原子拡散により界面２０８が完全に消失し、母材であるボンディングワイヤ１６６、金属層１０８と同様の組織となる。尚、銅の純度が限りなく高く、不純物が重量比でゼロに限りなく高いことはカーケンダル現象によるボイドの発生の視点からも好ましいが、純度１００％は工業生産的に非現実的である。本願の実施例で述べたように固相接合を基本とし、意図的に金属間化合物を生じさせないことが重要であって、不純物による異種金属間の相互拡散によって生じるボイドの発生が無視できる程度であれば、接合に関する本願から得られる信頼性は維持できる。その第１の視点で、本願の求める銅の主成分（重量比）が定義される。好ましくは、金属層１０８の純度とボンディングワイヤ１６６の純度とが、大きく異ならなければ問題ない。好ましくは、その第２の視点で、本願の求める銅の主成分が定義される。例えば、純度の視点であれば、９５％以上（ベストモードとしては、９９％以上）が好ましい。また、銅の金属層１０８からその他の層（例えば、半導体基板が含む内部回路）への拡散汚染を抑止するために、金属層１０８の底面及び側面に、その他の金属材による所謂バリアメタルを形成する構造が考えられる。しかし、ボンディング領域１８４に関連しなければ問題ない。更に、本願が開示する課題以外の目的で金属層１０８にイオンドーズを実行することがある。イオンドーズの領域がボンディング領域１８４に関連しなければ問題ない。仮に、関連する場合においても、ボイドの発生が無視できる程度であれば、接合に関する本願から得られる信頼性は維持できる。第１の絶縁層１１０の不純物比率、または酸化度合い、窒化度合い、炭化度合い、における考え方も、銅の純度の考え方と同様であることは言うまでもない。例えば、酸化度合いとしては、１００％酸化されることが最も好ましいが、実質的にすべて酸化されていれば、実質的に問題ない。   As shown in FIG. 9 (b), when these metal surfaces 204 and 206 are in contact with each other and a load 172 (FIG. 6 (a)) is applied, the metal surfaces 204 and 206 are in close contact and disappear due to plastic deformation, It changes to one interface 208. As shown in FIG. 9C, when the load 172 is further applied, the interface 208 gradually disappears. Finally, as shown in FIG. 9D, the interface 208 is completely lost by atomic diffusion, and the structure is similar to that of the bonding wire 166 and the metal layer 108 which are the base materials. In addition, it is preferable from the viewpoint of void generation due to the Kirkendall phenomenon that the purity of copper is as high as possible and the impurities are as high as zero in weight ratio, but the purity of 100% is unrealistic for industrial production. As described in the examples of the present application, it is important that solid-phase bonding is fundamental and that an intermetallic compound is not intentionally generated, and the generation of voids caused by interdiffusion between different metals due to impurities is negligible. If so, the reliability obtained from the present application regarding the bonding can be maintained. From the first viewpoint, the main component (weight ratio) of copper required by the present application is defined. Preferably, there is no problem as long as the purity of the metal layer 108 and the purity of the bonding wire 166 are not significantly different. Preferably, from the second viewpoint, the main component of copper desired by the present application is defined. For example, from the viewpoint of purity, 95% or more (99% or more as the best mode) is preferable. In addition, in order to suppress diffusion contamination from the copper metal layer 108 to other layers (for example, internal circuits included in the semiconductor substrate), so-called barrier metals are formed on the bottom and side surfaces of the metal layer 108 by other metal materials. A structure that can be considered. However, there is no problem if it is not related to the bonding region 184. Furthermore, ion dose may be performed on the metal layer 108 for purposes other than the problems disclosed in the present application. There is no problem if the ion dose region is not related to the bonding region 184. Even in a related case, if the generation of voids is negligible, the reliability obtained from the present application regarding bonding can be maintained. Needless to say, the concept of the impurity ratio or the degree of oxidation, the degree of nitridation, and the degree of carbonization of the first insulating layer 110 is the same as the concept of the purity of copper. For example, as the degree of oxidation, it is most preferable to oxidize 100%, but there is substantially no problem as long as substantially all are oxidized.

再び図４を参照し、モールディング工程１５６（封止工程）、切断＆リード曲げ工程１５８、外装めっき工程１６０を経て製品が完成する。これら工程の詳細は説明を省略する。   Referring to FIG. 4 again, a product is completed through a molding process 156 (sealing process), a cutting and lead bending process 158, and an exterior plating process 160. Details of these steps are omitted.

（比較例：Ａｕ酸化防止膜との対比）
図１０は、本発明による半導体装置の実施形態と比較する比較例を示す図である。図１０（ａ）は比較例における半導体装置２５０を例示し、図１０（ｂ）は図１０（ａ）の部分拡大図である。この比較例では、図１０（ａ）に示すように、内部電極２５２としてＡｌ、その上に主金属膜２５４としてＣｕを形成し、Ｃｕの表面が酸化する前に、またはＣｕの酸化膜（酸化銅）を除去した後に、Ｃｕ表面に酸化防止膜２５６としてＡｕを形成している。 (Comparative example: Contrast with Au antioxidant film)
FIG. 10 is a diagram showing a comparative example to be compared with the embodiment of the semiconductor device according to the present invention. FIG. 10A illustrates a semiconductor device 250 in the comparative example, and FIG. 10B is a partially enlarged view of FIG. In this comparative example, as shown in FIG. 10A, Al is formed as the internal electrode 252 and Cu is formed thereon as the main metal film 254, and before the Cu surface is oxidized, or the Cu oxide film (oxidized film). After removing (copper), Au is formed as an antioxidant film 256 on the Cu surface.

図１０（ａ）の領域２６０を拡大した図１０（ｂ）に示すように、Ａｕからなる酸化防止膜２５６は、酸化防止機能の他、ボンディングワイヤ２５８（Ｃｕ。つまりＡｕとは異種金属）との間の相互拡散による金属固溶体２６２を得やすく、この固溶体２６２は安定であり、接続抵抗値が安定した信頼性の高い接続が得られる。   As shown in FIG. 10B in which the region 260 of FIG. 10A is enlarged, the anti-oxidation film 256 made of Au has an anti-oxidation function and a bonding wire 258 (Cu, that is, a metal different from Au). It is easy to obtain a metal solid solution 262 by mutual diffusion between the two, and this solid solution 262 is stable, and a reliable connection with a stable connection resistance value can be obtained.

但し、Ａｕの酸化防止膜は、コストが高いというデメリットがある。そこでＡｕからなる酸化防止膜２５６に代えてＡｌからなる酸化防止膜を用いる、例えば特許文献３，４と本発明とを、以下、対比する。   However, the antioxidant film of Au has a demerit that the cost is high. Therefore, for example, Patent Documents 3 and 4 that use an antioxidant film made of Al instead of the antioxidant film 256 made of Au are compared with the present invention.

（本発明と特許文献３，４との対比）
図１１は、図１０（ａ）のＡｕからなる酸化防止膜２５６をＡｌからなる酸化防止膜２５８に置換した構造を有する特許文献３の層構造の断面図、及びそれから想定される層構造の断面図である。特許文献３，４では、まずＣｕ主金属膜（銅パッド）２５４（本発明の実施形態における「金属層１０８」に相当）の表面をクリーニングし、銅の酸化膜（酸化銅）を除去する。その後、Ｃｕ主金属膜２５４の酸化防止膜として、Ａｌ２５８（本発明の実施形態における「第１の絶縁層１１０」の原料となる金属に相当）を厚さ１〜５ｎｍ、ＣＶＤによって形成する。形成されたＡｌ２５８は、図１１（ａ）に示すように、Ｃｕ主金属膜２５４との接触面において銅との合金層２６４を生じる。一方、Ａｌ２５８の外表面ではＡｌの酸化が進行する。 (Contrast between the present invention and Patent Documents 3 and 4)
FIG. 11 is a cross-sectional view of the layer structure of Patent Document 3 having a structure in which the antioxidant film 256 made of Au in FIG. 10A is replaced with an antioxidant film 258 made of Al, and a cross-section of the layer structure assumed therefrom. FIG. In Patent Documents 3 and 4, the surface of a Cu main metal film (copper pad) 254 (corresponding to the “metal layer 108” in the embodiment of the present invention) is first cleaned to remove the copper oxide film (copper oxide). Thereafter, Al 258 (corresponding to a metal used as a raw material of the “first insulating layer 110” in the embodiment of the present invention) is formed by CVD with a thickness of 1 to 5 nm as an antioxidant film for the Cu main metal film 254. The formed Al 258 generates an alloy layer 264 with copper at the contact surface with the Cu main metal film 254 as shown in FIG. On the other hand, Al oxidation proceeds on the outer surface of Al258.

したがって特許文献３の場合、図１１（ａ）に示すように、時間の経過とともに、Ｃｕ主金属膜２５４の表面には、内部から外部に向かって順番に、（１）銅とアルミニウムとの合金層２６４、（２）Ａｌ２５８（Ａｌ層）、（３）酸化アルミニウム層２６６、の３層が順番に積層されることとなる。   Therefore, in the case of Patent Document 3, as shown in FIG. 11A, (1) an alloy of copper and aluminum is formed on the surface of the Cu main metal film 254 in order from the inside to the outside as time passes. Three layers of layer 264, (2) Al258 (Al layer), and (3) aluminum oxide layer 266 are laminated in order.

図１１（ｂ）は特許文献３にて想定される他の層構造を示す。最初にＣｕ主金属膜２５４の表面に形成される酸化防止膜としてＡｌ２５８が１ｎｍ程度のごく薄い厚みしか有しない場合には、Ａｌ２５８の全体がＣｕ主金属膜２５４の銅との合金となった後に酸化が進行することも考えられる。この場合、図１１（ｂ）に示すように、内部から外部に向かって順番に、（１）銅とアルミニウムとの合金層２６４、（４）同合金の酸化膜２６８の２層が順番に積層されることが想定される。   FIG. 11B shows another layer structure assumed in Patent Document 3. When Al258 has a very thin thickness of about 1 nm as an antioxidant film formed on the surface of the Cu main metal film 254 first, after the entire Al258 is alloyed with copper of the Cu main metal film 254, It is also possible that oxidation proceeds. In this case, as shown in FIG. 11B, two layers of (1) an alloy layer 264 of copper and aluminum and (4) an oxide film 268 of the same alloy are sequentially laminated from the inside to the outside. It is assumed that

特許文献３，４では、上記の３層または２層からなる酸化防止膜が形成された後、製品を真空梱包し、後工程にてワイヤボンディングを実施する。しかし図１１（ａ）（ｂ）のいずれの層構造が形成されるにせよ、特許文献３，４は、上記（１）の合金層（金属間化合物）２６４を含んでいる。   In Patent Documents 3 and 4, after the above three-layer or two-layer antioxidant film is formed, the product is vacuum-packed and wire bonding is performed in a subsequent process. However, even if any one of the layer structures of FIGS. 11A and 11B is formed, Patent Documents 3 and 4 include the alloy layer (intermetallic compound) 264 of the above (1).

図１２は、異種金属を接合する際の界面を例示する図である。図１２（ａ）は均等相互拡散、すなわち材料Ａ、Ｂの拡散速度がほぼ等しい場合の界面を例示する。異種金属の界面は加熱条件に応じて拡散速度が変化する。材料Ａ、Ｂが等しい拡散速度で拡散すると、図１２（ａ）のようになり、界面２７０は殆ど移動しない。   FIG. 12 is a diagram illustrating an interface when different kinds of metals are joined. FIG. 12 (a) illustrates the interface when uniform interdiffusion, that is, the diffusion rates of materials A and B are approximately equal. The diffusion rate of the interface between different metals varies depending on the heating conditions. When the materials A and B diffuse at the same diffusion rate, the interface 270 hardly moves as shown in FIG.

図１２（ｂ）は材料Ａ、Ｂの拡散速度が互いに異なる場合の相互拡散における界面を例示する。図１２（ｂ）では、材料Ｂの原子が小さく、材料Ａの原子の中に２倍拡散しやすい。かかる材料Ｂの拡散速度の速さを、材料Ａの原子に付記した矢印の２倍の長さの矢印で表している。その結果、材料Ａ、Ｂの界面２７０が右に移動しながら、材料全体が矢印２７２で示すように相対的に右に移動したように見える。   FIG. 12B illustrates an interface in mutual diffusion when the diffusion rates of the materials A and B are different from each other. In FIG. 12B, the atoms of the material B are small and easily diffuse twice in the atoms of the material A. The speed of diffusion of the material B is represented by an arrow twice as long as the arrow attached to the atoms of the material A. As a result, while the interface 270 of the materials A and B moves to the right, the entire material appears to move relatively to the right as indicated by the arrow 272.

図１２（ａ）（ｂ）のいずれの場合も、材料Ａ、Ｂの互いの混じり合いは進行するが、いずれも剥離などの現象は起こらない。   12A and 12B, the materials A and B are mixed with each other, but neither phenomenon such as peeling occurs.

図１３は、異種金属間で生じるカーケンダルボイド（カーケンダル現象、カーケンダル効果）を例示する図である。図１３では、ニッケル（Ｎｉ）めっき層２８２とＡｕめっき層２８４とを接合している。カーケンダル現象によって生ずるボイドは、接続される金属表面が汚れている等の界面に異物が残っている場合に生じる。図１３（ａ）に示すように、Ｎｉめっき層２８２の表面酸化物残渣２８６が、界面２８０に異物として残存していて、これが邪魔をして界面２８０の移動が妨げられ、ボイド２９０が発生する。発生したボイド２９０が、更に相互拡散を妨げ、更なるボイドを生ずる。   FIG. 13 is a diagram illustrating a Kirkendall void (Kerkendal phenomenon, Kirkendall effect) that occurs between different metals. In FIG. 13, a nickel (Ni) plating layer 282 and an Au plating layer 284 are joined. Voids generated by the Kirkendal phenomenon are generated when foreign matter remains on the interface, such as the metal surface to be connected is dirty. As shown in FIG. 13 (a), the surface oxide residue 286 of the Ni plating layer 282 remains as a foreign substance at the interface 280, which interferes with the movement of the interface 280 and generates a void 290. . Generated voids 290 further prevent interdiffusion and create additional voids.

図１３の例では、Ａｕめっき層２８４中へのＮｉ原子の拡散が多く、Ｎｉめっき層２８２に原子が不足してボイド２９０が発生する。かかるカーケンダルボイド２９０が連なっているため、異種金属の結合の剥離の原因となる。これをカーケンダル現象という。図１１の合金層（金属間化合物）２６４は、ＣｕとＡｌの合金であり、図１３とは種類が異なるが、カーケンダルボイドが生じ、剥離しやすいという問題がある。   In the example of FIG. 13, the diffusion of Ni atoms into the Au plating layer 284 is large, and the Ni plating layer 282 has a shortage of atoms and voids 290 are generated. Since such Kirkendall voids 290 are continuous, it causes separation of bonds between different metals. This is called the Kirkendal phenomenon. The alloy layer (intermetallic compound) 264 in FIG. 11 is an alloy of Cu and Al and is different from that in FIG. 13, but there is a problem that a Kirkendall void is generated and easily peeled off.

図１４は、図１１（ａ）（ｂ）に示した特許文献３，４の層構造と、図６（ｂ）に示した本願発明の実施形態のそれとを対比する図である。図６（ｂ）の第１の絶縁層１１０は、もとより金属（例えばＡｌ）ではなく絶縁体であり、しかも金属層１０８の主成分である銅と反応しない、例えば酸化Ａｌなどの絶縁体からなっている。したがって第１の絶縁層１１０は、下地である金属層１０８の表面に直に接するよう形成されるが、金属層１０８の銅と反応して図１１の合金層（金属間化合物）２６４のような層を生じるということがない。この点で本発明は、特許文献３，４と大きく異なる。   FIG. 14 is a diagram comparing the layer structure of Patent Documents 3 and 4 shown in FIGS. 11 (a) and 11 (b) with that of the embodiment of the present invention shown in FIG. 6 (b). The first insulating layer 110 shown in FIG. 6B is not a metal (eg, Al) but an insulator, and is made of an insulator such as Al oxide that does not react with copper, which is the main component of the metal layer 108. ing. Therefore, the first insulating layer 110 is formed so as to be in direct contact with the surface of the metal layer 108 which is the base, but reacts with the copper of the metal layer 108 to form an alloy layer (intermetallic compound) 264 in FIG. There is no layering. In this respect, the present invention is greatly different from Patent Documents 3 and 4.

換言すれば、図１４に示すように、本発明の実施形態における第１の絶縁層１１０は、特許文献３のＣｕ主金属膜２５４の酸化防止膜（上記（１）（２）（３）の３層または（１）（４）の２層からなる）とは異なり、上記（３）に相当する絶縁体だけで構成されている。すなわち、図１４に示すように、本発明の実施形態には、銅と金属（例えばＡｌ）との合金（上記（１）相当）、銅と異なる金属（例えばＡｌ）自体（上記（２）相当）、かかる合金の酸化物（上記（４）相当）、のいずれも含んでいない。   In other words, as shown in FIG. 14, the first insulating layer 110 in the embodiment of the present invention is an antioxidant film of the Cu main metal film 254 of Patent Document 3 (the above (1), (2), and (3)). Unlike the three layers (consisting of two layers (1) and (4)), it is composed only of an insulator corresponding to the above (3). That is, as shown in FIG. 14, the embodiment of the present invention includes an alloy of copper and a metal (for example, Al) (equivalent to the above (1)), a metal different from copper (for example, Al) itself (equivalent to the above (2)). ) And oxides of such alloys (corresponding to (4) above).

このように本発明の実施形態によれば、特許文献３のような合金層２６４が生じず、ともに銅を主成分とするボンディングワイヤ１６６と金属層１０８との間で、同種金属による接合が行われる。カーケンダルボイドを生じる脆弱な金属間化合物である合金層２６４のような層が介在しないため、本実施形態によれば、接合の安定性に優れ、接合強度の高いボンディングが可能となる。しかも銅はアルミより比抵抗（電気抵抗率）が小さいため、１Ａを超えるほどの大電流を流すパワーデバイスに用いる材質として望ましい。また、図２に示した様に、金属層形成工程１２４および第１の絶縁層形成工程１２６を同一チャンバ内で行えば、Ｃｕの酸化膜（酸化銅）を除去する工程が省略できるため、製造工程数の削減も図ることができる。   As described above, according to the embodiment of the present invention, the alloy layer 264 as in Patent Document 3 does not occur, and the bonding wire 166 mainly composed of copper and the metal layer 108 are bonded with the same kind of metal. Is called. Since a layer such as the alloy layer 264 that is a brittle intermetallic compound that generates a Kirkendall void is not present, according to the present embodiment, bonding with excellent bonding stability and high bonding strength is possible. Moreover, since copper has a smaller specific resistance (electrical resistivity) than aluminum, it is desirable as a material used for a power device that passes a large current exceeding 1A. Further, as shown in FIG. 2, if the metal layer forming step 124 and the first insulating layer forming step 126 are performed in the same chamber, the step of removing the Cu oxide film (copper oxide) can be omitted. The number of processes can also be reduced.

また、第１の絶縁層１１０は銅以外の金属を元に作られている。仮に銅を元に作った酸化銅を用いる場合、酸化銅は、主成分を銅とするボンディングワイヤ１６６を接触させて機械的なストレスを加えても破壊されにくく、上記のような第１の絶縁層１１０の破壊によるボンディングがしにくいからである。   The first insulating layer 110 is made based on a metal other than copper. If copper oxide made based on copper is used, the copper oxide is not easily broken even when mechanical stress is applied by contacting a bonding wire 166 whose main component is copper, and the first insulation as described above. This is because bonding due to the destruction of the layer 110 is difficult.

既に述べたように、特許文献３，４で作った構造には合金層２６４（図１１）が生じる。この合金層２６４を破壊してワイヤボンディングを行うことも考えられるが、かかる合金層２６４は、本願発明の実施形態における第１の絶縁層１１０に比較して、破壊されにくい。したがって、ボンディングワイヤのＣｕと金属層のＣｕとを直接接合することが、本願の構造による破壊よりも困難である。一方、本発明での実施形態では、金属層１０８のＣｕの上には第１の絶縁層１１０（酸化Ａｌなどの酸化膜だけで構成）がある。ワイヤボンディング時、第１の絶縁層１１０が破壊され、ボンディングワイヤ１６６のＣｕと金属層１０８のＣｕとが直接接合される。よって、本発明の実施形態によれば、特許文献３，４で生じる合金層２６４をボンディングワイヤで破壊する方法よりも、より信頼性が高い。   As already described, the alloy layer 264 (FIG. 11) is formed in the structure made in Patent Documents 3 and 4. Although it is conceivable to perform wire bonding by destroying the alloy layer 264, the alloy layer 264 is less likely to be destroyed than the first insulating layer 110 in the embodiment of the present invention. Therefore, it is more difficult to directly bond Cu of the bonding wire and Cu of the metal layer than destruction by the structure of the present application. On the other hand, in the embodiment of the present invention, the first insulating layer 110 (consisting only of an oxide film such as Al oxide) is on the Cu of the metal layer 108. At the time of wire bonding, the first insulating layer 110 is broken and Cu of the bonding wire 166 and Cu of the metal layer 108 are directly bonded. Therefore, according to the embodiment of the present invention, the reliability is higher than the method of destroying the alloy layer 264 generated in Patent Documents 3 and 4 with a bonding wire.

また、本発明では、銅を主成分とする金属層１０８の酸化防止膜として、第１の絶縁層１１０を用いている。この第１の絶縁層１１０として、図１０の比較例におけるＡｕに比較して安価な、例えばＡｌを元に作った酸化Ａｌなどの絶縁体を用いることができる。   In the present invention, the first insulating layer 110 is used as an antioxidant film for the metal layer 108 containing copper as a main component. As the first insulating layer 110, an insulator such as Al oxide made on the basis of Al, which is less expensive than Au in the comparative example of FIG. 10, can be used.

（半導体装置：第２の実施形態）
図１５は、本発明の第２の実施形態である半導体装置が完成してゆく様子を示す断面図である。図１６は、図１５に対応する半導体装置製造方法のフローチャートである。本実施形態における半導体装置の中間体３００（図１５（ｃ））では、図１の中間体１００と異なり、第１の絶縁層１１０が、金属層１０８の表面および第２の絶縁層１１２の表面に配置されている。 (Semiconductor Device: Second Embodiment)
FIG. 15 is a cross-sectional view showing how the semiconductor device according to the second embodiment of the present invention is completed. FIG. 16 is a flowchart of the semiconductor device manufacturing method corresponding to FIG. In the intermediate body 300 (FIG. 15C) of the semiconductor device in the present embodiment, unlike the intermediate body 100 in FIG. 1, the first insulating layer 110 includes the surface of the metal layer 108 and the surface of the second insulating layer 112. Is arranged.

図１５（ｃ）の中間体３００は、図１６の製造方法によって製造される。以下、図２と異なる点のみ説明する。工程１２０、１２２、１２４までは図２と同様であり、図１５（ａ）の状態となる。本実施形態の特徴は、この後に工程１２８を行ってメタルマスク１４０をリフトオフして除去することである（図１５（ｂ））。   The intermediate 300 in FIG. 15C is manufactured by the manufacturing method in FIG. Only differences from FIG. 2 will be described below. Steps 120, 122, and 124 are the same as in FIG. 2, and the state shown in FIG. The feature of the present embodiment is that the metal mask 140 is lifted off after that by performing step 128 (FIG. 15B).

その後、炉内に入れて工程３０２を行い、金属層１０８の表面の酸化膜（酸化銅）を除去する。酸化膜除去工程３０２は、ＰＶＤ装置またはＣＶＤ装置内で、ボンバード処理、還元ガスによる酸化膜除去、または、それらの組み合わせによって行ってよい。最後に、同一炉内で真空状態を維持したまま、第１の絶縁層形成工程１２６を行う。既にメタルマスク１４０は除去してあるため、図１５（ｃ）に示すように、第１の絶縁層１１０が、金属層１０８の表面および第２の絶縁層１１２の表面に配置されることとなる。   Then, it puts in a furnace and performs step 302, The oxide film (copper oxide) on the surface of the metal layer 108 is removed. The oxide film removal step 302 may be performed in the PVD apparatus or the CVD apparatus by bombarding, removing the oxide film with a reducing gas, or a combination thereof. Finally, the first insulating layer forming step 126 is performed while maintaining the vacuum state in the same furnace. Since the metal mask 140 has already been removed, the first insulating layer 110 is disposed on the surface of the metal layer 108 and the surface of the second insulating layer 112 as shown in FIG. .

この後は、図４のダイシング工程１５０以降と同様のプロセスを踏むことにより、金属層１０８とボンディングワイヤとが接合され、半導体装置（図示省略）が完成する。   Thereafter, the same process as that after the dicing step 150 in FIG. 4 is performed, whereby the metal layer 108 and the bonding wire are bonded to complete the semiconductor device (not shown).

（半導体装置：第３の実施形態）
図１７は、本発明の第３の実施形態である半導体装置が完成してゆく様子を示す断面図である。図１８は、図１７に対応する半導体装置製造方法のフローチャートである。本実施形態における半導体装置の中間体４００（図１７（ｆ））では、図１の中間体１００と異なり、第１の絶縁層１１０が、金属層１０８の表面の一部にのみ、配置されている。 (Semiconductor Device: Third Embodiment)
FIG. 17 is a cross-sectional view showing a state where the semiconductor device according to the third embodiment of the present invention is completed. FIG. 18 is a flowchart of the semiconductor device manufacturing method corresponding to FIG. In the semiconductor device intermediate body 400 (FIG. 17F) in the present embodiment, unlike the intermediate body 100 in FIG. 1, the first insulating layer 110 is disposed only on a part of the surface of the metal layer 108. Yes.

図１７（ｆ）の中間体４００は、図１８の製造方法によって製造される。以下、図１６と異なる点のみ説明する。工程１２０、４０２、１２４までは図１６の工程１２０、１２２、１２４と同様である。本実施形態では２種類のメタルマスクまたはレジストが登場するのが特徴である。工程４０２は第１メタルマスクまたは第１レジスト（図示省略）を配置する工程である。その後に、工程４０４によって第１メタルマスクまたは第１レジストを外したのが図１７（ａ）の状態であり、金属層１０８が第１メタルマスクまたは第１レジストのパターン通りに形成されている。   The intermediate 400 in FIG. 17F is manufactured by the manufacturing method in FIG. Only the differences from FIG. 16 will be described below. Steps 120, 402, and 124 are the same as steps 120, 122, and 124 in FIG. This embodiment is characterized by the appearance of two types of metal masks or resists. Step 402 is a step of disposing a first metal mask or a first resist (not shown). Thereafter, the first metal mask or the first resist is removed in step 404 in the state of FIG. 17A, and the metal layer 108 is formed according to the pattern of the first metal mask or the first resist.

その後、工程４０６を行い、金属層１０８形成用の第１メタルマスクとはパターン（孔４０８または４０９）の異なる第２メタルマスク４１０（図１７（ｂ））または第２レジスト４１２（図１７（ｃ））を配置して、炉内に入れる。そして工程３０２を行い、金属層１０８の表面の酸化膜（酸化銅）を除去する。次に、同一炉内で真空状態を維持したまま、第１の絶縁層形成工程１２６を行う。第２メタルマスク４１０または第２レジスト４１２が配置されているため、図１７（ｄ）または（ｅ）に示すように、第１の絶縁層１１０が、金属層１０８の表面の一部にのみ、配置されることとなる。   Thereafter, Step 406 is performed, and the second metal mask 410 (FIG. 17B) or the second resist 412 (FIG. 17C) having a pattern (hole 408 or 409) different from that of the first metal mask for forming the metal layer 108 is performed. )) And place in the furnace. Then, Step 302 is performed, and the oxide film (copper oxide) on the surface of the metal layer 108 is removed. Next, the first insulating layer forming step 126 is performed while maintaining the vacuum state in the same furnace. Since the second metal mask 410 or the second resist 412 is arranged, as shown in FIG. 17D or FIG. 17E, the first insulating layer 110 is formed only on a part of the surface of the metal layer 108. Will be placed.

最後に、工程４０８にて第２メタルマスク４１０または第２レジスト４１２を除去する（図１７（ｆ））。これによって、第１の絶縁層１１０のうち、第２メタルマスク４１０等の上に積層されたものも除去され、ウエハレベルで中間体４００が完成する。   Finally, in step 408, the second metal mask 410 or the second resist 412 is removed (FIG. 17F). As a result, the first insulating layer 110 laminated on the second metal mask 410 and the like is also removed, and the intermediate 400 is completed at the wafer level.

この後は、図４のダイシング工程１５０以降と同様のプロセスを踏むことにより、金属層１０８とボンディングワイヤとが接合され、半導体装置（図示省略）が完成する。   Thereafter, the same process as that after the dicing step 150 in FIG. 4 is performed, whereby the metal layer 108 and the bonding wire are bonded to complete the semiconductor device (not shown).

（半導体装置：第４の実施形態）
図１９は、本発明の第４の実施形態である半導体装置が完成してゆく様子を示す断面図である。図２０は、図１９に対応する半導体装置製造方法のフローチャートである。第３の実施形態までは、内部電極１０６上に金属層１０８を必要とする第１のデバイスの開示であるが、第４の実施形態以降は、銅を主成分とする金属層１０８自体を内部電極として用いている第２のデバイスの開示である。図１９（ｂ）に示すように、半導体基板１０２の上には金属層１０８があり、これが内部電極を兼ねている。金属層１０８には、第１の実施形態（図１（ｅ））と同様に、内部回路が電気的に接続する。本実施形態では、第２の実施形態（図１５（ｃ））と同様に、第１の絶縁層１１０が、金属層１０８の表面および第２の絶縁層１１２の表面に配置されている。尚、図１９は、ボンディングワイヤが接続される領域の断面図である。それ以外の領域については、第２の絶縁層１１２が、金属層１０８の上面及び側面を覆う。 (Semiconductor Device: Fourth Embodiment)
FIG. 19 is a cross-sectional view showing a state where the semiconductor device according to the fourth embodiment of the present invention is completed. FIG. 20 is a flowchart of the semiconductor device manufacturing method corresponding to FIG. Up to the third embodiment, the first device that requires the metal layer 108 on the internal electrode 106 is disclosed. However, in the fourth and subsequent embodiments, the metal layer 108 containing copper as a main component is contained inside. It is a disclosure of a second device used as an electrode. As shown in FIG. 19B, a metal layer 108 is provided on the semiconductor substrate 102, which also serves as an internal electrode. An internal circuit is electrically connected to the metal layer 108 as in the first embodiment (FIG. 1E). In the present embodiment, similarly to the second embodiment (FIG. 15C), the first insulating layer 110 is disposed on the surface of the metal layer 108 and the surface of the second insulating layer 112. FIG. 19 is a cross-sectional view of a region to which a bonding wire is connected. In other regions, the second insulating layer 112 covers the upper surface and side surfaces of the metal layer 108.

図１９（ｂ）の中間体５００は、図２０の製造方法によって製造される。以下、図１６と異なる点のみ説明すると、図２０では、ウエハプロセス１２０において、内部電極を兼ねる金属層１０８を形成する。したがって、図１６の工程１２２、１２４および１２８のようにメタルマスクを配置して金属層を形成する必要がない。その他は図１６と同様である。これによって、ウエハレベルで中間体５００が完成する。この後、図４のダイシング工程１５０以降が行われ、半導体装置（図示省略）が完成する。   The intermediate 500 in FIG. 19B is manufactured by the manufacturing method in FIG. Hereinafter, only differences from FIG. 16 will be described. In FIG. 20, a metal layer 108 that also serves as an internal electrode is formed in the wafer process 120. Therefore, it is not necessary to dispose a metal mask and form a metal layer as in steps 122, 124 and 128 of FIG. Others are the same as FIG. As a result, the intermediate 500 is completed at the wafer level. Thereafter, the dicing process 150 and the subsequent steps in FIG. 4 are performed to complete the semiconductor device (not shown).

（半導体装置：第５の実施形態）
図２１は、本発明の第５の実施形態である半導体装置が完成してゆく様子を示す断面図である。図２２は、図２１に対応する半導体装置製造方法のフローチャートである。本実施形態でも、銅を主成分とする金属層１０８自体を内部電極として用いている。図２１（ｃ）の中間体６００に示すように、本実施形態の特徴は、１．第１の絶縁層１１０が、金属層１０８の表面および半導体基板１０２と第２の絶縁層１１２との間に配置される、２．第２の絶縁層１１２が、金属層１０８の一部と重なっている、ことである。 (Semiconductor Device: Fifth Embodiment)
FIG. 21 is a cross-sectional view showing a state where the semiconductor device according to the fifth embodiment of the present invention is completed. FIG. 22 is a flowchart of the semiconductor device manufacturing method corresponding to FIG. Also in this embodiment, the metal layer 108 itself containing copper as a main component is used as the internal electrode. As shown in the intermediate 600 in FIG. 1. the first insulating layer 110 is disposed between the surface of the metal layer 108 and between the semiconductor substrate 102 and the second insulating layer 112; The second insulating layer 112 overlaps part of the metal layer 108.

図２１（c）の中間体６００は、図２２の製造方法によって製造される。図２２では、ウエハプロセス１２０において半導体基板１０２を形成した後、工程４０２によって第１メタルマスクまたは第１レジスト（図示省略）を配置し、工程６０２で内部電極を兼ねる金属層１０８を形成する（図２１（ａ））。工程４０４で第１メタルマスク等を除去した後、炉に入れて酸化膜除去工程３０２、第１の絶縁層形成工程１２６を行う。第１メタルマスク等を除去してあるため、図２１（b）に示すように、第１の絶縁層１１０が、金属層１０８の表面および半導体基板１０２の表面に配置されることとなる。   The intermediate body 600 in FIG. 21C is manufactured by the manufacturing method in FIG. In FIG. 22, after forming the semiconductor substrate 102 in the wafer process 120, a first metal mask or a first resist (not shown) is disposed in step 402, and in step 602, the metal layer 108 that also serves as an internal electrode is formed (FIG. 22). 21 (a)). After removing the first metal mask and the like in step 404, the oxide film removing step 302 and the first insulating layer forming step 126 are performed in a furnace. Since the first metal mask and the like are removed, the first insulating layer 110 is disposed on the surface of the metal layer 108 and the surface of the semiconductor substrate 102 as shown in FIG.

次に工程４０６で、第１メタルマスク等とはパターンの異なる第２メタルマスク等（図示省略）を配置して、工程６０４にて第２の絶縁層１１２を形成する。最後に工程４０８で第２メタルマスク等を除去すれば、第２の絶縁層１１２のうち、第２メタルマスク等の上に積層されたものも除去され、ウエハレベルで中間体６００が完成する。（図２１（c））。この後、図４のダイシング工程１５０以降が行われ、半導体装置（図示省略）が完成する。   Next, in step 406, a second metal mask or the like (not shown) having a pattern different from that of the first metal mask or the like is disposed, and in step 604, the second insulating layer 112 is formed. Finally, if the second metal mask or the like is removed in step 408, the second insulating layer 112 laminated on the second metal mask or the like is also removed, and the intermediate body 600 is completed at the wafer level. (FIG. 21 (c)). Thereafter, the dicing process 150 and the subsequent steps in FIG. 4 are performed to complete the semiconductor device (not shown).

（半導体装置：第６の実施形態）
図２３は、本発明の第６の実施形態である半導体装置の断面図である。第５の実施形態と同一の符号の説明は省略する。本実施形態でも、銅を主成分とする金属層１０８自体を内部電極として用いている。図２３（ｃ）の中間体７００に示すように、本実施形態でも、第１の絶縁層１１０が、金属層１０８の表面および半導体基板１０２と第２の絶縁層１１２との間に配置されている。第５の実施形態の中間体６００との構造の違いは、中間体７００において、第２の絶縁層１１２が、金属層１０８と重なっていない、ことである。 (Semiconductor Device: Sixth Embodiment)
FIG. 23 is a cross-sectional view of the semiconductor device according to the sixth embodiment of the present invention. The description of the same reference numerals as in the fifth embodiment is omitted. Also in this embodiment, the metal layer 108 itself containing copper as a main component is used as the internal electrode. As shown in the intermediate body 700 in FIG. 23C, also in this embodiment, the first insulating layer 110 is disposed between the surface of the metal layer 108 and the semiconductor substrate 102 and the second insulating layer 112. Yes. The difference in structure from the intermediate body 600 of the fifth embodiment is that the second insulating layer 112 does not overlap the metal layer 108 in the intermediate body 700.

図２３（c）の中間体７００は、図２２の製造方法の改良によって製造され、図２３（ｃ）の中間体７００が完成する。   The intermediate body 700 of FIG. 23C is manufactured by improving the manufacturing method of FIG. 22, and the intermediate body 700 of FIG. 23C is completed.

（半導体装置：第７および第８の実施形態）
図２４は、本発明の第７および第８の実施形態である半導体装置の中間体を示す断面図である。図２４（ａ）は第７の実施形態であり、図１９（ａ）の状態から、金属層１０８の露出している表面全体に第１の絶縁層１１０を形成した中間体８００を示す。図２４（ｂ）は第８の実施形態であり、図１９（ａ）の状態から、金属層１０８の露出している表面の一部にのみ第１の絶縁層１１０を形成した中間体９００を示す。第７および第８の実施形態の製造方法は説明を省略するが、これまで説明してきた実施形態の製造方法の各工程を適宜組み合わせることによって、当業者であれば容易に製造可能である。 (Semiconductor Device: Seventh and Eighth Embodiments)
FIG. 24 is a cross-sectional view showing an intermediate of the semiconductor device according to the seventh and eighth embodiments of the present invention. FIG. 24A shows the seventh embodiment, and shows an intermediate 800 in which the first insulating layer 110 is formed on the entire exposed surface of the metal layer 108 from the state of FIG. 19A. FIG. 24B shows an eighth embodiment. An intermediate 900 in which the first insulating layer 110 is formed only on a part of the exposed surface of the metal layer 108 from the state of FIG. Show. The description of the manufacturing methods of the seventh and eighth embodiments will be omitted, but those skilled in the art can easily manufacture them by appropriately combining the steps of the manufacturing methods of the embodiments described so far.

（制御システム）
図２５は、図７の半導体装置の実施形態を利用した制御システムを例示するブロック図である。制御システム９５０は、半導体装置２００を含む電子装置９５２と、半導体装置２００によって制御される被制御装置９５４とを備える。 (Control system)
FIG. 25 is a block diagram illustrating a control system using the embodiment of the semiconductor device of FIG. The control system 950 includes an electronic device 952 including the semiconductor device 200 and a controlled device 954 controlled by the semiconductor device 200.

制御システム９５０における半導体装置２００は、例えばパワーデバイスであり、被制御装置は、例えばハイブリッドカーのモータとしてよい。本制御システム９５０における半導体装置２００は、半導体パッケージに限定されない。また、被制御装置９５４は、半導体装置２００と電気的に直接的につながっている必要はなく、能動回路に限られない。   The semiconductor device 200 in the control system 950 is a power device, for example, and the controlled device may be a motor of a hybrid car, for example. The semiconductor device 200 in the present control system 950 is not limited to a semiconductor package. Further, the controlled device 954 does not need to be directly and electrically connected to the semiconductor device 200 and is not limited to an active circuit.

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the example which concerns. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.

本願の実施例においては、互いに銅を主成分とする金属層及びボンディングワイヤ、並びに銅と反応しない絶縁材（保護膜）で説明されたが、銅以外の材質を否定している訳ではない。言い換えれば、銅以外の任意の金属材料及び前記任意の金属材料と反応しない絶縁材（保護膜）においても本願と同等の効果が得られる。これらは、前述の実施例において容易に理解できる。   In the embodiment of the present application, the metal layer and the bonding wire mainly composed of copper and the insulating material (protective film) that does not react with copper are described. However, materials other than copper are not denied. In other words, an effect equivalent to that of the present application can be obtained even in an arbitrary metal material other than copper and an insulating material (protective film) that does not react with the arbitrary metal material. These can be easily understood in the embodiment described above.

（第１の付記）
以下、本発明の特徴の一つを記した半導体装置製造方法を、第１の付記として開示する。 (First note)
Hereinafter, a semiconductor device manufacturing method describing one of the features of the present invention will be disclosed as a first supplementary note.

（第１の付記１）
第１の金属を主成分とする金属層を形成する金属層形成工程と、前記第１の金属と反応せず且つ前記第１の金属以外の第２の金属から生成された絶縁体からなる第１の絶縁層を前記金属層のうち、少なくとも、ボンディングワイヤと接合されるボンディング領域に直接形成する第１の絶縁層形成工程と、前記第１の金属を主成分とする前記ボンディングワイヤが前記第１の絶縁層の一部を破壊する破壊工程と、前記第１の絶縁層の複数の破片を前記金属層の所定のボンディング領域に含ませつつ前記ボンディング領域に前記ボンディングワイヤを接合するボンディング工程と、を備える、半導体装置の製造方法。 (First Supplementary Note 1)
A metal layer forming step of forming a metal layer containing the first metal as a main component, and a first layer comprising an insulator that does not react with the first metal and is generated from a second metal other than the first metal. A first insulating layer forming step in which one insulating layer is directly formed in at least a bonding region to be bonded to the bonding wire, and the bonding wire containing the first metal as a main component is the first metal layer. A breaking step for breaking a part of one insulating layer, and a bonding step for bonding the bonding wire to the bonding region while including a plurality of pieces of the first insulating layer in a predetermined bonding region of the metal layer; A method for manufacturing a semiconductor device.

（第１の付記２）
前記ボンディング工程における接合は、前記ボンディングワイヤの第１の金属、および前記金属層の第１の金属が、固相接合の原理によって達成されている、第１の付記１に記載の半導体装置製造方法。 (First Supplementary Note 2)
The semiconductor device manufacturing method according to the first appendix 1, wherein the bonding in the bonding step is achieved by the principle of solid-phase bonding in which the first metal of the bonding wire and the first metal of the metal layer are achieved. .

（第１の付記３）
前記金属層形成工程および前記第１の絶縁層形成工程は、同一のチャンバ内の真空状態を維持して遂行する、第１の付記１に記載の半導体装置製造方法。 (First Supplementary Note 3)
The semiconductor device manufacturing method according to the first appendix 1, wherein the metal layer forming step and the first insulating layer forming step are performed while maintaining a vacuum state in the same chamber.

（第１の付記４）
前記金属層形成工程後、前記第１の絶縁層形成工程前に、前記金属層の表面の酸化膜を除去する酸化膜除去工程を、更に備える、第１の付記１に記載の半導体装置製造方法。 (First Supplementary Note 4)
The semiconductor device manufacturing method according to the first appendix 1, further comprising an oxide film removing step of removing an oxide film on a surface of the metal layer after the metal layer forming step and before the first insulating layer forming step. .

（第１の付記５）
前記金属層形成工程および前記第１の絶縁層形成工程のうち、少なくとも前記金属層形成工程は、第１のメタルマスクまたはフォトレジストを使用して層を形成し、前記第１の絶縁層形成工程にメタルマスクまたはフォトレジストを使用する場合は、第１のメタルマスクまたはフォトレジストと異なるパターン形状を有する第２のメタルマスクまたはフォトレジストを使用して層を形成する、第１の付記１に記載の半導体装置製造方法。 (First Supplementary Note 5)
Of the metal layer forming step and the first insulating layer forming step, at least the metal layer forming step forms a layer using a first metal mask or a photoresist, and the first insulating layer forming step. In the case where a metal mask or a photoresist is used, the layer is formed by using a second metal mask or a photoresist having a pattern shape different from that of the first metal mask or the photoresist. Semiconductor device manufacturing method.

（第１の付記６）
前記金属層を積層する半導体基板上であって前記ボンディング領域の周囲に第２の絶縁層を形成する第２の絶縁層形成工程を更に備え、前記第２の絶縁層形成工程は、前記金属層形成工程前に遂行するか、前記金属層形成工程後、前記第１の絶縁層形成工程前に遂行するか、あるいは、前記金属層形成工程および前記第１の絶縁層形成工程の後に遂行する、第１の付記１に記載の半導体装置製造方法。 (First Appendix 6)
The method further comprises a second insulating layer forming step of forming a second insulating layer on the semiconductor substrate on which the metal layer is laminated and around the bonding region, and the second insulating layer forming step includes the metal layer Performing before the forming step, after the metal layer forming step and before the first insulating layer forming step, or after the metal layer forming step and the first insulating layer forming step, The semiconductor device manufacturing method according to the first appendix 1.

（第１の付記７）
前記第１の金属は、銅であり、前記第１の絶縁層は、酸化層、窒化層、若しくは炭化層のいずれか、又は少なくともそれらの２以上の組み合わせ、から成る、第１の付記１に記載の半導体装置製造方法。 (First Appendix 7)
In the first supplementary note 1, the first metal is copper, and the first insulating layer is formed of any one of an oxide layer, a nitride layer, or a carbonized layer, or at least a combination of two or more thereof. The semiconductor device manufacturing method as described.

（第１の付記８）
前記酸化層は、前記第２の金属がすべて酸化された金属酸化物から成る、第１の付記７に記載の半導体装置製造方法。 (First Supplementary Note 8)
The semiconductor device manufacturing method according to the first appendix 7, wherein the oxide layer is made of a metal oxide in which the second metal is entirely oxidized.

（第１の付記９）
前記第２の金属は、Ａｌ、Ｓｎ、Ｔｉ、Ｔａ、若しくはＺｒのいずれか、又は少なくともそれらの２以上の組み合わせ、から成る、第１の付記８に記載の半導体装置製造方法。 (First Supplementary Note 9)
9. The method of manufacturing a semiconductor device according to the first appendix 8, wherein the second metal is made of any one of Al, Sn, Ti, Ta, or Zr, or at least a combination of two or more thereof.

（第１の付記１０）
前記窒化層は、前記第２の金属の主成分がすべて窒化された金属窒化物から成る、第１の付記７に記載の半導体装置製造方法。 (First Supplementary Note 10)
8. The method of manufacturing a semiconductor device according to a first appendix 7, wherein the nitride layer is made of a metal nitride in which all of the main component of the second metal is nitrided.

（第１の付記１１）
前記第２の金属は、Ａｌ、Ｓｎ、Ｔｉ、Ｔａ、若しくはＺｒのいずれか、又は少なくともそれらの２以上の組み合わせ、から成る、第１の付記１０に記載の半導体装置製造方法。 (First Supplementary Note 11)
11. The method of manufacturing a semiconductor device according to the first appendix 10, wherein the second metal is made of any one of Al, Sn, Ti, Ta, or Zr, or at least a combination of two or more thereof.

（第１の付記１２）
前記炭化層は、前記第２の金属の主成分がすべて炭化された金属炭化物から成る、第１の付記７に記載の半導体装置製造方法。 (First Supplementary Note 12)
The semiconductor device manufacturing method according to the first appendix 7, wherein the carbonized layer is made of a metal carbide in which all of the main component of the second metal is carbonized.

（第１の付記１３）
前記第２の金属は、Ａｌ、Ｓｎ、Ｔｉ、Ｔａ、若しくはＺｒのいずれか、又は少なくともそれらの２以上の組み合わせ、から成る、第１の付記１２に記載の半導体装置製造方法。 (First Supplementary Note 13)
13. The method of manufacturing a semiconductor device according to the first appendix 12, wherein the second metal is made of any one of Al, Sn, Ti, Ta, or Zr, or at least a combination of two or more thereof.

（第１の付記１４）
前記第１の絶縁層は、１μｍ以下の厚さを有する、第１の付記１、付記８、付記１０、及び付記１２のいずれか１項に記載の半導体装置製造方法。 (First Supplementary Note 14)
13. The method of manufacturing a semiconductor device according to any one of the first supplementary note 1, the supplementary note 8, the supplementary note 10, and the supplementary note 12, wherein the first insulating layer has a thickness of 1 μm or less.

（第２の付記）
以下、本発明の特徴の一つを記したシステムを、第２の付記として開示する。 (Second supplementary note)
Hereinafter, a system describing one of the features of the present invention will be disclosed as a second supplementary note.

（第２の付記１）
半導体装置と、前記半導体装置によって制御される被制御装置とを備え、前記半導体装置は、第１の金属を主成分とする金属層と、前記第１の金属と反応せず且つ前記第１の金属以外の第２の金属から生成された絶縁体からなり、前記金属層の表面に直接形成されている第１の絶縁層と、前記第１の金属を主成分とするボンディングワイヤと、を備え、前記金属層は、前記ボンディングワイヤと接合されているボンディング領域を含み、前記ボンディング領域は、前記第１の絶縁層の複数の破片を含んでいる、システム。 (Second supplementary note 1)
A semiconductor device, and a controlled device controlled by the semiconductor device, wherein the semiconductor device does not react with the first metal and the first metal is a metal layer containing a first metal as a main component. A first insulating layer made of an insulator generated from a second metal other than a metal, and formed directly on the surface of the metal layer; and a bonding wire mainly composed of the first metal. The metal layer includes a bonding area bonded to the bonding wire, and the bonding area includes a plurality of pieces of the first insulating layer.

本発明は、半導体装置、半導体装置製造方法及び半導体装置を含むシステムに利用することができる。   The present invention can be used in a semiconductor device, a semiconductor device manufacturing method, and a system including the semiconductor device.

１００、３００、４００、５００、６００、７００、８００、９００ …中間体、１０２ …半導体基板、１０４ …内部回路、１０６ …内部電極、１０８ …金属層、１１０ …第１の絶縁層、１１０Ａ …第１の絶縁層の破片、１１２ …第２の絶縁層、１４０ …メタルマスク、１６２ …接着材、１６４ …リードフレーム（ダイステージ部）、１６５ …絶縁材、１６６ …ボンディングワイヤ、１６６Ａ …ボール部、１６７ …封止材、１６８ …リードフレーム（リード部）、１７０ …キャピラリ、１７４ …クラック、１８２ …固相接合、１８４ …ボンディング領域、１８６ …絶縁層、１８８ …メタライズド配線、２００、２０２、２２０ …半導体装置、２６４ …合金層、４１０ …第２メタルマスク、４１２ …第２レジスト、９５０ …制御システム、９５２ …電子装置、９５４ …被制御装置 100, 300, 400, 500, 600, 700, 800, 900 ... intermediate, 102 ... semiconductor substrate, 104 ... internal circuit, 106 ... internal electrode, 108 ... metal layer, 110 ... first insulating layer, 110A ... first 1, insulating layer fragments, 112, second insulating layer, 140, metal mask, 162, adhesive, 164, lead frame (die stage part), 165, insulating material, 166, bonding wire, 166 A, ball part, 167 ... Sealing material, 168 ... Lead frame (lead part), 170 ... Capillary, 174 ... Crack, 182 ... Solid phase bonding, 184 ... Bonding region, 186 ... Insulating layer, 188 ... Metallized wiring, 200, 202, 220 ... Semiconductor device, 264, alloy layer, 410, second metal mask, 412, second register 950 ... control system, 952 ... electronic device, 954 ... controlled device

Claims (20)

第１の金属を主成分とする金属層と、
前記第１の金属と反応せず且つ前記第１の金属以外の第２の金属から生成された絶縁体からなり、前記金属層の表面に直接形成されている第１の絶縁層と、
前記第１の金属を主成分とするボンディングワイヤと、を備え、
前記金属層は、前記ボンディングワイヤと接合されているボンディング領域を含み、
前記ボンディング領域は、前記第１の絶縁層の複数の破片を含んでいる、ことを特徴とする、半導体装置。 A metal layer mainly composed of a first metal;
A first insulating layer that does not react with the first metal and is made of an insulator generated from a second metal other than the first metal, and is formed directly on the surface of the metal layer;
A bonding wire mainly composed of the first metal,
The metal layer includes a bonding region bonded to the bonding wire,
The semiconductor device according to claim 1, wherein the bonding region includes a plurality of pieces of the first insulating layer. 前記接合は、前記ボンディングワイヤの第１の金属、および前記金属層の第１の金属が、固相接合の原理によって達成されていることを特徴とする、請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the bonding is achieved by the principle of solid-phase bonding between the first metal of the bonding wire and the first metal of the metal layer. 前記ボンディング領域の中心部における単位面積の前記複数の破片の数は、前記ボンディング領域内の周囲部における単位面積の前記複数の破片の数よりも少ない、ことを特徴とする、請求項１に記載の半導体装置。   2. The number of the plurality of pieces having a unit area in a central portion of the bonding region is smaller than the number of the plurality of pieces having a unit area in a peripheral portion in the bonding region. Semiconductor device. 前記ボンディング領域は、前記複数の破片を立体的に含む、ことを特徴とする、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the bonding region includes the plurality of pieces in a three-dimensional manner. 前記破片のサイズは、１μｍ以下である、ことを特徴とする、請求項３、又は４に記載の半導体装置。   5. The semiconductor device according to claim 3, wherein a size of the fragment is 1 μm or less. 6. 前記第１の金属は、銅であり、
前記第１の絶縁層は、酸化層、窒化層、若しくは炭化層のいずれか、又は少なくともそれらの２以上の組み合わせ、から成ることを特徴とする、請求項１に記載の半導体装置。 The first metal is copper;
2. The semiconductor device according to claim 1, wherein the first insulating layer includes any one of an oxide layer, a nitride layer, and a carbonized layer, or at least a combination of two or more thereof. 前記酸化層は、前記第２の金属の主成分がすべて酸化された金属酸化物から成る、ことを特徴とする、請求項６に記載の半導体装置。   The semiconductor device according to claim 6, wherein the oxide layer is made of a metal oxide in which all of the main component of the second metal is oxidized. 前記第２の金属は、Ａｌ、Ｓｎ、Ｔｉ、Ｔａ、若しくはＺｒのいずれか、又は少なくともそれらの２以上の組み合わせ、から成ることを特徴とする、請求項７に記載の半導体装置。   The semiconductor device according to claim 7, wherein the second metal is made of any one of Al, Sn, Ti, Ta, and Zr, or at least a combination of two or more thereof. 前記窒化層は、前記第２の金属の主成分がすべて窒化された金属窒化物から成る、ことを特徴とする、請求項６に記載の半導体装置。   The semiconductor device according to claim 6, wherein the nitride layer is made of a metal nitride in which the main component of the second metal is entirely nitrided. 前記第２の金属は、Ａｌ、Ｓｎ、Ｔｉ、Ｔａ、若しくはＺｒのいずれか、又は少なくともそれらの２以上の組み合わせ、から成ることを特徴とする、請求項９に記載の半導体装置。   10. The semiconductor device according to claim 9, wherein the second metal is made of any one of Al, Sn, Ti, Ta, and Zr, or at least a combination of two or more thereof. 前記炭化層は、前記第２の金属の主成分がすべて炭化された金属炭化物から成る、ことを特徴とする、請求項６に記載の半導体装置。   The semiconductor device according to claim 6, wherein the carbonized layer is made of a metal carbide in which the main component of the second metal is all carbonized. 前記第２の金属は、Ａｌ、Ｓｎ、Ｔｉ、Ｔａ、若しくはＺｒのいずれか、または少なくともそれらの２以上の組み合わせ、から成ることを特徴とする、請求項１１に記載の半導体装置。   12. The semiconductor device according to claim 11, wherein the second metal is made of any one of Al, Sn, Ti, Ta, and Zr, or at least a combination of two or more thereof. 前記第１の絶縁層は、１μｍ以下の厚さを有することを特徴とする、請求項１、７、９、及び１１のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first insulating layer has a thickness of 1 μm or less. 前記金属層を積層する半導体基板と、
前記半導体基板上に積層され、前記ボンディング領域の周囲に配置される第２の絶縁層と、を更に備え、
前記第１の絶縁層は、更に、前記第２の絶縁層の表面、又は前記半導体基板と前記第２の絶縁層との間、に配置されることを特徴とする、請求項１に記載の半導体装置。 A semiconductor substrate on which the metal layer is laminated;
A second insulating layer stacked on the semiconductor substrate and disposed around the bonding region; and
The said 1st insulating layer is further arrange | positioned on the surface of the said 2nd insulating layer, or between the said semiconductor substrate and the said 2nd insulating layer, The Claim 1 characterized by the above-mentioned. Semiconductor device. 前記金属層を積層する半導体基板と、
前記半導体基板と前記金属層との間に配置され、前記第１の金属以外の第３の金属を主成分とし、前記金属層に電気的に接合される導電層と、を更に備えることを特徴とする、請求項１に記載の半導体装置。 A semiconductor substrate on which the metal layer is laminated;
A conductive layer disposed between the semiconductor substrate and the metal layer, the third layer being a third metal other than the first metal as a main component, and being electrically joined to the metal layer; The semiconductor device according to claim 1. 前記金属層に電気的に接続されるパワーデバイスの内部回路を、更に備えることを特徴とする、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, further comprising an internal circuit of a power device electrically connected to the metal layer. 前記金属層を積層する半導体基板と、
前記半導体基板の内部に配置され前記金属層に電気的に接続される内部回路と、を更に備えることを特徴とする、請求項１から１３のいずれか１項に記載の半導体装置。 A semiconductor substrate on which the metal layer is laminated;
The semiconductor device according to claim 1, further comprising an internal circuit disposed inside the semiconductor substrate and electrically connected to the metal layer. 前記金属層の一部は、外部端子として当該半導体装置の外部に露出している、ことを特徴とする、請求項１から１３のいずれか１項に記載の半導体装置。   14. The semiconductor device according to claim 1, wherein a part of the metal layer is exposed to the outside of the semiconductor device as an external terminal. 絶縁材を更に備え、
前記金属層は、前記絶縁材の表面に形成されている、ことを特徴とする、請求項１から１３のいずれか１項に記載の半導体装置。 Further comprising an insulating material;
The semiconductor device according to claim 1, wherein the metal layer is formed on a surface of the insulating material. 前記金属層は、前記ボンディングワイヤの一端および他端のそれぞれに接合される互いに電気的に分離された第１金属部および第２金属部を含み、
前記第１の絶縁層は、前記第１金属部および第２金属部のそれぞれの表面に直接形成される第１絶縁部および第２絶縁部を含む、ことを特徴とする、請求項１から１３のいずれか１項に記載の半導体装置。 The metal layer includes a first metal portion and a second metal portion that are electrically separated from each other and bonded to one end and the other end of the bonding wire,
The first insulating layer includes a first insulating part and a second insulating part that are directly formed on surfaces of the first metal part and the second metal part, respectively. The semiconductor device according to any one of the above.
JP2011265592A 2011-12-05 2011-12-05 Semiconductor device Pending JP2013118310A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011265592A JP2013118310A (en) 2011-12-05 2011-12-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011265592A JP2013118310A (en) 2011-12-05 2011-12-05 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2013118310A true JP2013118310A (en) 2013-06-13

Family

ID=48712667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011265592A Pending JP2013118310A (en) 2011-12-05 2011-12-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2013118310A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293436B2 (en) 2014-05-14 2016-03-22 Renesas Electronics Corporation Bonding wire to bonding pad
WO2016063744A1 (en) * 2014-10-20 2016-04-28 三菱電機株式会社 Power module
KR102323557B1 (en) * 2021-02-01 2021-11-08 박수재 Semiconductor package having bonding wire coated by oxide insulated layer, electronic system having the same, battery module having the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527886A (en) * 1998-10-05 2002-08-27 キューリック、アンド、ソファー、インベストメンツ、インコーポレーテッド Semiconductor copper bond pad surface protection
JP2003503852A (en) * 1999-06-28 2003-01-28 ユナキス・バルツェルス・アクチェンゲゼルシャフト Structural member and method of manufacturing the same
JP2003142521A (en) * 2001-11-01 2003-05-16 Nec Electronics Corp Semiconductor device and method for manufacturing the same
JP2004055784A (en) * 2002-07-19 2004-02-19 Shinkawa Ltd Bonding reed part used for wire bonding
JP2005302941A (en) * 2004-04-09 2005-10-27 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2006120893A (en) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
US20080006951A1 (en) * 2006-05-31 2008-01-10 Francois Hebert Copper bonding compatible bond pad structure and method
US20100212153A1 (en) * 2009-02-20 2010-08-26 Infineon Technologies Ag Method for Fabricating a Bond

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527886A (en) * 1998-10-05 2002-08-27 キューリック、アンド、ソファー、インベストメンツ、インコーポレーテッド Semiconductor copper bond pad surface protection
JP2003503852A (en) * 1999-06-28 2003-01-28 ユナキス・バルツェルス・アクチェンゲゼルシャフト Structural member and method of manufacturing the same
JP2003142521A (en) * 2001-11-01 2003-05-16 Nec Electronics Corp Semiconductor device and method for manufacturing the same
JP2004055784A (en) * 2002-07-19 2004-02-19 Shinkawa Ltd Bonding reed part used for wire bonding
JP2005302941A (en) * 2004-04-09 2005-10-27 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2006120893A (en) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
US20080006951A1 (en) * 2006-05-31 2008-01-10 Francois Hebert Copper bonding compatible bond pad structure and method
US20100212153A1 (en) * 2009-02-20 2010-08-26 Infineon Technologies Ag Method for Fabricating a Bond

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293436B2 (en) 2014-05-14 2016-03-22 Renesas Electronics Corporation Bonding wire to bonding pad
WO2016063744A1 (en) * 2014-10-20 2016-04-28 三菱電機株式会社 Power module
CN106575628A (en) * 2014-10-20 2017-04-19 三菱电机株式会社 Power module
JPWO2016063744A1 (en) * 2014-10-20 2017-04-27 三菱電機株式会社 Power module
US9818716B2 (en) 2014-10-20 2017-11-14 Mitsubishi Electric Corporation Power module
KR102323557B1 (en) * 2021-02-01 2021-11-08 박수재 Semiconductor package having bonding wire coated by oxide insulated layer, electronic system having the same, battery module having the same
WO2022164073A1 (en) * 2021-02-01 2022-08-04 박수재 Semiconductor package including bonding wire coated with oxide insulation, electronic system including same, and battery module including same

Similar Documents

Publication Publication Date Title
US8227341B2 (en) Semiconductor device and method of manufacturing the same
JP4373866B2 (en) Manufacturing method of semiconductor device
WO2017002793A1 (en) Semiconductor device and semiconductor device manufacturing method
TWI281719B (en) Semiconductor device
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
TW200305267A (en) Semiconductor device having a wire bond pad and method therefor
JP6018297B2 (en) Composite laminate and electronic device
CN106206518A (en) Solder metalization stacking with and forming method thereof
JP4639138B2 (en) Semiconductor device
JP2023054250A (en) Semiconductor device
JP6066941B2 (en) Semiconductor device
JP2022059085A (en) Semiconductor device
US11355441B2 (en) Semiconductor device
JP2013118310A (en) Semiconductor device
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
CN107863332A (en) Electronic device, electronic module and its manufacture method
JP4442609B2 (en) Semiconductor device and manufacturing method thereof
US8519547B2 (en) Chip arrangement and method for producing a chip arrangement
JP2011077187A (en) Semiconductor device
CN113140537A (en) Power semiconductor device and method for producing a power semiconductor device
JP2016219749A (en) Semiconductor device and method of manufacturing the same
JP2010147051A (en) Semiconductor integrated circuit device, and method of manufacturing the same
JP6931869B2 (en) Semiconductor device
JP2008270545A (en) Wiring of semiconductor device, and method of forming wiring of semiconductor device
JP6074984B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130419

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329