JP2013115866A5 - - Google Patents

Download PDF

Info

Publication number
JP2013115866A5
JP2013115866A5 JP2011257612A JP2011257612A JP2013115866A5 JP 2013115866 A5 JP2013115866 A5 JP 2013115866A5 JP 2011257612 A JP2011257612 A JP 2011257612A JP 2011257612 A JP2011257612 A JP 2011257612A JP 2013115866 A5 JP2013115866 A5 JP 2013115866A5
Authority
JP
Japan
Prior art keywords
voltage
unit
power supply
control unit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011257612A
Other languages
English (en)
Other versions
JP5865036B2 (ja
JP2013115866A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011257612A priority Critical patent/JP5865036B2/ja
Priority claimed from JP2011257612A external-priority patent/JP5865036B2/ja
Publication of JP2013115866A publication Critical patent/JP2013115866A/ja
Publication of JP2013115866A5 publication Critical patent/JP2013115866A5/ja
Application granted granted Critical
Publication of JP5865036B2 publication Critical patent/JP5865036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明に係る記憶装置は、不揮発記憶と、前記不揮発記憶を制御する上記制御装置とを有することを特徴とする。
第1のスイッチ108は、中央制御部109から不揮発記憶部107へ入力する書き込み制御信号及び読み出し制御信号をモニターし、第1のイネーブル信号Eにより遮断の指示があった場合、書き込みコマンドと読み出しコマンドの終了を待った後、中央制御部109から不揮発記憶部107へのアクセスを回路的に遮断するように動作することも可能である。この場合、第1のスイッチ108としては、例えば、図4(a)〜(d)に示すような構成が挙げられる。図4(a),(b)は、第1のスイッチ108を構成する回路(DフリップフロップとANDゲート)の例を示し、図4(c)は、Dフリップフロップの入力D,ENと、出力Qとの関係を示すタイミング図であり、図4(d)は、図4(a)の第1のスイッチ108の動作の例を示すタイミング図である。書き込みコマンド、読み出しコマンドの途中で不揮発記憶部107へのアクセスを回路的に遮断することが無くなるため、アクセスを遮断する直前のコマンドまで正しく不揮発記憶部107へ入力でき、異常なコマンド入力による不揮発記憶部107の記憶内容の破壊を回避できる。
〔中央制御部109〕
中央制御部109は、第3の電力供給部110から供給される電力により動作する。また、中央制御部109は、電源制御部104から入力される割り込み信号Iにより、不揮発記憶部10へのデータ書き込みと不揮発記憶部10からのデータ読み出しを停止又は再開する。中央制御部109は、例えば、CPU(Central Processing Unit)とRAM(Random Access Memory)により構成される。
また、第1のスイッチ108により不揮発記憶部107への書き込み信号又は読み出し信号を遮断し、また、第3の電力供給部110から中央制御部109への電力供給を停止するため、第1の蓄電部102に蓄積された電力により、第2の電力供給部105から不揮発記憶部107へ電力供給する間を延長することが可能であり、第2の蓄電部106に必要とされる容量を小さくできる。また、電池を使用しないため蓄電部への充電時間は短く、また性能劣化による電池の交換も不要となる。

Claims (16)

  1. 第1の電圧で電力を供給する第1の電力供給部と、
    前記第1の電力供給部から供給される電力の一部を蓄積し、前記第1の電圧が低下したときに、蓄積している電力を供給する第1の蓄電部と、
    前記第1の電圧を第2の電圧に変換し、不揮発記憶部に、前記第2の電圧で電力を供給する第2の電力供給部と、
    前記第2の電力供給部から供給される電力の一部を蓄積し、前記第2の電圧が低下したときに、前記不揮発記憶部に、蓄積している電力を供給するコンデンサを含む第2の蓄電部と、
    第1のスイッチと、
    前記第1のスイッチを通して前記不揮発記憶部にアクセスする中央制御部と、
    前記第1の電圧を第3の電圧に変換し、前記中央制御部に、前記第3の電圧で電力を供給する第3の電力供給部と、
    前記第1の電圧を測定し、該第1の電圧の測定値を出力する電圧検出部と、
    前記第1の電圧の測定値に基づいて、前記中央制御部、前記第1のスイッチ、及び前記第3の電力供給部を制御する電源制御部と
    を備え、
    前記電源制御部は、前記第1の電圧の測定値の低下に応じて、前記中央制御部によるアクセスを停止させ、前記第1のスイッチをオフにし、前記第3の電力供給部による電力供給を停止させる
    ことを特徴とする制御装置。
  2. 前記電源制御部は、前記第1の電圧の測定値が所定の第1の電圧閾値より小さくなったとき、前記中央制御部による前記不揮発記憶部へのアクセスを禁止することを特徴とする請求項1に記載の制御装置。
  3. 前記電源制御部は、前記第1の電圧の測定値が所定の第1の電圧閾値より小さくなった後に、前記第1の電圧閾値以上に大きくなったとき、前記中央制御部による前記不揮発記憶部へのアクセスを許可することを特徴とする請求項2に記載の制御装置。
  4. 前記電源制御部は、前記第1の電圧の測定値の低下速度が、所定の電圧低下速度閾値より大きいときに、前記第1のスイッチをオフにして前記中央制御部から前記不揮発記憶部へのアクセスを遮断することを特徴とする請求項1から3までのいずれか1項に記載の制御装置。
  5. 前記電源制御部は、前記第1の電圧の測定値の低下速度が、所定の電圧低下速度閾値より大きいときに、前記第3の電力供給部による前記中央制御部への電力供給を停止することを特徴とする請求項4に記載の制御装置。
  6. 前記電源制御部は、前記第1の電圧の測定値が、前記第1の電圧閾値よりも低い所定の第2の電圧閾値より小さくなったとき、前記第1のスイッチをオフにして前記中央制御部から前記不揮発記憶部へのアクセスを遮断することを特徴とする請求項2又3に記載の制御装置。
  7. 前記電源制御部は、前記第1の電圧の測定値が、前記第1の電圧閾値よりも低い所定の第2の電圧閾値より小さくなったとき、前記第3の電力供給部による前記中央制御部への電力供給を停止することを特徴とする請求項6に記載の制御装置。
  8. 前記第1のスイッチによる前記アクセスの遮断は、前記中央制御部から前記不揮発記憶部への書き込みコマンドが終了した時点で、実行されることを特徴とする請求項4から7までのいずれか1項に記載の制御装置。
  9. 前記第3の電力供給部による前記中央制御部への電力供給停止は、前記中央制御部から前記不揮発記憶部への書き込みコマンドが終了した時点で、実行されることを特徴とする請求項5又は7に記載の制御装置。
  10. 前記第3の電力供給部による前記中央制御部への電力供給停止は、前記第1のスイッチをオフにした後に、実行されることを特徴とする請求項5、7、9のいずれか1項に記載の制御装置。
  11. 前記第2の蓄電部は、電気二重層コンデンサであることを特徴とする請求項1から10までのいずれか1項に記載の制御装置。
  12. 前記電源制御部は、マイクロコントローラであることを特徴とする請求項1から11までのいずれか1項に記載の制御装置。
  13. 受信したデータを前記中央制御部に供給する中央制御補助部と、
    前記中央制御補助部に、前記第2の電力供給部と前記第2の蓄電部からの電力を供給するオン状態又は供給しないオフ状態に切替える第2のスイッチと、
    をさらに備え、
    前記電源制御部は、前記第1の電圧の測定値が、前記第2の電圧閾値より小さくなったときに、前記第2スイッチをオフにして前記中央制御補助部への電力供給を停止する
    ことを特徴とする請求項6又は7に記載の制御装置。
  14. 前記不揮発記憶と、
    前記不揮発記憶を制御する請求項1から13までのいずれか1項に記載の制御装置と
    を有することを特徴とする記憶装置。
  15. 前記中央制御部から供給される映像データに基づく映像を表示する表示部と、
    前記第1の電圧を第4の電圧に変換し、前記表示部に、前記第4の電圧で電力を供給する第4の電力供給部と、
    請求項14に記載の記憶装置と
    を有し、
    前記電源制御部は、前記第1の電圧の測定値が、所定の第3の電圧閾値より小さくなったとき、前記第4の電力供給部による前記表示部への電力供給を停止する
    ことを特徴とする表示装置。
  16. 前記中央制御部から供給される映像データに基づく映像を表示する表示部と、
    前記第1の電圧を第4の電圧に変換し、前記表示部に、前記第4の電圧で電力を供給する第4の電力供給部と、
    記憶装置と
    を有し、
    前記記憶装置は、
    前記不揮発記憶部と、
    前記不揮発記憶部を制御する請求項2、3、6、7、及び13のいずれか1項に記載の制御装置と
    を有し、
    前記電源制御部は、前記第1の電圧の測定値が、所定の第3の電圧閾値より小さくなったとき、前記第4の電力供給部による前記表示部への電力供給を停止し、
    前記第3の電圧閾値は、前記第1の電圧閾値よりも大きい又は等しい
    ことを特徴とす表示装置。
JP2011257612A 2011-11-25 2011-11-25 制御装置、記憶装置、及び表示装置 Active JP5865036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011257612A JP5865036B2 (ja) 2011-11-25 2011-11-25 制御装置、記憶装置、及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011257612A JP5865036B2 (ja) 2011-11-25 2011-11-25 制御装置、記憶装置、及び表示装置

Publications (3)

Publication Number Publication Date
JP2013115866A JP2013115866A (ja) 2013-06-10
JP2013115866A5 true JP2013115866A5 (ja) 2014-12-25
JP5865036B2 JP5865036B2 (ja) 2016-02-17

Family

ID=48710946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011257612A Active JP5865036B2 (ja) 2011-11-25 2011-11-25 制御装置、記憶装置、及び表示装置

Country Status (1)

Country Link
JP (1) JP5865036B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7058785B1 (ja) 2021-04-19 2022-04-22 三菱電機株式会社 車載制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099468A (ja) * 2000-09-22 2002-04-05 Sanyo Electric Co Ltd 書き込み制御回路
JP2005321939A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd 不揮発性メモリ保護回路
JP2005327210A (ja) * 2004-05-17 2005-11-24 Denso Corp 電子装置
JP4863865B2 (ja) * 2006-12-28 2012-01-25 富士通株式会社 情報処理装置,記憶部誤書込み防止方法,および情報処理システム
JP5148929B2 (ja) * 2007-06-06 2013-02-20 東海旅客鉄道株式会社 鉄道用データシステム

Similar Documents

Publication Publication Date Title
JP2014099165A5 (ja) マイクロコントローラ
KR102401578B1 (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
JP6530586B2 (ja) 2次保護ic、2次保護icの制御方法、保護モジュール、及び電池パック
CN103677189B (zh) 半导体装置
JP6113538B2 (ja) 制御装置、制御方法、プログラムおよび半導体装置
US10033205B2 (en) Power supply apparatus and method of providing power to an electronic device to prevent overcurrent discharge
TWI514124B (zh) 狀態控制裝置、資訊處理裝置、電腦程式產品及半導體裝置
US20190064916A1 (en) Systems And Methods For Managing Power Consumed By A Microcontroller In An Inactive Mode
US20080197809A1 (en) Configurable Battery Management System with Embedded SRAM in Chip Architecture
US11139511B2 (en) Control circuit, battery having the control circuit and battery control method
US9575527B2 (en) Power delivery circuitry
US20150089210A1 (en) Electronic device and low battery boot-up method
WO2024037425A1 (zh) 车载冰箱控制方法及相关设备
JP2011131873A5 (ja)
JP2018107890A5 (ja) 電力供給装置、電力供給装置の制御方法及び電力供給システム
JP2012128860A5 (ja)
WO2017007618A1 (en) Voltage regulator having auto mode optimized for load profiles
JP2011010478A5 (ja)
JP2014206901A (ja) 電源回路
US10915257B2 (en) Semiconductor device and semiconductor system
US9837219B2 (en) Switch contact wetting with low peak instantaneous current draw
JP2013115866A5 (ja)
TWI521534B (zh) 積體電路及其運作方法
KR101963262B1 (ko) 전력량계 및 그 운영 방법
TWI547060B (zh) 功率系統及有關所述功率系統的非暫時性機器可讀取儲存媒體和方法