JP2013109763A - ソリッドステートディスク - Google Patents

ソリッドステートディスク Download PDF

Info

Publication number
JP2013109763A
JP2013109763A JP2012251995A JP2012251995A JP2013109763A JP 2013109763 A JP2013109763 A JP 2013109763A JP 2012251995 A JP2012251995 A JP 2012251995A JP 2012251995 A JP2012251995 A JP 2012251995A JP 2013109763 A JP2013109763 A JP 2013109763A
Authority
JP
Japan
Prior art keywords
input
output pin
switch
main chip
operation mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012251995A
Other languages
English (en)
Inventor
暁鋼 ▲イン▼
Xiao-Gang Yin
guo-yi Chen
國義 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Publication of JP2013109763A publication Critical patent/JP2013109763A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Memory System (AREA)

Abstract

【課題】異なる動作モードのメモリチップをサポートすることができるソリッドステートディスクを提供すること。
【解決手段】本発明に係るソリッドステートディスクは、メインチップと、第一スイッチと、第二スイッチと、電気抵抗と、前記メインチップに接続される複数のメモリチップと、を備える。メインチップは、メモリチップの動作モードを変えるための第一入出力ピン及び第二入出力ピンを備え、第一スイッチの第一端は、メインチップの第一入出力ピンに接続され、第二スイッチの第一端は、メインチップの第二入出力ピンに接続され、第一スイッチ及び第二スイッチの第二端は、共に電気抵抗を介して接地され、第一スイッチ及び第二スイッチを選択的に開閉させて、メインチップの第一入出力ピン及び第二入出力ピンに入力されるレベル信号を変えると、メインチップは、受信したレベル信号に基づいて、メモリチップの動作モードを変える。
【選択図】図１

Description

本発明は、ソリッドステートディスク（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）に関するものである。
現在、コンピュータの格納容量を拡大するため、ソリッドステートディスクが幅広く用いられている。しかし、従来の記憶チップは、様々なメーカーによって製造されているため、動作モードも異なる。従って、ソリッドステートディスク上の記憶チップが損傷して取り替えなければならなくなった場合、各々の記憶チップの動作モードは異なるため、当該ソリッドステートディスク上の回路を変更しなければならず、時間の浪費及び使用上の不便をもたらす。
以上の問題点に鑑みて、本発明は、異なる動作モードのメモリチップをサポートすることができるソリッドステートディスクを提供することを目的とする。
上記の目的を達成するために、本発明に係るソリッドステートディスクは、コンピュータのメモリスロット内に挿入接続されて、当該コンピュータの格納容量を拡大するために用いられ且つメインチップと、第一スイッチと、第二スイッチと、電気抵抗及びメインチップと、に接続される複数のメモリチップを備える。メインチップは、メモリチップの動作モードを変えるための第一入出力ピン及び第二入出力ピンを備え、第一スイッチの第一端は、メインチップの第一入出力ピンに接続され、第二スイッチの第一端は、メインチップの第二入出力ピンに接続され、第一スイッチ及び第二スイッチの第二端は、共に電気抵抗を介して接地され、第一スイッチ及び第二スイッチを選択的に開閉させて、メインチップの第一入出力ピン及び第二入出力ピンに入力されるレベル信号を変えると、メインチップは、受信したレベル信号に基づいて、メモリチップの動作モードを変える。
従来の技術とは異なり、本発明のソリッドステートディスクは、第一スイッチ及び第二スイッチの開閉状態を制御することにより、メモリチップの動作モードを変えることができ、操作に便利で且つ時間を節約することができる。
本発明の実施形態に係るソリッドステートディスクの回路図である。
図１に示すように、本発明の実施形態に係るソリッドステートディスク１は、コンピュータのメモリスロット内に挿入接続されて使用される。例えば、ソリッドステートディスク１を、ＤＤＲ３メモリスロットに挿入してデータを格納することで、コンピュータの記憶容量を拡大することができる。ソリッドステートディスク１は、メインチップ１０と、第一スイッチＳ１と、第二スイッチＳ２と、電気抵抗３０と、メインチップ１０に接続されている複数のメモリチップ４０と、を備える。また、ソリッドステートディスク１の他の部品は、既存のソリッドステートディスク１と同じであるので、ここでの詳しい説明は省略する。
第一スイッチＳ１の第一端は、メインチップ１０の入出力ピンＧＰＩＯ１０に接続され、第二スイッチＳ２の第一端は、メインチップ１０の入出力ピンＧＰＩＯ１１に接続される。また、第一スイッチＳ１及び第二スイッチＳ２の第二端は、共に電気抵抗３０を介して接地される。
メインチップ１０の入出力ピンＧＰＩＯ１０及び入出力ピンＧＰＩＯ１１のレベル信号を設定することによって、メモリチップ４０の動作モードを変えることができる。例えば、入出力ピンＧＰＩＯ１０及び入出力ピンＧＰＩＯ１１が何れも低レベル信号を受信した場合、メモリチップ４０は第一動作モード（例えば、Ａｓｙｎｃモード）の下で作動する。また、入出力ピンＧＰＩＯ１０が高レベル信号を受信し、入出力ピンＧＰＩＯ１１が低レベル信号を受信した場合、メモリチップ４０は第二動作モード（例えば、Ｔｏｇｇｌｅモード）の下で作動する。また、入出力ピンＧＰＩＯ１０が低レベル信号を受信し、入出力ピンＧＰＩＯ１１が高レベル信号を受信した場合、メモリチップ４０は第三動作モード（例えば、ＯＮＦ１２モード）の下で作動する。また、入出力ピンＧＰＩＯ１０及び入出力ピンＧＰＩＯ１１が何れも高レベル信号を受信した場合、メモリチップ４０は第四動作モード（例えば、Ｏｌｄ ａｓｙｎｃモード）の下で作動する。
ソリッドステートディスク１を使用する際、メモリチップ４０が第一動作モードの下で作動する必要があれば、第一スイッチＳ１及び第二スイッチＳ２をオフにすると、メインチップ１０の入出力ピンＧＰＩＯ１０及びＧＰＩＯ１１は、共に低レベル信号を受信し、この際、メインチップ１０は、メモリチップ４０を制御して第一動作モードの下で作動させる。また、メモリチップ４０が第二動作モードの下で作動する必要があれば、第一スイッチＳ１をオンにして、第二スイッチＳ２をオフにすると、メインチップ１０の入出力ピンＧＰＩＯ１０は高レベル信号を受信し、入出力ピンＧＰＩＯ１１は低レベル信号を受信し、この際、メインチップ１０は、メモリチップ４０を制御して第二動作モードの下で作動させる。また、メモリチップ４０が第三動作モードの下で作動する必要があれば、第一スイッチＳ１をオフにして、第二スイッチＳ２をオンにすると、メインチップ１０の入出力ピンＧＰＩＯ１０は低レベル信号を受信し、入出力ピンＧＰＩＯ１１は高レベル信号を受信し、この際、メインチップ１０は、メモリチップ４０を制御して第三動作モードの下で作動させる。また、メモリチップ４０が第四動作モードの下で作動する必要があれば、第一スイッチＳ１及び第二スイッチＳ２を同時にオンにすると、メインチップ１０の入出力ピンＧＰＩＯ１０、ＧＰＩＯ１１は、共に高レベル信号を受信し、この際、メインチップ１０は、メモリチップ４０を制御して第四動作モードの下で作動させる。
上記の実施形態から明らかなように、本発明のソリッドステートディスク１は、第一スイッチＳ１及び第二スイッチＳ２の開閉状態を制御することにより、メモリチップ４０の動作モードを変えることができる。これにより、操作に便利で且つ時間を節約することができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正も又、本発明の特許請求の範囲内に含まれるものであることは、言うまでもない。
１ ソリッドステートディスク
１０ メインチップ
３０ 電気抵抗
４０ メモリチップ

Claims (2)

  1. コンピュータのメモリスロット内に挿入接続されて、コンピュータの格納容量を拡大するために用いられるソリッドステートディスクであって、
    該ソリッドステートディスクは、メインチップと、第一スイッチと、第二スイッチと、電気抵抗と、前記メインチップに接続される複数のメモリチップと、を備え、前記メインチップは、前記メモリチップの動作モードを変えるための第一入出力ピン及び第二入出力ピンを備え、第一スイッチの第一端は、前記メインチップの第一入出力ピンに接続され、第二スイッチの第一端は、前記メインチップの第二入出力ピンに接続され、第一スイッチ及び第二スイッチの第二端は、共に前記電気抵抗を介して接地され、
    前記第一スイッチ及び前記第二スイッチを選択的に開閉させて、前記メインチップの第一入出力ピン及び第二入出力ピンに入力されるレベル信号を変えると、前記メインチップは、受信したレベル信号に基づいて、前記メモリチップの動作モードを変えることを特徴とするソリッドステートディスク。
  2. 前記メモリチップの動作モードは、第一動作モードないし第四動作モードを備え、第一動作モードはＡｓｙｎｃモードであり、第二動作モードはＴｏｇｇｌｅモードであり、第三動作モードはＯＮＦ１２モードであり、第四動作モードはＯｌｄ ａｓｙｎｃモードであり、
    前記メインチップの第一入出力ピン及び第二入出力ピンが共に低レベル信号を受信した場合、前記メモリチップは第一動作モードの下で作動し、前記メインチップの第一入出力ピンが高レベル信号を受信し且つ第二入出力ピンが低レベル信号を受信した場合、前記メモリチップは第二動作モードの下で作動し、前記メインチップの第一入出力ピンが低レベル信号を受信し且つ第二入出力ピンが高レベル信号を受信した場合、前記メモリチップは第三動作モードの下で作動し、前記メインチップの第一入出力ピン及び第二入出力ピンが共に高レベル信号を受信した場合、前記メモリチップは第四動作モードの下で作動することを特徴とする請求項１に記載のソリッドステートディスク。
JP2012251995A 2011-11-21 2012-11-16 ソリッドステートディスク Pending JP2013109763A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110370982.X 2011-11-21
CN201110370982XA CN103123530A (zh) 2011-11-21 2011-11-21 固态硬盘

Publications (1)

Publication Number Publication Date
JP2013109763A true JP2013109763A (ja) 2013-06-06

Family

ID=48426673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251995A Pending JP2013109763A (ja) 2011-11-21 2012-11-16 ソリッドステートディスク

Country Status (4)

Country Link
US (1) US8514603B2 (ja)
JP (1) JP2013109763A (ja)
CN (1) CN103123530A (ja)
TW (1) TW201322272A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103473186A (zh) * 2012-06-07 2013-12-25 鸿富锦精密工业（深圳）有限公司 固态硬盘数据保护电路
US9804989B2 (en) 2014-07-25 2017-10-31 Micron Technology, Inc. Systems, devices, and methods for selective communication through an electrical connector
CN106293534A (zh) * 2016-08-12 2017-01-04 深圳市金泰克半导体有限公司 一种具有多种工作模式的固态硬盘及其实现方法
CN110018801A (zh) * 2019-05-22 2019-07-16 深圳三地一芯电子有限责任公司 一种一体式存储设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200801897A (en) * 2006-06-29 2008-01-01 Ibm Single system board with automatic feature selection based on installed configuration selection unit

Also Published As

Publication number Publication date
CN103123530A (zh) 2013-05-29
US20130128446A1 (en) 2013-05-23
TW201322272A (zh) 2013-06-01
US8514603B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
US10372339B2 (en) Extensible memory hub
TWI546672B (zh) 用於低電力記憶體裝置之通用晶粒實作技術
JP6176497B2 (ja) 電流切替のための制御装置及び電子装置
US8782319B2 (en) Expandable hybrid storage device and computer system and control method
JP2011507141A (ja) 二重機能対応の不揮発性メモリ素子
JP2008165489A (ja) 記憶装置及び制御方法
JP2013109763A (ja) ソリッドステートディスク
KR101884070B1 (ko) PCIe 테스트 장치
US10090835B2 (en) On-die termination circuit, a memory device including the on-die termination circuit, and a memory system including the memory device
US11693802B2 (en) NAND switch
US9852062B2 (en) Memory controller and accessing system utilizing the same
JP2007257822A (ja) データ読出モードでｏｄｔ回路のオン／オフ状態をテストできる半導体メモリ装置及びｏｄｔ回路の状態テスト方法
JP2014127206A (ja) ソリッドステートディスク拡張装置
TW201441813A (zh) 資料存取系統、資料存取裝置及資料存取控制器
TW201322270A (zh) 功率控制器及功率控制方法
KR20150092386A (ko) 메모리 시스템
US20070180205A1 (en) Data copy device
JP5591621B2 (ja) 半導体装置及びその制御方法
US9792974B2 (en) Memory system including plurality of DRAM devices operating selectively
CN109343905B (zh) 一种pcie资源配置系统和方法
KR20180046233A (ko) Ssd 테스트 장치
US9684474B2 (en) Single input/output cell with multiple bond pads and/or transmitters
TW201805920A (zh) 顯示控制器以及其操作方法
US20150340071A1 (en) Memory device with variable strobe interface
KR100595629B1 (ko) 이중 모드 범용 직렬 버스 메모리 장치 및 이를 지원하는이동통신 단말기