JP2013108980A - Ddr信号をテストするための補助冶具 - Google Patents
Ddr信号をテストするための補助冶具 Download PDFInfo
- Publication number
- JP2013108980A JP2013108980A JP2012251158A JP2012251158A JP2013108980A JP 2013108980 A JP2013108980 A JP 2013108980A JP 2012251158 A JP2012251158 A JP 2012251158A JP 2012251158 A JP2012251158 A JP 2012251158A JP 2013108980 A JP2013108980 A JP 2013108980A
- Authority
- JP
- Japan
- Prior art keywords
- ddr
- testing
- signal
- holes
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56016—Apparatus features
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Abstract
【課題】マザーボードのDDR信号を容易にテストすることができるテスト補助冶具を提供すること。
【解決手段】本発明に係るDDR信号をテストするための補助冶具は、DDRメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのDDRメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるDDRメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。
【選択図】図2
【解決手段】本発明に係るDDR信号をテストするための補助冶具は、DDRメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのDDRメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるDDRメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。
【選択図】図2
Description
本発明は、電子装置用のテスト補助冶具に関し、特にマザーボードのDDR信号のテストを容易にさせるための補助冶具に関するものである。
ダブルデータレートシンクロナスダイナミックランダムアクセスメモリ(Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM)は、電子製品に用いられる一種の高帯域幅パラレルデータバスであり、コンピュータ及びサーバー等の電子装置に広く用いられている。
現在、電子装置のマザーボードを設計した後、一般的にはマザーボードのDDR信号に対してテストを行わなければならない。既存のテスト方法として、テスト者は、先ずテンプレートファイルを参照しながら、マザーボード上において、一つ一つテストポイントを探し出した後、このテストポイントに対して、一つ一つ信号のテストを行う。しかし、マザーボードにおけるDDRメモリ用コネクタのピンは非常に多い(例えば、DDR3は240個のピンを有する)ので、テスト者が多くのDDRメモリ用コネクタのピンからテストポイントを探し出して、DDR信号のテストを行うことは、煩雑で且つ間違え易いため、非常に不便である。
以上の問題点に鑑みて、本発明は、マザーボードのDDR信号を容易にテストすることができる補助冶具を提供することを目的とする。
上記の目的を達成するために、本発明に係るDDR信号をテストするための補助冶具は、DDRメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのDDRメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるDDRメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。
従来の技術と異なり、本発明のDDR信号をテストするための補助冶具の板体には、多数のテスト孔が設けられ、さらに各々のテスト孔の近傍にはキャラクターが設けられている。各々のテスト孔は、DDRメモリ用コネクタの一つのピンとそれぞれ組み合わせられるので、使用する際、テスト者は前記キャラクターを介してテストするピンを素早く見付けることができ、テストの効率を高めることができる。
図1及び図2に示すように、本発明の実施形態に係るDDR信号をテストするための補助冶具100は、コンピュータ及びサーバー等の電子装置(図示せず)のマザーボード200のDDR信号を容易にテストするために用いられる。
マザーボード200には、少なくとも一つのDDRメモリ用コネクタ(図示せず)が設けられている。以下の実施形態において、当該DDRメモリ用コネクタは、DDR3プログレスバーインサートを提供することに用いられる。また、DDRメモリ用コネクタは、例えば240個のピンを備え、該240個のピンは、全てマザーボード200の表面から露出し、且つ複数の電源ピンV、複数の接地ピンG及び複数の信号ピンSを備える。また、マザーボード200上には、三つの位置決め柱Pがさらに設けられ、この位置決め柱Pは、DDRメモリ用コネクタとマザーボード200とを固定するためのボルトであることができる。
DDR信号をテストするための補助冶具100は、板体10を備える。該板体10は、アクリロニトリル・ブタジエン・スチレン共重合体(ABS)等の樹脂材料からなり、且つマザーボード200を被覆するように、マザーボード200に着脱可能に設置される。板体10には、テストしようとするマザーボード200のDDRメモリ用コネクタのピン及び位置決め柱Pの配列位置、形状及び数量に対応して、多くのテスト孔及び位置決め孔が設けられている。本発明の実施形態において、テスト孔の数は240個であり、位置決め孔は21、22、23の三つである。
240個のテスト孔は、DDRメモリ用コネクタの各々のピンと互いに係合し、DDRメモリ用コネクタのピンは、該テスト孔を介して板体10を貫通する。また、該240個のテスト孔は、それに組み合わせられるピンに基づいて三種類に分けられる。以下、具体的に説明する。
第一種は、信号孔である。当該信号孔の数は、DDRメモリ用コネクタの信号ピンの数に等しく、前記信号ピンと各々対応する。また、板体10における各々の信号孔の近傍には、キャラクターがそれぞれ設けられている。キャラクターには、例えば、CS3、BA0、ERR、DQ27がある。該キャラクターは、各々の信号孔と組み合わせられる信号ピンの名称或いは機能をそれぞれ表示する。テスト者が容易に識別できるように、黒インクによって、キャラクターを板体10の上面における各々信号孔の近傍に印刷することができる。
第二種は、接地孔である。当該接地孔の数は、DDRメモリ用コネクタの接地ピンの数に等しく、前記接地ピンと各々対応する。また、板体10における各々の接地孔の近傍には、キャラクター(例えば、GND)が設けられている。該キャラクターは、接地孔と組み合わせられるピンが接地ピンであることを示す。テスト者が容易に識別できるように、青インクによって、キャラクターを板体10の上面における接地孔の近傍に印刷することができる。
第三種は、電源孔である。当該電源孔の数は、DDRメモリ用コネクタの電源ピンの数に等しく、前記電源ピンと各々対応する。また、板体10における各々の電源孔の近傍には、キャラクター(例えば、VTT、VDD)が設けられている。キャラクターVTTは、電源孔と組み合わせられるピンが電源ピンであることを示し、VTTに対応する電源孔と組み合わせられる電源ピンの電圧は、約1.5Vである。キャラクターVDDは、電源孔と組み合わせられるピンが電源ピンであることを示し、VDDに対応する電源孔と組み合わせられる電源ピンの電圧は、約0.75Vである。テスト者が容易に識別できるように、赤インクによって、キャラクターを板体10の上面における電源孔の近傍に印刷することができる。
位置決め孔21〜23は、マザーボード200の位置決め柱Pとそれぞれ組み合わせられる。板体10をマザーボード200の上面に被覆して固定する場合、三つの位置決め柱Pを位置決め孔21〜23に各々貫通させればよい。
以下、本発明のDDR信号をテストするための補助冶具100の使用原理について詳細に説明する。
マザーボード200のDDR信号をテストする際、先ず、三つの位置決め柱Pを位置決め孔21〜23に各々貫通させて、板体10をマザーボード200の上に固定させる。この際、DDRメモリ用コネクタの信号ピンは板体10の信号孔から露出し、接地ピンは接地孔から露出し、電源ピンは電源孔から露出する。これにより、DDRメモリ用コネクタの何れか一つの信号ピンをテストする時に、テスト者は、信号ピンの近傍に設けられたキャラクターを介して、テストしようとする信号ピンを素早く見付けることができる。例えば、キャラクターBA0を介して、DDRメモリ用コネクタのバンクアドレス信号ピンを見付けることができる。次いで、テスト者は、一つのプローブを利用して、該バンクアドレス信号ピンに接触し、他のプローブを利用して、当該バンクアドレス信号ピンに最も近い接地ピンに接触することによって、テストを行う。
また、本発明のDDR信号をテストするための補助冶具100のテスト孔の数は、本実施形態に記載された240個に限定されず、DDRメモリ用コネクタの具体的なピンの数に基づいてテスト孔の数を設定することができる。
また、本実施形態から分かるように、テスト者が接地孔及びそれに対応するキャラクターを介して、接地ピンを識別することができるので、テストする時に、テストする信号ピンに最も近い接地ピンを選択することができる。これにより、接地ピンを探し出す時間を短縮させ、また、テストする信号ピンが接地ピンから遠いため、信号の折り返し経路が長くなることに起因する信号の歪み現象を防止することができる。また、電源孔及びそれに対応するキャラクターの存在は、電源の安定したテストを補助することができる。つまり、テスト者は、該電源孔及びその近傍のキャラクターを介して、対応する電源ピンを素早く見付けることができる。
本発明の実施形態によると、DDR信号をテストするための補助冶具100の板体10には、多数のテスト孔が設けられ、さらに各々のテスト孔の近傍にはキャラクターがそれぞれ設けられている。各々のテスト孔は、DDRメモリ用コネクタの各々のピンとそれぞれ組み合わせられるので、使用する際、テスト者は、キャラクターを介してテストするピンを素早く見付けることができ、テストの効率を高めることができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正も又、本発明の特許請求の範囲内に含まれるものであることは、言うまでもない。
10 板体
21、22、23 位置決め孔
100 DDR信号をテストするための補助冶具
200 マザーボード
21、22、23 位置決め孔
100 DDR信号をテストするための補助冶具
200 マザーボード
Claims (5)
- DDRメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備えるDDR信号をテストするための補助冶具であって、
前記板体には、前記マザーボードのDDRメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるDDRメモリコネクタのピンの名称或いは機能をそれぞれ示すことを特徴とするDDR信号をテストするための補助冶具。 - 前記板体には、前記マザーボードに設けられた位置決め柱とそれぞれ組み合わせられる複数の位置決め孔が設けられ、前記位置決め柱は、前記位置決め孔を貫通することを特徴とする請求項1に記載のDDR信号をテストするための補助冶具。
- 前記テスト孔は、複数の信号孔を含み、前記信号孔は、マザーボードのDDRメモリ用コネクタの信号ピンと各々対応することを特徴とする請求項1または2に記載のDDR信号をテストするための補助冶具。
- 前記テスト孔は、複数の接地孔をさらに含み、前記接地孔は、マザーボードのDDRメモリ用コネクタの接地ピンと各々対応することを特徴とする請求項1から3のいずれか一項に記載のDDR信号をテストするための補助冶具。
- 前記テスト孔は、複数の電源孔をさらに備え、前記電源孔は、マザーボードのDDRメモリ用コネクタの電源ピンと各々対応することを特徴とする請求項1から4のいずれか一項に記載のDDR信号をテストするための補助冶具。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103759477A CN103137210A (zh) | 2011-11-23 | 2011-11-23 | Ddr信号测试辅助治具 |
CN201110375947.7 | 2011-11-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013108980A true JP2013108980A (ja) | 2013-06-06 |
Family
ID=48428124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012251158A Pending JP2013108980A (ja) | 2011-11-23 | 2012-11-15 | Ddr信号をテストするための補助冶具 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8589743B2 (ja) |
JP (1) | JP2013108980A (ja) |
CN (1) | CN103137210A (ja) |
TW (1) | TW201321776A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895166B (zh) * | 2016-03-31 | 2019-06-14 | 中国人民解放军国防科学技术大学 | 一种支持ddr3数据通路调试的调试控制单元及调试方法 |
CN106299786A (zh) * | 2016-08-05 | 2017-01-04 | 浪潮电子信息产业股份有限公司 | 一种连接器、直插式dram颗粒、内存测试装置及方法 |
CN111193856B (zh) * | 2020-04-13 | 2020-07-24 | 苏州昀冢电子科技股份有限公司 | 摄像头模组马达载座及其检测设备和方法、马达 |
CN113933549A (zh) * | 2021-10-21 | 2022-01-14 | 中国人民解放军国防科技大学 | 一种ddr信号质量辅助测试治具及测试方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4223968A (en) * | 1979-05-08 | 1980-09-23 | Tektronix, Inc. | High-frequency etched circuit board connector |
JPS5633734A (en) * | 1979-08-25 | 1981-04-04 | Aisuke Katayama | Divisor conversion type high-speed division system |
JPS58129270A (ja) * | 1982-01-28 | 1983-08-02 | Casio Comput Co Ltd | プリント配線基板の配線検査装置 |
US5864455A (en) * | 1993-02-16 | 1999-01-26 | Leviton Manufacturing Co., Inc. | In-line cord ground fault circuit interrupter |
JP3233195B2 (ja) * | 1996-07-02 | 2001-11-26 | 信越ポリマー株式会社 | 半導体素子検査用ソケット |
US6305963B1 (en) * | 1996-08-16 | 2001-10-23 | Agilent Technologies, Inc. | Push-lock BNC connector |
TW460048U (en) * | 2000-12-21 | 2001-10-11 | Hon Hai Prec Ind Co Ltd | Structure of electrical connector adapter |
DE10238812B4 (de) * | 2002-08-23 | 2005-05-25 | Infineon Technologies Ag | Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung |
US7181551B2 (en) * | 2003-10-17 | 2007-02-20 | Cisco Technology, Inc. | Backward-compatible parallel DDR bus for use in host-daughtercard interface |
JP4906047B2 (ja) * | 2005-11-28 | 2012-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2008130764A (ja) * | 2006-11-20 | 2008-06-05 | Sharp Corp | プリント配線板製造装置、プリント配線板、プリント配線板製造方法および電子機器 |
US7766672B1 (en) * | 2009-06-24 | 2010-08-03 | Cameo Communication, Inc. | Electronic connector with a circuit board sandwiched between two spacers and enclosed in a frame |
-
2011
- 2011-11-23 CN CN2011103759477A patent/CN103137210A/zh active Pending
- 2011-11-28 TW TW100143486A patent/TW201321776A/zh unknown
-
2012
- 2012-04-19 US US13/451,057 patent/US8589743B2/en not_active Expired - Fee Related
- 2012-11-15 JP JP2012251158A patent/JP2013108980A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US8589743B2 (en) | 2013-11-19 |
CN103137210A (zh) | 2013-06-05 |
US20130132785A1 (en) | 2013-05-23 |
TW201321776A (zh) | 2013-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7260691B2 (en) | Apparatus and method for initialization of a double-sided DIMM having at least one pair of mirrored pins | |
US7644250B2 (en) | Defining pin functionality at device power on | |
JP2013108980A (ja) | Ddr信号をテストするための補助冶具 | |
CN104317690B (zh) | 一种基于ITP工具的Memory Demand Scrub测试方法 | |
US7002365B2 (en) | Method and an apparatus for testing transmitter and receiver | |
CN101858954B (zh) | 电路板测试装置 | |
CN101645028A (zh) | 一种基于刀片服务器内存电压的测试方法 | |
JP3892010B2 (ja) | サーバーコンピュータに応用されるペリフェラルコンポーネントインターコネクトライザーカード補助位置決め機構 | |
US9009457B2 (en) | Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory | |
US20100246633A1 (en) | Testing apparatus for computer motherboard design | |
US20090199057A1 (en) | March DSS: Memory Diagnostic Test | |
JP4023736B2 (ja) | メモリモジュールを電子的に試験する方法 | |
TWI351521B (en) | Cpu socket tester | |
TW201321760A (zh) | 印刷電路板測試裝置 | |
US20140303920A1 (en) | System and method for electrostatic discharge testing | |
US20120242362A1 (en) | Test apparatus | |
CN205378339U (zh) | 晶振在pcb板中的接地结构 | |
WO2017152534A1 (zh) | 一种获取ddr odt参数的方法和装置 | |
US20210223314A1 (en) | Vector Eyes | |
CN206775829U (zh) | 一种精确进行抗阻测试的pcb板排版结构 | |
CN202975264U (zh) | 一种对笔记本电脑进行在线测试的测试治具 | |
Mayekar | Design and Verification of a DFI-AXI DDR4 Memory PHY Bridge Suitable for FPGA Based RTL Emulation and Prototyping | |
Hockett | Cost of test still biggest hurdle as newer factors add to challenges | |
TWI534819B (zh) | 於靜態電流測試下檢測全域字元線缺陷 | |
US8421490B2 (en) | Loading card for measuring voltages |