JP2013102445A - Gate drive circuit and power semiconductor module - Google Patents
Gate drive circuit and power semiconductor module Download PDFInfo
- Publication number
- JP2013102445A JP2013102445A JP2012269296A JP2012269296A JP2013102445A JP 2013102445 A JP2013102445 A JP 2013102445A JP 2012269296 A JP2012269296 A JP 2012269296A JP 2012269296 A JP2012269296 A JP 2012269296A JP 2013102445 A JP2013102445 A JP 2013102445A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- gate drive
- gate
- drive circuit
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Abstract
Description
本発明の実施の形態は、電圧制御型スイッチング素子のゲート駆動回路およびパワー半導体モジュールに関する。
Embodiments described herein relate generally to a gate drive circuit and a power semiconductor module for a voltage-controlled switching element.
電気自動車や太陽光発電システムなどにはインバータに代表される電力変換装置が使用されており、システム全体の効率向上のために、電力変換装置の損失を小さくすることが要求される。 A power converter represented by an inverter is used in an electric vehicle, a solar power generation system, and the like, and it is required to reduce the loss of the power converter in order to improve the efficiency of the entire system.
電力変換装置の損失の約５０％は半導体スイッチング素子の損失であり、半導体スイッチング素子の低損失化が重要な技術である。 About 50% of the loss of the power conversion device is the loss of the semiconductor switching element, and the reduction of the loss of the semiconductor switching element is an important technology.
近年、電力変換装置には半導体スイッチング素子として、電圧制御型トランジスタであるのＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect
Transistor)やＩＧＢＴ(Insulated
Gate Bipolar Transistor)が広く用いられている。
In recent years, MOSFETs (Metal Oxide Semiconductor Field Effect), which are voltage controlled transistors, are used as power switching devices in semiconductor switching devices.
Transistor) and IGBT (Insulated)
Gate Bipolar Transistor) is widely used.
これらのスイッチング素子はゲート・ソース間（またはゲート・エミッタ間）にゲート駆動回路から＋１５Ｖ程度の電圧を印加することにより、ゲート・ソース間（またはゲート・エミッタ間）の電圧が閾値をこえて、ドレイン・ソース間（またはコレクタ・エミッタ間）が導通状態となりオン状態となる。 These switching elements apply a voltage of about +15 V from the gate drive circuit between the gate and the source (or between the gate and the emitter), so that the voltage between the gate and the source (or between the gate and the emitter) exceeds the threshold, The drain-source (or collector-emitter) becomes conductive and is turned on.
また、スイッチング素子をオフさせるときはゲート駆動回路の出力電圧を０Ｖまたは−１５Ｖ程度の電圧とすることにより、ゲート・ソース間（またはゲート・エミッタ間）の電圧を閾値以下にする。 When the switching element is turned off, the voltage between the gate and the source (or between the gate and the emitter) is set to a threshold value or less by setting the output voltage of the gate driving circuit to a voltage of about 0V or −15V.
ＭＯＳＦＥＴおよびＩＧＢＴのゲート電極は酸化膜で覆われる構造となっており、ゲート電極とソース電極（またはエミッタ電極）の間にゲート・ソース間キャパシタンス（またはゲート・エミッタ間キャパシタンス）および、ゲート電極とドレイン電極（またはコレクタ電極）間のゲート・ドレイン間キャパシタンス（またはゲート・コレクタ間キャパシタンス）が形成される。 The gate electrodes of the MOSFET and IGBT are structured to be covered with an oxide film, the gate-source capacitance (or gate-emitter capacitance) between the gate electrode and the source electrode (or emitter electrode), and the gate electrode and drain. A gate-drain capacitance (or gate-collector capacitance) between the electrodes (or collector electrodes) is formed.
したがって、スイッチング素子のゲート側の等価回路はゲート・ソース間キャパシタンス（またはゲート・エミッタ間キャパシタンス）とゲート・ドレイン間キャパシタス（またはゲート・コレクタ間キャパシタンス）の並列接続となる。 Therefore, an equivalent circuit on the gate side of the switching element is a parallel connection of a gate-source capacitance (or gate-emitter capacitance) and a gate-drain capacitor (or gate-collector capacitance).
通常、ゲート駆動回路とスイッチング素子のゲート電極間にゲート抵抗が接続される。したがって、スイッチング素子をオンさせるためにゲート駆動回路から＋１５Ｖ程度の電圧を印加するとゲート抵抗を介してゲート・ソース間キャパシタンス（またはゲート・エミッタ間キャパシタンス）とゲート・ドレイン間キャパシタス（またはゲート・コレクタ間キャパシタンス）を充電することになる。 Usually, a gate resistor is connected between the gate drive circuit and the gate electrode of the switching element. Therefore, when a voltage of about +15 V is applied from the gate driving circuit to turn on the switching element, the gate-source capacitance (or gate-emitter capacitance) and the gate-drain capacitance (or gate-collector) via the gate resistance are applied. Will be charged).
標準的なハードスイッチング回路ではゲート回路の値を変化させることにより、上記キャパシタンスの充電時間を変化させ、スイッチング素子のスイッチング時間を調整する。 In a standard hard switching circuit, the capacitance charging time is changed by changing the value of the gate circuit, and the switching time of the switching element is adjusted.
スイッチング損失はスイッチング時間を短くすることにより小さくできるので、スイッチング素子の低損失化のため、ゲート抵抗の値を小さくし、スイッチング時間を短縮させる方法がとられている。
Since the switching loss can be reduced by shortening the switching time, in order to reduce the loss of the switching element, a method of reducing the gate resistance value and shortening the switching time is used.
図１に示すインバータ回路では、スイッチング素子をハイサイドとローサイドに設置して上下アームを構成し、ハイサイドスイッチング素子がオン状態のとき、ローサイドスイッチング素子はオフ状態、また、ハイサイドスイッチング素子がオフ状態のとき、ローサイドスイッチング素子はオン状態となるように、どちらか一方がオンのときはもう片方はオフ状態になるように制御される。また、両方のスイッチング素子が同時にオンすると上下アームにスイッチング素子の定格電流以上の短絡電流が流れてしまい、スイッチング素子が破壊してしまう可能性がある。したがって、同時にオン状態にならないように、両方の素子が同時にオフ状態になる期間（デッドタイム）をもうける。 In the inverter circuit shown in FIG. 1, the upper and lower arms are configured by installing switching elements on the high side and the low side. When the high side switching element is on, the low side switching element is off and the high side switching element is off. The low-side switching element is controlled to be in the on state when in the state, and the other is in the off state when either one is on. Also, if both switching elements are turned on simultaneously, a short-circuit current greater than the rated current of the switching element flows in the upper and lower arms, and the switching element may be destroyed. Therefore, a period (dead time) in which both elements are simultaneously turned off is provided so as not to be turned on at the same time.
ここで、図２に示すように、一方のスイッチング素子がオフ状態からオン状態になるともう片方のスイッチング素子のドレイン・ソース間（またはコレクタ・エミッタ間）電圧は、０Ｖから入力直流電圧に自動的に変化する。それにともない、ゲート・ドレイン間（またはゲート・コレクタ間）キャパシタンスがほぼ入力直流電圧と同じ値まで充電される。 Here, as shown in FIG. 2, when one switching element is turned on from the off state, the drain-source (or collector-emitter) voltage of the other switching element is automatically changed from 0 V to the input DC voltage. To change. Accordingly, the capacitance between the gate and the drain (or between the gate and the collector) is charged to almost the same value as the input DC voltage.
このとき、ゲート・ドレイン間（またはゲート・コレクタ間）キャパシタンスに変位電流が流れ、この電流がゲート・ソース間（またはゲート・エミッタ間）キャパシタンスを充電し、ゲート電圧が閾値をこえてしまい、スイッチング素子がオンしてしまうことがある。 At this time, displacement current flows through the gate-drain (or gate-collector) capacitance, and this current charges the gate-source (or gate-emitter) capacitance, causing the gate voltage to exceed the threshold and switching. The element may be turned on.
変位電流のピーク値はスイッチング素子のドレイン・ソース間（またはコレクタ・エミッタ間）電圧の時間変化の割合（ｄＶ／ｄｔ）に比例するので、スイッチング素子のスイッチング損失を小さくするためにスイッチング時間を短くすると変位電流のピーク値が大きくなり、先に説明した原理でスイッチング素子がオンしやすくなる。 Since the peak value of the displacement current is proportional to the time change rate (dV / dt) of the drain-source voltage (or collector-emitter) of the switching element, the switching time is shortened to reduce the switching loss of the switching element. Then, the peak value of the displacement current increases, and the switching element is easily turned on by the principle described above.
そこで、ゲート・ソース間（またはゲート・エミッタ間）を半導体スイッチング素子で短絡することにより、ゲート電圧が閾値をこえないようにするゲート駆動回路が検討されている。 In view of this, a gate drive circuit that prevents the gate voltage from exceeding a threshold value by short-circuiting the gate-source (or gate-emitter) with a semiconductor switching element has been studied.
しかしながら、このような回路では、通常必要なゲート駆動回路を構成する部品の他に、ダイオードを２個、抵抗を１個、スイッチング素子を１個などの素子を少なくとも追加する必要がある。また、上記スイッチング素子は通常のゲート駆動回路の制御信号に同期して動作させる必要があり、同期信号を発生させるための制御装置が必要になることと、それらの回路全体の設計が複雑になる。 However, in such a circuit, it is necessary to add at least an element such as two diodes, one resistor, and one switching element in addition to the components that normally constitute the gate drive circuit. Further, the switching element needs to be operated in synchronization with a control signal of a normal gate drive circuit, so that a control device for generating the synchronization signal is required and the design of the entire circuit becomes complicated. .
本発明の実施の形態はこのような課題を解決するためのものであり、スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を、部品点数の少ない簡易な回路構成で実現することを目的とする。
Embodiments of the present invention are for solving such problems, and realize a gate drive circuit capable of high-speed and low-loss operation without causing malfunction of a switching element with a simple circuit configuration with a small number of components. For the purpose.
上記目的を達成するための第１の実施の形態であるゲート駆動回路は、スイッチング素子のゲート・ソース間にＮｃｈノーマリーオン型スイッチング素子のドレイン・ソースを接続し、トランスの１次側をゲート駆動回路の出力に接続する。また、ゲート駆動回路から正極性のゲート駆動電圧が出力されるとＮｃｈノーマリーオン型スイッチング素子のゲート・ソース間に負極性の電圧パルスが印加されるようにトランスの２次側をＮｃｈノーマリーオン型スイッチング素子のゲート・ソース間に接続する。そして、ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は０Ｖを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が０Ｖまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される。ローサイドゲート駆動回路から正極性の電圧が出力され、ローサイドスイッチング素子がターンオンしたときに、ハイサイドのＮｃｈノーマリーオン型スイッチング素子のゲート・ソース間電圧は０Ｖまたは正極性となりオン状態となりハイサイドスイッチング素子のゲート・ソース間が短絡され、ハイサイドスイッチング素子がオフ状態を保持するようにしたものである。一方、ハイサイドゲート駆動回路から正極性の電圧が出力され、ハイサイドスイッチング素子がターンオンしたときに、ローサイドのＮｃｈノーマリーオン型スイッチング素子のゲート・ソース間電圧は０Ｖまたは正極性となりオン状態となりローサイドスイッチング素子のゲート・ソース間が短絡され、ローサイドスイッチング素子がオフ状態を保持するようにしたものである。 In a gate drive circuit according to a first embodiment for achieving the above object, the drain and source of an Nch normally-on type switching element are connected between the gate and source of the switching element, and the primary side of the transformer is gated. Connect to the output of the drive circuit. Further, when a positive gate drive voltage is output from the gate drive circuit, the secondary side of the transformer is connected to the Nch normally so that a negative voltage pulse is applied between the gate and source of the Nch normally-on switching element. Connected between gate and source of on-type switching element. When a positive voltage is output from the low side gate driving circuit, the high side gate driving circuit maintains 0V or outputs a negative voltage, and the output from the low side gate driving circuit outputs 0V or a negative voltage. When doing so, the high side and low side gate drive circuits are controlled so that a positive voltage is output from the high side gate drive circuit. When a positive voltage is output from the low-side gate drive circuit and the low-side switching element is turned on, the gate-source voltage of the high-side Nch normally-on type switching element becomes 0 V or positive and becomes on-state, and the high-side switching The gate and the source of the element are short-circuited, and the high-side switching element is kept off. On the other hand, when a positive voltage is output from the high-side gate drive circuit and the high-side switching element is turned on, the gate-source voltage of the low-side Nch normally-on switching element becomes 0 V or positive and becomes an on state. The gate and source of the low-side switching element are short-circuited so that the low-side switching element is kept off.
上記目的を達成するための第２の実施の形態であるゲート駆動回路は、スイッチング素子のゲート・ソース間にＰｃｈノーマリーオン型スイッチング素子のドレイン・ソースを接続する。また、前記Ｐｃｈノーマリーオン型スイッチング素子のゲート駆動回路は前記スイッチング素子のゲート駆動回路と共通とする。ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は０Ｖを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が０Ｖまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される。ローサイドゲート駆動回路から正極性の電圧が出力され、ローサイドスイッチング素子がターンオンしたときに、ハイサイドＰｃｈノーマリーオン型スイッチング素子はオン状態となりハイサイドスイッチング素子のゲート・ソース間が短絡され、ハイサイドスイッチング素子がオフ状態を保持するようにしたものである。一方、ハイサイドスイッチング素子がターンオンしたときに、ローサイドＰｃｈノーマリーオン型スイッチング素子はオン状態となりローサイドスイッチング素子のゲート・ソース間が短絡され、ローサイドスイッチング素子がオフ状態を保持するようにしたものである。
In the gate drive circuit according to the second embodiment for achieving the above object, the drain and source of the Pch normally-on type switching element are connected between the gate and source of the switching element. The gate drive circuit of the Pch normally-on switching element is common to the gate drive circuit of the switching element. When a positive voltage is output from the low side gate driving circuit, the high side gate driving circuit maintains 0V or outputs a negative voltage, and when the output from the low side gate driving circuit outputs 0V or a negative voltage The high side and low side gate driving circuits are controlled so that a positive voltage is output from the high side gate driving circuit. When a positive voltage is output from the low-side gate drive circuit and the low-side switching element is turned on, the high-side Pch normally-on type switching element is turned on, and the gate and source of the high-side switching element are short-circuited. The switching element is kept in the off state. On the other hand, when the high-side switching element is turned on, the low-side Pch normally-on switching element is turned on, the gate and source of the low-side switching element are short-circuited, and the low-side switching element is kept off. is there.
以下，本発明の実施形態について図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
［第１の実施の形態］
まず、第１の実施の形態に係わるゲート駆動回路について説明する。
図３は、本発明の実施の形態に係わるゲート駆動回路の等価回路である。ローサイドゲート駆動回路２の出力端子にトランス１５の１次側を接続し、ハイサイドスイッチング素子５のゲート・ソース間にトランスの１次側電圧と反対の極性の電圧が発生するようにトランス１５の２次側が接続される。
[First Embodiment]
First, the gate drive circuit according to the first embodiment will be described.
FIG. 3 is an equivalent circuit of the gate drive circuit according to the embodiment of the present invention. The primary side of the transformer 15 is connected to the output terminal of the low side gate drive circuit 2, and a voltage having a polarity opposite to the primary side voltage of the transformer is generated between the gate and source of the high side switching element 5. The secondary side is connected.
ローサイドゲート駆動回路２から正極性のゲート駆動電圧が出力されるとトランス１５を介してハイサイドスイッチング素子５のゲート・ソース間に負極性の電圧パルスが印加され、ゲート・ソース間電圧は閾値以下の電圧となり、ローサイドスイッチング素子６がターンオンするときに、ハイサイドスイッチング素子５がオフ状態を保持する。 When a positive gate drive voltage is output from the low side gate drive circuit 2, a negative voltage pulse is applied between the gate and source of the high side switching element 5 via the transformer 15, and the gate-source voltage is below a threshold value. When the low-side switching element 6 is turned on, the high-side switching element 5 maintains the off state.
図４は、実施例１のゲート駆動回路の回路シミュレーション結果である。ローサイドゲート・エミッタ電圧が０Ｖから＋１５Ｖの電圧に変化する期間において、ハイサイドゲート・エミッタ電圧には負極性のパルス電圧が印加されていることが確認できる。また、ハイサイドコレクタ電流も流れていないことから、ハイサイドスイッチング素子はオフ状態を維持していることが確認できる。 FIG. 4 shows a circuit simulation result of the gate drive circuit according to the first embodiment. It can be confirmed that a negative pulse voltage is applied to the high-side gate-emitter voltage during the period in which the low-side gate-emitter voltage changes from 0V to + 15V. In addition, since no high-side collector current flows, it can be confirmed that the high-side switching element maintains an off state.
この実施の形態によれば、ターンオンする側のスイッチング素子の各種電圧・電流の状態を検出して、その状態をゲート駆動側へフィードバックするための外部制御回路を追加することなく、自動的に、ターンオンしない側のスイッチング素子のオフ状態を保持できる点で好ましい効果が得られる。 According to this embodiment, the state of various voltages and currents of the switching element on the turn-on side is detected, automatically without adding an external control circuit for feeding back the state to the gate drive side, A favorable effect is obtained in that the switching element on the non-turned-on side can be maintained in the off state.
かかる第１の実施の形態におけるトランスとしては、空芯トランスを用いることが好ましい。これは、磁性体コアを有するトランスでは、ヒステリシス損失が発生し、損失低下に寄与しないからである。また空芯トランスを使用すると、比較的コスト面で有利である。 As the transformer in the first embodiment, an air-core transformer is preferably used. This is because a transformer having a magnetic core generates hysteresis loss and does not contribute to loss reduction. Use of an air core transformer is advantageous in terms of cost.
また、この実施の形態で、ゲート駆動回路は、スイッチング素子がオフ状態は０Ｖ、オン状態は正極性の電圧を出力するものであることが好ましい。
その理由は、以下の通りである。すなわち、本実施の形態で解決しようとする課題は、変位電流によりゲート・ソース間キャパシタンスが充電され、ゲート・ソース間で電圧が閾値を越えてしまい誤動作するおそれがあることを解消するものである。この現象を防止する簡単な方法として、スイッチング素子がオフ状態の時に、ゲート・ソース間にマイナスバイアス（負極性の電圧を印加する）ことにより、充電電圧が閾値を越えないようにする方法がある。この場合、負極性の電源が別に必要なため、ゲート回路のコストが上昇するという欠点がある。本実施の形態によれば、負極性の電源が不要となるので、電力変換装置のコストを下げることが可能になる。
In this embodiment, the gate driving circuit preferably outputs a voltage of 0 V when the switching element is in the off state and a positive voltage when the switching element is in the on state.
The reason is as follows. In other words, the problem to be solved in the present embodiment is to eliminate the possibility that the gate-source capacitance is charged by the displacement current and the voltage exceeds the threshold value between the gate and the source, resulting in malfunction. . As a simple method for preventing this phenomenon, there is a method in which the charging voltage does not exceed the threshold value by applying a negative bias (a negative voltage is applied) between the gate and the source when the switching element is in the OFF state. . In this case, since a negative power source is separately required, there is a drawback that the cost of the gate circuit increases. According to the present embodiment, since a negative power source is not necessary, the cost of the power conversion device can be reduced.
［第２の実施の形態］
図５は、第２の実施の形態に係わるゲート駆動回路の等価回路である。ハイサイドスイッチング素子５のゲート・ソース間にＮｃｈノーマリーオン型スイッチング素子１３のドレイン・ソースを接続し、トランス１５の１次側をハイサイドゲート駆動回路１の出力に接続し、ハイサイドゲート駆動回路１から正極性のゲート駆動電圧が出力されるとＮｃｈノーマリーオン型スイッチング素子１３のゲート・ソース間に負極性の電圧パルスが印加されるようにトランス１５の２次側をＮｃｈノーマリーオン型スイッチング素子１３のゲート・ソース間に接続する。なお、ローサイドもハイサイドと同様な構成・動作原理であるので、説明は省略する。
[Second Embodiment]
FIG. 5 is an equivalent circuit of the gate drive circuit according to the second embodiment. The drain and source of the Nch normally-on type switching element 13 are connected between the gate and source of the high side switching element 5, the primary side of the transformer 15 is connected to the output of the high side gate driving circuit 1, and high side gate driving is performed. When a positive gate drive voltage is output from the circuit 1, the secondary side of the transformer 15 is Nch normally on so that a negative voltage pulse is applied between the gate and source of the Nch normally on switching element 13. It connects between the gate and source of the type switching element 13. Since the low side has the same configuration and operation principle as the high side, description thereof is omitted.
ローサイドゲート駆動回路２から正極性の電圧が出力されるとハイサイドゲート駆動回路１は０Ｖを維持または負極性の電圧を出力し、ローサイドゲート駆動回路２からの出力が０Ｖまたは負極性の電圧を出力する時はハイサイドゲート駆動回路１から正極性の電圧が出力されるようにハイサイドゲート駆動回路１とローサイドゲート駆動回路２が制御する。 When a positive voltage is output from the low side gate driving circuit 2, the high side gate driving circuit 1 maintains 0V or outputs a negative voltage, and the output from the low side gate driving circuit 2 outputs 0V or a negative voltage. When outputting, the high side gate driving circuit 1 and the low side gate driving circuit 2 control so that a positive voltage is output from the high side gate driving circuit 1.
ローサイドゲート駆動回路２から正極性の電圧が出力され、ローサイドスイッチング素子６がターンオンしたときに、Ｎｃｈノーマリーオン型スイッチング素子１３のゲート・ソース間電圧は０Ｖまたは正極性となりオン状態となりハイサイドスイッチング素子５のゲート・ソース間が短絡され、ハイサイドスイッチング素子５がオフ状態を維持する。 When a positive voltage is output from the low-side gate drive circuit 2 and the low-side switching element 6 is turned on, the gate-source voltage of the Nch normally-on type switching element 13 becomes 0 V or positive and becomes an on state, and the high-side switching is performed. The gate and the source of the element 5 are short-circuited, and the high-side switching element 5 is kept off.
この実施の形態によれば、特にターンオンする側のスイッチング素子の各種電圧・電流の状態を検出して、その状態をゲート駆動側へフィードバックするための外部制御回路を追加することなく、自動的に、ターンオンしない側のスイッチング素子のオフ状態を保持できる点で好ましい効果が得られる。また、ローサイドスイッチング素子６のターンオン動作終了後もハイサイドスイッチング素子５のゲート・ソース間は短絡された状態であるので、外部から何らかのノイズが侵入した場合でもハイサイドスイッチング素子５はオフ状態を保持できる点で好ましい効果が得られる。 According to this embodiment, in particular, the state of various voltages and currents of the switching element on the turn-on side is detected, and it is automatically performed without adding an external control circuit for feeding back the state to the gate driving side. A favorable effect is obtained in that the off state of the switching element on the non-turned-on side can be maintained. Further, since the gate and the source of the high side switching element 5 are short-circuited even after the turn-on operation of the low side switching element 6 is completed, the high side switching element 5 maintains the off state even when some noise enters from the outside. A favorable effect is acquired at the point which can do.
かかる第１の実施の形態におけるトランスとしては、空芯トランスを用いることが好ましい。これは、磁性体コアを有するトランスでは、ヒステリシス損失が発生し、損失低下に寄与しないからである。 As the transformer in the first embodiment, an air-core transformer is preferably used. This is because a transformer having a magnetic core generates hysteresis loss and does not contribute to loss reduction.
また、この実施の形態においても、前述の第1の実施形態と同様にゲート駆動回路は、スイッチング素子がオフ状態は０Ｖ、オン状態は正極性の電圧を出力するものであることが好ましい。
Also in this embodiment, it is preferable that the gate drive circuit outputs a voltage of 0 V when the switching element is in the off state and a positive voltage when in the on state, as in the first embodiment.
［第３の実施の形態］
図６は、本発明の第３の実施の形態に係わるゲート駆動回路の等価回路である。ハイサイドスイッチング素子５のゲート・ソース間にＰｃｈノーマリーオン型スイッチング素子１４のドレイン・ソースを接続し、ハイサイドゲート駆動回路１で前記Ｐｃｈノーマリーオン型スイッチング素子１４のゲートを駆動する。なお、ローサイドもハイサイドと同様な構成・動作原理であるので、説明は省略する。
[Third Embodiment]
FIG. 6 is an equivalent circuit of a gate drive circuit according to the third embodiment of the present invention. The drain and source of the Pch normally-on type switching element 14 are connected between the gate and source of the high-side switching element 5, and the gate of the Pch normally-on type switching element 14 is driven by the high-side gate drive circuit 1. Since the low side has the same configuration and operation principle as the high side, description thereof is omitted.
ローサイドゲート駆動回路２から正極性の電圧が出力されるとハイサイドゲート駆動回路１は０Ｖを維持または負極性の電圧を出力し、ローサイドゲート駆動回路２からの出力が０Ｖまたは負極性の電圧を出力する時はハイサイドゲート駆動回路１から正極性の電圧が出力されるようにハイサイドゲート駆動回路１とローサイドゲート駆動回路２を制御する。 When a positive voltage is output from the low side gate driving circuit 2, the high side gate driving circuit 1 maintains 0V or outputs a negative voltage, and the output from the low side gate driving circuit 2 outputs 0V or a negative voltage. When outputting, the high side gate driving circuit 1 and the low side gate driving circuit 2 are controlled so that a positive voltage is output from the high side gate driving circuit 1.
ローサイドゲート駆動回路２から正極性の電圧が出力され、ローサイドスイッチンググ素子６がターンオンしたときに、Ｐｃｈノーマリーオン型スイッチング素子１４のゲート・ソース間電圧は０Ｖまたは正極性となりオン状態となりハイサイドスイッチング素子５のゲート・ソース間が短絡され、ハイサイドスイッチング素子５がオフ状態を維持する。 When a positive voltage is output from the low-side gate drive circuit 2 and the low-side switching element 6 is turned on, the gate-source voltage of the Pch normally-on type switching element 14 becomes 0 V or positive and becomes an on state, and the high side The gate and the source of the switching element 5 are short-circuited, and the high-side switching element 5 is kept off.
この実施の形態によれば、特にターンオンする側のスイッチング素子の各種電圧・電流の状態を検出して、その状態をゲート駆動側へフィードバックするための外部制御回路を追加することなく、自動的に、ターンオンしない側のスイッチング素子のオフ状態を保持できる点で好ましい効果が得られる。また、ローサイドスイッチング素子６のターンオン動作終了後もハイサイドスイッチング素子５のゲート・ソース間は短絡された状態であるので、外部から何らかのノイズが侵入した場合でもハイサイドスイッチング素子５はオフ状態を保持できる点で好ましい効果が得られる。 According to this embodiment, in particular, the state of various voltages and currents of the switching element on the turn-on side is detected, and it is automatically performed without adding an external control circuit for feeding back the state to the gate driving side. A favorable effect is obtained in that the off state of the switching element on the non-turned-on side can be maintained. Further, since the gate and the source of the high side switching element 5 are short-circuited even after the turn-on operation of the low side switching element 6 is completed, the high side switching element 5 maintains the off state even when some noise enters from the outside. A favorable effect is acquired at the point which can do.
かかる第１の実施の形態におけるトランスとしては、空芯トランスを用いることが好ましい。これは、磁性体コアを有するトランスでは、ヒステリシス損失が発生し、損失低下に寄与しないからである。 As the transformer in the first embodiment, an air-core transformer is preferably used. This is because a transformer having a magnetic core generates hysteresis loss and does not contribute to loss reduction.
また、この実施の形態においても、前述の第1の実施形態と同様にゲート駆動回路は、スイッチング素子がオフ状態は０Ｖ、オン状態は正極性の電圧を出力するものであることが好ましい。
Also in this embodiment, it is preferable that the gate drive circuit outputs a voltage of 0 V when the switching element is in the off state and a positive voltage when in the on state, as in the first embodiment.
以上、３つの実施の形態について説明したが、これらの構成によれば、スイッチング素子のゲート・ソース間（またはゲート・エミッタ間）電圧を閾値以下に保持するための回路を付加したゲート駆動回路を部品点数の少ない簡易な回路構成で実現することができる。
As described above, the three embodiments have been described. According to these configurations, the gate driving circuit to which the circuit for holding the gate-source voltage (or the gate-emitter) voltage of the switching element below the threshold is added. This can be realized with a simple circuit configuration with a small number of parts.
［半導体素子チップ、モジュール、パッケージ］
上記各実施の形態においては、この発明の実施の形態として駆動回路として説明したが、この実施の形態の駆動回路は、パルス出力の遅延、波形の鈍り、配線抵抗の増加などを防止するために、可能な限り配線長さが短い方が好ましい。同一の半導体チップ上に形成できる素子は、集合させて同一ＩＣチップ上に形成することが好ましい。また、パッケージとしても同一パッケージに封入しモジュールとすることが好ましい。
[Semiconductor chip, module, package]
In each of the above embodiments, the drive circuit has been described as an embodiment of the present invention. However, the drive circuit of this embodiment is for preventing delay in pulse output, waveform dullness, increase in wiring resistance, and the like. It is preferable that the wiring length is as short as possible. Elements that can be formed on the same semiconductor chip are preferably assembled and formed on the same IC chip. Moreover, it is preferable to enclose the same package as a package to form a module.
より具体的には、上述のゲート駆動回路において、トランスを、ローサイドゲート駆動回路、ハイサイドゲート駆動回路、Nch型ノーマリーオン型スイッチング素子、あるいはPchノーマリーオン型スイッチング素子と同一のパッケージに封入してゲート駆動ＩＣとすることができる。また、Nch型ノーマリーオン型スイッチング素子、Pch型ノーマリーオン型スイッチング素子をメインスイッチング素子と同一の半導体チップに集積化してスイッチング素子とすることができる。 More specifically, in the gate drive circuit described above, the transformer is enclosed in the same package as the low-side gate drive circuit, the high-side gate drive circuit, the Nch normally-on switching element, or the Pch normally-on switching element. Thus, a gate driving IC can be obtained. Further, the Nch-type normally-on type switching element and the Pch-type normally-on type switching element can be integrated on the same semiconductor chip as the main switching element to form a switching element.
さらに、ハイサイドゲート駆動回路、ローサイドゲート駆動回路、トランス、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入してパワー半導体モジュールとすることができる。
あるいは、ハイサイドゲート駆動回路、ローサイドゲート駆動回路、トランス、Nchノーマリーオン型スイッチング素子、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入してパワー半導体モジュールとすることができる。
また、ハイサイドゲート駆動回路、ローサイドゲート駆動回路、Pchノーマリーオン型スイッチング素子、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入してパワー半導体モジュールとすることができる。
Furthermore, a high-side gate driving circuit, a low-side gate driving circuit, a transformer, a high-side domain switching element, and a low-side domain switching element can be enclosed in the same package to form a power semiconductor module.
Alternatively, a high-side gate drive circuit, a low-side gate drive circuit, a transformer, an Nch normally-on type switching element, a high-side domain switching element, and a low-side domain switching element can be enclosed in the same package to form a power semiconductor module.
In addition, a high-side gate driving circuit, a low-side gate driving circuit, a Pch normally-on type switching element, a high-side domain switching element, and a low-side domain switching element can be enclosed in the same package to form a power semiconductor module.
上記モジュール化、同一パッケージ化によって、以下の効果が期待される。すなわち、（１）回路技術者にとっては、空芯トランスの接続作業が不要化される。（２）各種パワー半導体（スイッチング素子）のパラメータに合わせて最適なパラメータの空芯トランスを組み合わせることにより、回路技術者は特性が最適化されたパワー半導体モジュールなどの部品を採用することができる。（３）パワー半導体チップと空芯トランスの特性が向上する。
The following effects are expected by the modularization and the same packaging. That is, (1) for the circuit engineer, the connection work of the air core transformer becomes unnecessary. (2) By combining an air core transformer having an optimum parameter in accordance with parameters of various power semiconductors (switching elements), a circuit engineer can employ components such as a power semiconductor module whose characteristics are optimized. (3) The characteristics of the power semiconductor chip and the air core transformer are improved.
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
As mentioned above, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１…ハイサイドゲート駆動回路
２…ローサイドゲート駆動回路
３、４、１４…抵抗
５…ハイサイドスイッチング素子
６…ローサイドスイッチング素子
７、８…ダイオード
９、１０、１１、１２…キャパシタ
１３…Nｃｈノーマリーオン型スイッチング素子
１４…Ｐｃｈノーマリーオン型スイッチング素子
１５…トランス
DESCRIPTION OF SYMBOLS 1 ... High side gate drive circuit 2 ... Low side gate drive circuit 3, 4, 14 ... Resistance 5 ... High side switching element 6 ... Low side switching element 7, 8 ... Diode 9, 10, 11, 12 ... Capacitor 13 ... Nch normally ON type switching element 14 ... Pch normally on type switching element 15 ... Transformer
Claims (6)
２つのスイッチング素子を直列に接続し、接続点よりも高電位側をハイサイドスイッチング素子、低電位側をローサイドスイッチング素子として、ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される電力変換回路において、ハイサイドおよび、ローサイドスイッチング素子のゲート・ソース間にPchノーマリーオン型補助スイッチング素子のドレイン・ソースを接続し、ローサイドまたはハイサイドのどちらか一方のゲート駆動回路から正極性の電圧が出力されてメインのスイッチング素子がターンオンしたときに、もう一方のメインのスイッチング素子に接続されているPchノーマリーオン型補助スイッチング素子がオン状態となりメインのスイッチング素子のゲート・ソース間が短絡され、メインのスイッチング素子がオフ状態を保持することを特徴としたゲート駆動回路。
Old claim 3
Two switching elements are connected in series, and a high-side gate drive when a positive voltage is output from the low-side gate drive circuit, with the high-side switching element as the high-side switching element and the low-potential side as the low-side switching element. The circuit maintains 0V or outputs a negative voltage, and when the output from the low-side gate drive circuit outputs 0V or a negative voltage, the high-side gate drive circuit outputs a positive voltage. In the power conversion circuit in which the side and low side gate drive circuits are controlled, the drain and source of the Pch normally-on type auxiliary switching element are connected between the gate and source of the high side and low side switching elements, and either the low side or the high side A positive voltage is output from one of the gate drive circuits. When the switching element is turned on, the Pch normally-on auxiliary switching element connected to the other main switching element is turned on, the gate and source of the main switching element are short-circuited, and the main switching element is A gate driving circuit characterized by maintaining an off state.
2. The gate driving circuit according to claim 1, wherein the gate driving circuit outputs a positive voltage of 0V.
A high side gate drive circuit, a low side gate drive circuit, a Pch normally-on type switching element, a high side domain switching element, and a low side domain switching element in the gate drive circuit according to claim 2 are enclosed in the same package. Power semiconductor module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012269296A JP5563050B2 (en) | 2012-12-10 | 2012-12-10 | Gate drive circuit and power semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012269296A JP5563050B2 (en) | 2012-12-10 | 2012-12-10 | Gate drive circuit and power semiconductor module |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011052784A Division JP5254386B2 (en) | 2011-03-10 | 2011-03-10 | Gate drive circuit and power semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013102445A true JP2013102445A (en) | 2013-05-23 |
| JP5563050B2 JP5563050B2 (en) | 2014-07-30 |
Family
ID=48622614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012269296A Expired - Fee Related JP5563050B2 (en) | 2012-12-10 | 2012-12-10 | Gate drive circuit and power semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5563050B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017046414A (en) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | Method for controlling power conversion circuit |
| CN110365324A (en) * | 2019-07-22 | 2019-10-22 | 无锡安趋电子有限公司 | A kind of power tube gate driving circuit |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368066A (en) * | 1976-11-30 | 1978-06-17 | Hitachi Ltd | Semiconductor switch |
| JPS57107633A (en) * | 1980-09-12 | 1982-07-05 | Setaajiei Corp | Solid state switching device |
| JPS58111434A (en) * | 1981-12-24 | 1983-07-02 | Mitsubishi Electric Corp | High-speed switch circuit |
| US4492883A (en) * | 1982-06-21 | 1985-01-08 | Eaton Corporation | Unpowered fast gate turn-off FET |
| JPH0290720A (en) * | 1988-09-27 | 1990-03-30 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH04167618A (en) * | 1990-10-26 | 1992-06-15 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH0478210B2 (en) * | 1986-03-24 | 1992-12-10 | Matsushita Electric Works Ltd | |
| JPH0531359U (en) * | 1991-09-30 | 1993-04-23 | 株式会社東芝 | FET on / off detection circuit |
| JPH05114847A (en) * | 1991-03-26 | 1993-05-07 | American Teleph & Telegr Co <Att> | Semiconductor relay |
| JP2009147022A (en) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | Optical semiconductor relay |
-
2012
- 2012-12-10 JP JP2012269296A patent/JP5563050B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368066A (en) * | 1976-11-30 | 1978-06-17 | Hitachi Ltd | Semiconductor switch |
| JPS57107633A (en) * | 1980-09-12 | 1982-07-05 | Setaajiei Corp | Solid state switching device |
| JPS58111434A (en) * | 1981-12-24 | 1983-07-02 | Mitsubishi Electric Corp | High-speed switch circuit |
| US4492883A (en) * | 1982-06-21 | 1985-01-08 | Eaton Corporation | Unpowered fast gate turn-off FET |
| JPH0478210B2 (en) * | 1986-03-24 | 1992-12-10 | Matsushita Electric Works Ltd | |
| JPH0290720A (en) * | 1988-09-27 | 1990-03-30 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH04167618A (en) * | 1990-10-26 | 1992-06-15 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH05114847A (en) * | 1991-03-26 | 1993-05-07 | American Teleph & Telegr Co <Att> | Semiconductor relay |
| JPH0531359U (en) * | 1991-09-30 | 1993-04-23 | 株式会社東芝 | FET on / off detection circuit |
| JP2009147022A (en) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | Optical semiconductor relay |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017046414A (en) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | Method for controlling power conversion circuit |
| CN110365324A (en) * | 2019-07-22 | 2019-10-22 | 无锡安趋电子有限公司 | A kind of power tube gate driving circuit |
| CN110365324B (en) * | 2019-07-22 | 2024-03-15 | 无锡安趋电子有限公司 | Grid driving circuit of power tube |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5563050B2 (en) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6402591B2 (en) | Semiconductor device | |
| US10063224B2 (en) | Driver circuit and semiconductor module having same | |
| WO2012153836A1 (en) | Switching circuit and semiconductor module | |
| TWI599156B (en) | Drive transformer isolation adaptive drive circuit | |
| Kelley et al. | Improved two-stage DC-coupled gate driver for enhancement-mode SiC JFET | |
| WO2014034063A1 (en) | Semiconductor apparatus | |
| JP5254386B2 (en) | Gate drive circuit and power semiconductor module | |
| KR20110123169A (en) | Switching gate drive | |
| US20120235710A1 (en) | Circuit Arrangement with a MOSFET and an IGBT | |
| US10193544B2 (en) | Minimizing ringing in wide band gap semiconductor devices | |
| JP6090007B2 (en) | Driving circuit | |
| KR101758808B1 (en) | Intelligent Power Module And Power Driving Module Thereof | |
| JP5619673B2 (en) | Switching circuit and semiconductor module | |
| KR101329610B1 (en) | Semiconductor device | |
| JP5630484B2 (en) | Semiconductor device | |
| EP3787164A1 (en) | Gate drive circuit and gate drive method | |
| Crisafulli et al. | Kelvin Source connection for High Current IGBTs. A way to get high energy efficiency | |
| JP5563050B2 (en) | Gate drive circuit and power semiconductor module | |
| JP5832845B2 (en) | Semiconductor module and power conversion module | |
| JP3900178B2 (en) | Level shift circuit | |
| JP5843535B2 (en) | Semiconductor module | |
| JP6847641B2 (en) | Gate drive circuit | |
| CN111200353A (en) | Driving circuit applied to switch tube control | |
| JP2014090316A (en) | Gate Drive circuit | |
| Bayerer et al. | Low impedance gate drive for full control of voltage controlled power devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140611 |
|
| LAPS | Cancellation because of no payment of annual fees |