JP2013093666A - Audio signal processing circuit and electronic apparatus using the same - Google Patents
Audio signal processing circuit and electronic apparatus using the same Download PDFInfo
- Publication number
- JP2013093666A JP2013093666A JP2011233093A JP2011233093A JP2013093666A JP 2013093666 A JP2013093666 A JP 2013093666A JP 2011233093 A JP2011233093 A JP 2011233093A JP 2011233093 A JP2011233093 A JP 2011233093A JP 2013093666 A JP2013093666 A JP 2013093666A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- audio signal
- signal processing
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005236 sound signal Effects 0.000 title claims abstract description 57
- 239000000872 buffer Substances 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 abstract description 21
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 abstract description 21
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 16
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、オーディオ信号を処理するオーディオ信号処理回路に関する。 The present invention relates to an audio signal processing circuit that processes an audio signal.
スピーカやヘッドホン端子を備える電子機器には、オーディオ信号を増幅するオーディオ信号処理回路が搭載される。一般に、オーディオ信号処理回路は、直列に接続された複数のステージのアンプあるいはバッファを備える。 An electronic device including a speaker and a headphone terminal is equipped with an audio signal processing circuit that amplifies an audio signal. In general, an audio signal processing circuit includes a plurality of stages of amplifiers or buffers connected in series.
オーディオ信号の振幅は、後段のステージほど大きくなる。したがって効率の観点からは、複数のステージのアンプに対して、異なる電源電圧を供給することが好ましい。具体的には、前段のアンプには低い電源電圧を供給し、後段のアンプには高い電源電圧を供給することにより、低歪化、高効率化を両立できる。 The amplitude of the audio signal increases as the subsequent stage increases. Therefore, from the viewpoint of efficiency, it is preferable to supply different power supply voltages to a plurality of stages of amplifiers. Specifically, a low power supply voltage is supplied to the front-stage amplifier and a high power supply voltage is supplied to the back-stage amplifier, so that both low distortion and high efficiency can be achieved.
本発明者は、マルチステージのアンプについて検討した結果、以下の課題を認識するに至った。
図1は、本発明者が検討した2段のアンプを含むオーディオ信号処理回路の構成を示すブロック図である。前段の第1アンプAMP1は、利得1のバッファ(ボルテージフォロア)であり、その電源端子には第1電源電圧VCC1が供給される。後段の第2アンプAMP2は、利得g2を有する非反転増幅器であり、その電源端子には第1電源電圧VCC1よりも高い第2電源電圧VCC2が供給される。
As a result of studying a multi-stage amplifier, the present inventor has recognized the following problems.
FIG. 1 is a block diagram showing a configuration of an audio signal processing circuit including a two-stage amplifier studied by the present inventor. The first amplifier AMP1 in the previous stage is a
第2アンプAMP2の出力は、直流防止キャパシタC1を介してパワーアンプPAに供給される。パワーアンプPAは、第2アンプAMP2の出力信号を増幅し、スピーカやヘッドホンなどの電気音響変換素子(以下、スピーカという)SPKへと供給する。 The output of the second amplifier AMP2 is supplied to the power amplifier PA via the direct current prevention capacitor C1. The power amplifier PA amplifies the output signal of the second amplifier AMP2 and supplies it to an electroacoustic transducer (hereinafter referred to as a speaker) SPK such as a speaker or a headphone.
通常の動作状態(非ミュート状態)において、第1アンプAMP1の入力電圧および出力電圧Vaの直流レベルは、所定のバイアス電圧VBIAS1に保たれている。好ましくはバイアス電圧VBIAS1は、第1アンプAMP1に対する電源電圧VCC1の中点電圧VCC1/2である。オーディオ信号S1の交流信号成分をVsigと書くとき、第1アンプAMP1の出力Vaは、式(1)で与えられる。
Va=Vsig+VBIAS1 …(1)
In a normal operation state (non-mute state), the DC level of the input voltage and output voltage Va of the first amplifier AMP1 is maintained at a predetermined bias voltage VBIAS1. Preferably, the bias voltage VBIAS1 is the midpoint voltage VCC1 / 2 of the power supply voltage VCC1 for the first amplifier AMP1. When the AC signal component of the audio signal S1 is written as Vsig, the output Va of the first amplifier AMP1 is given by Expression (1).
Va = Vsig + VBIAS1 (1)
第1アンプAMP1には、ミュート機能が設けられる。第1アンプAMP1は、ミュート状態において所定のバイアス電圧VBIAS1を出力する。第1アンプAMP1は、ミュート状態と非ミュート状態がシームレスに切りかえ可能に構成され、アンプAMP1と一体に構成される場合もある。オーディオ信号処理回路100rの起動時には、第1アンプAMP1はミュート状態に設定される。
The first amplifier AMP1 is provided with a mute function. The first amplifier AMP1 outputs a predetermined bias voltage VBIAS1 in the mute state. The first amplifier AMP1 is configured such that the mute state and the non-mute state can be switched seamlessly, and may be configured integrally with the amplifier AMP1. When the audio
一方、第2アンプAMP2の出力電圧Vbは、その入力電圧Vaとバイアス電圧VBIAS3を用いて式(1)で与えられる。
Vb=(1+R1/R2)×Va−R1/R2×VBIAS3 …(2)
(1+R1/R2)は、第2アンプAMP2の利得g2である。
On the other hand, the output voltage Vb of the second amplifier AMP2 is given by Expression (1) using the input voltage Va and the bias voltage VBIAS3.
Vb = (1 + R1 / R2) × Va−R1 / R2 × VBIAS3 (2)
(1 + R1 / R2) is the gain g2 of the second amplifier AMP2.
式(2)に式(1)を代入すると、式(3)を得る。
Vb=g2×Vsig+VBIAS2 …(3)
VBIAS2={(1+R1/R2)×VBIAS1−R1/R2×VBIAS3}
つまり、第2アンプAMP2の出力電圧Vbは、直流レベルVBIAS2に、利得g2で増幅された信号Vsigが重畳された波形となる。
Substituting equation (1) into equation (2) yields equation (3).
Vb = g2 × Vsig + VBIAS2 (3)
VBIAS2 = {(1 + R1 / R2) × VBIAS1-R1 / R2 × VBIAS3}
That is, the output voltage Vb of the second amplifier AMP2 has a waveform in which the signal Vsig amplified by the gain g2 is superimposed on the DC level VBIAS2.
第2アンプAMP2の出力電圧Vbの直流レベルVBIAS2は、第2アンプAMP2に対する電源電圧VCC2の中点電圧VCC2/2であることが望ましい。バイアス電圧VBIAS3は、VBIAS2=VCC2/2が成り立つように設定される。 The DC level VBIAS2 of the output voltage Vb of the second amplifier AMP2 is desirably the midpoint voltage VCC2 / 2 of the power supply voltage VCC2 for the second amplifier AMP2. The bias voltage VBIAS3 is set so that VBIAS2 = VCC2 / 2 holds.
バイアス電圧VBIAS2が一定であれば、直流阻止用キャパシタC1によって除去され、パワーアンプPAには、オーディオ信号Vb’=g2×Vsigが供給される。パワーアンプPAは、第2アンプAMP2の出力信号を増幅し、スピーカやヘッドホンなどの電気音響変換素子(以下、スピーカという)SPKへと供給する。 If the bias voltage VBIAS2 is constant, it is removed by the DC blocking capacitor C1, and the audio signal Vb '= g2 * Vsig is supplied to the power amplifier PA. The power amplifier PA amplifies the output signal of the second amplifier AMP2 and supplies it to an electroacoustic transducer (hereinafter referred to as a speaker) SPK such as a speaker or a headphone.
いま、第2電源電圧VCC2が第1電源電圧VCC1よりも先に立ち上がる状況について検討する。図2は、図1のオーディオ信号処理回路100rの動作を示す波形図である。第2電源電圧VCC2が十分に高い状況では、第2アンプAMP2が正常に動作し、第2アンプAMP2の出力電圧Vbは、入力電圧Vaに応じたレベルとなる。ところが、第2電源電圧VCC2が低い状態では、第2アンプAMP2が正常に動作しない。本明細書において、電源電圧が高くアンプが正常動作する領域を「安定領域」、電源電圧が低くアンプが正常動作しない領域を「不安定領域」と称し、そのしきい値電圧を、「安定動作しきい値」と称する。また、起動直後に、第2アンプAMP2が不安定領域で動作する期間を「遷移期間」と称する。
Now, consider the situation where the second power supply voltage VCC2 rises before the first power supply voltage VCC1. FIG. 2 is a waveform diagram showing the operation of the audio
一方、第1電源電圧VCC1が低いと、第1アンプAMP1が不安定領域で動作するため、第1アンプAMP1の出力はハイインピーダンスとなり、その出力電圧Vaは不定となる。図2に示すように、第2アンプAMP2が不安定領域で動作するときに、その入力電圧Vaが不定であると、その出力電圧Vbは、電源電圧VCC2に向けて急激に増大し、その後、電源電圧VCC2に張り付いて遷移する。 On the other hand, when the first power supply voltage VCC1 is low, the first amplifier AMP1 operates in an unstable region, so the output of the first amplifier AMP1 becomes high impedance, and the output voltage Va becomes indefinite. As shown in FIG. 2, when the second amplifier AMP2 operates in an unstable region, if the input voltage Va is indefinite, the output voltage Vb rapidly increases toward the power supply voltage VCC2, and then A transition is made by sticking to the power supply voltage VCC2.
その後、第1アンプAMP1に対する第1電源電圧VCC1が増大すると、第1アンプAMP1が正常に動作するようになり、第1アンプAMP1の出力電圧のレベルが確定する。その結果、第2アンプAMP2の出力電圧Vbは、第1アンプAMP1の出力電圧に応じたレベルに向かって急峻に変化する。 Thereafter, when the first power supply voltage VCC1 for the first amplifier AMP1 increases, the first amplifier AMP1 operates normally and the level of the output voltage of the first amplifier AMP1 is determined. As a result, the output voltage Vb of the second amplifier AMP2 changes steeply toward a level corresponding to the output voltage of the first amplifier AMP1.
このようにして第2アンプAMP2の出力に生ずる電圧変化がスピーカSPKに入力されるとノイズ(ショック音)が出力される。電圧変化幅が小さい場合、ミュートトランジスタTr1によって除去することが可能であるが、変化幅が1V以上になると、ミュートトランジスタTr1では除去することが難しくなる。 When a voltage change that occurs at the output of the second amplifier AMP2 in this way is input to the speaker SPK, noise (shock sound) is output. When the voltage change width is small, it can be removed by the mute transistor Tr1, but when the change width becomes 1V or more, it becomes difficult to remove by the mute transistor Tr1.
このようにアンプごとに異なる電源電圧を供給する場合、オーディオ信号処理回路の出力電圧は、各電源電圧を生成する電源回路の立ち上げシーケンスの影響を受ける。
2つの電源電圧VCC1、VCC2の起動シーケンスを、ノイズが発生しないように最適化することにより、ノイズを抑制することは可能であるが、この手法では、システムの設計が複雑となる。
When different power supply voltages are supplied to the amplifiers in this way, the output voltage of the audio signal processing circuit is affected by the startup sequence of the power supply circuit that generates each power supply voltage.
Although it is possible to suppress noise by optimizing the startup sequence of the two power supply voltages VCC1 and VCC2 so that noise does not occur, this method complicates system design.
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズを抑制したオーディオ信号処理回路の提供にある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and one of exemplary purposes of an embodiment thereof is to provide an audio signal processing circuit that suppresses noise.
本発明のある態様は、オーディオ信号処理回路に関する。オーディオ信号処理回路は、第1バッファと、第2バッファと、非反転アンプと、起動電圧源と、スイッチと、制御回路と、を備える。第1バッファは、その電源端子に第1電源からの第1電源電圧を受け、その非反転入力端子にオーディオ信号を受け、その反転入力端子がその出力端子と接続された第1演算増幅器を含む。第2バッファは、その非反転入力端子に所定のバイアス電圧を受け、その反転入力端子がその出力端子と接続された第2演算増幅器を含む。非反転アンプは、その電源端子に第1電源と異なる第2電源からの第2電源電圧を受け、その非反転入力端子に第1演算増幅器の出力電圧が入力された第3演算増幅器と、第2演算増幅器の出力電圧と第3演算増幅器の出力電圧を分圧し、第3演算増幅器の反転入力端子に印加する第1分圧回路と、を含む。起動電圧源は、その電源端子に第2電源電圧を受け、起動電圧を生成する。スイッチは、起動電圧源の出力端子と第3演算増幅器の非反転入力端子の間に設けられる。制御回路は、第2電源電圧が所定のしきい値電圧より低いときにスイッチをオンし、第2電源電圧がしきい値電圧より高いときにスイッチをオフする。 One embodiment of the present invention relates to an audio signal processing circuit. The audio signal processing circuit includes a first buffer, a second buffer, a non-inverting amplifier, a starting voltage source, a switch, and a control circuit. The first buffer includes a first operational amplifier having a power supply terminal receiving a first power supply voltage from a first power supply, a non-inverting input terminal receiving an audio signal, and an inverting input terminal connected to the output terminal. . The second buffer includes a second operational amplifier that receives a predetermined bias voltage at its non-inverting input terminal and whose inverting input terminal is connected to its output terminal. The non-inverting amplifier receives a second power supply voltage from a second power supply different from the first power supply at its power supply terminal, and a third operational amplifier in which the output voltage of the first operational amplifier is input to its non-inverting input terminal; A first voltage dividing circuit that divides the output voltage of the second operational amplifier and the output voltage of the third operational amplifier and applies the divided voltage to the inverting input terminal of the third operational amplifier. The startup voltage source receives the second power supply voltage at its power supply terminal and generates a startup voltage. The switch is provided between the output terminal of the starting voltage source and the non-inverting input terminal of the third operational amplifier. The control circuit turns on when the second power supply voltage is lower than a predetermined threshold voltage, and turns off the switch when the second power supply voltage is higher than the threshold voltage.
第1電源電圧が第2電源電圧より遅れて起動する場合に、第1バッファの出力はハイインピーダンス状態となる。一方、起動電圧源は、第2電源電圧を受けて動作するため、起動電圧は、第1バッファよりも早い時刻に確定する。第2アンプの遷移期間において、スイッチをオンすることにより、非反転アンプには、起動電圧源からの起動電圧が入力される。その結果、遷移期間における非反転アンプの出力電圧は、第2電源電圧には張り付かずに、起動電圧に応じた値をとり、第2アンプの出力電圧に発生する電圧変化を抑制でき、ノイズを低減できる。 When the first power supply voltage is started later than the second power supply voltage, the output of the first buffer is in a high impedance state. On the other hand, since the starting voltage source operates by receiving the second power supply voltage, the starting voltage is determined at an earlier time than the first buffer. When the switch is turned on during the transition period of the second amplifier, the start-up voltage from the start-up voltage source is input to the non-inverting amplifier. As a result, the output voltage of the non-inverting amplifier during the transition period does not stick to the second power supply voltage but takes a value corresponding to the start-up voltage, so that the voltage change occurring in the output voltage of the second amplifier can be suppressed, and the noise Can be reduced.
起動電圧源は、第2電源電圧を受けて、バイアス電圧を生成する電圧源と、その電源端子に第2電源電圧を受け、その非反転入力端子に電圧源からのバイアス電圧を受け、その反転入力端子がその出力端子と接続された第4演算増幅器を含み、起動電圧を生成する第4バッファと、を備えてもよい。
電圧源は、第2電源電圧を分圧する第2分圧回路を含んでもよい。
The start-up voltage source receives a second power supply voltage, generates a bias voltage, receives the second power supply voltage at its power supply terminal, receives the bias voltage from the voltage source at its non-inverting input terminal, and inverts it And a fourth buffer that includes a fourth operational amplifier connected to the output terminal of the input terminal and that generates a starting voltage.
The voltage source may include a second voltage dividing circuit that divides the second power supply voltage.
ある態様のオーディオ信号処理回路は、第1演算増幅器、第2演算増幅器、第3演算増幅器、起動電圧源およびスイッチのセットを複数チャンネル備えてもよい。単一の起動電圧源および単一の制御回路が、複数チャンネルで共有されてもよい。 An audio signal processing circuit according to an aspect may include a plurality of channels including a first operational amplifier, a second operational amplifier, a third operational amplifier, a starting voltage source, and a set of switches. A single starting voltage source and a single control circuit may be shared by multiple channels.
本発明の別の態様は、電子機器に関する。この電子機器は、上述のいずれかの態様のオーディオ信号処理回路と、オーディオ信号処理回路の非反転アンプの出力信号を直流防止キャパシタを介して受け、それを増幅するパワーアンプと、パワーアンプにより駆動される電気音響変換素子と、を備える。 Another embodiment of the present invention relates to an electronic device. The electronic apparatus is driven by the audio signal processing circuit according to any one of the above-described aspects, a power amplifier that receives the output signal of the non-inverting amplifier of the audio signal processing circuit through the DC prevention capacitor, and amplifies it. An electroacoustic transducer.
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.
本発明に係るオーディオ信号処理回路によれば、ノイズを抑制できる。 The audio signal processing circuit according to the present invention can suppress noise.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aと部材Bが接続」された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A and the member B are connected” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. It includes a case where the connection state is not indirectly affected, or the connection and the connection are indirectly made through other members that do not impair the functions and effects achieved by the connection. Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
図3は、実施の形態に係るオーディオ信号処理回路100を備える電子機器1の構成を示す回路図である。電子機器1は、マルチチャンネルのオーディオ信号を再生する。電子機器1は、オーディオ信号処理回路100と、チャンネルごとに設けられたパワーアンプPAと、チャンネルごとに設けられたスピーカやヘッドホンなどの電気音響変換素子(以下、スピーカと総称する)SPKと、を備える。
FIG. 3 is a circuit diagram illustrating a configuration of the
オーディオ信号処理回路100の各チャンネルは同様に構成される。i番目(iは自然数)のチャンネルに関して、オーディオ信号処理回路100は、第1バッファ10_i、第2バッファ12_i、非反転アンプ14_i、スイッチSW1_i、起動電圧源16、制御回路20を備え、ひとつの半導体基板上に一体集積化される。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。起動電圧源16および制御回路20は、複数のチャンネルで共有される。
Each channel of the audio
オーディオ信号処理回路100は、図示しない第1電源から第1電源電圧VCC1を受け、それとは別の図示しない第2電源から第2電源電圧VCC2を受ける。
The audio
第1バッファ10_iは、第1演算増幅器OA1を含む。第1演算増幅器OA1の電源端子には、第1電源からの第1電源電圧VCC1が供給される。第1演算増幅器OA1の非反転入力端子(+)には、対応するチャンネルのオーディオ信号S1_iが入力され、その反転入力端子(−)は、その出力端子と接続される。第1バッファ10_iは、利得1倍(0dB)のボルテージフォロアである。 The first buffer 10_i includes a first operational amplifier OA1. The first power supply voltage VCC1 from the first power supply is supplied to the power supply terminal of the first operational amplifier OA1. The audio signal S1_i of the corresponding channel is input to the non-inverting input terminal (+) of the first operational amplifier OA1, and the inverting input terminal (−) is connected to the output terminal. The first buffer 10 — i is a voltage follower having a gain of 1 (0 dB).
第2バッファ12_iは、第2演算増幅器OA2を含む。第2演算増幅器OA2の電源端子には、第1電源からの第1電源電圧VCC1が供給される。第2演算増幅器OA2の非反転入力端子(+)には、所定のバイアス電圧VBIAS3が入力され、その反転入力端子(−)はその出力端子と接続される。バイアス電圧VBIAS3は、非反転アンプ14_1の出力電圧Vbの直流レベルVBIAS2が、VCC2/2となるように定めることが望ましい。 The second buffer 12_i includes a second operational amplifier OA2. The first power supply voltage VCC1 from the first power supply is supplied to the power supply terminal of the second operational amplifier OA2. A predetermined bias voltage VBIAS3 is input to the non-inverting input terminal (+) of the second operational amplifier OA2, and its inverting input terminal (−) is connected to its output terminal. The bias voltage VBIAS3 is desirably determined so that the DC level VBIAS2 of the output voltage Vb of the non-inverting amplifier 14_1 is VCC2 / 2.
第2演算増幅器OA2に第1電源電圧VCC1を供給することにより、第2電源電圧VCC2を供給する場合に比べて、第2演算増幅器OA2を低耐圧素子で構成できるため、回路面積を小さくできる。 By supplying the first power supply voltage VCC1 to the second operational amplifier OA2, the second operational amplifier OA2 can be configured with a low withstand voltage element as compared with the case where the second power supply voltage VCC2 is supplied, so that the circuit area can be reduced.
なお、回路面積が問題とならない場合、第2演算増幅器OA2に第2電源電圧VCC2を供給することが好ましい。これにより、第2電源電圧VCC2が立ち上がる際に、起動電圧源16の出力VSTARTと第2バッファ12の出力電圧VBIASを、一致して上昇させることができる。
If the circuit area does not matter, it is preferable to supply the second power supply voltage VCC2 to the second operational amplifier OA2. As a result, when the second power supply voltage VCC2 rises, the output VSTART of the starting
非反転アンプ14_iは、第3演算増幅器OA3、第1分圧回路R1、R2を含む。第3演算増幅器OA3の電源端子には、第2電源からの第2電源電圧VCC2が供給される。第3演算増幅器OA3の非反転入力端子(+)には、第1演算増幅器OA1の出力電圧が入力される。分圧回路R1、R2は、第2演算増幅器OA2の出力電圧と第3演算増幅器OA3の出力電圧を分圧し、第3演算増幅器OA3の反転入力端子(−)に印加する。非反転アンプ14_iは、(1+R1/R2)で与えられる利得g2を有する。 The non-inverting amplifier 14_i includes a third operational amplifier OA3 and first voltage dividing circuits R1 and R2. The second power supply voltage VCC2 from the second power supply is supplied to the power supply terminal of the third operational amplifier OA3. The output voltage of the first operational amplifier OA1 is input to the non-inverting input terminal (+) of the third operational amplifier OA3. The voltage dividing circuits R1 and R2 divide the output voltage of the second operational amplifier OA2 and the output voltage of the third operational amplifier OA3 and apply them to the inverting input terminal (−) of the third operational amplifier OA3. The non-inverting amplifier 14_i has a gain g2 given by (1 + R1 / R2).
起動電圧源16の電源端子には、第2電源電圧VCC2が供給される。起動電圧源16は、第2電源電圧VCC2が供給されると、起動電圧VSTARTを生成する。たとえば起動電圧源16は、第2分圧回路R3、R4と、第4演算増幅器OA4を含んでもよい。第2分圧回路R3、R4は、第2電源電圧VCC2を1/2分圧し、バイアス電圧VBIAS=VCC2/2を生成する。第4演算増幅器OA4の電源端子には、第2電源電圧VCC2が供給される。第4演算増幅器OA4の非反転入力端子(+)には、第2分圧回路R3、R4の出力電圧VBIASが入力され、その反転入力端子(−)はその出力端子と接続される。第4演算増幅器OA4からは、起動電圧VSTARTが出力される。
なお起動電圧源16は、第2電源電圧VCC2にもとづいて、起動電圧VSTARTを生成できればよく、その構成は特に限定されない。たとえば抵抗R3、R4とは別の形式の電圧源によって、バイアス電圧VBIASを生成してもよい。
The power supply terminal of the starting
The starting
スイッチSW1_iは、起動電圧源16の出力端子と、対応する非反転アンプ14_iの第3演算増幅器OA3の非反転入力端子(+)の間に設けられる。たとえばスイッチSW1_iは、NチャンネルMOSFETで構成され、そのゲートに印加される制御信号S2がハイレベル電圧のときオン、ローレベル電圧のときオフする。
The switch SW1_i is provided between the output terminal of the
制御回路20は、第2電源電圧VCC2を受け、第2電源電圧VCC2が所定のしきい値電圧Vth1より低いときに、各チャンネルのスイッチSW1をオンし、第2電源電圧VCC2がしきい値電圧Vth1より高いときに各チャンネルのスイッチSW1をオフする。
The
図4は、図3の制御回路20の構成例を示す回路図である。制御回路20は、第1抵抗Ra1〜第3抵抗Ra3、トランジスタM1、キャパシタC2を有する。第1抵抗Ra1および第2抵抗Ra2は、第2電源電圧VCC2が印加される電源ラインと、接地電圧VSSが供給される接地ラインの間に順に直列に設けられる。第3抵抗Ra3およびトランジスタM1は、電源ラインと接地ラインの間に順に直列に設けられる。トランジスタM1の制御端子(ゲート)には、式(4)で与えられる第1抵抗Ra1と第2抵抗Ra2の接続点N1の電位VN1が印加される。
VN1=VCC2×Ra2/(Ra1+Ra2) …(4)
トランジスタM1と第3抵抗Ra3の接続点N2の電圧VN2が、キャパシタC2によって平滑化され、制御信号S2が生成される。
FIG. 4 is a circuit diagram showing a configuration example of the
V N1 = VCC2 × Ra2 / (Ra1 + Ra2) (4)
The voltage V N2 at the connection point N2 between the transistor M1 and the third resistor Ra3 is smoothed by the capacitor C2, and the control signal S2 is generated.
制御信号S2は、ノードN1の電圧VN1がトランジスタM1のゲートソース間しきい値電圧VTHより小さいときにハイレベル、大きいときにローレベルとなる。そして制御信号S2は、VCC2<Vth1のときにハイレベル(VCC2)、VCC2>Vth1のときにローレベル(VSS=0)となる。しきい値電圧Vth1は、式(5)で与えられる。
Vth1=VTH×(Ra1+Ra2)/Ra2 …(5)
The control signal S2 is at a high level when the voltage V N1 at the node N1 is smaller than the threshold voltage V TH between the gate and source of the transistor M1, and is at a low level when it is larger. The control signal S2 is at a high level (VCC2) when VCC2 <Vth1, and is at a low level (VSS = 0) when VCC2> Vth1. The threshold voltage Vth1 is given by equation (5).
Vth1 = V TH × (Ra1 + Ra2) / Ra2 (5)
制御回路20は、しきい値電圧Vth1が非反転アンプ14の不安定領域と安定領域の境界のしきい値電圧と一致するように設計される。図5は、図4の制御回路20の動作を示す波形図である。第2電源が起動すると、第2電源電圧VCC2が時間とともに上昇する。第2電源電圧VCC2がしきい値電圧Vth1より低い領域では、S2=VCC2となる。第2電源電圧VCC2がしきい値電圧Vth1より高くなると、制御信号S2はローレベルとなる。上述のようにしきい値電圧Vth1は、非反転アンプ14の安定動作しきい値と等しく設定されるため、制御信号S2は、遷移期間τにおいてハイレベル、その後の安定動作期間においてローレベルをとる。
The
以上がオーディオ信号処理回路100の構成である。続いてその動作を説明する。図6は、図3のオーディオ信号処理回路100の動作を示すシミュレーション波形図である。図6には、第1電源電圧VCC1、第2電源電圧VCC2、制御信号S2および非反転アンプ14の出力電圧Vbが示される。併せて、図1において生成される出力電圧Vb’を一点鎖線で示す。
The above is the configuration of the audio
はじめに、実施の形態に係るオーディオ信号処理回路100の効果を明確とするため、図1のオーディオ信号処理回路100rの動作を再度説明する。
起動時に、第1バッファ10はミュート状態に設定され、オーディオ信号S1が遮断される。第1電源電圧VCC1に先立ち、第2電源電圧VCC2が立ち上がり始める。起動直後において、第1電源電圧VCC1が低いため、第1バッファ10が動作せず、したがって第1バッファ10の出力はハイインピーダンスとなり、その出力電圧Vaは不定となる。
First, in order to clarify the effect of the audio
At startup, the first buffer 10 is set to the mute state, and the audio signal S1 is blocked. Prior to the first power supply voltage VCC1, the second power supply voltage VCC2 starts to rise. Immediately after startup, since the first power supply voltage VCC1 is low, the first buffer 10 does not operate. Therefore, the output of the first buffer 10 becomes high impedance, and the output voltage Va becomes indefinite.
起動直後の遷移期間τにおいて、非反転アンプ14は不安定領域で動作する。このときにその入力電圧Vaが不定であると、その出力電圧Vbは第2電源電圧VCC2に向けて急峻に上昇する(時刻t1)。続いて第1電源電圧VCC1が立ち上がると、第1バッファ10の出力が低インピーダンスとなり、非反転アンプ14の入力電圧Vaが確定する。そうすると、非反転アンプ14の出力電圧Vbは、入力電圧Vaに応じた電圧レベルへと急峻に変化する(時刻t2)。
In the transition period τ immediately after startup, the
このように、図1のオーディオ信号処理回路100rでは、第1電源電圧VCC1が第2電源電圧VCC2に遅れて立ち上がると、非反転アンプ14の出力電圧が変動する。
As described above, in the audio
続いて、図3のオーディオ信号処理回路100の動作を説明する。
起動電圧源16の第4演算増幅器OA4には、第1電源電圧VCC1ではなく第2電源電圧VCC2が供給される。したがって、起動電圧源16の出力は、第1バッファ10よりも早い時刻に、ハイインピーダンスから低インピーダンスとなり、起動電圧源16からは、起動電圧VSTARTが出力される。
Next, the operation of the audio
The fourth operational amplifier OA4 of the starting
第2電源電圧VCC2の上昇とともに制御信号S2が上昇し、スイッチSW1がオンすると、起動電圧VSTARTが非反転アンプ14に入力される(時刻t3)。その結果、非反転アンプ14の出力電圧Vbは、起動電圧VSTARTに応じたレベルへと遷移するが、このときの変化量は、時刻t1における出力電圧Vb’の変化量にくらべて十分に小さい。
When the control signal S2 rises with the rise of the second power supply voltage VCC2 and the switch SW1 is turned on, the starting voltage VSTART is input to the non-inverting amplifier 14 (time t3). As a result, the output voltage Vb of the
このように、図3のオーディオ信号処理回路100によれば、図1のオーディオ信号処理回路100rに比べて、遷移期間τにおける、出力電圧Vbの変動を抑制することができる。出力電圧Vbの変化量が小さければ、ミュートトランジスタによって除去することが可能であり、あるいはミュートトランジスタそのものを省略することができる場合もある。
As described above, according to the audio
さらに、複数チャンネルで、起動電圧源16および制御回路20が共有されるため、図1のオーディオ信号処理回路100rに比べて、消費電力や回路面積もそれほど大きくならない。なお、消費電力や回路面積の増大が許容される場合には、チャンネルごとに起動電圧源16よび制御回路20を設けてもよい。
Further, since the
実施の形態では、マルチチャンネルのオーディオ信号処理回路100について説明したが、本発明はシングルチャンネルにおいても有効である。
Although the multi-channel audio
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.
1…電子機器、100…オーディオ信号処理回路、10…第1バッファ、12…第2バッファ、14…非反転アンプ、16…起動電圧源、SW1…スイッチ、20…制御回路、OA1…第1演算増幅器、OA2…第2演算増幅器、OA3…第3演算増幅器、OA4…第4演算増幅器、VCC1…第1電源電圧、VCC2…第2電源電圧。
DESCRIPTION OF
Claims (7)
その非反転入力端子に所定のバイアス電圧を受け、その反転入力端子がその出力端子と接続された第2演算増幅器を含む第2バッファと、
その電源端子に第1電源と異なる第2電源からの第2電源電圧を受け、その非反転入力端子に前記第1演算増幅器の出力電圧が入力された第3演算増幅器と、前記第2演算増幅器の出力電圧と前記第3演算増幅器の出力電圧を分圧し、前記第3演算増幅器の反転入力端子に印加する第1分圧回路と、を含む非反転アンプと、
その電源端子に前記第2電源電圧を受け、起動電圧を生成する起動電圧源と、
前記起動電圧源の出力端子と前記第3演算増幅器の非反転入力端子の間に設けられたスイッチと、
前記第2電源電圧が所定のしきい値電圧より低いときに前記スイッチをオンし、前記第2電源電圧が前記しきい値電圧より高いときに前記スイッチをオフする制御回路と、
を備えることを特徴とするオーディオ信号処理回路。 A first buffer that includes a first operational amplifier that receives a first power supply voltage from a first power supply at its power supply terminal, an audio signal at its non-inverting input terminal, and an inverting input terminal connected to its output terminal;
A second buffer including a second operational amplifier that receives a predetermined bias voltage at its non-inverting input terminal, and whose inverting input terminal is connected to the output terminal;
A third operational amplifier in which a second power supply voltage from a second power supply different from the first power supply is received at the power supply terminal, and an output voltage of the first operational amplifier is input to the non-inverting input terminal; And a first voltage dividing circuit that divides the output voltage of the third operational amplifier and applies it to the inverting input terminal of the third operational amplifier, and a non-inverting amplifier,
A starting voltage source that receives the second power supply voltage at its power supply terminal and generates a starting voltage;
A switch provided between an output terminal of the starting voltage source and a non-inverting input terminal of the third operational amplifier;
A control circuit that turns on the switch when the second power supply voltage is lower than a predetermined threshold voltage, and turns off the switch when the second power supply voltage is higher than the threshold voltage;
An audio signal processing circuit comprising:
前記第2電源電圧を受けて、バイアス電圧を生成する電圧源と、
その電源端子に前記第2電源電圧を受け、その非反転入力端子に前記電圧源からのバイアス電圧を受け、その反転入力端子がその出力端子と接続された第4演算増幅器を含み、前記起動電圧を生成する第4バッファと、
を備えることを特徴とする請求項1に記載のオーディオ信号処理回路。 The starting voltage source is
A voltage source that receives the second power supply voltage and generates a bias voltage;
A fourth operational amplifier having the power supply terminal receiving the second power supply voltage, the non-inverting input terminal receiving the bias voltage from the voltage source, and the inverting input terminal connected to the output terminal; A fourth buffer for generating
The audio signal processing circuit according to claim 1, further comprising:
前記第2電源電圧が印加される電源ラインと接地ラインの間に順に直列に設けられた第1抵抗および第2抵抗と、
前記電源ラインと接地ラインの間に順に直列に設けられた第3抵抗およびトランジスタと、
を含み、
前記トランジスタの制御端子には、前記第1抵抗と前記第2抵抗の接続点の電位が印加され、前記トランジスタと前記第3抵抗の接続点の電圧を、前記スイッチに対する制御信号として出力することを特徴とする請求項1から3のいずれかに記載のオーディオ信号処理回路。 The control circuit includes:
A first resistor and a second resistor provided in series between a power supply line to which the second power supply voltage is applied and a ground line;
A third resistor and a transistor provided in series between the power line and the ground line in order,
Including
A potential at a connection point between the first resistor and the second resistor is applied to a control terminal of the transistor, and a voltage at a connection point between the transistor and the third resistor is output as a control signal for the switch. The audio signal processing circuit according to claim 1, wherein the audio signal processing circuit is according to claim 1.
単一の前記起動電圧源および単一の前記制御回路が、複数チャンネルで共有されることを特徴とする請求項1から4のいずれかに記載のオーディオ信号処理回路。 A plurality of channels including the first operational amplifier, the second operational amplifier, the third operational amplifier, the starting voltage source, and the switch set;
5. The audio signal processing circuit according to claim 1, wherein the single start-up voltage source and the single control circuit are shared by a plurality of channels.
前記オーディオ信号処理回路に第1電源電圧、第2電源電圧を供給する電源と、
前記オーディオ信号処理回路の前記非反転アンプの出力信号を直流防止キャパシタを介して受け、それを増幅するパワーアンプと、
前記パワーアンプにより駆動される電気音響変換素子と、
を備えることを特徴とする電子機器。 The audio signal processing circuit according to any one of claims 1 to 6,
A power supply for supplying a first power supply voltage and a second power supply voltage to the audio signal processing circuit;
A power amplifier for receiving the output signal of the non-inverting amplifier of the audio signal processing circuit via a DC prevention capacitor and amplifying it;
An electroacoustic transducer driven by the power amplifier;
An electronic device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233093A JP5749137B2 (en) | 2011-10-24 | 2011-10-24 | Audio signal processing circuit and electronic device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233093A JP5749137B2 (en) | 2011-10-24 | 2011-10-24 | Audio signal processing circuit and electronic device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013093666A true JP2013093666A (en) | 2013-05-16 |
JP5749137B2 JP5749137B2 (en) | 2015-07-15 |
Family
ID=48616478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011233093A Active JP5749137B2 (en) | 2011-10-24 | 2011-10-24 | Audio signal processing circuit and electronic device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5749137B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013110726A (en) * | 2011-10-24 | 2013-06-06 | Rohm Co Ltd | Audio signal processing circuit and electronic apparatus using the same |
CN112578688A (en) * | 2019-09-12 | 2021-03-30 | 中强光电股份有限公司 | Projection device and sound output control device thereof |
CN113889969A (en) * | 2020-07-02 | 2022-01-04 | 瑞昱半导体股份有限公司 | Circuit applied to multiple power domains |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6190307U (en) * | 1984-11-17 | 1986-06-12 | ||
JPS62171211A (en) * | 1986-01-23 | 1987-07-28 | Matsushita Electric Ind Co Ltd | Hybrid power amplifier |
JPH01302902A (en) * | 1988-05-31 | 1989-12-06 | Matsushita Electric Ind Co Ltd | Voltage conversion circuit |
JP2001053551A (en) * | 1999-08-17 | 2001-02-23 | Mitsumi Electric Co Ltd | Amplifier circuit |
JP2010016672A (en) * | 2008-07-04 | 2010-01-21 | Mitsumi Electric Co Ltd | Output amplifier for video signal |
JP2010136150A (en) * | 2008-12-05 | 2010-06-17 | Sanyo Electric Co Ltd | High-voltage output driver and piezoelectric pump |
JP2010278489A (en) * | 2009-05-26 | 2010-12-09 | Mitsutoyo Corp | Non-inverting amplifier circuit and measuring machine |
-
2011
- 2011-10-24 JP JP2011233093A patent/JP5749137B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6190307U (en) * | 1984-11-17 | 1986-06-12 | ||
JPS62171211A (en) * | 1986-01-23 | 1987-07-28 | Matsushita Electric Ind Co Ltd | Hybrid power amplifier |
JPH01302902A (en) * | 1988-05-31 | 1989-12-06 | Matsushita Electric Ind Co Ltd | Voltage conversion circuit |
JP2001053551A (en) * | 1999-08-17 | 2001-02-23 | Mitsumi Electric Co Ltd | Amplifier circuit |
JP2010016672A (en) * | 2008-07-04 | 2010-01-21 | Mitsumi Electric Co Ltd | Output amplifier for video signal |
JP2010136150A (en) * | 2008-12-05 | 2010-06-17 | Sanyo Electric Co Ltd | High-voltage output driver and piezoelectric pump |
JP2010278489A (en) * | 2009-05-26 | 2010-12-09 | Mitsutoyo Corp | Non-inverting amplifier circuit and measuring machine |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013110726A (en) * | 2011-10-24 | 2013-06-06 | Rohm Co Ltd | Audio signal processing circuit and electronic apparatus using the same |
CN112578688A (en) * | 2019-09-12 | 2021-03-30 | 中强光电股份有限公司 | Projection device and sound output control device thereof |
CN113889969A (en) * | 2020-07-02 | 2022-01-04 | 瑞昱半导体股份有限公司 | Circuit applied to multiple power domains |
Also Published As
Publication number | Publication date |
---|---|
JP5749137B2 (en) | 2015-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504032B2 (en) | Audio signal amplifier circuit | |
US20100128898A1 (en) | Method and apparatus for operation sequencing of audio amplifiers | |
US20130222039A1 (en) | Input buffer | |
KR20160007370A (en) | Method and apparatus for class ab audio amplifier output stage voltage protection | |
US9525937B2 (en) | Circuit for suppressing audio output noise and audio output circuit | |
JP2017076878A (en) | Audio circuit, and electronic equipment using the same | |
JP5749137B2 (en) | Audio signal processing circuit and electronic device using the same | |
US10236832B1 (en) | Audio system | |
JP2016208361A (en) | Audio circuit, on-vehicle audio device using the same, audio component device, and electronic equipment | |
US9225294B2 (en) | Amplifier with improved noise reduction | |
US10819291B2 (en) | Operational amplifier and control method thereof | |
JP2006252745A (en) | Sample-and-hold circuit | |
JP5514036B2 (en) | Audio amplifier and electronic device using the same | |
WO2017065010A1 (en) | Amplifier, audio signal output method, and electronic device | |
US20080054993A1 (en) | Amplifier apparatus and method | |
JP5156321B2 (en) | Audio output device | |
US20120013403A1 (en) | Amplifier circuit | |
KR20070096126A (en) | Power amplifier circuit reducing emi | |
US20180337645A1 (en) | Inverter amplifier comparator | |
US20190052228A1 (en) | Rail-To-Rail Source Follower | |
JP6031240B2 (en) | Audio signal processing circuit and electronic device using the same | |
JP2012114610A (en) | Electronic circuit | |
CN107994873B (en) | Method and circuit for suppressing oscillation noise in audio operational amplifier | |
JP5192592B2 (en) | Mute circuit and audio signal amplifier circuit using the same | |
JP2007116532A (en) | Audio muting circuit and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5749137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |