JP2013084809A - Wiring body with wiring sheet, semiconductor device, and method of manufacturing the semiconductor device - Google Patents
Wiring body with wiring sheet, semiconductor device, and method of manufacturing the semiconductor device Download PDFInfo
- Publication number
- JP2013084809A JP2013084809A JP2011224247A JP2011224247A JP2013084809A JP 2013084809 A JP2013084809 A JP 2013084809A JP 2011224247 A JP2011224247 A JP 2011224247A JP 2011224247 A JP2011224247 A JP 2011224247A JP 2013084809 A JP2013084809 A JP 2013084809A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- wiring body
- switching element
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Abstract
Description
本発明は、スイッチング素子が配置される配線シート付き配線体、半導体装置、およびその半導体装置の製造方法に関する。 The present invention relates to a wiring body with a wiring sheet in which switching elements are arranged, a semiconductor device, and a method for manufacturing the semiconductor device.
電力制御用の半導体装置の一種として片側冷却構造の半導体装置が知られている。この種の半導体装置は、スイッチング素子と、スイッチング素子が配置される導電層積層基板と、配線構造体とを備える。配線構造体は、スイッチング素子の第1主面の第1電極に接続される配線体と、制御電極に接続される配線体とを備えている。 A semiconductor device having a one-side cooling structure is known as a kind of semiconductor device for power control. This type of semiconductor device includes a switching element, a conductive layer laminated substrate on which the switching element is disposed, and a wiring structure. The wiring structure includes a wiring body connected to the first electrode on the first main surface of the switching element and a wiring body connected to the control electrode.
電力制御用のスイッチング素子としては、シリコン(Si)系のIGBT(Insulated Gate Bipolar Transistor)が主に用いられている。
また、近年、Siに比べて高耐圧・低損失が可能なワイドバンドギャップ半導体材料、例えば炭化珪素(SiC)や窒化ガリウム(GaN)等により形成された電界効果トランジスタ、SiC系のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、GaN系のMESFETも用いられている。
As a switching element for power control, a silicon (Si) IGBT (Insulated Gate Bipolar Transistor) is mainly used.
In recent years, field-effect transistors, SiC-based MOSFETs (Metal--), which are formed of a wide bandgap semiconductor material capable of higher breakdown voltage and lower loss than Si, such as silicon carbide (SiC) and gallium nitride (GaN), etc. Oxide-Semiconductor Field-Effect Transistor) and GaN-based MESFETs are also used.
特許文献1に記載されている技術では、スイッチング素子の第1電極(エミッタ電極)に接続される配線体としてリードフレームを用いている。リードフレームと第1電極との間はワイヤで接続されている。一方、スイッチング素子の制御電極(ゲート電極)に接続される配線体としてフレキシブル基板を用いている。 In the technique described in Patent Document 1, a lead frame is used as a wiring body connected to the first electrode (emitter electrode) of the switching element. The lead frame and the first electrode are connected by a wire. On the other hand, a flexible substrate is used as a wiring body connected to the control electrode (gate electrode) of the switching element.
半導体装置の製造工程の効率化の要求から配線構造体の構造検討が行われている。
特許文献1の技術の場合、スイッチング素子とリードフレームとの間の接続は複数のワイヤを用いている。このような構造の場合、半導体装置内に実装するスイッチング素子の個数が多いときワイヤ数も多くなり、接続工程時間が長くなる。
The structure of the wiring structure has been studied in response to a demand for increasing the efficiency of the semiconductor device manufacturing process.
In the technique of Patent Document 1, a plurality of wires are used for connection between the switching element and the lead frame. In the case of such a structure, when the number of switching elements mounted in the semiconductor device is large, the number of wires increases, and the connection process time becomes long.
また、スイッチング素子とリードフレーム間の接続とスイッチング素子とフレキシブル基板間の接続とは接続方法が異なるため、各接続は別々の工程で行われる。接続工程が複数に分かれているとき製造管理が複雑になり、その分手間も要する。このような実情から製造工程を簡略化することのできる半導体装置の構造が要求されている。 Further, since the connection method between the switching element and the lead frame and the connection between the switching element and the flexible substrate are different, each connection is performed in a separate process. When the connection process is divided into a plurality of parts, the manufacturing management becomes complicated, and much labor is required. Under such circumstances, there is a demand for a structure of a semiconductor device that can simplify the manufacturing process.
本発明はこのような課題を解決するためになされたものであり、その目的は、製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供することにある。 The present invention has been made to solve such problems, and an object of the present invention is to provide a wiring body with a wiring sheet, a semiconductor device, and a method of manufacturing the semiconductor device that can simplify the manufacturing process. There is.
(1)請求項1に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続された導電層積層基板と、前記第1電極および前記制御電極に接続された配線構造体とを備える半導体装置について、前記半導体装置の前記配線構造体として用いられる配線シート付き配線体であって、前記第1電極に接続される配線体と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記配線体において前記第1電極が接続される面に前記配線シートが取り付けられていることを要旨とする。 (1) The invention described in claim 1 is a switching element in which at least a first electrode and a control electrode are formed on a first main surface and a second electrode is formed on a second main surface, and connected to the second electrode For a semiconductor device comprising a conductive layer laminated substrate and a wiring structure connected to the first electrode and the control electrode, the wiring body with a wiring sheet used as the wiring structure of the semiconductor device, A wiring body connected to the first electrode; and a wiring sheet provided with a control terminal connected to the control electrode, wherein the wiring sheet is attached to a surface of the wiring body to which the first electrode is connected. It is the gist.
この発明によれば、従来構造のワイヤ接続に代えて、配線体を第1電極に接続する。これにより、従来構造のように多数のワイヤ接続作業を行う必要がないため、接続作業を簡略化することができる。また、配線体に配線シートが固定されているため、配線体と配線シートとを一括してスイッチング素子に接続することができる。このため、配線体および配線シートを個々に取り付ける必要がない。すなわち、半導体装置の製造工程を簡略化することができる。 According to this invention, instead of the wire connection of the conventional structure, the wiring body is connected to the first electrode. Thereby, since it is not necessary to perform many wire connection operations unlike the conventional structure, the connection operations can be simplified. Further, since the wiring sheet is fixed to the wiring body, the wiring body and the wiring sheet can be collectively connected to the switching element. For this reason, it is not necessary to attach a wiring body and a wiring sheet separately. That is, the manufacturing process of the semiconductor device can be simplified.
(2)請求項2に記載の発明は、請求項1に記載の配線シート付き配線体において、前記配線体の主面で前記第1電極に接続する接続部と前記配線シートの前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記配線体に固定されていることを要旨とする。 (2) The invention according to claim 2 is the wiring body with a wiring sheet according to claim 1, wherein the main surface of the wiring body is connected to the first electrode and the control terminal of the wiring sheet. The wiring sheet is fixed to the wiring body so that the arrangement relationship corresponds to the arrangement relationship between the first electrode and the control electrode on the first main surface of the switching element. .
この発明では、配線体の接続部と制御端子との配置関係をスイッチング素子の第1電極と制御電極との配置関係に合わせている。このため、スイッチング素子の第1電極と接続部、およびスイッチング素子の制御電極と制御端子とを精確に接続することができる。 In this invention, the arrangement relationship between the connection part of the wiring body and the control terminal is matched with the arrangement relationship between the first electrode and the control electrode of the switching element. For this reason, the 1st electrode of a switching element and a connection part and the control electrode and control terminal of a switching element can be connected accurately.
(3)請求項3に記載の発明は、請求項2に記載の配線シート付き配線体において、前記接続部が前記配線シートの延長部分で囲われていることを要旨とする。
この発明では、接続部が配線シートの延長部で囲われている。このため、配線体とスイッチング素子の第1電極とを接続するときに用いられる接続材料が接続部以外のところに拡散することを抑制することができる。接続材料が拡散する場合、スイッチング素子が移動して、スイッチング素子が所定の位置で固定されないおそれがあるが、この構成によれば、スイッチング素子の移動を抑制することができる。
(3) The gist of the invention described in claim 3 is that, in the wiring body with a wiring sheet according to claim 2, the connection portion is surrounded by an extended portion of the wiring sheet.
In this invention, the connection part is enclosed by the extension part of the wiring sheet. For this reason, it can suppress that the connection material used when connecting a wiring body and the 1st electrode of a switching element diffuses in places other than a connection part. When the connection material diffuses, the switching element may move and the switching element may not be fixed at a predetermined position. However, according to this configuration, the movement of the switching element can be suppressed.
(4)請求項4に記載の発明は、請求項1〜3のいずれか一項に記載の配線シート付き配線体において、前記配線体を第1配線体として、前記導電層積層基板の導電層に接続される第2配線体をさらに備え、前記第2配線体が前記第1配線体に絶縁スペーサを介して固定されていることを要旨とする。 (4) The invention according to claim 4 is the wiring body with a wiring sheet according to any one of claims 1 to 3, wherein the wiring body is a first wiring body and the conductive layer of the conductive layer laminated substrate. The second wiring body is further provided, and the second wiring body is fixed to the first wiring body via an insulating spacer.
この発明によれば、第1配線体と配線シートと第2配線体とが一体にされている。このため、これら部材を個別に接続する必要がないため、半導体装置の製造工程をさらに簡略化することができる。 According to this invention, the 1st wiring body, the wiring sheet, and the 2nd wiring body are united. For this reason, since it is not necessary to connect these members individually, the manufacturing process of the semiconductor device can be further simplified.
(5)請求項5に記載の発明は、請求項1〜4のいずれか一項に記載の配線シート付き配線体において、前記配線体には前記導電層積層基板に接触する接触部が設けられていることを要旨とする。 (5) The invention according to claim 5 is the wiring body with a wiring sheet according to any one of claims 1 to 4, wherein the wiring body is provided with a contact portion that contacts the conductive layer laminated substrate. It is a summary.
導電層積層基板の裏面側、すなわちスイッチング素子が配置される面と反対側の面には、冷却装置の実装が可能である。すなわち、導電層積層基板を介してスイッチング素子が冷却される。本発明では、配線体を導電層積層基板に接触させる。すなわち、導電層積層基板を通じて配線体を冷却する。これにより、スイッチング素子を両面側から効率的に放熱させることが可能となる。これにより、スイッチング素子の過熱を抑制することができる。 A cooling device can be mounted on the back surface side of the conductive layer laminated substrate, that is, the surface opposite to the surface on which the switching elements are arranged. That is, the switching element is cooled via the conductive layer laminated substrate. In the present invention, the wiring body is brought into contact with the conductive layer laminated substrate. That is, the wiring body is cooled through the conductive layer laminated substrate. Thereby, it becomes possible to efficiently radiate heat from the switching element from both sides. Thereby, overheating of a switching element can be suppressed.
(6)請求項6に記載の発明は、請求項1〜5のいずれか一項に記載の配線シート付き配線体において、スイッチング素子および他の半導体素子を含む半導体装置の前記配線構造体として用いられるものであり、前記配線体で前記第1電極に接続される接続部を第1接続部として、前記配線体には、前記他の半導体素子の電極に接続される第2接続部が設けられていることを要旨とする。この発明によれば、配線体と配線シートとが一体にされている。このため、スイッチング素子および他の半導体素子を含む半導体装置の製造工程を簡略化することができる。 (6) The invention according to claim 6 is used as the wiring structure of a semiconductor device including a switching element and another semiconductor element in the wiring body with a wiring sheet according to any one of claims 1 to 5. The connection part connected to the first electrode in the wiring body is a first connection part, and the wiring body is provided with a second connection part connected to the electrode of the other semiconductor element. It is a summary. According to this invention, the wiring body and the wiring sheet are integrated. For this reason, the manufacturing process of the semiconductor device including the switching element and other semiconductor elements can be simplified.
(7)請求項7に記載の発明は、請求項1〜6のいずれか一項に記載の配線シート付き配線体を備えた半導体装置である。
この発明によれば、上記構成の配線シート付き配線体を備えるため半導体装置の製造工程を簡略化することができる。
(7) The invention according to claim 7 is a semiconductor device including the wiring body with a wiring sheet according to any one of claims 1 to 6.
According to this invention, since the wiring body with a wiring sheet having the above configuration is provided, the manufacturing process of the semiconductor device can be simplified.
(8)請求項8に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続されている導電層積層基板と、前記第1電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、前記配線体に前記配線シートが取り付けられて一体にされていることを要旨とする。 (8) The invention according to claim 8 is a switching element in which at least a first electrode and a control electrode are formed on the first main surface and a second electrode is formed on the second main surface, and connected to the second electrode In a semiconductor device comprising a conductive layer laminated substrate, a wiring body connected to the first electrode, and a wiring sheet connected to the control electrode, the wiring sheet is attached to the wiring body The gist is that they are integrated.
この発明によれば、配線体に配線シートが固定され一体にされているため、両部材を一括してスイッチング素子に接続することができる。このため、半導体装置の製造工程を簡略化することができる。 According to this invention, since the wiring sheet is fixed and integrated with the wiring body, both members can be connected to the switching element in a lump. For this reason, the manufacturing process of the semiconductor device can be simplified.
(9)請求項9に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、フライホイールダイオードと、前記スイッチング素子の第2電極および前記フライホイールダイオードの一電極に接続されている導電層積層基板と、前記スイッチング素子の第1電極および前記フライホイールダイオードの他電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、前記配線体に前記配線シートが取り付けられて一体にされていることを要旨とする。 (9) The invention according to claim 9 is a switching element in which at least a first electrode and a control electrode are formed on a first main surface and a second electrode is formed on a second main surface, a flywheel diode, A conductive layer laminated substrate connected to the second electrode of the switching element and one electrode of the flywheel diode; a wiring body connected to the first electrode of the switching element and the other electrode of the flywheel diode; In a semiconductor device including a wiring sheet connected to a control electrode, the gist is that the wiring sheet is attached to and integrated with the wiring body.
この発明によれば、スイッチング素子とフライホイールダイオードとを含む半導体装置において、配線体と配線シートとが一体にされていることから、これら部材を個別に接続する必要がないため、この半導体装置の製造工程を簡略化することができる。 According to the present invention, in the semiconductor device including the switching element and the flywheel diode, since the wiring body and the wiring sheet are integrated, it is not necessary to individually connect these members. The manufacturing process can be simplified.
(10)請求項10に記載の発明は、第1主面に少なくとも第1上段電極および上段制御電極が形成されかつ第2主面に第2上段電極が形成された上段スイッチング素子と、第1主面に少なくとも第1下段電極および下段制御電極が形成されかつ第2主面に第2下段電極が形成された下段スイッチング素子と、一電極および他電極が形成された上段フライホイールダイオードと、一電極および他電極が形成された下段フライホイールダイオードと、第1導電層および第2導電層が形成され、かつ前記第1導電層を介して前記上段スイッチング素子の第2上段電極および上段フライホイールダイオードの他電極とに接続され、かつ前記第2導電層を介して前記下段スイッチング素子の第2下段電極および下段フライホイールダイオードの他電極とに接続されている導電層積層基板と、前記上段スイッチング素子の前記第1上段電極および前記上段フライホイールダイオードの一電極に接続され、かつ前記第2導電層に接続されている第1配線体と、絶縁スペーサを介して前記第1配線体に固定されかつ前記第1導電層に接続されている第2配線体と、前記下段スイッチング素子の前記第1下段電極および前記下段フライホイールダイオードの一電極に接続されている第3配線体と、前記第1配線体に固定され、かつ前記上段スイッチング素子の前記上段制御電極に接続されている第1配線シートと、前記第3配線体に固定され、かつ前記下段スイッチング素子の前記下段制御電極に接続されている第2配線シートとを備えていることを要旨とする。
(10) The invention according to
この発明によれば、上段スイッチング素子と下段スイッチング素子とが直列接続され、かつ各スイッチング素子に対して並列にフライホイールダイオードが逆方向に接続された半導体装置において、第1配線体と第2配線体と第3配線体と配線シートとが一体とされている。これら部材を個別に接続する必要がない。このため、半導体装置の製造工程を簡略化することができる。 According to the present invention, in the semiconductor device in which the upper switching element and the lower switching element are connected in series, and the flywheel diode is connected in parallel to each switching element in the reverse direction, the first wiring body and the second wiring The body, the third wiring body, and the wiring sheet are integrated. There is no need to connect these members individually. For this reason, the manufacturing process of the semiconductor device can be simplified.
(11)請求項11に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記第2電極に接続されている導電層積層基板と、前記第1電極に接続されている配線体と、前記制御電極に接続されている配線シートとを含む半導体装置の製造方法であって、前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、前記配線シート付き配線体と前記スイッチング素子とを接続する工程とを含むことを要旨とする。
(11) The invention according to
この発明によれば、まず、配線体と配線シートとを一体にすることにより、配線シート付き配線体を形成する。次に、配線シート付き配線体とスイッチング素子とを接続する。すなわち、配線体と配線シートとを一体にすることにより、スイッチング素子に対してこれら部材を一括して取り付けることができるため、製造工程を簡略化することができる。 According to this invention, first, the wiring body with the wiring sheet is formed by integrating the wiring body and the wiring sheet. Next, the wiring body with the wiring sheet and the switching element are connected. That is, by integrating the wiring body and the wiring sheet, these members can be attached to the switching element at a time, so that the manufacturing process can be simplified.
(12)請求項12に記載の発明は、請求項11に記載の半導体装置の製造方法において、前記配線シート付き配線体に前記スイッチング素子を半田で接続する第1半田接続工程と、前記第1半田接続工程のアセンブリに前記導電層積層基板を半田で接続する第2半田接続工程とを含むことを要旨とする。 (12) According to a twelfth aspect of the present invention, in the method for manufacturing a semiconductor device according to the eleventh aspect, a first solder connection step of connecting the switching element to the wiring body with the wiring sheet by solder; The gist of the present invention is that the assembly of the solder connection step includes a second solder connection step of connecting the conductive layer laminated substrate with solder.
この発明によれば、導電層積層基板にスイッチング素子を固定する前に上記配線シート付き配線体にスイッチング素子を半田で接続する。すなわち、スイッチング素子が移動可能な状態で半田接続する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子を適切な位置に移動させることができる。すなわち、セルフアライメントによりスイッチング素子の位置決めが行われるため、第1電極と制御電極で短絡が生じることを抑制することができる。 According to this invention, before fixing the switching element to the conductive layer laminated substrate, the switching element is connected to the wiring body with the wiring sheet by soldering. That is, solder connection is performed in a state where the switching element is movable. Thereby, at the time of solder connection, the switching element can be moved to an appropriate position by the surface tension of the solder. That is, since the switching element is positioned by self-alignment, it is possible to suppress a short circuit from occurring between the first electrode and the control electrode.
(13)請求項13に記載の発明は、請求項12に記載の半導体装置の製造方法において、前記第2半田接続工程では前記第1半田接続工程の半田よりも融点の低い半田を用いることを要旨とする。 (13) In the semiconductor device manufacturing method according to the twelfth aspect of the invention, the second solder connection step uses a solder having a lower melting point than the solder in the first solder connection step. The gist.
この発明は、第2半田接続工程において第1半田接続工程で用いる半田よりも融点の低い半田を用いる。このため、第2半田接続工程で、この工程よりも前に半田接続した部品同士の位置ずれを抑制することができる。 The present invention uses a solder having a lower melting point than the solder used in the first solder connection step in the second solder connection step. For this reason, in the second solder connection step, it is possible to suppress positional deviation between components that are solder-connected before this step.
本発明によれば、製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供する。 ADVANTAGE OF THE INVENTION According to this invention, the wiring body with a wiring sheet which can simplify a manufacturing process, a semiconductor device, and the manufacturing method of the semiconductor device are provided.
[第1実施形態]
図1および図2を参照して、本発明の半導体装置の第1実施形態について説明する。
以下に説明する半導体装置1は、例えば、インバータ等のスイッチング回路に用いられる。
[First Embodiment]
A first embodiment of the semiconductor device of the present invention will be described with reference to FIGS.
The semiconductor device 1 described below is used in a switching circuit such as an inverter, for example.
半導体装置1は、スイッチング素子10と、フライホイールダイオード20と、配線シート付き配線体30(配線構造体)と、導電層積層基板80と、ケース90と、封止樹脂100とを備える。
The semiconductor device 1 includes a switching
半導体装置1の回路構成は次の通り。
スイッチング素子10とフライホイールダイオード20とは並列接続されている。
すなわち、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とが互いに接続されている。スイッチング素子10のドレイン電極13とフライホイールダイオード20のカソード電極とが互いに接続されている。
The circuit configuration of the semiconductor device 1 is as follows.
The switching
That is, the
スイッチング素子10のゲート電極15には信号配線(配線61)が接続されている。なお、フライホイールダイオード20はスイッチング素子10の逆方向に発生する電力を逃すための素子である。これにより過電力がスイッチング素子10に加わることを抑制する。
A signal wiring (wiring 61) is connected to the
以下、半導体装置1の各構成要素について説明する。
スイッチング素子10は、n型MOSFETにより形成されている。
スイッチング素子10の第1主面11には、ソース電極14(第1電極)と、ゲート電極15(制御電極)と、第1モニタ電極16と、第2モニタ電極17と、第3モニタ電極18と、第4モニタ電極19とが形成されている。スイッチング素子10の第2主面12には、ドレイン電極13(第2電極)が形成されている。
Hereinafter, each component of the semiconductor device 1 will be described.
The switching
On the first
第1モニタ電極16は、温度モニタ用としてスイッチング素子10内に形成された温度特性モニタ用ダイオードのアノードに接続されている。第2モニタ電極17は、前記温度特性モニタ用ダイオードのカソードに接続されている。なお、第1モニタ電極16と第2モニタ電極17との間の電位差に基づいてスイッチング素子10の温度が推定される。
The
第3モニタ電極18は、スイッチング素子10内のドレイン層に接続されている。すなわち、ドレイン電流の一部が出力される。例えば、ドレイン電流の1/10000が分流される。
The
第4モニタ電極19は、スイッチング素子10内のソース層に接続されている。なお、スイッチング素子10のゲート電極15に入力される信号は、ソース層の電位すなわち第4モニタ電極19の電位を基準にして形成される。
The
ソース電極14は、ゲート電極15および第1〜第4モニタ電極16〜19よりも大きい。ゲート電極15および第1〜第4モニタ電極16〜19は、第1主面11の端側に一列に配置されている。これら電極15〜19は、略同じ大きさに形成されている。
The
フライホイールダイオード20はシリコン(Si)により形成されている。
フライホイールダイオード20の第1主面21にはアノード電極(一電極)が形成されている。フライホイールダイオード20の第2主面22にはカソード電極(他電極)が形成されている。
The
An anode electrode (one electrode) is formed on the first
ケース90について説明する。
ケース90は、スイッチング素子10、フライホイールダイオード20、および配線シート付き配線体30の一部を収容する。ケース90の内側には、スイッチング素子10およびフライホイールダイオード20を封止する封止樹脂100が充填されている。封止樹脂100としては、シリコーンゲルまたはエポキシ樹脂等が用いられる。
The
図2に示すように、ケース90は、半導体装置1の底壁を構成するヒートシンク板93と、側壁を構成する枠体94とを備えている。枠体94はヒートシンク板93の周囲を囲う。枠体94は耐熱性樹脂により形成されている。枠体94には、第1外部端子91と、第2外部端子92とが取り付けられている。ケース90の底面には導電層積層基板80が取り付けられている。すなわち、ヒートシンク板93の上に導電層積層基板80が配置され、両者は半田接続されている。
As shown in FIG. 2, the
導電層積層基板80は、絶縁基板81と、絶縁基板81の一面に形成された導電層82と、絶縁基板81の他面に形成された金属層83とを備えている。
絶縁基板81は、窒化アルミニウム等のセラミックスにより形成されている。
The conductive layer laminated
The insulating
導電層82は、銅、アルミニウム等の導電性の高い金属により形成されている。
金属層83は、絶縁基板81の反り抑制のために設けられている。金属層83は、導電層82と同等の膨張係数を有する材料により形成されている。例えば、金属層83は、銅、アルミニウム等により形成される。
The
The
この種の導電層積層基板80として、DBA(DBA:Direct Brazed Aluminum)、DBC(Direct Bonding Copper)、AMC(Active Metal Brazed Copper)等が用いられる。また、窒化珪素基板(Si3N4)に活性金属法により銅板を接合した基板を用いることもできる。
As this type of conductive layer laminated
図2および図3を参照して、配線シート付き配線体30について説明する。
配線シート付き配線体30は、第1配線体40(配線体)と、第2配線体50と、配線シート60とを備えている。
The
The
第1配線体40について説明する。
第1配線体40は、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とに接続される。第1配線体40の一端は、第1外部端子91に接続されている。
The
The
第1配線体40は数100μm厚から数mmまでの厚さを有する良導体により形成されている。スイッチング素子10によっては数10A〜100Aの電流制御が可能なものもあるため、第1配線体40は上記厚さに設定される。
The
第1配線体40の表面は、錆防止のため、無電解Ni−Pめっき処理されている。
第1配線体40の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。
The surface of the
As a material of the
第2配線体50について説明する。
第2配線体50は第2外部端子92に接続されている。第2配線体50は第1配線体40と同様の材料により形成され、かつ同様の表面処理が施されている。
The
The
第2配線体50は、一端に設けられた第1接続部51と、他端に設けられた第2接続部52と、第1接続部51と第2接続部52との間部分に対応する中間部53とを備えている。第1接続部51は、第2外部端子92に接続されている。第2接続部52は、導電層82に接続されている。
The
第1接続部51は、第2接続部52よりも高い位置にある。すなわち、第2接続部52の底面に対して垂直方向において、第1接続部51と第2接続部52とは高さの異なる位置に配置されている。なお、第1接続部51と第2接続部52との高さの比較は、第2接続部52の底面(導電層に接する部分)を基準面としている。
The
第2配線体50は、絶縁スペーサ54を介して第1配線体40に取り付けられている。絶縁スペーサ54は、第2配線体50の中間部53と第1配線体40の間に配置され、第1配線体40と第2配線体50との間を絶縁する。
The
絶縁スペーサ54は、両面が熱可塑性層であるポリイミドシート、エポキシ樹脂もしくはポリフェニレンサルファイド樹脂等の樹脂シート、SiN、アルミナ(Al2O3)、AlN板等のセラミック板、DBA,DBC、AMC等の基板により形成されている。ポリイミドシートの場合は、第1配線体40と第2配線体50とは熱圧着により固定される。DBA、DBC、AMC等の場合は半田接続により第1配線体40と第2配線体50とが固定される。
The insulating
配線シート60について説明する。
配線シート60は、フレキシブルプリント基板により形成されている。具体的には次の構成を有する。
The
The
配線シート60は、5本の配線61と、補強板62と、配線61および補強板62の一面を覆う第1ポリイミド層63Aと、配線61および補強板62の他面を覆う第2ポリイミド層63Bとを備えている。
The
第1ポリイミド層63Aは、第1配線体40と接触する絶縁層である。
第1ポリイミド層63Aは3層構造になっている。すなわち、第1ポリイミド層63Aの中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。すなわち、配線61に接触する面と、補強板62に接触する面と、第1配線体40に接触する面とが、熱可塑性ポリイミド樹脂により形成されている。これにより、第1ポリイミド層63Aと配線61との高温密着性、第1ポリイミド層63Aと補強板62との高温密着性、および第1ポリイミド層63Aと第1配線体40との高温密着性が向上する。
The first polyimide layer 63 </ b> A is an insulating layer in contact with the
The
第2ポリイミド層63Bは、配線61および補強板62が形成された第1ポリイミド層63Aに対し非熱可塑性樹脂を塗布することにより形成される。
なお、配線61および補強板62は銅材により形成されている。
The
The
配線シート60は、第1配線体40の主面40A側に固定される固定部60Aと、配線61を含むリード部60Bとにより区分される。なお、図3に示すように、リード部60Bの一部は第1配線体40に接触し、この接触部分で第1配線体40に固定されている。
The
固定部60Aは、スイッチング素子10と半田接続する部分(以下、第1半田接続部41)およびフライホイールダイオード20と半田接続する部分(以下、第2半田接続部42)を囲む。すなわち、第1半田接続部41を囲むように第1貫通孔64が形成されている。また、第2半田接続部42を囲むように第2貫通孔65が形成されている。
60 A of fixing parts surround the part (henceforth the 1st soldering connection part 41) which solder-connects with the switching
第1貫通孔64で囲まれた部分(第1半田接続部41)には、第1半田101を材料とする第1半田層101Aが形成されている。
第1貫通孔64は、スイッチング素子10のソース電極14に対応するところに形成されている。第1貫通孔64の大きさは、ソース電極14の大きさと略同じである。
A
The first through
第2貫通孔65で囲まれた部分(第2半田接続部42)には、第1半田101を材料とする第2半田層101Bが形成されている。
第2貫通孔65は、フライホイールダイオード20に対応するところに形成されている。第2貫通孔65の大きさは、フライホイールダイオード20の大きさと略同じである。
A
The second through
配線61は第1貫通孔64近辺から延びている。
第1貫通孔64近辺には第2ポリイミド層63Bの一部が除去された開口部66が形成されている。この開口部66に、5個の端子67〜71が形成されている。5個の端子67〜71は各配線61の先端部に設けられている。
The
In the vicinity of the first through
5個の端子67〜71は、ゲート端子67(制御端子)と4個のモニタ端子68〜71とにより構成されている。ゲート端子67はゲート電極15に接続されている。第1モニタ端子68は第1モニタ電極16に接続されている。第2モニタ端子69は第2モニタ電極17に接続されている。第3モニタ端子70は第3モニタ電極18に接続されている。第4モニタ端子71は第4モニタ電極19に接続されている。
The five
5個の端子67〜71と第1貫通孔64との配置関係は次の通りである。
第1貫通孔64はスイッチング素子10のソース電極14に対向する位置に設けられている。5個の端子67〜71のぞれぞれは、電極15〜19に対応して設けられている。すなわち、第1貫通孔64(すなわち第1半田接続部41)と5個の端子67〜71との配置関係と、ソース電極14と5個の電極15〜19との配置関係は一致する。
The arrangement relationship between the five
The first through
これら5個の端子67〜71には半田層101Cが形成されている。半田層101Cは第1半田101により形成されている。5個の端子67〜71の表面の高さ(半田層の表面)は、第1半田接続部41の第1半田層101Aの高さと略一致する。すなわち、第1半田層101Aの上にスイッチング素子10が配置されるとき、スイッチング素子10が傾かないように構成されている。
A
半導体装置1の各構成要素の接続関係について説明する。
図2に示すように、スイッチング素子10とフライホイールダイオード20は、導電層積層基板80の導電層82の上に配置され、第2半田102で半田接続されている。すなわち、スイッチング素子10のドレイン電極13とフライホイールダイオード20の第2主面22とは、導電層82に接続されている。この導電層82は、第2配線体50を介して第2外部端子92に接続されている。
The connection relationship of each component of the semiconductor device 1 will be described.
As shown in FIG. 2, the switching
一方、スイッチング素子10の第1主面11と、フライホイールダイオード20の第1主面21とは、配線シート付き配線体30に接続されている。具体的には、スイッチング素子10のソース電極14と、フライホイールダイオード20の第1主面21と、第1外部端子91とが第1配線体40を介して互いに接続されている。また、配線シート60の各端子67〜71とスイッチング素子10の各電極15〜19とが互いに接続されている。これらの接続は第1半田101で接続されている。
On the other hand, the first
上記配線シート付き配線体30の構造的特徴について説明する。
配線シート付き配線体30は、スイッチング素子10およびフライホイールダイオード20が並列接続される半導体装置1の上側配線構造体(配線構造体)を構成する。配線シート付き配線体30は、2つの構成すなわち第1構成部と第2構成部とを備えている。第1構成部は、スイッチング素子10のソース電極14とフライホイールダイオード20の第1主面21と第1外部端子91とを互いに接続させる。第2構成部は、スイッチング素子10の各電極15〜19と配線シート60の各端子67〜71とを互いに接続させる。
The structural features of the
The
従来構造では、第1構成部はワイヤ接続により実現されている。スイッチング素子10のソース電極14には大電流が流れるため、ソース電極14とフライホイールダイオード20の第1主面21との接続、およびフライホイールダイオード20の第1主面21と第1外部端子91との接続のそれぞれにおいて、複数のワイヤが用いられる。一方、第2構成部はフレキシブル基板で実現されている。
In the conventional structure, the first component is realized by wire connection. Since a large current flows through the
これに対し、本実施形態では、配線シート付き配線体30が第1構成部と第2構成部との機能を有する。すなわち、第1構成部は、第1配線体40により実現され、第2構成部を配線シート60により実現されている。そして、第1配線体40の所定位置に配線シート60に取り付けられ一体にされている。このため、半導体装置1の製造工程においては、第1配線体40と配線シート60とを一括してスイッチング素子10に取り付けることができる。
On the other hand, in this embodiment, the
[半導体装置の製造方法]
図4および図5を参照して半導体装置1の製造方法を説明する。
製造方法としては3つの方法がある。
[Method for Manufacturing Semiconductor Device]
A method for manufacturing the semiconductor device 1 will be described with reference to FIGS.
There are three manufacturing methods.
第1の製造方法は、スイッチング素子10およびフライホイールダイオード20を配線シート付き配線体30に接続してアッセンブリを形成し、この後、このアセンブリと導電層積層基板80とを半田接続する方法である。
The first manufacturing method is a method in which the
第2の製造方法は、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に接続してアセンブリを形成し、この後、このアセンブリと配線シート付き配線体30とを半田接続する方法である。
The second manufacturing method is a method in which the
第3の製造方法は、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に配置し、さらに、これら素子の上に配線シート付き配線体30を配置して積層体を組み立てた後、全体を一括して半田接続する方法である。
In the third manufacturing method, the switching
以下、各組み立て方法について説明する。
[第1の製造方法]
第1工程では、第1配線体40に、配線シート60を貼り付ける。具体的には、第1配線体40と配線シート60を積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、300℃、3MPaの条件でプレスする。
Hereinafter, each assembly method will be described.
[First manufacturing method]
In the first step, the
第2工程では、第2配線体50を第1配線体40に絶縁スペーサ54を介して取り付ける。絶縁スペーサ54として上記3層構造のポリイミドシートを用いる。この場合は、熱圧着により両者を接続する。
In the second step, the
第3工程では、ケース90のヒートシンク板93の上に導電層積層基板80を配置して、両者を半田(以下、第3半田)で接続する。なお、この半田接続に代えて金属フィラ含有のロウ材により両者を接続してもよい。
In the third step, the conductive layer laminated
第4工程では、第2工程で形成したアセンブリ(配線シート付き配線体30)に、スイッチング素子10およびフライホイールダイオード20を配置する。具体的には、図5に示すように、スイッチング素子10のソース電極14と第1半田接続部41とを互いに対向させ、スイッチング素子10のゲート電極15と配線シート60のゲート端子67とを互いに対向させ、各モニタ電極16〜19と各モニタ端子68〜71とを互いに対向させる。また、フライホイールダイオード20の第1主面21と第2半田接続部42に対向させる。そして、スイッチング素子10およびフライホイールダイオード20を第1半田101で固定する(第1半田接続工程)。第1半田101としては、上記第3半田と同じ融点の半田もしくはこれよりも低融点の半田が用いられる。
In the fourth step, the switching
第5工程では、ケース90の導電層積層基板80の上に第4工程で形成したアセンブリを配置し、第2半田102で両者を接続する(第2半田接続工程)。第2半田102としては、第1半田101および第3半田のいずれの半田よりも低融点の半田を用いる。
In the fifth step, the assembly formed in the fourth step is placed on the conductive layer laminated
第6工程では、スイッチング素子10およびフライホイールダイオード20を封止樹脂100で封止する。具体的には、ポッティング機にて封止樹脂100をケース90内に充填し、所定温度で加熱して封止樹脂100を硬化させる。
In the sixth step, the switching
また、必要によって、半導体装置1に水冷ジャケット(放熱装置)を取り付ける。
具体的には、半導体装置1の第1配線体40の外側面に水冷ジャケットを固定する。水冷ジャケットの固定には、フィラ含有シリコン系サーマルグリスを用いる。
If necessary, a water cooling jacket (heat radiating device) is attached to the semiconductor device 1.
Specifically, a water cooling jacket is fixed to the outer surface of the
上記半導体装置1の製造方法の作用について説明する。
上記半導体装置1の製造方法では、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に配置して半田固定する前に、配線シート付き配線体30に配置して半田接続する。すなわち、スイッチング素子10が移動可能な状態で半田固定する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子10を適切な位置に移動させることができる。すなわちセルフアライメントにより、スイッチング素子10の位置決めが可能である。
The operation of the method for manufacturing the semiconductor device 1 will be described.
In the method for manufacturing the semiconductor device 1, the switching
[第2の製造方法]
第2の製造方法について説明する。
第1工程〜第3工程までは、第1の組み立て方法と同様である。第4工程では、ケース90の導電層積層基板80の上にスイッチング素子10およびフライホイールダイオード20を配置し、半田Xで両者を接続する。半田Xとしては、例えば、ケース90のヒートシンク板93と導電層積層基板80との間の接続に用いられる半田Zよりも低融点の半田が用いられる。
[Second manufacturing method]
The second manufacturing method will be described.
The first to third steps are the same as in the first assembly method. In the fourth step, the switching
第5工程では、第4工程で形成したアセンブリに第2工程で形成したアセンブリ(配線シート付き配線体30)を配置し、半田Yで両者を固定する。半田Yとしては、半田Xよりも低融点の半田を用いる。これ以降の工程は、第1の組み立て方法と同様である。 In the fifth step, the assembly (wiring body with wiring sheet 30) formed in the second step is arranged in the assembly formed in the fourth step, and both are fixed with solder Y. As the solder Y, a solder having a lower melting point than that of the solder X is used. The subsequent steps are the same as in the first assembly method.
なお、この第2の製造方法の場合、第3工程および第4工程の工程を逆にして行うことも可能である。すなわち、導電層積層基板80の上にスイッチング素子10およびフライホイールダイオード20を配置した後、このアッセンブリを、ケース90のヒートシンク板93の上に配置する。この後、第5工程で上記と同様の処理を行う。
In the case of the second manufacturing method, it is possible to reverse the third and fourth steps. That is, after the switching
上記半導体装置1の製造方法の作用について説明する。
上記半導体装置1の製造方法では、スイッチング素子10およびフライホイールダイオード20を導電層積層基板80に配置して半田固定した後、配線シート付き配線体30に配置して半田接続する。配線シート付き配線体30は、第2配線体50により支持されるため、支持構造の場合と比べて、スイッチング素子10およびフライホイールダイオード20に加えられる第1配線体40の荷重は小さい。このため、スイッチング素子10が移動可能な状態となっている。このため、半田接続のとき、半田の表面張力によりスイッチング素子10を適切な位置に移動させることができる。すなわちセルフアライメントにより、スイッチング素子10の位置決めが可能である。
The operation of the method for manufacturing the semiconductor device 1 will be described.
In the manufacturing method of the semiconductor device 1, the switching
[第3の製造方法]
第3の製造方法について説明する。
第1工程〜第3工程までは、第1の組み立て方法と同様である。第4工程では、ケース90の導電層積層基板80の上にスイッチング素子10およびフライホイールダイオード20を配置し、さらにこの積層体に、配線シート付き配線体30を配置し、半田Zで各部材を固定する。この製造方法の場合、一種類の半田で各部材を半田接続する。このため、生産管理において部材管理が行いやすい。また、各部材を一括して半田接続するため、半田接続工程の作業時間が短くなる。
[Third production method]
A third manufacturing method will be described.
The first to third steps are the same as in the first assembly method. In the fourth step, the switching
[第2実施形態]
図6および図7を参照して、第2実施形態について説明する。
この実施形態では、第1実施形態の半導体装置1に対して次の変更を加えたものとなっている。
[Second Embodiment]
The second embodiment will be described with reference to FIGS. 6 and 7.
In this embodiment, the following changes are added to the semiconductor device 1 of the first embodiment.
すなわち、第1実施形態では、第1配線体40を直接第1外部端子91に接続しているが、本実施形態では、導電層積層基板80に、スイッチング素子10のドレイン電極13に接続される導電層とは別の導電層とを形成し、この別の導電層を介して第1配線体40と第1外部端子91とを接続する。
That is, in the first embodiment, the
以下、この変更にともない生じる第1実施形態の半導体装置1の構成からの変更について説明する。なお、第1実施形態の半導体装置1と共通する構成については同一の符合を付してその説明を省略する。 Hereinafter, a change from the configuration of the semiconductor device 1 according to the first embodiment caused by this change will be described. In addition, about the structure which is common in the semiconductor device 1 of 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
半導体装置201は、スイッチング素子10と、フライホイールダイオード20と、配線シート付き配線体230と、導電層積層基板280と、ケース290と、封止樹脂100とを備える。
The
ケース290は、半導体装置201の底壁を構成するヒートシンク板293と、側壁を構成する枠体294とを備えている。ケース290のヒートシンク板293には導電層積層基板280が取り付けられている。
The
導電層積層基板280は、絶縁基板281と、絶縁基板281の一面に形成された第1導電層282Aと、第2導電層282Bと、絶縁基板281の他面に形成された金属層283とを備えている。第1導電層282Aと第2導電層282Bとは電気的に独立して形成されている。
The conductive layer laminated
配線シート付き配線体230は、第1配線体240と、配線シート260とを備えている。配線シート260と第1配線体240との配置関係は第1実施形態と同様である。すなわち、配線シート260と第1配線体240とは、スイッチング素子10およびフライホイールダイオード20の配置関係にあわせて互いに固定されている。第1配線体240には、第2導電層282Bに半田接続される接続部241が形成されている。接続部241の先端部分(以下、「接触部241A」)は平坦にされている。接触部241Aは第2導電層282Bに接触する。
The
半導体装置201の配線構造を説明する。
第1導電層282Aには、スイッチング素子10とフライホイールダイオード20とが配置される。第1導電層282Aは、第2接続配線体292Aを介して第2外部端子292に接続されている。すなわち、第1導電層282Aは第1実施形態の導電層82に相当する。
A wiring structure of the
The switching
第2導電層282Bは、接続部241を介して第1配線体240に接続されている。
また、第2導電層282Bは、第1接続配線体291Aを介して第1外部端子291に接続されている。
The second
The second
すなわち、第2導電層282Bは、第1配線体240と第1接続配線体291A間を接続する導体である。また、第2導電層282Bは、導電層積層基板280の一体に形成された導電層であり、第1配線体240の熱を外部に放出するヒートシンクとしても機能する。
That is, the second
半導体装置201の冷却作用について説明する。
半導体装置201はヒートシンク板293から放熱される。
すなわち、ヒートシンク板293は、導電層積層基板80を介して発熱体であるスイッチング素子10に接続されているため、スイッチング素子10の裏面すなわち第2主面12から熱が拡散する。
The cooling action of the
The
That is, since the
一方、スイッチング素子10の第1主面11には第1配線体240が接続されている。第1配線体240は第2導電層282Bに接続されている。このため、スイッチング素子10の第1主面11から第1配線体240および第2導電層282Bを通じて熱が拡散する。これにより、スイッチング素子10の熱が、第1主面11および第2主面12から拡散する。
On the other hand, a
[第3実施形態]
図8〜図10を参照して、第3実施形態について説明する。
この実施形態では、第1実施形態の半導体装置1に対して次の変更を加えたものとなっている。すなわち、第1実施形態の半導体装置1は、スイッチング素子10とフライホイールダイオード20とを1つずつ備える。本実施形態の半導体装置301は、スイッチング素子10とフライホイールダイオード20とを6個ずつ備える3相インバータ回路を構成する。
[Third Embodiment]
A third embodiment will be described with reference to FIGS.
In this embodiment, the following changes are added to the semiconductor device 1 of the first embodiment. That is, the semiconductor device 1 of the first embodiment includes one switching
以下、この変更にともない生じる第1実施形態の半導体装置1の構成からの変更について説明する。なお、第1実施形態の半導体装置1と共通する構成については同一の符合を付してその説明を省略する。 Hereinafter, a change from the configuration of the semiconductor device 1 according to the first embodiment caused by this change will be described. In addition, about the structure which is common in the semiconductor device 1 of 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
図8を参照して、半導体装置301の回路構成を説明する。
正電圧側の電源配線Pと低電圧側の電源配線Nとの間に、3個の回路要素CU,CV,CWが並列して接続されている。
The circuit configuration of the
Three circuit elements CU, CV, and CW are connected in parallel between the positive-voltage-side power supply wiring P and the low-voltage-side power supply wiring N.
回路要素CUについて説明する。
回路要素CUは、上段スイッチング素子10Aと、下段スイッチング素子10Bと、上段フライホイールダイオード(以下、上段FWD20A)と、下段フライホイールダイオード(以下、下段FWD20B)とを含む。
The circuit element CU will be described.
The circuit element CU includes an
上段スイッチング素子10Aと下段スイッチング素子10Bとは直列に接続されている。また、上段スイッチング素子10Aと下段スイッチング素子10Bとの接続部分から入出力配線Uが引き出されている。
The
上段スイッチング素子10Aに対して逆方向かつ並列に上段FWD20Aが接続されている。下段スイッチング素子10Bに対して逆方向かつ並列に下段FWD20Bが接続されている。回路要素CVおよび回路要素CWの回路構成は回路要素CUと同様である。
An
図9および図10を参照して、半導体装置301の構成を説明する。
なお、本実施形態では、第1〜第3外部端子391〜393の並びの方向を縦方向とし、縦方向に対して垂直な方向を横方向とする。
The configuration of the
In the present embodiment, the arrangement direction of the first to third
半導体装置301は、3個の上段スイッチング素子10A,10C,10Eと、3個の下段スイッチング素子10B,10D,10Fと、3個の上段FWD20A,20C,20Eと、3個の下段FWD20B,20D,20Fと、配線シート付き配線体330A〜330Cと、導電層積層基板380と、ケース390とを備えている。ケース390には封止樹脂100が充填されている。
The
ケース390には、電源配線Pに対応する電源端子394Pと電源配線Nに対応する電源端子394Nと、入出力配線Uに対応する第1外部端子391と、入出力配線Vに対応する第2外部端子392と、入出力配線Wに対応する第3外部端子393とが取り付けられている。各第1〜第3外部端子391,392,393は縦方向に配列され、かつ各第1〜第3外部端子391,392,393は横方向に延ばされている。
The
ケース390の導電層積層基板380には、6個の導電層、すなわち第1〜第6導電層382A〜382Fが形成されている。各第1〜第6導電層382A〜382Fは、縦方向に3列、横方向に2列に配列されている。
On the conductive layer laminated
図9を参照して、回路要素CUに対応する部分CUxの構成について説明する。
回路要素CUに対応する部分CUxは、上段スイッチング素子10Aと、下段スイッチング素子10Bと、上段FWD20Aと、下段FWD20Bと、配線シート付き配線体330Aとを含む。
With reference to FIG. 9, the configuration of the partial CUx corresponding to the circuit element CU will be described.
The portion CUx corresponding to the circuit element CU includes an
上段スイッチング素子10Aおよび上段FWD20Aは、第1導電層382Aに配置されている。すなわち、上段スイッチング素子10Aのドレイン電極(第2上段電極)が第1導電層382Aに接続されている。上段FWD20Aのカソード電極(他電極)が第1導電層382Aに接続されている。
下段スイッチング素子10Bおよび下段FWD20Bは、第2導電層382Bに配置されている。すなわち、下段スイッチング素子10Bのドレイン電極(第2下段電極)が第2導電層382Bに接続されている。下段FWD20Bのカソード電極(他電極)が第2導電層382Bに接続されている。
また、上段スイッチング素子10Aと、下段スイッチング素子10Bと、上段FWD20Aと、下段FWD20Bとは、横方向に1列に配列されている。そして、上段スイッチング素子10Aと下段スイッチング素子10Bとは、上段FWD20Aと下段FWD20Bとの間に挟まれるように配置されている。
Further, the
配線シート付き配線体330Aは、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、配線シート360Aとを備えている。第1配線体340Aは、上段スイッチング素子10Aのソース電極(第1上段電極)および上段FWD20Aのアノード電極(一電極)に接続され、かつ第1外部端子391に接続され、かつ第2導電層382Bに接続されている。
The wiring body with
第1配線体340Aと第2導電層382Bとの接続構造を次に示す。
第1配線体340Aには、第2導電層382Bに接続する接続部342が形成されている。接続部342は、第1配線体340Aのうち上段スイッチング素子10Aおよび上段FWD20Aに接続される部分(以下、「平坦部341」)に対して突出するように設けられている。第2導電層382Bにおいて、接続部342が接触する部分は、上段スイッチング素子10Aと下段スイッチング素子10Bとの間の領域にある。すなわち、接続部342は、横方向においてケース390の略中間部分で第2導電層382Bに接触する。
A connection structure between the
In the
第2配線体350Aは、第1導電層382Aと電源端子394Pとを互いに接続する。
なお、第2配線体350Aは、絶縁スペーサ354を介して第1配線体340Aに取り付けられている。
The
The
第3配線体370Aは、下段スイッチング素子10Bのソース電極(第1下段電極)および下段FWD20Bのアノード電極(一電極)に接続され、かつ電源端子394Nに接続されている。
The
配線シート360Aは、先端部分で、第1配線部361(第1配線シート)と第2配線部362(第2配線シート)とに分岐する。第1配線部361の先端部には、ゲート端子(制御端子)およびモニタ端子が設けられている。同様に、第2配線部362の先端部にもゲート端子(制御端子)およびモニタ端子が設けられている。
The
第1配線部361の各端子は、上段スイッチング素子10Aの各モニタ電極およびゲート電極(上段制御電極)に接続されている。第2配線部362の各端子は、下段スイッチング素子10Bの各モニタ電極およびゲート電極(下段制御電極)に接続されている。配線シート360Aは、熱圧着により第1配線体340Aに固定されている。
Each terminal of the
なお、回路要素CVに対応する部分の各構成要素の接続構造、および回路要素CWに対応する部分の各構成要素の接続構造は、回路要素CUに対応する部分の各構成要素の接続構造と同様である。 The connection structure of each component of the part corresponding to the circuit element CV and the connection structure of each component of the part corresponding to the circuit element CW are the same as the connection structure of each component of the part corresponding to the circuit element CU. It is.
半導体装置301の構造的特徴について説明する。
上記したように、配線シート付き配線体330Aは、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、配線シート360Aとを備えている。
Structural features of the
As described above, the wiring sheet-equipped
第1配線体340Aには、第2配線体350Aおよび配線シート360Aが取り付けられている。一方、配線シート360Aは、第3配線体370Aにも取り付けられている。すなわち、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、配線シート360Aとは一体にされている。
A
これらの部材が一体にされていない場合、半導体装置301の製造工程は次のようになる。すなわち、スイッチング素子10A,10Bおよびフライホイールダイオード20A,20Bが配置されたアッセンブリ(以下、「素子実装アセンブリ」)に、まず、配線シート360Aを半田接続し、次に第2配線体350Aを半田接続する。さらに、第3配線体370Aを半田接続し、最後に第1配線体340Aを半田接続する。このように、配線シート付き配線体330Aに対応する部分の接続だけで、4回の半田接続工程が必要となる。
When these members are not integrated, the manufacturing process of the
一方、上記構成の配線シート付き配線体330Aは、上記のように一体構成となっているため、素子実装アセンブリに対して、各部材を一括して取付け可能である。このため半田接続工程も一回で行うことができる。
On the other hand, the wiring sheet-equipped
また、配線シート付き配線体330Aは、第1配線体340Aから延長する接続部342および第2配線体350Aにより、下側から支持されている。このため、各素子10A,10B,20A,20Bに加わる配線シート付き配線体330Aの荷重が小さい。
In addition, the wiring body with
また、これらの部材が一体にされていない場合、次の問題もある。
素子実装アセンブリに対して配線シート付き配線体330Aを配置して半田接続するとき、各素子10A,10B,20A,20Bに荷重が加わり、半田溶融時の各素子10A,10B,20A,20Bの移動が阻害される。すなわち、半田溶融時の半田張力による素子のセルフアライメントの作用が生じにくくなり、各素子10A,10B,20A,20Bが適切な位置に配置されない場合がある。
Further, when these members are not integrated, there is the following problem.
When the
これに対して、上記構成の配線シート付き配線体330Aは、下側から接続部342により支持され、各素子10A,10B,20A,20Bに荷重が加わりにくい構造となっている。このため、半田溶融時、各素子10A,10B,20A,20Bのセルフアライメントの作用が生じる。
On the other hand, the wiring sheet-equipped
[第4実施形態]
図11〜図13を参照して、第4実施形態について説明する。
この実施形態では、第3実施形態の変形例を示す。すなわち、第3実施形態では、各回路要素CU、CV、CWに対応する各構成を縦方向に配列し、かつ各構成の素子を横方向1列に配列する。すなわち、素子の配列構成は3行4列である。本実施形態では、各回路要素CU、CV、CWに対応する各構成を縦方向に配列し、かつ各構成の素子を2列に配列する。すなわち、各素子の配列構成は6行2列である。
[Fourth Embodiment]
A fourth embodiment will be described with reference to FIGS.
In this embodiment, a modification of the third embodiment is shown. That is, in the third embodiment, the components corresponding to the circuit elements CU, CV, and CW are arranged in the vertical direction, and the elements of the components are arranged in one row in the horizontal direction. That is, the arrangement of the elements is 3 rows and 4 columns. In the present embodiment, the components corresponding to the circuit elements CU, CV, and CW are arranged in the vertical direction, and the elements of the components are arranged in two rows. That is, the array configuration of each element is 6 rows and 2 columns.
以下、この変更にともない生じる第3実施形態の半導体装置301の構成からの変更について説明する。なお、第3実施形態の半導体装置301と共通する構成については同一の符合を付してその説明を省略する。以下の説明では、第1〜第6導電層482A〜482Fの並びの方向を縦方向とし、縦方向に垂直な方向を横方向とする。また、ケース490において第1〜第3外部端子491〜493が配置されている側壁を第1側壁495とし、反対側の側壁を第2側壁496とする。
Hereinafter, a change from the configuration of the
本実施形態の半導体装置401について説明する。
なお、半導体装置401の回路構成は第3実施形態の半導体装置301と同様である。
半導体装置401は、6個のスイッチング素子10A〜10Fと、6個のフライホイールダイオード20A〜20Fと、3個の配線シート付き配線体430A〜430Cと、導電層積層基板480と、ケース490と、封止樹脂100とを備えている。
The
The circuit configuration of the
The
ケース490には、電源配線Pに対応する電源端子494Pと電源配線Nに対応する電源端子494Nと、入出力配線Uに対応する第1外部端子491と、入出力配線Vに対応する第2外部端子492と、入出力配線Wに対応する第3外部端子493とが取り付けられている。
The
電源端子494Pと、電源端子494Nと、各第1〜第3外部端子491,492,493は、ケース490の第1側壁495側に配置されている。電源端子494Pは、ケース490の第1側壁495側に設けられた第1バスバー497に接続されている。電源端子494Nは、ケース490の第1側壁495側に設けられた第2バスバー498に接続されている。
The power supply terminal 494 </ b> P, the power supply terminal 494 </ b> N, and the first to third
第1バスバー497および第2バスバー498は、後述の第1〜第6導電層482A〜482Fの面よりも高い位置に設けられ、各導電層482A〜482Fから所定距離離れたところに形成されている。
The
ケース490の導電層積層基板480には、6個の導電層、すなわち第1〜第6導電層482A〜482Fが形成されている。各第1〜第6導電層482A〜482Fは、縦方向に一列に配列されている。
On the conductive layer laminated
各第1導電層482Aには、スイッチング素子10Aと上段FWD20Aとが配置されている。上段スイッチング素子10Aは第2側壁496側に配置され、上段FWD20Aは第1側壁495側に配置されている。第2〜第6導電層482B〜482Fにも同様態様で各素子が配置されている。
In each first
図11を参照して、回路要素CUに対応する部分について説明する。
配線シート付き配線体430Aは、第1配線体440Aと、第2配線体450Aと、第3配線体470Aと、配線シート460Aとを備えている。
The part corresponding to the circuit element CU will be described with reference to FIG.
The wiring body with a
第1配線体440Aは、平坦部441と、平坦部441から突出して設けられた接続部442とを備えている。平坦部441は、上段スイッチング素子10Aのソース電極と上段FWD20Aのアノード電極に接続されている。接続部442は第2導電層482Bに接続されている。また、第1配線体440Aは、第1側壁495側に延長して第1外部端子491に接続されている。
The
第2配線体450Aは、絶縁スペーサ454を介して第1配線体440Aに固定されている。また、第2配線体450Aの一端は、第1バスバー497に接続されている。第2配線体450Aの他端は、第1導電層482Aに接続されている。
The
第3配線体470Aは、第1側壁495側に延長して第2バスバー498に接続されている。また、第3配線体470Aの平坦部で、下段スイッチング素子10Bのソース電極と下段FWD20Bのアノード電極に接続されている。
The
配線シート460Aは、上段スイッチング素子10Aに接続する第1配線部461と下段スイッチング素子10Bに接続する第2配線部462とを備えている。第1配線部461と第2配線部462は、ケース490の第2側壁496側に引き出されている。
The
以上のように、第1配線体440A、第2配線体450Aおよび第3配線体470Aは、第1側壁495側に引き出されている。これに対し、配線シート460Aの第1配線部461と第2配線部462は、第2側壁496側に引き出されている。なお、回路要素CVおよび回路要素CWの構成は、回路要素CVの構成と同様である。
As described above, the
なお、回路要素CVに対応する部分の各構成要素の接続構造、および回路要素CWに対応する部分の各構成要素の接続構造は、回路要素CUに対応する部分の各構成要素の接続構造と同様である。 The connection structure of each component of the part corresponding to the circuit element CV and the connection structure of each component of the part corresponding to the circuit element CW are the same as the connection structure of each component of the part corresponding to the circuit element CU. It is.
半導体装置401の構造的特徴について説明する。
インバータ回路の正電圧側の電源配線Pと低電圧側の電源配線Nとには大電流が流れる。このため、電源配線Pおよび電源配線Nの周囲には強い磁界が発生する。磁束変動が生じるとき周囲の配線にノイズが形成される。すなわち、電源配線Pまたは電源配線Nの電界変動により、配線61にノイズが発生するおそれがある。
Structural features of the
A large current flows through the power supply wiring P on the positive voltage side and the power supply wiring N on the low voltage side of the inverter circuit. For this reason, a strong magnetic field is generated around the power supply wiring P and the power supply wiring N. When magnetic flux fluctuations occur, noise is formed in the surrounding wiring. That is, noise may occur in the
本実施形態では、電源配線Pおよび電源配線Nと、信号配線である配線シート460Aとをケースを間に挟んで互いに対向する位置に配置する。すなわち、電源配線Pおよび電源配線Nと、配線シート460Aとの間の距離を大きくするとともに、両者を直交させている。これにより、配線シート460Aの鎖交磁束を小さくすることができるため、配線61内に生じるノイズの発生を抑制することができる。
In the present embodiment, the power supply wiring P and the power supply wiring N, and the
また、上記配線構造とすることにより、第3実施形態の半導体装置301に比べて、各外部端子491〜493から各下段スイッチング素子10B,10D,10Fまでの配線長を短くすることができる。これにより、配線のインダクタンスが低減し、サージ電圧が低下する。
Further, with the above wiring structure, the wiring length from each of the
また、次の構造的特徴を有する。
インバータ回路の構成上、第1導電層482Aと第3導電層482Cと第5導電層482Eとは互いに接続される。また、同様に第2導電層482Bと第4導電層482Dと第6導電層482Fとは互いに接続される。従来構造では、導電層積層基板480上において、配線パターンにより第1導電層482Aと第3導電層482Cと第5導電層482Eとを互いに接続する。また同様に、導電層積層基板480上において配線パターンにより第2導電層482Bと第4導電層482Dと第6導電層482Fとを互いに接続する。このような構成の場合、半導体装置の底面積は、第1〜第6導電層482A〜482Fと、配線パターンと、両者の間隔を確保するためのスペースとを足し合わせた大きさになる。
In addition, it has the following structural features.
Due to the configuration of the inverter circuit, the first
一方、本実施形態では、導電層積層基板480上には配線パターンを形成せず、第1導電層482Aと第3導電層482Cと第5導電層482Eとを第1バスバー497により互いに接続する。同様に、第2導電層482Bと第4導電層482Dと第6導電層482Fとを第2バスバー498により互いに接続する。
On the other hand, in this embodiment, a wiring pattern is not formed on the conductive layer laminated
第1バスバー497および第2バスバー498は、ケース490の第1側壁495付近に設けられ、かつ各導電層482A〜482Fよりも高い位置に配置されている。すなわち、高さにより絶縁距離が確保されている。このため、各導電層482A〜482Fとバスバーとの間の間隔は、半導体装置401の底面にバスバーを投射した距離において、従来構造の各導電層482A〜482Fと配線パターンとの間の間隔よりも小さい。すなわち、本実施形態の半導体装置401は、底面積で比較して、従来構造の半導体装置よりも小さい。
The
以下、各実施形態の効果を説明する。
(1)第1実施形態では、半導体装置の上側配線構造体(配線構造体)として配線シート付き配線体30を用いる。配線シート付き配線体30は、第1配線体40と、配線シート60とを備える。第1配線体40の主面40Aに配線シート60が取り付けられて、第1配線体40と配線シート60とは一体にされている。
Hereinafter, effects of the embodiments will be described.
(1) In 1st Embodiment, the
すなわち、従来構造のワイヤ接続に代えて、第1配線体40をソース電極14に接続する。これにより、従来構造のように多数のワイヤ接続作業を行う必要がないため、接続作業を簡略化することができる。また、第1配線体40には配線シート60が固定されているため、第1配線体40と配線シート60とを一括してスイッチング素子10に接続することができる。このため、第1配線体40および配線シート60を個々に取り付ける必要がない。すなわち、半導体装置1の製造工程を簡略化することができる。
That is, instead of the conventional wire connection, the
(2)第1実施形態では、第1配線体40の第1半田接続部41(接続部)と配線シート60の各端子67〜71との配置関係が、スイッチング素子10のソース電極14と各電極15〜19との配置関係に対応するように、配線シート60が第1配線体40に固定されている。
(2) In the first embodiment, the arrangement relationship between the first solder connection part 41 (connection part) of the
この構成では、スイッチング素子10のソース電極14と第1半田接続部41、およびスイッチング素子10の各電極15〜19と配線シート60の各端子67〜71とを精確に接続させることができる。
In this configuration, the
(3)第1実施形態では、配線シート付き配線体30において、第1半田接続部41が配線シート60の延長部分で囲われている。すなわち、第1半田接続部41は、第1貫通孔64内に設けられている。
(3) In the first embodiment, in the
この構成によれば、第1配線体40とスイッチング素子10のソース電極14とを接続するときに用いられる半田が第1半田接続部41以外のところに拡散することが抑制される。半田が拡散する場合、スイッチング素子10が移動して、スイッチング素子10が所定の位置で固定されないおそれがあるが、この構成によれば、スイッチング素子10の移動を抑制されるため、大きな位置ずれが発生しにくい。
According to this configuration, it is possible to prevent the solder used when connecting the
(4)第1実施形態では、第2配線体50が第1配線体40に絶縁スペーサ54を介して固定されている。すなわち、第1配線体40と配線シート60と第2配線体50とが一体にされている。このため、これら部材を個別に接続する必要がないため、半導体装置1の製造工程をさらに簡略化することができる。
(4) In the first embodiment, the
(5)第1実施形態では、第1配線体40にはスイッチング素子10(他の半導体素子)に接続される第1半田接続部41と、フライホイールダイオード20に接続される第2半田接続部42とが設けられている。また、第1配線体40に、さらに別の素子を接続するための接続部を設けることも可能である。すなわち、上記配線シート付き配線体30の構成は、複数の素子を備える半導体装置の上側配線構造体(配線構造体)にも適用することができる。
(5) In the first embodiment, the
(6)第1実施形態の半導体装置1は、上記構成の配線シート付き配線体30を備えている。配線シート付き配線体30を用いることにより、複数の部材を一括実装することができるため、半導体装置1の製造工程を簡略化することができる。
(6) The semiconductor device 1 of 1st Embodiment is provided with the
(7)第1実施形態の半導体装置1の製造方法(第1〜第3の製造方法)では、配線シート付き配線体30を形成し、次に、配線シート付き配線体30とスイッチング素子10等とを接続する。すなわち、第1配線体40と配線シート60とを一体にすることにより、スイッチング素子10等に対してこれら部材を一括して取り付けることができるため、製造工程を簡略化することができる。
(7) In the manufacturing method (first to third manufacturing methods) of the semiconductor device 1 according to the first embodiment, the
(8)第1実施形態の半導体装置1の製造方法(第1の製造方法)では、配線シート付き配線体30にスイッチング素子10等を半田で接続する(第1半田接続工程)。次に、第1半田接続工程のアセンブリに導電層積層基板80を半田で接続する(第2半田接続工程)。
(8) In the manufacturing method (first manufacturing method) of the semiconductor device 1 of the first embodiment, the switching
この製造方法によれば、導電層積層基板80にスイッチング素子10を固定する前に、上記配線シート付き配線体30にスイッチング素子10を半田で接続する。すなわち、スイッチング素子10が移動可能な状態で半田接続する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子10を適切な位置に移動させることができる。すなわち、セルフアライメントによりスイッチング素子10の位置決めが行われるため、ソース電極14と各電極15〜19との短絡が抑制される。
According to this manufacturing method, before the switching
(9)第1実施形態の半導体装置1の製造方法(第1の製造方法)は、第2半田接続工程では、第1半田接続工程の半田よりも融点の低い半田を用いる。すなわち、後に行われる第2主面12側の半田接続(第2半田接続工程)に用いられる半田は、先に行われる第1主面11側の半田接続(第1半田接続工程)に用いられる半田よりも融点が低い。
(9) In the manufacturing method (first manufacturing method) of the semiconductor device 1 according to the first embodiment, solder having a melting point lower than that of the solder in the first solder connection step is used in the second solder connection step. That is, the solder used for the second
この構成によれば、第2半田接続工程では、先に形成された半田分の溶融を少なくすることができるため、この工程前に半田接続した部品同士の位置ずれを抑制することができる。 According to this configuration, in the second solder connection step, the melting of the solder formed previously can be reduced, so that it is possible to suppress misalignment between components soldered before this step.
なお、上記(1)〜(9)の構成は、他の実施形態の半導体装置201,301,401に備わっている。このため、これら各実施形態においても上記(1)〜(9)の効果が得られる。
The configurations (1) to (9) are provided in the
(10)第2実施形態では、導電層積層基板280に接触する接触部241Aが第1配線体240に設けられている。この構成では、第1配線体240を導電層積層基板280に接触させる。すなわち、導電層積層基板280を通じて第1配線体240を冷却する。これにより、スイッチング素子10は、ドレイン電極13側から冷却されるとともに、ソース電極14側から冷却される。このため、スイッチング素子10の過熱が抑制される。
(10) In the second embodiment, the
(11)第3実施形態では、上段スイッチング素子10Aと下段FWD素子10Bとが直列接続され、かつ各スイッチング素子10A,10Bに対して並列にFWD20A,20Bが逆方向に接続された半導体装置301において、配線シート付き配線体330A〜330Cは次の構成を備えている。配線シート付き配線体330Aは、第1配線体340Aと、第2配線体350Aと、第3配線体370Aと、第1配線部361(第1配線シート)および第2配線部362(第2配線シート)を含む配線シート360Aとを備え、これらの部材は互いに接続されて一体にされている。
(11) In the third embodiment, in the
このような構成によれば、半導体装置301の製造工程において、これら部材を個別に接続する必要がない。すなわち、各部材を個別に半田接続する必要があったため、全体の組み立て作業に長時間を要していたが、半田接続を一括して行うことができるため、半田接続工程の時間を短縮することができる。
According to such a configuration, it is not necessary to individually connect these members in the manufacturing process of the
(12)第4実施形態では、各回路要素の上段スイッチング素子10A,10C,10Eの各ドレイン電極は、各導電層482A〜482Fおよび各第2配線体450A,450B,450Cを介して第1バスバー497に接続されている。各回路要素の下段スイッチング素子10B,10D,10Fの各ソース電極は、各導電層482A〜482Fおよび各第3配線体470A,470B,470Cを介して第2バスバー498に接続されている。そして、第1バスバー497と第2バスバー498は、第1側壁495側に配置され、第1〜第6導電層482A〜482Fよりも高い位置に設けている。
(12) In the fourth embodiment, the drain electrodes of the
このような構成によれば、従来構造すなわち第1導電層482Aと第3導電層482Cと第5導電層482Eとを配線パターンで接続し、かつ第2導電層482Bと第4導電層482Dと第6導電層482Fとを配線パターンで接続する構造の半導体装置よりも、底面積において小さくすることができる。
According to such a configuration, the first
(その他の実施形態)
なお、本発明の実施態様は上記各実施形態にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。
(Other embodiments)
In addition, the embodiment of the present invention is not limited to the embodiment shown in each of the above-described embodiments, and can be implemented by changing it as shown below, for example. In addition, the following modifications can be implemented by combining different modifications with each other.
・第1実施形態では、スイッチング素子10のドレイン電極13側およびフライホイールダイオード20のカソード電極側に配置される配線構造体(以下、「下側配線構造体」)として、DBA等の導電層積層基板80を用いているが、下側配線構造体は、DBA等のセラミックス基板に限定されない。下側配線構造体としては、導電層を備えること、熱伝導率が高いこと、絶縁層があること、が要件とされる。すなわち、これら要件を満たす基材は下側配線構造体として採用することができる。
-In 1st Embodiment, conductive layer lamination | stacking, such as DBA, is used as a wiring structure (henceforth "lower wiring structure") arrange | positioned at the
例えば、DBAに代えて、銅基板とポリイミドシートとの積層板、またはこの積層板にヒートシンク板を積層した積層板等を用いることもできる。また、Cu/Mo/Cu積層板、Cu−Mo合金(Cu−Mo複合材)、Cu−W合金(Cu−W複合材)、Al−SiC合金、コバール(Fe−Ni−Co)、タングステン(W)、モリブデン(Mo)、鉄(Fe)、42アロイ(Fe−Ni)等の緩衝基材を導電層として採用することもできる。 For example, instead of DBA, a laminated plate of a copper substrate and a polyimide sheet, or a laminated plate in which a heat sink plate is laminated on the laminated plate can be used. Also, Cu / Mo / Cu laminates, Cu—Mo alloys (Cu—Mo composite materials), Cu—W alloys (Cu—W composite materials), Al—SiC alloys, Kovar (Fe—Ni—Co), tungsten ( A buffer base material such as W), molybdenum (Mo), iron (Fe), 42 alloy (Fe—Ni), etc. can also be employed as the conductive layer.
・第1実施形態では、ケース90の一部としてヒートシンク板93を備えているが、これを省略することもできる。また、ヒートシンク板93に代えて、膨張係数の小さい緩衝機材を張り付ける構造としてもよい。
-In 1st Embodiment, although the
・上記第2実施形態では、導電層積層基板280に第2導電層282Bを形成し、第2導電層282Bを介して第1配線体240と第1外部端子291とを接続する。これにより、スイッチング素子10の第1主面11からの熱拡散を増大させる。すなわち、第1配線体240を第2導電層282Bに接続するとともに、第1接続配線体291Aを介して第2導電層282Bを第1外部端子291に接続する。
In the second embodiment, the second
これに対して、次の構成によっても、スイッチング素子10の第1主面11からの熱拡散を増大させることができる。すなわち、導電層積層基板280に第2導電層282Bを形成せず、第1配線体240を導電層積層基板280に接触させる構成とする。例えば、第1配線体240を湾曲させて、第1配線体240と第1外部端子291とを接続する。そして、第1配線体240の湾曲部で導電層積層基板280に接触させる。この接触部にサーマルグリスを塗布してもよい。すなわち、第1配線体240の一部を導電層積層基板280に接触させることにより、スイッチング素子10の第1主面11からの熱拡散を増大させることができる。
On the other hand, thermal diffusion from the first
また、第1配線体240を曲げて第1配線体240と導電層積層基板280とを接触させる構成に代えて、導電層積層基板280から伝熱体を引き出して、伝熱体と第1配線体240とを接続する構成としてもよい。
Further, instead of the configuration in which the
・上記各実施形態では、半田で各部材を半田接続しているが、半田接続形態は限定されない。すなわち、上記半田接続には、半田めっき、半田ペースト、半田プリフォーム等各種の半田接続方法を用いることができる。 In each of the above embodiments, each member is solder-connected with solder, but the solder connection form is not limited. That is, various solder connection methods such as solder plating, solder paste, and solder preform can be used for the solder connection.
・上記各実施形態では、配線シート60としてフレキシブルプリント基板を用いているが、所謂フラットケーブルを用いることもできる。この構成の場合においても、少なくとも上記(1)と同様の効果が得られる。
In each of the above embodiments, a flexible printed board is used as the
・上記各実施形態では、スイッチング素子10とフライホイールダイオード20とが並列接続する半導体装置1の配線構造体に本発明を適用しているが、スイッチング素子10だけを含む半導体装置1の配線構造体に本発明を適用することもできる。
In each of the above embodiments, the present invention is applied to the wiring structure of the semiconductor device 1 in which the
・上記各実施形態では、スイッチング素子10としてn型MOSFETを用いているが、スイッチング素子10の種類は限定されない。すなわち、本発明は、2以上の電極を備えたスイッチング素子10を含む半導体装置の配線構造体に適用可能である。スイッチング素子10の他の例としては、例えば、GaN等のIII族窒化物材料を用いたMOSFET、Si−IGBT、SiC−IGBT等が挙げられる。
In each of the above embodiments, an n-type MOSFET is used as the switching
1…半導体装置、10…スイッチング素子、10A…上段スイッチング素子、10B…下段スイッチング素子、11…第1主面、12…第2主面、13…ドレイン電極、14…ソース電極、15…ゲート電極、16…第1モニタ電極、17…第2モニタ電極、18…第3モニタ電極、19…第4モニタ電極、20…フライホイールダイオード、20A…上段FWD、20B…下段FWD、21…第1主面、22…第2主面、30…配線シート付き配線体、40…第1配線体、40A…主面、41…第1半田接続部、42…第2半田接続部、50…第2配線体、51…第1接続部、52…第2接続部、53…中間部、54…絶縁スペーサ、60…配線シート、60A…固定部、60B…リード部、61…配線、62…補強板、63A…第1ポリイミド層、63B…第2ポリイミド層、64…第1貫通孔、65…第2貫通孔、66…開口部、67…ゲート端子、68…第1モニタ端子、69…第2モニタ端子、70…第3モニタ端子、71…第4モニタ端子、80…導電層積層基板、81…絶縁基板、82…導電層、83…金属層、90…ケース、91…第1外部端子、92…第2外部端子、93…ヒートシンク板、94…枠体、95…第1側壁、96…第2側壁、100…封止樹脂、101…第1半田、101A…第1半田層、101B…第2半田層、101C…半田層、102…第2半田、201,301,401…半導体装置、230…配線シート付き配線体、240…第1配線体、241…接続部、241A…接触部、260…配線シート、280…導電層積層基板、281…絶縁基板、282A…第1導電層、282B…第2導電層、283…金属層、290…ケース、291…第1外部端子、292…第2外部端子、291A…第1接続配線体、292A…第2接続配線体、293…ヒートシンク板、294…枠体、330A…配線シート付き配線体、340A…第1配線体、341…平坦部、342…接続部、350A…第2配線体、354…絶縁スペーサ、360A…配線シート、361…第1配線部、362…第2配線部、370A…第3配線体、380,480…導電層積層基板、382A,482A…第1導電層、382B,482B…第2導電層、390,490…ケース、391,491…第1外部端子、392,492…第2外部端子、393,493…第3外部端子、394P,494P…電源端子、394N,494N…電源端子、430A…配線シート付き配線体、440A…第1配線体、441…平坦部、442…接続部、450A…第2配線体、454…絶縁スペーサ、460A…配線シート、461…第1配線部、462…第2配線部、470A…第3配線体、495…第1側壁、496…第2側壁、497…第1バスバー、498…第2バスバー。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Switching element, 10A ... Upper stage switching element, 10B ... Lower stage switching element, 11 ... 1st main surface, 12 ... 2nd main surface, 13 ... Drain electrode, 14 ... Source electrode, 15 ... Gate electrode , 16 ... 1st monitor electrode, 17 ... 2nd monitor electrode, 18 ... 3rd monitor electrode, 19 ... 4th monitor electrode, 20 ... Flywheel diode, 20A ... Upper stage FWD, 20B ... Lower stage FWD, 21 ... 1st main Surface, 22 ... second main surface, 30 ... wiring body with wiring sheet, 40 ... first wiring body, 40A ... main surface, 41 ... first solder connecting portion, 42 ... second solder connecting portion, 50 ...
Claims (13)
前記第1電極に接続される配線体と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記配線体において前記第1電極が接続される面に前記配線シートが取り付けられている
ことを特徴とする配線シート付き配線体。 A switching element having at least a first electrode and a control electrode formed on a first main surface and a second electrode formed on a second main surface; a conductive layer laminated substrate connected to the second electrode; and the first electrode And a wiring device with a wiring sheet used as the wiring structure of the semiconductor device, the semiconductor device comprising a wiring structure connected to the control electrode,
A wiring body connected to the first electrode; and a wiring sheet provided with a control terminal connected to the control electrode, wherein the wiring sheet is attached to a surface of the wiring body to which the first electrode is connected. A wiring body with a wiring sheet, characterized in that
前記配線体の主面で前記第1電極に接続する接続部と前記配線シートの前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記配線体に固定されている
ことを特徴とする配線シート付き配線体。 In the wiring body with a wiring sheet according to claim 1,
The arrangement relationship between the connection portion connected to the first electrode on the main surface of the wiring body and the control terminal of the wiring sheet is determined by the relationship between the first electrode and the control electrode on the first main surface of the switching element. The wiring body with a wiring sheet, wherein the wiring sheet is fixed to the wiring body so as to correspond to an arrangement relationship.
前記接続部が前記配線シートの延長部分で囲われている
ことを特徴とする配線シート付き配線体。 In the wiring body with a wiring sheet according to claim 2,
The wiring body with a wiring sheet, wherein the connection portion is surrounded by an extension of the wiring sheet.
前記配線体を第1配線体として、
前記導電層積層基板の導電層に接続される第2配線体をさらに備え、前記第2配線体が前記第1配線体に絶縁スペーサを介して固定されている
ことを特徴とする配線シート付き配線体。 In the wiring body with a wiring sheet according to any one of claims 1 to 3,
The wiring body as a first wiring body,
A wiring with a wiring sheet, further comprising a second wiring body connected to the conductive layer of the conductive layer laminated substrate, wherein the second wiring body is fixed to the first wiring body via an insulating spacer. body.
前記配線体には前記導電層積層基板に接触する接触部が設けられている
ことを特徴とする配線シート付き配線体。 In the wiring body with a wiring sheet according to any one of claims 1 to 4,
The wiring body with a wiring sheet, wherein the wiring body is provided with a contact portion that contacts the conductive layer laminated substrate.
スイッチング素子および他の半導体素子を含む半導体装置の前記配線構造体として用いられるものであり、
前記配線体で前記第1電極に接続される接続部を第1接続部として、
前記配線体には、前記他の半導体素子の電極に接続される第2接続部が設けられている
ことを特徴とする配線シート付き配線体。 In the wiring body with a wiring sheet according to any one of claims 1 to 5,
It is used as the wiring structure of a semiconductor device including a switching element and other semiconductor elements,
A connection part connected to the first electrode in the wiring body as a first connection part,
A wiring body with a wiring sheet, wherein the wiring body is provided with a second connection portion connected to an electrode of the other semiconductor element.
前記第2電極に接続されている導電層積層基板と、
前記第1電極に接続されている配線体と、
前記制御電極に接続されている配線シートとを備える半導体装置において、
前記配線体に前記配線シートが取り付けられて一体にされている
ことを特徴とする半導体装置。 A switching element having at least a first electrode and a control electrode formed on a first main surface and a second electrode formed on a second main surface;
A conductive layer laminated substrate connected to the second electrode;
A wiring body connected to the first electrode;
In a semiconductor device comprising a wiring sheet connected to the control electrode,
A semiconductor device, wherein the wiring sheet is attached to and integrated with the wiring body.
フライホイールダイオードと、
前記スイッチング素子の第2電極および前記フライホイールダイオードの一電極に接続されている導電層積層基板と、
前記スイッチング素子の第1電極および前記フライホイールダイオードの他電極に接続されている配線体と、
前記制御電極に接続されている配線シートとを備える半導体装置において、
前記配線体に前記配線シートが取り付けられて一体にされている
ことを特徴とする半導体装置。 A switching element having at least a first electrode and a control electrode formed on a first main surface and a second electrode formed on a second main surface;
A flywheel diode,
A conductive layer laminated substrate connected to the second electrode of the switching element and one electrode of the flywheel diode;
A wiring body connected to the first electrode of the switching element and the other electrode of the flywheel diode;
In a semiconductor device comprising a wiring sheet connected to the control electrode,
A semiconductor device, wherein the wiring sheet is attached to and integrated with the wiring body.
第1主面に少なくとも第1下段電極および下段制御電極が形成されかつ第2主面に第2下段電極が形成された下段スイッチング素子と、
一電極および他電極が形成された上段フライホイールダイオードと、
一電極および他電極が形成された下段フライホイールダイオードと、
第1導電層および第2導電層が形成され、かつ前記第1導電層を介して前記上段スイッチング素子の第2上段電極および上段フライホイールダイオードの他電極とに接続され、かつ前記第2導電層を介して前記下段スイッチング素子の第2下段電極および下段フライホイールダイオードの他電極とに接続されている導電層積層基板と、
前記上段スイッチング素子の前記第1上段電極および前記上段フライホイールダイオードの一電極に接続され、かつ前記第2導電層に接続されている第1配線体と、
絶縁スペーサを介して前記第1配線体に固定されかつ前記第1導電層に接続されている第2配線体と、
前記下段スイッチング素子の前記第1下段電極および前記下段フライホイールダイオードの一電極に接続されている第3配線体と、
前記第1配線体に固定され、かつ前記上段スイッチング素子の前記上段制御電極に接続されている第1配線シートと、
前記第3配線体に固定され、かつ前記下段スイッチング素子の前記下段制御電極に接続されている第2配線シートとを備えている
ことを特徴とする半導体装置。 An upper switching element in which at least a first upper electrode and an upper control electrode are formed on the first main surface and a second upper electrode is formed on the second main surface;
A lower switching element having at least a first lower electrode and a lower control electrode formed on the first main surface and a second lower electrode formed on the second main surface;
An upper stage flywheel diode in which one electrode and another electrode are formed;
A lower flywheel diode in which one electrode and another electrode are formed;
A first conductive layer and a second conductive layer are formed, connected to the second upper electrode of the upper switching element and the other electrode of the upper flywheel diode through the first conductive layer, and the second conductive layer A conductive layer laminated substrate connected to the second lower electrode of the lower switching element and the other electrode of the lower flywheel diode via
A first wiring body connected to the first upper electrode of the upper switching element and one electrode of the upper flywheel diode and connected to the second conductive layer;
A second wiring body fixed to the first wiring body through an insulating spacer and connected to the first conductive layer;
A third wiring body connected to the first lower electrode of the lower switching element and one electrode of the lower flywheel diode;
A first wiring sheet fixed to the first wiring body and connected to the upper control electrode of the upper switching element;
A semiconductor device, comprising: a second wiring sheet fixed to the third wiring body and connected to the lower control electrode of the lower switching element.
前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、前記配線シート付き配線体と前記スイッチング素子とを接続する工程とを含む
ことを特徴とする半導体装置の製造方法。 A switching element having at least a first electrode and a control electrode formed on the first main surface and a second electrode formed on the second main surface; a conductive layer laminated substrate connected to the second electrode; and the first A method of manufacturing a semiconductor device including a wiring body connected to an electrode and a wiring sheet connected to the control electrode,
A process for forming a wiring body with a wiring sheet by integrating the wiring body and the wiring sheet, and a step of connecting the wiring body with a wiring sheet and the switching element. Method.
前記配線シート付き配線体に前記スイッチング素子を半田で接続する第1半田接続工程と、
前記第1半田接続工程のアセンブリに前記導電層積層基板を半田で接続する第2半田接続工程とを含む
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 11,
A first solder connection step of connecting the switching element to the wiring body with the wiring sheet by solder;
A method of manufacturing a semiconductor device, comprising: a second solder connection step of connecting the conductive layer laminated substrate by solder to the assembly of the first solder connection step.
前記第2半田接続工程では前記第1半田接続工程の半田よりも融点の低い半田を用いる
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 12,
In the second solder connection step, a solder having a melting point lower than that of the solder in the first solder connection step is used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011224247A JP2013084809A (en) | 2011-10-11 | 2011-10-11 | Wiring body with wiring sheet, semiconductor device, and method of manufacturing the semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011224247A JP2013084809A (en) | 2011-10-11 | 2011-10-11 | Wiring body with wiring sheet, semiconductor device, and method of manufacturing the semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013084809A true JP2013084809A (en) | 2013-05-09 |
Family
ID=48529697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011224247A Pending JP2013084809A (en) | 2011-10-11 | 2011-10-11 | Wiring body with wiring sheet, semiconductor device, and method of manufacturing the semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013084809A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018164050A (en) * | 2017-03-27 | 2018-10-18 | トヨタ自動車株式会社 | Semiconductor module |
-
2011
- 2011-10-11 JP JP2011224247A patent/JP2013084809A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018164050A (en) * | 2017-03-27 | 2018-10-18 | トヨタ自動車株式会社 | Semiconductor module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (en) | Semiconductor device | |
EP3107120B1 (en) | Power semiconductor module | |
WO2013038749A1 (en) | Electrode terminal with wiring sheet, wiring structure body, semiconductor device, and method of manufacturing said semiconductor device | |
US11056475B2 (en) | Semiconductor module | |
EP3157053B1 (en) | Power module | |
KR20140026496A (en) | Semiconductor unit and semiconductor device using same | |
JP2007234690A (en) | Power semiconductor module | |
JP6261642B2 (en) | Power semiconductor device | |
JP2019207990A (en) | Semiconductor device, cooling module, power conversion device, and electric vehicle | |
WO2014034411A1 (en) | Electric power semiconductor device | |
KR102586458B1 (en) | semiconductor sub-assembly and semiconductor power module | |
JP6480856B2 (en) | Semiconductor module | |
CN112864113A (en) | Power device, power device assembly and related device | |
US10529642B2 (en) | Power semiconductor device | |
JP2013073945A (en) | Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device | |
JP7118205B1 (en) | Semiconductor device and semiconductor module using the same | |
JP5195828B2 (en) | Semiconductor device | |
JP2019083292A (en) | Semiconductor device | |
JP2013084809A (en) | Wiring body with wiring sheet, semiconductor device, and method of manufacturing the semiconductor device | |
JP2013105789A (en) | Wiring body with wiring sheet, semiconductor device, and method for manufacturing semiconductor device | |
JP2013214783A (en) | Semiconductor device and manufacturing method of member for electrode | |
JP5682511B2 (en) | Semiconductor module | |
CN114365281A (en) | Electrical circuit and semiconductor module | |
JP5485833B2 (en) | Semiconductor device, electrode member, and method for manufacturing electrode member | |
JP5277806B2 (en) | Semiconductor device |