JP2013084636A - Ceramic substrate and electric circuit module - Google Patents

Ceramic substrate and electric circuit module Download PDF

Info

Publication number
JP2013084636A
JP2013084636A JP2010033128A JP2010033128A JP2013084636A JP 2013084636 A JP2013084636 A JP 2013084636A JP 2010033128 A JP2010033128 A JP 2010033128A JP 2010033128 A JP2010033128 A JP 2010033128A JP 2013084636 A JP2013084636 A JP 2013084636A
Authority
JP
Japan
Prior art keywords
via hole
green sheet
ceramic substrate
electrode
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010033128A
Other languages
Japanese (ja)
Inventor
Emi Morita
絵美 森田
Toshifumi Morita
敏文 森田
Motonori Shoda
元紀 庄田
Yasushi Okada
裕史 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010033128A priority Critical patent/JP2013084636A/en
Priority to PCT/JP2011/053885 priority patent/WO2011102535A1/en
Publication of JP2013084636A publication Critical patent/JP2013084636A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Abstract

PROBLEM TO BE SOLVED: To improve yield of a manufacturing process for ceramic substrates by preventing voids generated during manufacture of the ceramic substrates.SOLUTION: The ceramic substrate includes: a laminate 4 formed by laminating and burning a plurality of green sheets with a via hole formed in at least one sheet; a via 6 filled with conductive paste 5 in the via hole; and an electrode 7 formed on the via 6. The via hole in the green sheet 1B formed with an electrode 7 is machined.

Description

本発明は、セラミック基板、およびそれを用いた電気回路モジュールに関するものである。   The present invention relates to a ceramic substrate and an electric circuit module using the same.

従来のセラミック基板は、以下のようになっていた。すなわち、ビアホールを有する複数のグリーンシートが積層された積層体と、前記ビアホールの中に導電ペーストが充填されたビアと、前記ビア上に形成された電極とを備えたものとなっており、また、そのビアホールは、レーザ光を照射し、その際に生じる熱によってグリーンシート中の成分が、溶融及び焼失することによって形成されるものであった（例えば、これに類似する技術は下記特許文献１に記載されている）。   The conventional ceramic substrate is as follows. That is, a laminate in which a plurality of green sheets having via holes are laminated, a via filled with a conductive paste in the via hole, and an electrode formed on the via, and The via hole is formed by irradiating a laser beam and the components in the green sheet are melted and burnt down by the heat generated at that time (for example, a technique similar to this is disclosed in Patent Document 1 below). It is described in).

国際公開第２００８／１１１４０８号International Publication No. 2008/111408

前記従来例における課題は、レーザ光の照射による熱によってビアホールを形成する際、グリーンシート中のガラス成分による溶融残留物、及び有機バインダー成分による燃焼残留物（後述の図１（ｃ）中の残留物１２に相当）が生じ、それら残留物の量が多くなってしまった場合、その後の製造工程においてビア部とセラミック部の間に空隙が生じ、水分あるいは気泡が浸入していた。その為に電子部品を実装する際、半田のリフロー工程時において、その半田中にボイドが発生し、そのボイドによる電子部品の接続不良が発生することがあった。すなわち、上記従来例においては、ビアホール形成時の残留物に起因するボイドが発生することにより、電子回路モジュールの製造工程における歩留まりが低下していた。   The problem in the conventional example is that when forming a via hole by heat by laser light irradiation, a molten residue due to a glass component in a green sheet and a combustion residue due to an organic binder component (residue in FIG. 1C described later) In the subsequent manufacturing process, voids were generated between the via portion and the ceramic portion, and moisture or bubbles entered. For this reason, when electronic components are mounted, voids may occur in the solder during the solder reflow process, resulting in poor connection of the electronic components due to the voids. That is, in the above-described conventional example, voids due to the residue at the time of forming the via hole are generated, so that the yield in the manufacturing process of the electronic circuit module is lowered.

そこで、本発明は、電子回路モジュールを製造する際に発生するボイドを防止し、電子回路モジュール製造工程の歩留まりを向上することを目的とする。   Therefore, an object of the present invention is to prevent voids generated when an electronic circuit module is manufactured, and to improve the yield of the electronic circuit module manufacturing process.

そして、この目的を達成するために本発明は、少なくとも１枚にはビアホールを有するグリーンシートを複数枚積層し焼成された積層体と、前記ビアホール内に導電ペーストが充填されたビアと、前記ビア上に形成された電極と、を備えたセラミック基板において、前記電極を形成するグリーンシートのビアホールが機械加工によって形成されることを特徴とするセラミック基板とした。これにより所期の目的を達成するものである。   In order to achieve this object, the present invention provides a laminate in which a plurality of green sheets each having a via hole are laminated and fired, a via in which a via paste is filled in the via hole, and the via A ceramic substrate provided with an electrode formed thereon, wherein a via hole of a green sheet forming the electrode is formed by machining. This achieves the intended purpose.

以上のように本発明は、電極を形成するグリーンシートのビアホールを機械加工にて形成することによって、その後の製造工程におけるセラミック基板への電子部品実装の際、基板及び半田の加熱時に発生するボイドを防止することができる。   As described above, the present invention forms a via hole in a green sheet that forms an electrode by machining, and voids generated during heating of the substrate and solder when mounting electronic components on a ceramic substrate in the subsequent manufacturing process. Can be prevented.

すなわち、本発明においては、機械加工によってビアホールを形成することによって、レーザ光の照射による熱によってビアホールを形成する際の残留物が発生せず、その結果として、その残留物に起因するボイドの発生を防止することができ、電子回路モジュールの製造工程の歩留まりを向上することができるのである。   That is, in the present invention, by forming a via hole by machining, no residue is generated when the via hole is formed by heat generated by laser light irradiation, and as a result, voids are generated due to the residue. Therefore, the yield of the manufacturing process of the electronic circuit module can be improved.

本発明の実施の形態１におけるレーザ光照射により形成されたビアホールを有するグリーンシートの構成を示すものであり、（ａ）は平面図、（ｂ）は図１（ａ）中のａ−ａ線での断面図、（ｃ）は実際の製品の写真を示す図1 shows a configuration of a green sheet having a via hole formed by laser beam irradiation in Embodiment 1 of the present invention, where (a) is a plan view and (b) is a line aa in FIG. 1 (a). (C) is the figure which shows the photograph of the actual product 本発明の実施の形態１における機械加工により形成されたビアホールを有するグリーンシートの構成を示すものであり、（ａ）は平面図、（ｂ）は図２（ａ）中のｂ−ｂ線の断面図、（ｃ）は実際の製品の写真を示す図1 shows a configuration of a green sheet having a via hole formed by machining in Embodiment 1 of the present invention, (a) is a plan view, and (b) is a line bb in FIG. 2 (a). Sectional view, (c) is a diagram showing a photograph of the actual product 本発明の実施の形態１におけるセラミック基板の断面図Sectional drawing of the ceramic substrate in Embodiment 1 of this invention 本発明の実施の形態１における電気回路モジュールの断面図Sectional drawing of the electric circuit module in Embodiment 1 of this invention 本発明の実施の形態２におけるセラミック基板の断面図Sectional drawing of the ceramic substrate in Embodiment 2 of this invention

以下に、本発明のセラミック基板の実施の形態を図面とともに詳細に説明する。   In the following, embodiments of the ceramic substrate of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
まず、はじめに、本発明の実施の形態１におけるグリーンシートの構成に関して説明する。図１は、本発明の実施の形態１におけるレーザ光照射により形成されたビアホールを有するグリーンシートの構成を示すものであり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）中のａ−ａ線での断面図、図１（ｃ）は実際の製品の写真を示すものである。
また、図２は、本発明の実施の形態１における機械加工により形成されたビアホールを有するグリーンシートの構成を示すものであり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）中のｂ−ｂ線の断面図、図２（ｃ）は実際の製品の写真を示すものである。
図１（ａ）、（ｂ）、（ｃ）のグリーンシート１Ａ、および図２（ａ）、（ｂ）、（ｃ）のグリーンシート１Ｂは、アルミナ粉末を５５［ｗｔ％］、ガラス粉末を４５［ｗｔ％］の割合で配合されたガラス・セラミックの組成物で、シート状のものである。また、グリーンシート１Ａ、１Ｂの厚さは６０〜３００［μｍ］のものを使用している。
図１（ａ）、（ｂ）、（ｃ）は、レーザ光を照射し、その熱によってグリーンシート１Ａ上にビアホール２Ａを形成したものである。 (Embodiment 1)
First, the configuration of the green sheet in Embodiment 1 of the present invention will be described. 1A and 1B show a configuration of a green sheet having via holes formed by laser light irradiation according to Embodiment 1 of the present invention. FIG. 1A is a plan view, and FIG. Sectional drawing in the aa line in a) and FIG.1 (c) show the photograph of an actual product.
2 shows the structure of a green sheet having via holes formed by machining in Embodiment 1 of the present invention, FIG. 2 (a) is a plan view, and FIG. 2 (b) is FIG. Sectional drawing of the bb line in (a) and FIG.2 (c) show the photograph of an actual product.
The green sheet 1A in FIGS. 1 (a), (b), and (c) and the green sheet 1B in FIGS. 2 (a), (b), and (c) are made of 55 wt% alumina powder and glass powder. A glass-ceramic composition blended at a ratio of 45 [wt%], which is in the form of a sheet. The green sheets 1A and 1B have a thickness of 60 to 300 [μm].
FIGS. 1A, 1B, and 1C show a case where a via hole 2A is formed on a green sheet 1A by irradiating a laser beam and using the heat.

この図１（ｂ）に示すビアホール２Ａは、レーザ光出射側の内径Ａが１２５［μｍ］、レーザ光入射側の内径Ｂが１５５［μｍ］、となるように形成した。すなわち、図１（ｂ）に示すように、ビアホール２の断面図は台形となっている。   The via hole 2A shown in FIG. 1B was formed so that the inner diameter A on the laser beam emitting side was 125 [μm] and the inner diameter B on the laser beam incident side was 155 [μm]. That is, as shown in FIG. 1B, the sectional view of the via hole 2 is trapezoidal.

また、図１（ｃ）中の示すように、レーザ光を照射してビアホール２Ａを形成した場合、グリーンシート中のガラス成分による溶融残留物、及び有機バインダー成分による燃焼残留物が残留してしまう。（図１（ｃ）では、これらを総称して残留物１２として表記している。）
図２（ａ）、（ｂ）、（ｃ）は、機械加工によりグリーンシート１Ｂ上にビアホール２Ｂを形成したものである。本発明の実施の形態１においては、ＮＣパンチプレス（Ｎｕｍｅｒｉｃａｌ Ｃｏｎｔｒｏｌパンチプレス）によって、ビアホール２を形成した。
この図２（ｂ）に示すビアホール２Ｂは内径Ｃ：１２５［μｍ］となるように形成した.
すなわち、図１（ｂ）に示すように、ビアホール２Ｂの断面図は長方形となっている。 Further, as shown in FIG. 1C, when the via hole 2A is formed by irradiating the laser beam, a molten residue due to the glass component and a combustion residue due to the organic binder component remain in the green sheet. . (In FIG. 1C, these are collectively referred to as the residue 12)
2A, 2B, and 2C show a case where a via hole 2B is formed on a green sheet 1B by machining. In the first embodiment of the present invention, the via hole 2 is formed by an NC punch press (Numerical Control punch press).
The via hole 2B shown in FIG. 2B was formed to have an inner diameter C of 125 [μm].
That is, as shown in FIG. 1B, the cross-sectional view of the via hole 2B is rectangular.

次に、本発明の実施の形態１におけるセラミック基板の構成に関して説明する。
図３は、本発明の実施の形態１におけるセラミック基板の断面図を示すものである。セラミック基板３は、少なくとも１枚にはビアホール（２Ａもしくは２Ｂ）を有するグリーンシートを複数枚積層し焼成された積層体４と、ビアホール（２Ａもしくは２Ｂ）に導電ペースト５が充填されたビア６と、ビア６上に形成された電極７とを備えたものである。 ここで、複数のグリーンシート１を積層する際、電極７を形成する側には機械加工によりビアホール２Ｂを形成したグリーンシート１Ｂを用いている。その他の部分はレーザ光を照射することによりビアホール２Ａを形成したグリーンシート１Ａや、ビアホール２を有しないセラミックシート１Ｃを用いて積層している。本発明の実施の形態１においては、図３に示すように、ビアホールを有しないグリーンシート１Ｃを１枚、その上に、レーザ光を照射することによりビアホール２Ａを形成したグリーンシート１Ａを４枚、更にその上に、最上層として（すなわち、電極７を形成する側に）、機械加工によりビアホール２Ｂを有するグリーンシート１Ｂを１枚、順次、積層をしている。 Next, the configuration of the ceramic substrate according to Embodiment 1 of the present invention will be described.
FIG. 3 shows a cross-sectional view of the ceramic substrate according to Embodiment 1 of the present invention. The ceramic substrate 3 includes a laminate 4 in which a plurality of green sheets each having a via hole (2A or 2B) are stacked and fired, and a via 6 in which the via hole (2A or 2B) is filled with the conductive paste 5; And an electrode 7 formed on the via 6. Here, when laminating a plurality of green sheets 1, a green sheet 1B in which via holes 2B are formed by machining is used on the side on which the electrodes 7 are formed. Other portions are laminated using a green sheet 1A in which a via hole 2A is formed by irradiating a laser beam or a ceramic sheet 1C having no via hole 2. In the first embodiment of the present invention, as shown in FIG. 3, one green sheet 1C having no via hole and four green sheets 1A each having a via hole 2A formed by irradiating a laser beam thereon are provided. Further, as a top layer (that is, on the side on which the electrode 7 is formed), one green sheet 1B having a via hole 2B is sequentially laminated by machining.

ここで、ビアホールを有しないセラミックシート１Ｃは、前述のレーザ光を照射することによりビアホール２を形成したグリーンシート１Ａや、機械加工によりビアホール２を形成したグリーンシート１Ｂと同じく、アルミナ粉末を５５［ｗｔ％］、ガラス粉末を４５［ｗｔ％］の割合で配合したガラス・セラミックの組成物で、シート状のものを用いた。   Here, the ceramic sheet 1C having no via hole is made of 55 [alumina powder] as in the green sheet 1A in which the via hole 2 is formed by irradiating the laser beam and the green sheet 1B in which the via hole 2 is formed by machining. wt%] and glass powder in a proportion of 45 [wt%], and a glass-ceramic composition was used.

さらに、積層体４は、前述のように、電極７を形成する側が、機械加工によって形成されたビアホール２Ｂとなるようにグリーンシート２Ａを配置するように、複数のセラミックシート（１Ａ、１Ｂ、１Ｃ）を積層した後、ビアホール２に導体ペースト５を充填することによってビア６を形成し、その後、９００［℃］にて焼成されたものである。
なお、この焼成する方法の具体的な実施方法は、特許文献である特開平５−１０２６６６や特開平３−２５７５５３に詳しく開示されているので、これら特許文献を参照してください。 Further, as described above, the laminate 4 includes a plurality of ceramic sheets (1A, 1B, 1C) such that the green sheet 2A is disposed so that the side on which the electrode 7 is formed becomes a via hole 2B formed by machining. ), The via 6 is formed by filling the via hole 2 with the conductor paste 5, and then fired at 900 [° C.].
In addition, since the concrete implementation method of this baking method is disclosed in detail by patent document JP-A-5-102666 and JP-A-3-257553, please refer to these patent documents.

図４は、本発明の実施の形態１における電気回路モジュールの断面図を示すものである。電気回路モジュール８は、前述のセラミック基板３の電極７上に半田ボール９を用いて電子部品１０が実装されているものである。以上のように、本発明の実施の形態１のセラミック基板、及び電気回路モジュールは構成する事ができる。   FIG. 4 shows a cross-sectional view of the electric circuit module according to Embodiment 1 of the present invention. In the electric circuit module 8, an electronic component 10 is mounted on the electrodes 7 of the ceramic substrate 3 using solder balls 9. As described above, the ceramic substrate and the electric circuit module according to Embodiment 1 of the present invention can be configured.

なお、本実施例においては、半田ボール９をもちいて、セラミック基板３の電極７上に電子部品１０の実装を行なったが、半田ボール９の代わりに半田を用いてセラミック基板３の電極７上に電子部品１０の実装を行なってもよい。   In this embodiment, the solder ball 9 is used to mount the electronic component 10 on the electrode 7 of the ceramic substrate 3. However, instead of the solder ball 9, solder is used on the electrode 7 of the ceramic substrate 3. Alternatively, the electronic component 10 may be mounted.

図１（ｃ）に示すように、レーザ光照射により形成されたビアホール２Ａを有するグリーンシート１Ａにおいては、ビアホール１Ａ中には、レーザ光の照射による熱によってビアホールを形成する際の残留物が発生している。このようなレーザ光照射により形成されたビアホール２Ａを有するグリーンシート１Ａのみを積層して、セラミック基板３を構成した場合、残留物の量が多くなってしまった場合、その残留物の為に生じるビア内の空隙中に、その後の製造工程で水分あるいは気泡が浸入し、その後のセラミック基板及び半田の加熱時に、その気化されたものが、セラミック基板３上の半田９の中にボイドとして発生し、そのボイドにより電子部品の接続不良が発生する。   As shown in FIG. 1C, in the green sheet 1A having the via hole 2A formed by laser light irradiation, a residue is generated in the via hole 1A due to heat generated by the laser light irradiation. doing. When only the green sheet 1A having the via hole 2A formed by such laser beam irradiation is laminated to form the ceramic substrate 3, when the amount of the residue is increased, it occurs because of the residue. Moisture or air bubbles enter the gap in the via in the subsequent manufacturing process, and when the ceramic substrate and solder are heated, the vaporized material is generated as a void in the solder 9 on the ceramic substrate 3. The void causes poor connection of electronic components.

一方、図２（ｃ）に示すように、機械加工により形成されたビアホール２Ａを有するグリーンシート１Ａでは、図１（ｃ）のような残留物は発生しない。
すなわち、少なくとも電極を形成する層のグリーンシートを、機械加工にて形成されたビアホールを有するグリーンシート（図３中のグリーンシート１Ｂに相当）を用いることによって、電極を形成する層以外の層にレーザ光照射により形成されたビアホール２Ａを有するグリーンシートを用いたとしても、電極を形成する層に有する機械加工にて形成されたビアホール（図３中のグリーンシート２Ｂに相当）が、残留物１２に起因する、ビア内の水分あるいは気泡がセラミック基板３上の半田ボール９の中に発生するのを防止する効果を発揮する。 On the other hand, as shown in FIG. 2C, the green sheet 1A having the via hole 2A formed by machining does not generate a residue as shown in FIG.
That is, by using at least a green sheet having a via hole formed by machining (corresponding to the green sheet 1B in FIG. 3) as a layer other than the layer forming the electrode. Even if a green sheet having via holes 2A formed by laser light irradiation is used, via holes (corresponding to the green sheet 2B in FIG. 3) formed by machining in the layer for forming the electrode remain in the residue 12. The effect of preventing moisture or air bubbles in the vias from being generated in the solder balls 9 on the ceramic substrate 3 is exhibited.

実際に、我々の比較評価においては、電極を形成する層のグリーンシートをレーザ照射によって形成されたビアホールを有するグリーンシートを用いた場合のボイド発生率は１０％（２０個／２００個）であったが、本発明の実施の形態１の場合のボイド発生率はゼロ（発生なし）であった。   In fact, in our comparative evaluation, the void generation rate was 10% (20/200) when a green sheet having via holes formed by laser irradiation was used as the green sheet of the layer forming the electrode. However, the void generation rate in the first embodiment of the present invention was zero (no generation).

すなわち、少なくとも電極を形成する層のグリーンシートを、機械加工にて形成されたビアホールを有するグリーンシート（図３中のグリーンシート１Ｂに相当）を用いること
によって、レーザ光の照射による熱によってビアホールを形成する際に残留物が発生せず、その結果として、その残留物に起因するボイドの発生を防止することができ、電子回路モジュールの製造工程の歩留まりを向上することができる。 That is, by using a green sheet (corresponding to the green sheet 1B in FIG. 3) having a via hole formed by machining as a green sheet of a layer forming an electrode at least, a via hole is formed by heat by laser light irradiation. When forming, no residue is generated. As a result, generation of voids due to the residue can be prevented, and the yield of the manufacturing process of the electronic circuit module can be improved.

なお、セラミック基板内部にビアホールの形成が必要な場合、電極を形成する層以外の層にはレーザ光照射により形成されたビアホールを有するグリーンシートを用いたほうがよい。その理由は、レーザ照射によるビアホールを形成する方法を用いた場合のビアホールを形成する工程の時間（工程タクトタイム）が、機械加工（たとえば前述のＮＣパンチプレス）によるビアホールを形成する方法を用いた場合のビアホールを形成する工程の時間（工程タクトタイム）が、約６分の１であり、生産性を大きく高めることができ、その結果、セラミック基板、おそび、それを用いた電気回路モジュールを安価で市場に提供する事ができる。   In addition, when it is necessary to form a via hole in the ceramic substrate, it is better to use a green sheet having a via hole formed by laser light irradiation for a layer other than the layer for forming the electrode. The reason for this is that when using a method of forming a via hole by laser irradiation, the time for forming a via hole (process tact time) is a method of forming a via hole by machining (for example, the aforementioned NC punch press). In this case, the process time (process tact time) for forming the via hole is about one-sixth, and the productivity can be greatly increased. As a result, the ceramic substrate, the play, and the electric circuit module using the same can be obtained. It can be offered to the market at a low price.

（実施の形態２）
それでは、本発明の実施の形態１以外の実施の形態に関して説明する。図５は本発明の実施の形態２におけるセラミック基板の断面図を示すものである。このセラミック基板１１において、本発明の実施の形態１と異なる点は、電極７を最上面のみならず最下面にも設けられ、それに伴い、積層体４の電極を形成する層、すなわち最上層と最下層に機械加工によりビアホール２Ｂを形成したグリーンシート１Ｂを用いられている点である。このような構成のセラミック基板９においては、両面に電子部品を実装することが求められるセラミック基板、及び電子回路モジュールに適応する事ができる。 (Embodiment 2)
Now, embodiments other than the first embodiment of the present invention will be described. FIG. 5 shows a cross-sectional view of the ceramic substrate according to Embodiment 2 of the present invention. The ceramic substrate 11 is different from the first embodiment of the present invention in that the electrode 7 is provided not only on the uppermost surface but also on the lowermost surface, and accordingly, the layer forming the electrode of the laminate 4, that is, the uppermost layer. The green sheet 1B in which the via hole 2B is formed by machining in the lowermost layer is used. The ceramic substrate 9 having such a configuration can be applied to a ceramic substrate and an electronic circuit module that are required to mount electronic components on both surfaces.

本発明にかかるセラミック基板、および電気回路モジュールは、レーザ光の照射による熱によってビアホールを形成する際のその溶けた残りである残留物によるボイドの発生を防止する事ができ、その結果、セラミック基板、および電気回路モジュールとして有用である。   The ceramic substrate and the electric circuit module according to the present invention can prevent the generation of voids due to the residue that remains after the via hole is formed by the heat generated by the laser beam irradiation. And as an electric circuit module.

１Ａ、１Ｂ、１Ｃ グリーンシート
２Ａ、２Ｂ ビアホール
３、１１セラミック基板
４ 積層体
５ 導体ペースト
６ ビア
７ 電極
８ 電気回路モジュール
９ 半田ボール
１０ 電子部品
１２ 残留物 1A, 1B, 1C Green sheet 2A, 2B Via hole 3, 11 Ceramic substrate 4 Laminate 5 Conductive paste 6 Via 7 Electrode 8 Electric circuit module 9 Solder ball 10 Electronic component 12 Residue

Claims (2)

少なくとも１枚にはビアホールを有するグリーンシートを複数枚積層し焼成された積層体と、
前記ビアホール内に導電ペーストが充填されたビアと、
前記ビア上に形成された電極と、
を備えたセラミック基板において、
前記電極を形成するグリーンシートのビアホールが機械加工によって形成されることを特徴とするセラミック基板。 A laminate in which at least one green sheet having via holes is laminated and fired,
Vias filled with conductive paste in the via holes;
An electrode formed on the via;
In a ceramic substrate with
A ceramic substrate, wherein a via hole of a green sheet forming the electrode is formed by machining. 少なくとも１枚にはビアホールを有するグリーンシートを複数枚積層し焼成された積層体と、
前記ビアホール内に導電ペーストが充填されたビアと、
前記ビア上に形成された電極と、
前記電極上に実装された電子部品と、
を備えた電気回路モジュールにおいて、
前記電極を形成するグリーンシートのビアホールが機械加工によって形成されることを特徴とする電気回路モジュール。 A laminate in which at least one green sheet having via holes is laminated and fired,
Vias filled with conductive paste in the via holes;
An electrode formed on the via;
An electronic component mounted on the electrode;
In an electric circuit module comprising:
An electrical circuit module, wherein a via hole of a green sheet forming the electrode is formed by machining.
JP2010033128A 2010-02-18 2010-02-18 Ceramic substrate and electric circuit module Pending JP2013084636A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010033128A JP2013084636A (en) 2010-02-18 2010-02-18 Ceramic substrate and electric circuit module
PCT/JP2011/053885 WO2011102535A1 (en) 2010-02-18 2011-02-16 Ceramic substrate, electrical circuit module, and method for producing each

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010033128A JP2013084636A (en) 2010-02-18 2010-02-18 Ceramic substrate and electric circuit module

Publications (1)

Publication Number Publication Date
JP2013084636A true JP2013084636A (en) 2013-05-09

Family

ID=44483117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010033128A Pending JP2013084636A (en) 2010-02-18 2010-02-18 Ceramic substrate and electric circuit module

Country Status (2)

Country Link
JP (1) JP2013084636A (en)
WO (1) WO2011102535A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102287B2 (en) * 1994-12-19 2000-10-23 住友金属工業株式会社 Ceramic multilayer substrate
JP2001068852A (en) * 1999-08-30 2001-03-16 Kyocera Corp Multi-layered wiring board and its manufacture
JP2003198129A (en) * 2001-12-27 2003-07-11 Murata Mfg Co Ltd Method of manufacturing laminated ceramic electronic component

Also Published As

Publication number Publication date
WO2011102535A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
CN101341808B (en) Method for manufacturing ceramic multilayer substrate
JPWO2018212119A1 (en) Multilayer electronic component and method of manufacturing multilayer electronic component
JP4819516B2 (en) Conductive paste and ceramic multilayer circuit board using the conductive paste
JP5013144B2 (en) Manufacturing method of ceramic electronic component
JP4732227B2 (en) Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board
JP2013084636A (en) Ceramic substrate and electric circuit module
JP2005268672A (en) Substrate
JP3929989B2 (en) An electrically conductive paste and a ceramic multilayer circuit board using the electrically conductive paste.
JP2012216612A (en) Electronic component module and manufacturing method therefor
JP4293444B2 (en) Conductive paste
KR102528873B1 (en) Multilayer ceramic substrate having side electrode and method of manufacturing the same
JP2019179812A (en) Manufacturing method of multilayer varistor
TW201606952A (en) Chip on board and method for manufacturing electronic device using same
JP5692469B2 (en) Electronic component and manufacturing method thereof
WO2022270299A1 (en) Laminated ceramic electronic component and manufacturing method therefor
JP7300589B2 (en) Laminated varistor manufacturing method and laminated varistor
KR101116134B1 (en) Board for led package and method of manufacture the same
JPH11340082A (en) Multilayer chip component and its manufacture
JP2011029534A (en) Multilayer wiring board
JP2010225707A (en) Ceramic multilayer board and method of manufacturing the same
JP5621708B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2013110228A (en) Method for manufacturing ceramic circuit board
JP5614547B2 (en) Manufacturing method of ceramic wiring board
KR101069952B1 (en) Low Temperature Co-fired Ceramic Substrate and manufacturing method thereof
JP2011258735A (en) Composite multilayer substrate