JP2003198129A - Method of manufacturing laminated ceramic electronic component - Google Patents

Method of manufacturing laminated ceramic electronic component

Info

Publication number
JP2003198129A
JP2003198129A JP2001396236A JP2001396236A JP2003198129A JP 2003198129 A JP2003198129 A JP 2003198129A JP 2001396236 A JP2001396236 A JP 2001396236A JP 2001396236 A JP2001396236 A JP 2001396236A JP 2003198129 A JP2003198129 A JP 2003198129A
Authority
JP
Japan
Prior art keywords
electronic component
multilayer ceramic
manufacturing
ceramic electronic
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001396236A
Other languages
Japanese (ja)
Inventor
Yasunobu Hayashi
泰伸 林
Isao Kato
功 加藤
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001396236A priority Critical patent/JP2003198129A/en
Publication of JP2003198129A publication Critical patent/JP2003198129A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve flatness of mounting regions of components to be mounted in a multilayer ceramic substrate in which the components to be mounted are loaded on the external surface of the laminated body. <P>SOLUTION: More intensive pressing can be performed only at the particular portion which collides with a projected portion 26 by pressing a raw laminated body 23 using a metal die 24 for press having the projected portion 26. Therefore, difference of pressing pressures resulting from conductive films 4, 6 and via hole conductor 5 can be made small and amount of contraction during the baking process can also be made small. Accordingly, flatness of the bottom surface of a recessed portion 27 corresponding to the more intensively pressed portion in the laminated body 28 after the sintering process can further be improved. The components 8, 9 to be mounted can be loaded with the bottom surface of the recessed portion 27 defined as the mounting region. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、たとえば多層セ
ラミック基板のような積層型セラミック電子部品の製造
方法に関するもので、特に、別の搭載部品を実装した構
造を有する積層型セラミック電子部品の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated ceramic electronic component such as a multilayer ceramic substrate, and more particularly to a method for manufacturing a laminated ceramic electronic component having a structure in which another mounting component is mounted. It is about.

【0002】[0002]

【従来の技術】電子機器の小型化を図るには、電子機器
に用いられる電子部品を小型化するとともに、電子部品
を実装するための回路基板として、積層構造を有するも
のを用いることが有効である。なぜなら、このような積
層構造を有する回路基板には、コンデンサやインダクタ
などの素子を内蔵することができるからである。
2. Description of the Related Art In order to miniaturize electronic equipment, it is effective to miniaturize electronic parts used in electronic equipment and to use a circuit board having a laminated structure as a circuit board for mounting the electronic parts. is there. This is because elements such as capacitors and inductors can be built in the circuit board having such a laminated structure.

【0003】上述のような積層構造を有する回路基板と
して、たとえば、図4に示すような多層セラミック基板
1がある。
As a circuit board having a laminated structure as described above, there is, for example, a multilayer ceramic board 1 as shown in FIG.

【0004】多層セラミック基板1は、複数の積層され
たセラミック層2をもって構成される積層体3を備えて
いる。
The multi-layer ceramic substrate 1 comprises a laminated body 3 composed of a plurality of laminated ceramic layers 2.

【0005】積層体3の内部には、セラミック層2間の
特定の界面に沿って延びるいくつかの内部導体膜4、特
定のセラミック層2を厚み方向に貫通するように延びる
いくつかのビアホール導体5が設けられている。
Inside the laminated body 3, some internal conductor films 4 extending along a specific interface between the ceramic layers 2 and some via-hole conductors extending so as to penetrate the specific ceramic layer 2 in the thickness direction. 5 are provided.

【0006】また、積層体3の上面上には、いくつかの
外部導体膜6が設けられている。また、積層体3の下面
上にも、いくつかの外部導体膜7が設けられている。
On the upper surface of the laminated body 3, several outer conductor films 6 are provided. Also, some outer conductor films 7 are provided on the lower surface of the laminated body 3.

【0007】これら内部導体膜4、ビアホール導体5な
らびに外部導体膜6および7は、この多層セラミック基
板1において構成される回路要素を相互接続したり、特
に、内部導体膜4およびビアホール導体5にあっては、
積層体3の内部にコンデンサまたはインダクタ等の受動
素子を構成したり、また、外部導体膜6にあっては、積
層体3の上面上に実装される搭載部品8および9のため
の端子電極を与えたり、また、外部導体膜7にあって
は、この多層セラミック基板1を実装するマザーボード
への接続のための端子電極となったりするものである。
The internal conductor film 4, the via-hole conductor 5 and the external conductor films 6 and 7 are provided for interconnecting the circuit elements formed in the multilayer ceramic substrate 1, and particularly in the internal conductor film 4 and the via-hole conductor 5. Is
A passive element such as a capacitor or an inductor is formed inside the laminated body 3, and in the outer conductor film 6, terminal electrodes for mounting components 8 and 9 mounted on the upper surface of the laminated body 3 are formed. In addition, the external conductor film 7 serves as a terminal electrode for connection to the mother board on which the multilayer ceramic substrate 1 is mounted.

【0008】このような多層セラミック基板1は、次の
ようにして製造される。
Such a multilayer ceramic substrate 1 is manufactured as follows.

【0009】まず、セラミック層2となるべき複数枚の
セラミックグリーンシートが用意される。
First, a plurality of ceramic green sheets to be the ceramic layers 2 are prepared.

【0010】次に、複数枚のセラミックグリーンシート
の特定のものの特定の部分に内部導体膜4、ビアホール
導体5および外部導体膜6の少なくとも1つが形成され
る。これら内部導体膜4および外部導体膜6の形成にあ
たっては、導電性ペーストの印刷が適用され、ビアホー
ル導体の形成にあたっては、セラミックグリーンシート
に貫通孔を設け、そこに導電性ペーストを充填すること
が行なわれる。
Next, at least one of the inner conductor film 4, the via-hole conductor 5 and the outer conductor film 6 is formed on a specific portion of a specific one of the plurality of ceramic green sheets. Printing of a conductive paste is applied in forming the inner conductor film 4 and the outer conductor film 6, and in forming the via-hole conductor, a through hole may be provided in the ceramic green sheet and the conductive paste may be filled therein. Done.

【0011】次に、複数枚のセラミックグリーンシート
を積層することによって、積層体3となるべき生の積層
体が作製される。
Next, by laminating a plurality of ceramic green sheets, a raw laminate to be the laminate 3 is produced.

【0012】次に、生の積層体は、積層方向にプレスさ
れる。
Next, the green laminate is pressed in the laminating direction.

【0013】次に、生の積層体が焼成され、それによっ
て、焼結後の積層体3が得られる。
Next, the green laminated body is fired, whereby the laminated body 3 after sintering is obtained.

【0014】次に、積層体3の下面上に、導電性ペース
トを印刷により付与し、焼き付けることによって、外部
導体膜7が形成される。なお、外部導体膜7は、焼成前
の生の積層体の段階で形成されたり、積層前のセラミッ
クグリーンシートの段階で形成されたりすることもあ
り、この場合には、生の積層体の焼成と同時に焼き付け
られる。
Next, the outer conductor film 7 is formed on the lower surface of the laminate 3 by applying a conductive paste by printing and baking it. The outer conductor film 7 may be formed at the stage of the raw laminated body before firing, or may be formed at the stage of the ceramic green sheet before laminated. In this case, firing of the raw laminated body is performed. It is baked at the same time.

【0015】次に、積層体3の上面上に、たとえばIC
やSAWフィルタを構成するベアチップのような搭載部
品8およびたとえば積層セラミックコンデンサを構成す
る表面実装部品のような搭載部品9が実装される。図4
では、搭載部品8が半田バンプ10を介して外部導体膜
6に接続され、搭載部品9がその電極を外部導体膜6に
半田(図示を省略)を介して接続することによって表面
実装された状態が示されているが、搭載部品の形態に応
じて、その他、ダイボンドやワイヤボンド等の接続方法
が適用されることもある。また、バンプは、半田バンプ
以外に、たとえば金バンプが用いられることもある。
Next, on the upper surface of the laminate 3, for example, an IC
A mounting component 8 such as a bare chip forming a SAW filter or a mounting component 9 such as a surface mounting component forming a multilayer ceramic capacitor is mounted. Figure 4
Then, the mounting component 8 is connected to the external conductor film 6 via the solder bumps 10, and the mounting component 9 is surface-mounted by connecting its electrodes to the external conductor film 6 via solder (not shown). However, other connection methods such as die bonding and wire bonding may be applied depending on the form of the mounted component. In addition to the solder bumps, gold bumps may be used as the bumps.

【0016】このようにして、多層セラミック基板1が
完成される。
In this way, the multilayer ceramic substrate 1 is completed.

【0017】[0017]

【発明が解決しようとする課題】上述した搭載部品8お
よび9の実装を可能にするとともに、これらを適正な状
態で実装するためには、実装面となる積層体3の上面は
平坦でなければならない。
In order to enable mounting of the mounting components 8 and 9 described above and to mount them in an appropriate state, the upper surface of the laminated body 3 serving as a mounting surface must be flat. I won't.

【0018】しかしながら、積層体3の上面において、
図4に破線で示すように、凸面部11が形成されたり、
凹面部12が形成されたりすることがある。その原因
は、以下のとおりである。
However, on the upper surface of the laminate 3,
As shown by the broken line in FIG. 4, a convex surface portion 11 is formed,
The concave portion 12 may be formed. The cause is as follows.

【0019】前述したように、生の積層体を積層方向に
プレスするにあたっては、平滑面を有する剛体からなる
上下のプレス金型によって、生の積層体を挟んだ状態で
プレスすることが行なわれる。そのため、プレス後にお
いては、生の積層体の上面および下面は平坦な状態とな
っている。
As described above, when pressing the raw laminated body in the laminating direction, the raw laminated body is pressed by the upper and lower press dies made of rigid bodies having smooth surfaces. . Therefore, the upper and lower surfaces of the green laminate are flat after pressing.

【0020】しかしながら、上述のように、平滑面を有
する剛体からなるプレス金型によってプレスすると、導
体膜4および6のいずれかが存在する部分は、これが存
在しない部分に比べて、また、導体膜4および6のいず
れかが比較的多数存在する部分は、これが比較的少数し
か存在しない部分に比べて、より高い圧力が及ぼされる
ことになる。同様に、ビアホール導体5において、導電
性ペーストが比較的多く充填されている部分は、これが
存在しない部分または導電性ペーストの充填量が少ない
部分に比べて、より高い圧力が及ぼされることになる。
However, as described above, when pressing is performed with a pressing die made of a rigid body having a smooth surface, the portion where any one of the conductor films 4 and 6 is present is smaller than the portion where this is not present and the conductor film is not present. A portion having a relatively large number of either 4 or 6 will be subjected to a higher pressure than a portion having a relatively small number thereof. Similarly, in the via-hole conductor 5, a higher pressure is applied to a portion filled with a relatively large amount of the conductive paste, compared to a portion where the conductive paste is not present or a portion where the conductive paste is filled in a small amount.

【0021】このような生の積層体の面内における圧力
の差は、焼成工程において、収縮率の差となって現れ、
その結果、導体膜4および6のいずれかが存在する部分
あるいは比較的多数存在する部分および導電性ペースト
が比較的多く充填されているビアホール導体5におい
て、図4に破線で示すような凸面部11がもたらされて
しまう。
The pressure difference in the plane of such a green laminate appears as a difference in shrinkage in the firing step,
As a result, in the portion where one of the conductor films 4 and 6 is present or the portion where a relatively large number is present and the via hole conductor 5 which is filled with a relatively large amount of conductive paste, the convex surface portion 11 as shown by the broken line in FIG. Will be brought.

【0022】他方、ビアホール導体5における導電性ペ
ーストの充填量が比較的少ない場合には、プレス工程に
おいて、より低い圧力しか及ぼされないことになる。し
たがって、このビアホール導体5の部分では、焼成後に
おいて、図4に破線で示すように、凹面部12がもたら
されてしまう。
On the other hand, when the filling amount of the conductive paste in the via-hole conductor 5 is relatively small, a lower pressure is exerted in the pressing process. Therefore, in the portion of the via-hole conductor 5, the concave surface portion 12 is provided after firing as shown by the broken line in FIG.

【0023】上述の問題は、プレス圧力をより高くする
ことによって、ある程度解決できる。すなわち、プレス
圧力をより高めることによって、前述した導体膜4およ
び6ならびにビアホール導体5に起因する圧力の差が小
さくなり、また、焼成工程における収縮量がより小さく
なるため、焼成後において、積層体3の平坦性を向上さ
せることができる。
The above problem can be solved to some extent by increasing the press pressure. That is, by further increasing the pressing pressure, the difference in pressure caused by the conductor films 4 and 6 and the via-hole conductor 5 described above is reduced, and the shrinkage amount in the firing step is further reduced. 3 can be improved in flatness.

【0024】しかしながら、上述のように、プレス圧力
をより高めると、以下のように、別の問題が発生する。
However, if the pressing pressure is further increased as described above, another problem will occur as follows.

【0025】図5には、個々の積層体3となるべき生の
積層体3aを集合状態で製造するに際して作製される生
の集合積層体13が概略的に平面図で示されている。
FIG. 5 is a schematic plan view of a raw aggregate laminate 13 produced when the raw laminates 3a to be the individual laminates 3 are manufactured in the aggregate state.

【0026】生の集合積層体13は、1点鎖線で示す分
割線14に沿って分割されることによって、複数個の生
の積層体3aが取り出される。したがって、生の集合積
層体13における分割線14によって区画される各部分
には、図4に示した積層体3において設けられた内部導
体膜4、ビアホール導体5および外部導体膜6が既に形
成されている。
The raw aggregate laminate 13 is divided along a dividing line 14 indicated by a chain line to obtain a plurality of raw laminates 3a. Therefore, the inner conductor film 4, the via-hole conductor 5, and the outer conductor film 6 provided in the laminate 3 shown in FIG. 4 are already formed in each part of the raw aggregate laminate 13 which is divided by the dividing line 14. ing.

【0027】このような生の集合体13に対して、前述
したように、より高いプレス圧力が及ぼされると、生の
集合積層体13が面方向により大きく伸び、その結果、
生の集合積層体13は、図5において破線で示すよう
に、その各辺15が外方へ膨れ出すように変形してしま
う。
As described above, when a higher pressing pressure is applied to such a raw aggregate 13, the raw aggregate laminate 13 expands in the plane direction, and as a result,
As shown by the broken line in FIG. 5, the raw collective laminate 13 is deformed so that each side 15 thereof bulges outward.

【0028】このように変形が生じた生の集合積層体1
3における個々の生の積層体3aとなるべき部分は、所
定の分割線14によって区画される部分からずれてい
る。したがって、変形した生の集合積層体13を分割線
14に沿って分割したとき、導体膜4もしくは6または
ビアホール導体5を分断する断線不良が生じることが多
い。
The raw aggregate laminate 1 thus deformed
The portion of the sheet 3 that is to be the individual green laminate 3 a is deviated from the portion defined by the predetermined dividing line 14. Therefore, when the deformed raw aggregate layered body 13 is divided along the division line 14, a disconnection defect that divides the conductor film 4 or 6 or the via-hole conductor 5 often occurs.

【0029】上述の問題は、分割線14から十分に離れ
た位置に導体膜4および6ならびにビアホール導体5を
配置すれば、ある程度、解決できるが、このような対策
を講じた場合には、個々の生の積層体3aとなるべき面
積を大きくする必要があり、その結果、多層セラミック
基板1の小型化を阻害してしまう。
The above-mentioned problem can be solved to some extent by disposing the conductor films 4 and 6 and the via-hole conductor 5 at a position sufficiently distant from the dividing line 14, but if such measures are taken, individual problems can be solved. It is necessary to increase the area to be the raw laminate 3a, and as a result, miniaturization of the multilayer ceramic substrate 1 is impeded.

【0030】また、多層セラミック基板には、その内部
に搭載部品を収容し得るキャビティが設けられたものも
ある。このようなキャビティを備える多層セラミック基
板のための生の積層体をプレスするにあたっては、キャ
ビティ内にまで圧力を及ぼし得るようにするため、弾性
体をキャビティ側に配置した状態でプレス工程が実施さ
れる。
Some multi-layer ceramic substrates are provided with a cavity inside which a mounting component can be accommodated. When pressing a green laminate for a multilayer ceramic substrate having such a cavity, a pressing process is performed with an elastic body arranged on the cavity side so that pressure can be exerted in the cavity. It

【0031】そのため、キャビティを備える積層体の場
合には、プレス圧力をより高めても、前述した導体膜や
ビアホール導体に起因する圧力の差を小さくすることが
できず、そのため、焼結後の積層体において、キャビテ
ィの底面を平坦にすることが困難であり、このキャビテ
ィの底面に凸面部および/または凹面部が形成されてし
まうことがある。
Therefore, in the case of a laminated body having a cavity, even if the pressing pressure is further increased, it is not possible to reduce the pressure difference due to the above-mentioned conductor film or via-hole conductor. In the laminated body, it is difficult to flatten the bottom surface of the cavity, and a convex surface portion and / or a concave surface portion may be formed on the bottom surface of the cavity.

【0032】なお、プレス圧力を高めることなく、搭載
部品のための実装領域が、導体膜やビアホール導体の影
響を受けないようにするため、実装領域の直下には、極
力、導体膜やビアホール導体を設けないようにすること
も考えられる。しかしながら、この対策を採用すると、
多層セラミック基板における配線導体の設計に大きな制
約を受け、また、積層体の面積が必要以上に大きくなる
ため、多層セラミック基板の小型化を阻害してしまう。
In order to prevent the mounting area for the mounted components from being affected by the conductor film or the via-hole conductor without increasing the pressing pressure, the conductor film or the via-hole conductor should be located immediately below the mounting area as much as possible. It is also possible not to provide. However, if this measure is adopted,
The design of the wiring conductors in the multilayer ceramic substrate is greatly restricted, and the area of the laminated body becomes unnecessarily large, which hinders the miniaturization of the multilayer ceramic substrate.

【0033】上述したような種々の問題は、多層セラミ
ック基板の場合に限らず、搭載部品を実装した構造を有
する、たとえば積層構造を有する電子部品本体を備える
ハイブリッドタイプの電子部品など他の積層型電子部品
においても遭遇し得る。
The various problems as described above are not limited to the case of the multilayer ceramic substrate, and other laminated types such as a hybrid type electronic component having a structure in which mounting components are mounted, for example, an electronic component body having a laminated structure are provided. It can also be encountered in electronic components.

【0034】そこで、この発明の目的は、上述したよう
な問題を解決し得る、積層型セラミック電子部品の製造
方法を提供しようとすることである。
Therefore, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component which can solve the above-mentioned problems.

【0035】[0035]

【課題を解決するための手段】この発明に係る積層型セ
ラミック電子部品の製造方法において、従来の場合と同
様、複数枚のセラミックグリーンシートを用意する工程
と、複数枚のセラミックグリーンシートの特定のものの
特定の部分に導体膜およびビアホール導体の少なくとも
一方を形成する工程と、複数枚のセラミックグリーンシ
ートを積層することによって、生の積層体を作製する工
程と、生の積層体を焼成することによって、焼結後の積
層体を得る工程と、焼結後の積層体の表面に搭載部品を
実装する工程とが実施される。
In the method of manufacturing a multilayer ceramic electronic component according to the present invention, a step of preparing a plurality of ceramic green sheets and a step of specifying a plurality of ceramic green sheets are performed as in the conventional case. A step of forming at least one of a conductor film and a via-hole conductor in a specific part of the object, a step of producing a raw laminate by laminating a plurality of ceramic green sheets, and a step of firing the raw laminate. A step of obtaining a laminated body after sintering and a step of mounting a mounting component on the surface of the laminated body after sintering are carried out.

【0036】この発明は、上述のような積層型セラミッ
ク電子部品の製造方法において、前述した技術的課題を
解決するため、次のような構成を備えることを特徴とし
ている。
In order to solve the above-mentioned technical problems, the present invention is characterized by the following structure in the method for manufacturing a multilayer ceramic electronic component as described above.

【0037】すなわち、少なくとも2枚のセラミックグ
リーンシートを積層した状態にある構造物における、導
体膜およびビアホール導体の少なくとも一方が形成され
た部分の少なくとも一部を含む部分であって、搭載部品
が実装される面側および/または搭載部品が実装される
面とは逆側の面を、他の部分に比べて、より強くプレス
するように、この構造物をセラミックグリーンシートの
積層方向にプレスする工程が実施される。
That is, in a structure in which at least two ceramic green sheets are laminated, it is a part including at least a part of a part where at least one of a conductor film and a via-hole conductor is formed, and mounting parts are mounted. And / or pressing the structure in the stacking direction of the ceramic green sheets so that the surface opposite to the surface on which the mounted component is mounted and / or the surface on which the mounted component is mounted is pressed more strongly than other parts. Is carried out.

【0038】上述の少なくとも2枚のセラミックグリー
ンシートを積層した状態にある構造物は、積層を終えた
後に得られる生の積層体であっても、積層の途中に得ら
れるものであってもよい。
The above-mentioned structure in which at least two ceramic green sheets are laminated may be a raw laminate obtained after the lamination or a structure obtained during the lamination. .

【0039】そして、前述した搭載部品を実装する工程
では、焼結後の積層体における、プレス工程においてよ
り強くプレスされた部分に対応する表面領域上に搭載部
品を実装することが行なわれる。
Then, in the step of mounting the mounted component described above, the mounted component is mounted on the surface region of the laminated body after sintering, which corresponds to the portion pressed more strongly in the pressing step.

【0040】この発明は、キャビティを有する積層型セ
ラミック電子部品の製造方法にも適用される。この場
合、前述した生の積層体は、キャビティを有している。
The present invention is also applied to a method of manufacturing a laminated ceramic electronic component having a cavity. In this case, the above-mentioned green laminate has a cavity.

【0041】上述のように、この発明がキャビティを有
する積層型セラミック電子部品の製造方法に適用される
場合、プレス工程においてより強くプレスされた部分
は、キャビティの底面部分に対応する領域内に位置され
ることが好ましい。
As described above, when the present invention is applied to the method for manufacturing a multilayer ceramic electronic component having a cavity, the portion that is pressed harder in the pressing step is located in the region corresponding to the bottom portion of the cavity. Preferably.

【0042】プレス工程においてより強くプレスする部
分は、導体膜およびビアホール導体の少なくとも一方が
形成された複数個の部分に跨っていてもよい。
The portion to be pressed more strongly in the pressing step may straddle a plurality of portions in which at least one of the conductor film and the via-hole conductor is formed.

【0043】好ましくは、プレス工程において、より強
くプレスする部分でのプレス圧力は10〜80MPaの
範囲に選ばれる。
Preferably, in the pressing step, the pressing pressure in the portion to be pressed more strongly is selected in the range of 10 to 80 MPa.

【0044】この発明の好ましい実施態様によれば、プ
レス工程において、より強くプレスする部分に凸部を有
するプレス金型が用いられる。この場合、生の積層体に
は、この凸部に対応する凹部が形成されることになる。
According to a preferred embodiment of the present invention, in the pressing step, a pressing die having a convex portion in a portion to be pressed more strongly is used. In this case, a concave portion corresponding to this convex portion is formed in the raw laminate.

【0045】また、上述の実施態様の場合には、搭載部
品を実装する表面領域は、上述の凹部の底面上に与えら
れることになる。
Further, in the case of the above-described embodiment, the surface area for mounting the mounting component is provided on the bottom surface of the above-mentioned recess.

【0046】なお、プレス工程において、前述した凸部
を有する金型は、プレスされるべき構造物の一方側にお
いてのみ用いられ、搭載部品を実装する表面領域は、凸
部に対応して形成された凹部とは逆側の面上に与えられ
てもよい。
In the pressing process, the mold having the above-mentioned convex portion is used only on one side of the structure to be pressed, and the surface area for mounting the mounting component is formed corresponding to the convex portion. The recess may be provided on the surface opposite to the recess.

【0047】プレス工程において、凸部を有するプレス
金型が用いられるとき、この凸部は30〜200μmの
範囲の高さを有していることが好ましい。
When a press die having a convex portion is used in the pressing step, the convex portion preferably has a height in the range of 30 to 200 μm.

【0048】[0048]

【発明の実施の形態】図1は、この発明の第1の実施形
態による積層型セラミック電子部品の製造方法を説明す
るためのものである。この実施形態では、図1(3)に
示すような多層セラミック基板21が製造される。この
多層セラミック基板21と前述の図4に示した多層セラ
ミック基板1とを対比すればわかるように、これら多層
セラミック基板21および1は、互いに共通する多くの
要素を備えている。したがって、特に互いに区別する必
要がない場合には、図1において、図4に示した要素に
相当する要素には同様の参照符号を付すとともに、重複
する説明は省略することがある。
1 is a view for explaining a method of manufacturing a multilayer ceramic electronic component according to a first embodiment of the present invention. In this embodiment, a multilayer ceramic substrate 21 as shown in FIG. 1 (3) is manufactured. As can be seen by comparing the multilayer ceramic substrate 21 with the multilayer ceramic substrate 1 shown in FIG. 4, the multilayer ceramic substrates 21 and 1 have many common elements. Therefore, in the case where it is not particularly necessary to distinguish them from each other, in FIG. 1, elements corresponding to those shown in FIG. 4 are denoted by the same reference numerals, and redundant description may be omitted.

【0049】まず、図1(1)に示すように、複数枚の
セラミックグリーンシート22が用意される。これらセ
ラミックグリーンシート22は、図1(3)に示したセ
ラミック層2となるべきものである。
First, as shown in FIG. 1A, a plurality of ceramic green sheets 22 are prepared. These ceramic green sheets 22 are to be the ceramic layers 2 shown in FIG.

【0050】次に、複数枚のセラミックグリーンシート
22の特定のものの特定の部分に内部導体膜4、ビアホ
ール導体5および外部導体膜6の少なくとも1つが形成
される。
Next, at least one of the inner conductor film 4, the via-hole conductor 5 and the outer conductor film 6 is formed on a specific portion of a specific one of the plurality of ceramic green sheets 22.

【0051】より詳細には、特定のセラミックグリーン
シート22に、パンチングまたはレーザ加工等の方法を
用いて、ビアホール導体5のための貫通孔が設けられ、
この貫通孔に導電性ペーストが充填され、それによって
ビアホール導体5が形成される。また、内部導体膜4ま
たは外部導体膜6が、特定のセラミックグリーンシート
22上に、導電性ペーストをスクリーン印刷することに
よって形成される。これらビアホール導体5の形成工程
と導体膜4および6の形成工程との順序は、いずれが先
であってもよく、また、導体膜4および6の形成工程と
同時に、ビアホール導体5のための導電性ペーストの充
填工程を実施してもよい。
More specifically, the specific ceramic green sheet 22 is provided with a through hole for the via-hole conductor 5 by using a method such as punching or laser processing.
The through hole is filled with a conductive paste, whereby the via hole conductor 5 is formed. Further, the inner conductor film 4 or the outer conductor film 6 is formed on the specific ceramic green sheet 22 by screen-printing a conductive paste. The order of the formation process of the via-hole conductor 5 and the formation process of the conductor films 4 and 6 may be any, and the conductivity for the via-hole conductor 5 may be the same as the formation process of the conductor films 4 and 6. You may implement the filling process of a conductive paste.

【0052】次に、図1(2)に示すように、複数枚の
セラミックグリーンシート22を積層することによっ
て、生の積層体23が作製される。
Next, as shown in FIG. 1B, a plurality of ceramic green sheets 22 are laminated to form a raw laminate 23.

【0053】次に、生の積層体23は、積層方向にプレ
スされる。このプレス工程において、以下に説明するよ
うに、特徴ある方法が採用される。
Next, the green laminate 23 is pressed in the laminating direction. In this pressing step, a characteristic method is adopted as described below.

【0054】図1(2)に示すように、プレス工程を実
施するため、それぞれ剛体からなる上プレス金型24お
よび下プレス金型25が用いられ、これらの間に生の積
層体23が配置される。
As shown in FIG. 1 (2), an upper press die 24 and a lower press die 25 each made of a rigid body are used to carry out the pressing step, and the raw laminate 23 is arranged between them. To be done.

【0055】上プレス金型24は、凸部26を有してい
る。そのため、プレス工程を実施したとき、生の積層体
23における、導体膜4および6ならびにビアホール導
体5の少なくとも1つが形成されている部分の少なくと
も一部を含む特定の部分が、他の部分に比べて、より強
くプレスされる。その結果、生の積層体23の上面に
は、凸部26に対応する凹部27が形成される。
The upper press die 24 has a convex portion 26. Therefore, when the pressing step is performed, a specific portion including at least a portion of the raw laminate 23 in which at least one of the conductor films 4 and 6 and the via-hole conductor 5 is formed is different from other portions. It will be pressed harder. As a result, a concave portion 27 corresponding to the convex portion 26 is formed on the upper surface of the raw laminated body 23.

【0056】次に、生の積層体23が焼成され、それに
よって、図1(3)に示すように、焼結後の積層体28
が得られる。
Next, the green laminate 23 is fired, whereby the sintered laminate 28 is sintered as shown in FIG. 1 (3).
Is obtained.

【0057】次に、積層体28の下面上に、外部導体膜
7が、導電性ペーストの付与および焼き付けによって形
成される。なお、外部導体膜7は、図4を参照して前述
したように、生の積層体23の段階あるいは積層前のセ
ラミックグリーンシート22の段階で導電性ペーストを
付与し、生の積層体23を焼成する工程において、この
導電性ペーストを同時に焼成することによって形成され
てもよい。
Next, the outer conductor film 7 is formed on the lower surface of the laminated body 28 by applying and baking a conductive paste. As described above with reference to FIG. 4, the external conductor film 7 is coated with the conductive paste at the stage of the raw laminate 23 or at the stage of the ceramic green sheet 22 before being laminated to form the raw laminate 23. In the step of baking, the conductive paste may be formed by baking at the same time.

【0058】次に、積層体28における、上述したプレ
ス工程においてより強くプレスされた部分に対応する表
面領域すなわち凹部27の底面を実装領域としながら、
この実装領域上に、搭載部品8および9が、図4を参照
して説明したのと同様の方法によって実装される。
Next, while using the surface area corresponding to the portion of the laminated body 28 pressed more strongly in the above-mentioned pressing step, that is, the bottom surface of the recess 27 as the mounting area,
The mounting components 8 and 9 are mounted on this mounting area by the same method as described with reference to FIG.

【0059】このようにして、多層セラミック基板21
が完成される。
In this way, the multilayer ceramic substrate 21
Is completed.

【0060】この多層セラミック基板21において、実
装面となる凹部27の底面には、図4に示したような凸
面部11や凹面部12が生じにくく、良好な平坦性が与
えられる。その理由は、以下のとおりである。
In this multilayer ceramic substrate 21, the convex portion 11 and the concave portion 12 as shown in FIG. 4 are unlikely to be formed on the bottom surface of the concave portion 27 which is the mounting surface, and good flatness is provided. The reason is as follows.

【0061】すなわち、生の積層体23の段階で、凹部
27の底面には、他の部分に比べて、より強いプレス圧
力が及ぼされる。その結果、この部分において、導体膜
4および6ならびにビアホール導体5の存在に起因する
圧力の差がより小さくされ、また、焼成工程における収
縮量がより小さくなり、その結果、焼成工程において、
収縮率の差が小さくなるためである。
That is, at the stage of the green laminate 23, a stronger pressing pressure is exerted on the bottom surface of the recess 27 as compared with the other portions. As a result, in this portion, the difference in pressure due to the presence of the conductor films 4 and 6 and the via-hole conductor 5 is further reduced, and the shrinkage amount in the firing step is further reduced. As a result, in the firing step,
This is because the difference in shrinkage is small.

【0062】また、このプレス工程では、より強いプレ
ス圧力を、生の積層体23全体に及ぼすのではなく、実
装領域として必要な部分にのみ及ぼすので、生の積層体
23全体が面方向に伸びにくく、そのため、生の積層体
23が、この複数個のものを集合させた生の集合積層体
の形態をなしているとき、図5に示すような各辺での膨
らみを生じにくくすることができる。
Further, in this pressing step, a stronger pressing pressure is not exerted on the entire raw laminate 23, but only on a portion required as a mounting area, so that the entire raw laminate 23 extends in the surface direction. Therefore, when the raw laminated body 23 is in the form of a raw aggregated laminated body in which a plurality of these are aggregated, it is possible to prevent the bulge on each side as shown in FIG. 5 from occurring easily. it can.

【0063】上述のように、プレス工程において、より
強くプレスする部分でのプレス圧力は、10〜80MP
aの範囲に選ばれることが好ましい。このプレス圧力が
10MPaより小さいと、実装領域となる凹部27の底
面における平坦性を向上させる効果が小さく、他方、プ
レス圧力が80MPaより大きいと、生の積層体23全
体の伸びが大きくなり過ぎ、導体膜4等の配線導体にお
ける断線不良が生じやすくなるためである。
As described above, in the pressing step, the pressing pressure at the portion to be pressed more strongly is 10 to 80 MP.
It is preferable to be selected in the range of a. If the pressing pressure is less than 10 MPa, the effect of improving the flatness of the bottom surface of the recess 27, which is the mounting region, is small. On the other hand, if the pressing pressure is more than 80 MPa, the elongation of the entire green laminate 23 becomes too large. This is because disconnection defects easily occur in the wiring conductor such as the conductor film 4.

【0064】また、上プレス金型24に設けられた凸部
26の高さは、30〜200μmの範囲に選ばれること
が好ましい。凸部26の高さが30μm未満であると、
凸部26を備える上プレス金型24を用いてプレスする
効果がほとんどなくなり、他方、凸部26の高さが20
0μmを超えると、これによって形成された凹部27の
周縁部において、配線導体の断線が生じやすくなるため
である。
Further, the height of the convex portion 26 provided on the upper press die 24 is preferably selected in the range of 30 to 200 μm. When the height of the convex portion 26 is less than 30 μm,
The effect of pressing using the upper press die 24 having the convex portion 26 is almost eliminated, while the height of the convex portion 26 is 20
This is because if it exceeds 0 μm, the wiring conductor is likely to be broken at the peripheral portion of the recess 27 formed thereby.

【0065】また、生の積層体23を得るための複数枚
のセラミックグリーンシート22の積層工程およびその
後のプレス工程において、セラミックグリーンシート2
2相互間のずれを生じにくくするため、セラミックグリ
ーンシート22を取り囲む外枠を有する金型を用いた
り、あるいは、セラミックグリーンシート22の外周部
分に貫通孔を設けておき、そこにピンを通してセラミッ
クグリーンシート22を位置決めしたりすることが好ま
しい。
In addition, in the step of laminating a plurality of ceramic green sheets 22 to obtain the green laminate 23 and the subsequent pressing step, the ceramic green sheets 2 are
In order to prevent the displacement between the two, it is possible to use a mold having an outer frame that surrounds the ceramic green sheet 22, or to provide a through hole in the outer peripheral portion of the ceramic green sheet 22 and insert a pin there through to insert the ceramic green sheet. It is preferable to position the sheet 22.

【0066】なお、上プレス金型24は、凸部26を一
体的に構成するものであったが、凸部26を与える部分
とそれ以外の部分とが分割された金型を用いてもよい。
この場合、プレス工程において、凸部26を与える部分
とそれ以外の部分とを同時に作動させても、あるいは、
2段階に分けて作動させてもよい。後者の場合、凸部2
6を与える部分とそれ以外の部分とを同時に作動させ、
生の積層体23全体を比較的弱いプレス圧力でプレスし
た後、凸部26を与える部分のみをより強いプレス圧力
をもって作動させるように制御してもよい。
Although the upper press die 24 is formed integrally with the convex portion 26, a die in which the portion providing the convex portion 26 and the other portion are divided may be used. .
In this case, in the pressing step, even if the portion providing the convex portion 26 and the other portion are simultaneously operated, or
It may be operated in two stages. In the latter case, the convex portion 2
6 and the other parts are activated at the same time,
After pressing the entire green laminate 23 with a relatively weak pressing pressure, it is possible to control so that only the portion providing the convex portion 26 is operated with a stronger pressing pressure.

【0067】また、プレス工程は、前述したように、積
層を終えた後に得られる生の積層体23に対して実施さ
れるのではなく、積層の途中に得られる少なくとも2枚
のセラミックグリーンシート22を積層した状態にある
構造物に対して実施されてもよい。典型的には、1枚の
セラミックグリーンシート22を積層する毎に、プレス
工程を実施する、いわゆる逐次プレス工程が採用されて
もよい。
As described above, the pressing step is not performed on the green laminate 23 obtained after the lamination, but at least two ceramic green sheets 22 obtained during the lamination. May be applied to the structure in the state of being laminated. Typically, a so-called sequential pressing step may be employed, in which a pressing step is performed every time one ceramic green sheet 22 is laminated.

【0068】また、生の積層体23または積層体28が
集合積層体の状態で用意される場合、生の集合積層体を
分割して、個々の生の積層体23を取り出した後、焼成
工程を実施し、その後、搭載部品8および9を実装する
工程を実施してもよいが、生の集合積層体を焼成し、焼
結後の集合積層体を得た段階で、搭載部品8および9の
実装を実施し、その後、集合積層体を分割して、複数個
の積層体28すなわち複数個の多層セラミック基板21
を取り出すようにしてもよい。また、生の集合積層体を
焼成し、焼結後の集合積層体を得た段階で、集合積層体
を分割して、複数個の多層セラミック基板21を取り出
し、その後、搭載部品8および9の実装を実施するよう
にしてもよい。
When the raw laminated body 23 or the laminated body 28 is prepared in the state of a collective laminated body, the raw collective laminated body is divided and the individual raw laminated body 23 is taken out, followed by a firing step. After that, the step of mounting the mounting components 8 and 9 may be carried out. However, when the raw collective laminate is fired to obtain a sintered laminated laminate, the mounting components 8 and 9 are mounted. Mounting is carried out, and then the collective laminated body is divided into a plurality of laminated bodies 28, that is, a plurality of multilayer ceramic substrates 21.
May be taken out. In addition, when the raw laminated body is fired to obtain the sintered laminated body, the laminated body is divided and a plurality of multilayer ceramic substrates 21 are taken out. You may make it implement.

【0069】図2は、この発明の第2の実施形態を説明
するための図1(3)に相当する図である。図2におい
て、図1(3)に示した要素に相当する要素には、同様
の参照符号を付し、重複する説明は省略する。
FIG. 2 is a view corresponding to FIG. 1 (3) for explaining the second embodiment of the present invention. In FIG. 2, elements corresponding to those shown in FIG. 1 (3) are designated by the same reference numerals, and redundant description will be omitted.

【0070】この第2の実施形態では、多層セラミック
基板21aに備える積層体28aの下面に凹部27が形
成され、上面は平坦な状態とされる。
In the second embodiment, the concave portion 27 is formed on the lower surface of the laminated body 28a provided on the multilayer ceramic substrate 21a, and the upper surface is made flat.

【0071】このような積層体28aを得るため、図1
(2)を参照して説明したプレス工程において、下プレ
ス金型25に凸部を有するものが用いられ、上プレス金
型24に平坦なものが用いられる。
In order to obtain such a laminated body 28a, as shown in FIG.
In the pressing process described with reference to (2), the lower press die 25 having a convex portion is used, and the upper press die 24 is flat.

【0072】この実施形態によれば、搭載部品8および
9を実装する実装領域は、凹部27とは逆側の面上に与
えられることになる。この場合であっても、凹部27が
形成された部分において、他の部分に比べて、より強い
プレス圧力が生の積層体の段階で及ぼされているので、
第1の実施形態の場合と同様、実装領域における平坦性
を向上させることができる。
According to this embodiment, the mounting area for mounting the mounting components 8 and 9 is provided on the surface opposite to the recess 27. Even in this case, since stronger pressing pressure is exerted on the portion where the recess 27 is formed as compared with other portions at the stage of the green laminate,
Similar to the case of the first embodiment, the flatness in the mounting region can be improved.

【0073】なお、以上説明した第1および第2の実施
形態から類推できるように、図1(2)に示した上プレ
ス金型24および下プレス金型25の双方に凸部26が
形成されていてもよい。
As can be inferred from the first and second embodiments described above, the convex portions 26 are formed on both the upper press die 24 and the lower press die 25 shown in FIG. 1 (2). May be.

【0074】図3は、この発明の第3の実施形態を説明
するための図である。この第3の実施形態は、キャビテ
ィを有する積層体を備える多層セラミック基板を製造し
ようとするものである。図3において、図1に示した要
素に相当する要素には同様の参照符号を付し、重複する
説明は省略する。
FIG. 3 is a diagram for explaining the third embodiment of the present invention. The third embodiment is intended to manufacture a multilayer ceramic substrate including a laminated body having a cavity. In FIG. 3, elements corresponding to those shown in FIG. 1 are designated by the same reference numerals, and redundant description will be omitted.

【0075】図3(1)には、この実施形態において作
製される生の積層体31が示されている。また、図3
(1)には、前述した第1の実施形態による製造方法に
よって得られたものであり、かつ図1(2)に示された
生の積層体23がその一部に図示されている。
FIG. 3 (1) shows a raw laminate 31 produced in this embodiment. Also, FIG.
Part (1) of FIG. 1 shows the raw laminate 23 obtained by the manufacturing method according to the first embodiment and shown in FIG. 1 (2).

【0076】なお、第3の実施形態では、凹部27は、
キャビティ32の底面部分に対応する領域内であって、
キャビティ32の底面上に形成されたが、これに限定さ
れず、第2の実施形態のように、積層体32の下面側に
形成されても、さらに、キャビティ32の底面より広い
領域にわたって形成されてもよい。
In the third embodiment, the recess 27 is
In a region corresponding to the bottom portion of the cavity 32,
Although it is formed on the bottom surface of the cavity 32, the present invention is not limited to this, and even if it is formed on the lower surface side of the stacked body 32 as in the second embodiment, it is formed over a wider area than the bottom surface of the cavity 32. May be.

【0077】図3(1)に示した生の積層体31を得る
ため、まず、図1を参照して説明した方法によって、そ
の一部を構成する生の積層体23が作製される。
In order to obtain the raw laminated body 31 shown in FIG. 3 (1), first, the raw laminated body 23 forming a part thereof is manufactured by the method described with reference to FIG.

【0078】次に、キャビティ32を与えるための貫通
孔33がそれぞれ設けられた複数枚のセラミックグリー
ンシート34が用意され、これらセラミックグリーンシ
ート34が生の積層体23の上に積層される。
Next, a plurality of ceramic green sheets 34 each provided with a through hole 33 for providing the cavity 32 are prepared, and these ceramic green sheets 34 are laminated on the green laminate 23.

【0079】これらセラミックグリーンシート34の積
層にあたっても、前述したような積層ずれを防止するた
めの外枠を有する金型を用いる対策または貫通孔とピン
との組合せを用いる対策が講じられてもよい。
In stacking these ceramic green sheets 34, it is also possible to take measures to use a die having an outer frame for preventing the above-mentioned stacking deviation or to use a combination of through holes and pins.

【0080】次に、図3(2)に示すように、生の積層
体31の、キャビティ32の開口側に、弾性体35が配
置され、これら生の積層体31および弾性体35が、可
撓性のシートからなる袋36内に収容される。
Next, as shown in FIG. 3B, the elastic body 35 is arranged on the opening side of the cavity 32 of the raw laminated body 31, and the raw laminated body 31 and the elastic body 35 can be connected to each other. It is housed in a bag 36 made of a flexible sheet.

【0081】次に、生の積層体31および弾性体35
は、袋36とともに、静水圧プレス装置内に入れられ、
矢印37で示すように、袋36を介して生の積層体31
および弾性体35に静水圧が付与される。このとき、弾
性体35は、生の積層体31のキャビティ32の内面に
沿うように変形するため、生の積層体31の全表面に向
かって、均等な圧力を及ぼすことができる。
Next, the raw laminate 31 and the elastic body 35 are used.
Is placed in a hydrostatic press with bag 36,
Through the bag 36, the raw laminate 31 is shown, as indicated by arrow 37.
And the hydrostatic pressure is applied to the elastic body 35. At this time, since the elastic body 35 is deformed along the inner surface of the cavity 32 of the raw laminate 31, it is possible to exert a uniform pressure on the entire surface of the raw laminate 31.

【0082】このようにプレス工程を終えた後、生の積
層体31は、袋36から取り出される。
After the pressing step is completed in this way, the green laminate 31 is taken out of the bag 36.

【0083】この生の積層体31において、凹部27の
形成領域からわかるように、その一部である生の積層体
23の部分を得るために実施されたプレス工程において
より強くプレスされた部分は、キャビティ32の底面の
領域内に位置されている。
As can be seen from the formation region of the concave portion 27, the portion of the raw laminate 31 that is more strongly pressed in the pressing step performed to obtain the portion of the raw laminate 23 that is a part of the depression 27 is , Located in the area of the bottom surface of the cavity 32.

【0084】次に、生の積層体31が焼成される。生の
積層体31が集合積層体の状態で用意される場合、この
焼成工程は、生の集合積層体に対して実施されても、生
の集合積層体を分割した後に実施されてもよい。
Next, the green laminate 31 is fired. When the raw laminated body 31 is prepared as a collective laminated body, this firing step may be performed on the raw collective laminated body or after dividing the raw collective laminated body.

【0085】次に、焼結後の積層体に対して、搭載部品
を実装する工程が実施される。この搭載部品のための実
装領域は、キャビティ32の底面の領域内にある凹部2
7が設けられた領域内とされる。
Next, the step of mounting the mounting parts on the laminated body after sintering is carried out. The mounting area for this mounting component is the recess 2 in the area of the bottom surface of the cavity 32.
Within the area where 7 is provided.

【0086】次に、必要に応じて、積層体の下面上に外
部導体膜が形成され、キャビティ32を備える多層セラ
ミック基板が完成される。
Next, if necessary, an outer conductor film is formed on the lower surface of the laminate to complete the multilayer ceramic substrate having the cavities 32.

【0087】以上、この発明を、図示したいくつかの実
施形態に関連して説明したが、この発明の範囲内におい
て、その他、種々の変形例が可能である。
Although the present invention has been described with reference to some of the embodiments shown in the drawings, various other modifications are possible within the scope of the present invention.

【0088】たとえば、図示した多層セラミック基板2
1における内部導体膜4、ビアホール導体5ならびに外
部導体膜6および7のような配線導体の形態や搭載部品
8および9の配置等は一例に過ぎず、必要な設計に応じ
て、任意に変更することができる。
For example, the illustrated multilayer ceramic substrate 2
The form of the wiring conductor such as the inner conductor film 4, the via-hole conductor 5 and the outer conductor films 6 and 7 and the arrangement of the mounting components 8 and 9 in 1 are merely examples, and may be arbitrarily changed according to the required design. be able to.

【0089】また、生の積層体23に設けられた凹部2
7すなわちより強くプレスされた部分の平面形状は、た
とえば単純な角形であることが一般的であるが、その
他、多層セラミック基板の設計に応じて、任意の形状に
変更することができる。
Further, the concave portion 2 provided in the raw laminate 23
The planar shape of 7 or the portion pressed more strongly is generally, for example, a simple prismatic shape, but it can be changed to any other shape depending on the design of the multilayer ceramic substrate.

【0090】また、上述した凹部27すなわちより強く
プレスされた部分は、図示した実施形態では、導体膜4
および6ならびにビアホール導体5の各々が形成された
複数個の部分に跨がりながら、1個の生の積層体23に
対して1個だけ与えられたが、このようなより強くプレ
スする部分は、1個の生の積層体に対して、複数箇所に
分布するように与えられてもよい。
Further, in the illustrated embodiment, the above-mentioned recess 27, that is, the portion that is pressed harder, is the conductive film 4.
And 6 and the via-hole conductor 5 are straddled over a plurality of portions where each is formed, only one is given to one raw laminated body 23. It may be provided so as to be distributed to a plurality of locations for one raw laminate.

【0091】また、図示の実施形態では、凹部27とそ
れ以外の部分との境界に跨らないように導体膜4および
6が形成されていたが、この境界は、導体膜が延びる領
域内に位置されてもよい。
Further, in the illustrated embodiment, the conductor films 4 and 6 are formed so as not to extend over the boundary between the recess 27 and the other portions, but this boundary is within the region where the conductor film extends. It may be located.

【0092】また、図示した実施形態は、搭載部品を実
装した構造を有する多層セラミック基板の製造方法に向
けられるものであったが、積層体が多層セラミック基板
以外の積層型セラミック電子部品の本体部分をなし、こ
の上に適宜の搭載部品が実装される構造を有する、たと
えばハイブリッドタイプの積層型セラミック電子部品の
製造方法にも、この発明を適用することができる。
Although the illustrated embodiment is directed to a method for manufacturing a multilayer ceramic substrate having a structure in which mounting components are mounted, the main body portion of a multilayer ceramic electronic component other than the multilayer ceramic substrate is used as the laminated body. The present invention can also be applied to a method of manufacturing, for example, a hybrid type multilayer ceramic electronic component having a structure in which appropriate mounting components are mounted thereon.

【0093】[0093]

【発明の効果】以上のように、この発明によれば、セラ
ミックグリーンシートの積層を終えた後に得られる生の
積層体または積層の途中に得られるものである、少なく
とも2枚のセラミックグリーンシートを積層した状態に
ある構造物に対して、導体膜およびビアホール導体の少
なくとも一方が形成された部分の少なくとも一部を含む
部分であって、搭載部品が実装される面側および/また
は搭載部品が実装される面とは逆側の面を、他の部分に
比べて、より強くプレスするように、この積層体をセラ
ミックグリーンシートの積層方向にプレスする工程が実
施されるので、このより強くプレスされた部分では、導
体膜やビアホール導体に起因するプレス圧力の差を小さ
くすることができる。
As described above, according to the present invention, at least two ceramic green sheets, which are a green laminate obtained after the lamination of the ceramic green sheets is finished or obtained during the lamination, are provided. A portion including at least a part of a portion in which at least one of a conductor film and a via-hole conductor is formed with respect to a structure in a stacked state, and a surface side on which a mounting component is mounted and / or a mounting component is mounted. The step of pressing this laminated body in the stacking direction of the ceramic green sheets is performed so that the surface opposite to the surface to be pressed is pressed more strongly than other parts. In the open portion, the difference in pressing pressure due to the conductor film and the via-hole conductor can be reduced.

【0094】したがって、生の積層体を焼成するとき、
上述のプレス圧力の差によってもたらされる収縮率の差
を小さくできるとともに、収縮量自身をも小さくするこ
とができるので、焼結後の積層体における、より強くプ
レスされた部分に対応する表面領域の平坦性を向上させ
ることができる。
Therefore, when firing the green laminate,
Since it is possible to reduce the difference in shrinkage ratio caused by the above-mentioned difference in pressing pressure and also reduce the shrinkage amount itself, the surface area of the sintered laminate corresponding to the more strongly pressed portion can be reduced. The flatness can be improved.

【0095】そのため、このように平坦性が向上された
表面領域上に搭載部品を実装すれば、不適正な実装状態
となったり、実装自身が不可能になったりすることを有
利に防止することができる。
Therefore, if the mounting components are mounted on the surface area with improved flatness, it is possible to advantageously prevent an improper mounting state or the mounting itself becoming impossible. You can

【0096】また、上述のように、搭載部品を実装すべ
き表面領域の平坦性が、導体膜やビアホール導体の存在
に関らず、向上されるので、積層型セラミック電子部品
に備える積層体における配線導体の設計の自由度が増
し、また、積層型セラミック電子部品の小型化かつ配線
の高密度化にも貢献させることができる。
Further, as described above, the flatness of the surface region on which the mounting component is to be mounted is improved regardless of the presence of the conductor film or the via-hole conductor. The degree of freedom in designing the wiring conductor is increased, and it is possible to contribute to miniaturization of the multilayer ceramic electronic component and high density of wiring.

【0097】また、上述のように、より強くプレスする
部分は、生の積層体の面方向全体ではないので、プレス
工程において、生の積層体に面方向の不所望な伸びが生
じることを抑制できる。そのため、生の積層体の変形に
伴う配線導体の変形による不良品の発生を防止できると
ともに、生の積層体が、その複数個のものを集合させた
集合積層体の状態でプレスされる場合には、この生の集
合積層体の変形のために、これを分割したとき、配線導
体が不所望にも分断されるといった断線不良が生じるこ
とを防止することができる。
Further, as described above, the portion to be pressed more strongly is not the entire surface direction of the green laminate, so that in the pressing step, undesired elongation in the green direction is suppressed in the green laminate. it can. Therefore, it is possible to prevent the generation of defective products due to the deformation of the wiring conductor due to the deformation of the raw laminate, and when the raw laminate is pressed in the state of an aggregate laminate in which a plurality of the raw laminates are assembled. This makes it possible to prevent disconnection defects such as undesired disconnection of the wiring conductor when the raw aggregated laminate is divided due to the deformation of the raw aggregated laminate.

【0098】上述したプレス工程において、より強くプ
レスする部分でのプレス圧力が10〜80MPaの範囲
に選ばれると、プレスによる平坦性を向上させる効果を
確実に得ることができるとともに、生の積層体における
不所望な伸びをより確実に生じないようにすることがで
きる。
In the above-mentioned pressing step, if the pressing pressure in the portion to be pressed more strongly is selected in the range of 10 to 80 MPa, the effect of improving the flatness by pressing can be surely obtained and the raw laminate can be obtained. It is possible to more surely prevent the undesired elongation at.

【0099】また、プレス工程において、凸部を有する
プレス金型が用いられると、前述したように、特定の部
分をより強くプレスするプレス状態を容易に実現するこ
とができる。
Further, when a press die having a convex portion is used in the pressing step, it is possible to easily realize a pressed state in which a specific portion is pressed more strongly, as described above.

【0100】上述の凸部の高さが30〜200μmの範
囲に選ばれると、凸部が当たる領域において、確実によ
り強くプレスすることができるとともに、このプレスに
よる生の積層体の不所望な変形がより確実に防止される
ことができる。
When the height of the above-mentioned convex portion is selected in the range of 30 to 200 μm, it is possible to surely press more strongly in the region where the convex portion hits, and undesired deformation of the raw laminate by this pressing. Can be prevented more reliably.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施形態による積層型セラミ
ック電子部品の製造方法に備える典型的な工程を順次示
すもので、図示された要素は、その特定の断面を表わし
た正面図で示されている。
FIG. 1 is a view sequentially showing typical steps included in a method for manufacturing a multilayer ceramic electronic component according to a first embodiment of the present invention, in which elements shown in the drawings are shown in a front view showing a specific cross section thereof. Has been done.

【図2】この発明の第2の実施形態による積層型セラミ
ック電子部品の製造方法を説明するための図1(3)に
相当する図である。
FIG. 2 is a diagram corresponding to FIG. 1 (3) for explaining the method for manufacturing the multilayer ceramic electronic component according to the second embodiment of the present invention.

【図3】この発明の第3の実施形態による積層型セラミ
ック電子部品の製造方法を説明するためのもので、特徴
的工程のみを示し、図示された要素は、その特定の断面
を表わした正面図で示されている。
FIG. 3 is a view for explaining a method of manufacturing a multilayer ceramic electronic component according to a third embodiment of the present invention, showing only characteristic steps, and the elements shown in the drawings are front views showing specific cross sections thereof. Shown in the figure.

【図4】この発明にとって興味ある積層型セラミック電
子部品の一例としての多層セラミック基板1の特定の断
面を表わした正面図である。
FIG. 4 is a front view showing a specific cross section of a multilayer ceramic substrate 1 as an example of a multilayer ceramic electronic component which is of interest to the present invention.

【図5】この発明が解決しようとする課題を説明するた
めの生の集合積層体13を概略的に示す平面図である。
FIG. 5 is a plan view schematically showing a raw collective laminate 13 for explaining the problem to be solved by the present invention.

【符号の説明】[Explanation of symbols]

2 セラミック層 4 内部導体膜 5 ビアホール導体 6,7 外部導体膜 8,9 搭載部品 21,21a 多層セラミック基板 22,34 セラミックグリーンシート 23,31 生の積層体 24 上プレス金型 25 下プレス金型 26 凸部 27 凹部 28,28a 積層体 32 キャビティ 2 ceramic layers 4 Internal conductor film 5 Via hole conductor 6,7 External conductor film 8, 9 mounted parts 21,21a Multilayer ceramic substrate 22,34 Ceramic green sheet 23,31 Raw laminate 24 Upper press die 25 Lower press die 26 convex 27 recess 28,28a laminated body 32 cavities

───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 範夫 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5E346 AA02 AA12 AA15 AA22 AA32 AA51 CC16 DD02 DD34 EE24 EE25 EE27 FF45 GG04 GG06 GG07 GG08 GG09 HH11    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Norio Sakai             2-10-10 Tenjin, Nagaokakyo, Kyoto Stock             Murata Manufacturing Co., Ltd. F term (reference) 5E346 AA02 AA12 AA15 AA22 AA32                       AA51 CC16 DD02 DD34 EE24                       EE25 EE27 FF45 GG04 GG06                       GG07 GG08 GG09 HH11

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 複数枚のセラミックグリーンシートを用
意する工程と、 複数枚の前記セラミックグリーンシートの特定のものの
特定の部分に導体膜およびビアホール導体の少なくとも
一方を形成する工程と、 複数枚の前記セラミックグリーンシートを積層すること
によって、生の積層体を作製する工程と、 少なくとも2枚の前記セラミックグリーンシートを積層
した状態にある構造物における、前記導体膜および前記
ビアホール導体の少なくとも一方が形成された部分の少
なくとも一部を含む部分であって、搭載部品が実装され
る面側および/または搭載部品が実装される面とは逆側
の面を、他の部分に比べて、より強くプレスするよう
に、前記構造物を前記セラミックグリーンシートの積層
方向にプレスする工程と、 前記生の積層体を焼成することによって、焼結後の積層
体を得る工程と、 前記焼結後の積層体における、前記プレス工程において
より強くプレスされた部分に対応する表面領域上に搭載
部品を実装する工程とを備える、積層型セラミック電子
部品の製造方法。
1. A step of preparing a plurality of ceramic green sheets, a step of forming at least one of a conductor film and a via-hole conductor on a specific portion of a specific one of the plurality of ceramic green sheets, A step of producing a green laminate by laminating ceramic green sheets, and forming at least one of the conductor film and the via-hole conductor in a structure in a state where at least two ceramic green sheets are laminated. The part including at least a part of the mounted part and the surface on which the mounted component is mounted and / or the surface opposite to the surface on which the mounted component is mounted are pressed more strongly than other parts. Pressing the structure in the stacking direction of the ceramic green sheets, and baking the green stack. By doing so, a step of obtaining a laminated body after sintering, and a step of mounting a mounting component on a surface region of the laminated body after sintering that corresponds to a portion pressed more strongly in the pressing step are provided. , Method for manufacturing multilayer ceramic electronic component.
【請求項2】 前記少なくとも2枚のセラミックグリー
ンシートを積層した状態にある構造物は、積層を終えた
後に得られる前記生の積層体である、請求項1に記載の
積層型セラミック電子部品の製造方法。
2. The laminated ceramic electronic component according to claim 1, wherein the structure in a state where the at least two ceramic green sheets are laminated is the green laminate obtained after the lamination is completed. Production method.
【請求項3】 前記少なくとも2枚のセラミックグリー
ンシートを積層した状態にある構造物は、積層の途中に
得られるものである、請求項1または2の記載の積層型
セラミック電子部品の製造方法。
3. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the structure in which at least two ceramic green sheets are stacked is obtained during the stacking.
【請求項4】 前記生の積層体は、キャビティを有す
る、請求項1ないし3のいずれかに記載の積層型セラミ
ック電子部品の製造方法。
4. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the green laminate has a cavity.
【請求項5】 前記プレス工程においてより強くプレス
された部分は、前記キャビティの底面部分に対応する領
域内に位置される、請求項4に記載の積層型セラミック
電子部品の製造方法。
5. The method for manufacturing a multilayer ceramic electronic component according to claim 4, wherein the portion pressed more strongly in the pressing step is located in a region corresponding to the bottom surface portion of the cavity.
【請求項6】 前記プレス工程においてより強くプレス
する部分は、前記導体膜および前記ビアホール導体の少
なくとも一方が形成された複数個の部分に跨がってい
る、請求項1ないし5のいずれかに記載の積層型セラミ
ック電子部品の製造方法。
6. The pressurizing portion in the pressing step straddles a plurality of portions in which at least one of the conductor film and the via-hole conductor is formed, according to any one of claims 1 to 5. A method for manufacturing the multilayer ceramic electronic component described.
【請求項7】 前記プレス工程において、より強くプレ
スする部分でのプレス圧力は10〜80MPaの範囲に
選ばれる、請求項1ないし6のいずれかに記載の積層型
セラミック電子部品の製造方法。
7. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein in the pressing step, the pressing pressure at the portion to be pressed more strongly is selected in the range of 10 to 80 MPa.
【請求項8】 前記プレス工程において、より強くプレ
スする部分に凸部を有するプレス金型が用いられ、前記
生の積層体には、前記凸部に対応する凹部が形成され
る、請求項1ないし7のいずれかに記載の積層型セラミ
ック電子部品の製造方法。
8. In the pressing step, a press die having a convex portion in a portion to be pressed more strongly is used, and a concave portion corresponding to the convex portion is formed in the green laminate. 8. A method for manufacturing a multilayer ceramic electronic component according to any one of items 1 to 7.
【請求項9】 前記搭載部品を実装する前記表面領域
は、前記凹部の底面上に与えられる、請求項8に記載の
積層型セラミック電子部品の製造方法。
9. The method for manufacturing a multilayer ceramic electronic component according to claim 8, wherein the surface region on which the mounted component is mounted is provided on the bottom surface of the recess.
【請求項10】 前記プレス工程において、前記凸部を
有するプレス金型は、プレスされるべき前記構造物の一
方側においてのみ用いられ、前記搭載部品を実装する前
記表面領域は、前記凹部とは逆側の面上に与えられる、
請求項8に記載の積層型セラミック電子部品の製造方
法。
10. In the pressing step, a press die having the convex portion is used only on one side of the structure to be pressed, and the surface area for mounting the mounting component is different from the concave portion. Given on the opposite side,
The method for manufacturing the multilayer ceramic electronic component according to claim 8.
【請求項11】 前記凸部は30〜200μmの範囲の
高さを有する、請求項8ないし10のいずれかに記載の
積層型セラミック電子部品の製造方法。
11. The method for manufacturing a multilayer ceramic electronic component according to claim 8, wherein the protrusion has a height in the range of 30 to 200 μm.
JP2001396236A 2001-12-27 2001-12-27 Method of manufacturing laminated ceramic electronic component Pending JP2003198129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001396236A JP2003198129A (en) 2001-12-27 2001-12-27 Method of manufacturing laminated ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001396236A JP2003198129A (en) 2001-12-27 2001-12-27 Method of manufacturing laminated ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2003198129A true JP2003198129A (en) 2003-07-11

Family

ID=27602383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001396236A Pending JP2003198129A (en) 2001-12-27 2001-12-27 Method of manufacturing laminated ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2003198129A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185989A (en) * 2004-12-27 2006-07-13 Murata Mfg Co Ltd Circuit board and its manufacturing method
WO2008082907A1 (en) * 2006-12-29 2008-07-10 3M Innovative Properties Company Apparatus for mounting laminates on substrates and methods thereof
WO2011102535A1 (en) * 2010-02-18 2011-08-25 パナソニック株式会社 Ceramic substrate, electrical circuit module, and method for producing each

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185989A (en) * 2004-12-27 2006-07-13 Murata Mfg Co Ltd Circuit board and its manufacturing method
JP4649983B2 (en) * 2004-12-27 2011-03-16 株式会社村田製作所 Circuit board manufacturing method
WO2008082907A1 (en) * 2006-12-29 2008-07-10 3M Innovative Properties Company Apparatus for mounting laminates on substrates and methods thereof
WO2011102535A1 (en) * 2010-02-18 2011-08-25 パナソニック株式会社 Ceramic substrate, electrical circuit module, and method for producing each

Similar Documents

Publication Publication Date Title
JP3531573B2 (en) Multilayer ceramic electronic component, method of manufacturing the same, and electronic device
US7703198B2 (en) Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate
KR100489820B1 (en) Ceramic Multilayer Substrate and its Manufacturing Process
JPH06224559A (en) Manufacture of ceramic multilayer block provided with cavity
JP5236371B2 (en) Manufacturing method of ceramic parts
JP2003229669A (en) Multilayered ceramic substrate and method and device for manufacturing it
JP4503871B2 (en) Manufacturing method of ceramic substrate
JP2007048844A (en) Ceramic electronic component and manufacturing method thereof
JP2004247334A (en) Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure
JP2003198129A (en) Method of manufacturing laminated ceramic electronic component
JP3956703B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4239530B2 (en) Multilayer ceramic substrate
JP2007251192A (en) Electronic part mounting circuit board
JP4370663B2 (en) MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US20060115637A1 (en) Multilayer ceramic substrate and its manufacturing method
JP5600474B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2007335653A (en) Circuit board, method of manufacturing the same, and circuit module using the same
JP2003289119A (en) Method for manufacturing ceramics multilayer wiring board
JP2000068149A (en) Laminated electronic component and manufacture therefor
JP5516608B2 (en) Manufacturing method of ceramic laminated substrate
JP2004259714A (en) Electronic component comprising multilayer ceramic substrate and its producing method
JP4667070B2 (en) Wiring board and method of manufacturing wiring board
JP2004095753A (en) Method for manufacturing multi-layer ceramic substrate
JP2001267467A (en) Multilayer ceramic substrate, its manufacturing method and electronic device
JP3104680B2 (en) Semiconductor device sealing cap and method of manufacturing the same