JP5013144B2 - Manufacturing method of ceramic electronic component - Google Patents
Manufacturing method of ceramic electronic component Download PDFInfo
- Publication number
- JP5013144B2 JP5013144B2 JP2009548867A JP2009548867A JP5013144B2 JP 5013144 B2 JP5013144 B2 JP 5013144B2 JP 2009548867 A JP2009548867 A JP 2009548867A JP 2009548867 A JP2009548867 A JP 2009548867A JP 5013144 B2 JP5013144 B2 JP 5013144B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- layer
- base material
- firing
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
- H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Description
本発明は、セラミック成形体上にチップ型電子部品を搭載したセラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a ceramic electronic component in which a chip-type electronic component is mounted on a ceramic molded body.
セラミック基板に電子部品を実装する場合には、通常、例えば図10に示すように、焼成済みのセラミック基板51の表面導体部52にソルダーペースト53を塗布し、この表面導体部52上にチップ型電子部品54をマウンターによって搭載した後、チップ型電子部品54が搭載されたセラミック基板51にリフロー処理を施すことによって、チップ型電子部品54の端子電極55をセラミック基板51上の表面導体部52に、はんだを介して接合・固定するようにしている(特許文献1参照)。
When mounting an electronic component on a ceramic substrate, usually, for example, as shown in FIG. 10, a
しかしながら、従来のセラミック基板の製造方法においてははんだを介した電子部品の実装が行われているため、例えばはんだリフロー工程などが必要になり、工程が複雑化するという問題点がある。 However, in the conventional method for manufacturing a ceramic substrate, since electronic components are mounted via solder, for example, a solder reflow process is required, and the process becomes complicated.
また、はんだ実装には、はんだの流れ込みにより、隣接する電極間で短絡不良が生じる、いわゆるはんだフラッシュの問題がある。
このような見地から、チップ型電子部品が搭載されたセラミック電子部品を製造するにあたって、さらに効率がよく、信頼性の高いセラミック電子部品の製造方法が求められているのが実情である。
From such a viewpoint, when manufacturing a ceramic electronic component on which a chip-type electronic component is mounted, there is a demand for a more efficient and highly reliable method for manufacturing a ceramic electronic component.
本発明は上記課題を解決するためになされたものであり、はんだや導電性接着剤などの接合材料を用いた実装工程を必要とすることなく、表面導体上にチップ型電子部品を効率よく確実に実装することが可能なセラミック電子部品の製造方法を提供することを目的とする。 The present invention has been made to solve the above-mentioned problems, and it is possible to efficiently and reliably secure a chip-type electronic component on a surface conductor without requiring a mounting process using a bonding material such as solder or a conductive adhesive. It is an object of the present invention to provide a method for manufacturing a ceramic electronic component that can be mounted on a board.
上記課題を解決するために、本願請求項1のセラミック電子部品の製造方法は、
表面導体を備え、セラミック粉末とガラス材料とを含有する基材層と、
前記基材層の少なくとも一方主面に接するように配置され、かつ、低酸素雰囲気で焼成した場合には焼失しないが、前記低酸素雰囲気よりも酸素分圧を高くして焼成した場合には焼失する焼失材料を主たる成分として含有し、さらに前記表面導体と接続されるビアホール導体を備えた拘束層と、
を具備する未焼成積層体を作製する積層体作製工程と、
前記拘束層上にチップ型電子部品を、その端子電極が前記ビアホール導体と接するように搭載するチップ型電子部品搭載工程と、
前記基材層の表面導体と前記ビアホール導体、および、前記チップ型電子部品の端子電極と前記ビアホール導体が、それぞれ焼結により固着し、前記表面導体と前記端子電極とが、前記ビアホール導体を介して電気的に接続された状態となるように、前記未焼成積層体を焼成する焼成工程とを備え、
前記焼成工程は、
前記低酸素雰囲気において前記未焼成積層体を焼成し、前記拘束層を構成する前記焼失材料を焼失させることなく、前記基材層を焼結させる第1焼成工程と、
前記第1焼成工程より酸素分圧の高い条件で焼成を行い、前記拘束層を構成する前記焼失材料を焼失させる第2焼成工程とを含むこと
を特徴としている。
In order to solve the above problems, a method for manufacturing a ceramic electronic component according to
A base material layer comprising a surface conductor and containing ceramic powder and a glass material;
It is disposed so as to be in contact with at least one main surface of the base material layer and is not burned down when fired in a low oxygen atmosphere, but is burned down when fired at a higher oxygen partial pressure than the low oxygen atmosphere. A constraining layer comprising a via-hole conductor connected to the surface conductor;
A laminate production step of producing an unfired laminate comprising:
A chip-type electronic component mounting step for mounting the chip-type electronic component on the constraining layer so that the terminal electrode thereof is in contact with the via-hole conductor;
The surface conductor and the via-hole conductor of the base material layer, and the terminal electrode and the via-hole conductor of the chip-type electronic component are fixed by sintering, respectively, and the surface conductor and the terminal electrode are interposed via the via-hole conductor. And a firing step of firing the unfired laminate so as to be in an electrically connected state,
The firing step includes
A first firing step of firing the unfired laminate in the low-oxygen atmosphere and sintering the base material layer without burning out the burned material constituting the constraining layer;
And a second firing step in which firing is performed under a higher oxygen partial pressure than in the first firing step, and the burnt material constituting the constraining layer is burned off.
また、請求項2のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層表面の前記チップ型電子部品が搭載される領域であって、前記ビアホール導体が含まれる領域に凹部を形成することを特徴としている。
In the method of manufacturing a ceramic electronic component according to
また、請求項3のセラミック電子部品の製造方法は、前記基材層の表面の、前記拘束層の前記凹部が形成された領域の裏面側と接する領域にも凹部を形成することを特徴としている。 The method of manufacturing a ceramic electronic component according to claim 3 is characterized in that a recess is formed also in a region of the surface of the base material layer that is in contact with the back side of the region where the recess of the constraining layer is formed. .
また、請求項4のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層の上面側から前記チップ型電子部品に対応する大きさの凸部を有する金型を圧着することにより、前記凹部を形成することを特徴としている。 According to a fourth aspect of the present invention, there is provided a method for manufacturing a ceramic electronic component, comprising: pressing a mold having a convex portion having a size corresponding to the chip-type electronic component from the upper surface side of the constraining layer in the laminate manufacturing step. The recess is formed.
また、請求項5のセラミック電子部品の製造方法は、前記第1焼成工程において、前記基材層に含まれる前記ガラス材料が前記拘束層に浸透するように焼成を行うことを特徴としている。 The method for manufacturing a ceramic electronic component according to claim 5 is characterized in that, in the first firing step, firing is performed so that the glass material contained in the base material layer penetrates into the constraining layer.
また、請求項6のセラミック電子部品の製造方法は、前記焼失材料がカーボン粉末であることを特徴としている。 The method for manufacturing a ceramic electronic component according to claim 6 is characterized in that the burned-out material is carbon powder.
また、請求項7のセラミック電子部品の製造方法は、
前記基材層がバインダを含み、かつ、
前記焼成工程における前記第1焼成工程の前に前記基材層に含まれる前記バインダを除去する脱バインダ工程を備え、
前記脱バインダ工程は、酸素含有雰囲気中で、かつ、前記焼失材料が焼失しない温度で実施されること
を特徴としている。
The method for manufacturing a ceramic electronic component according to claim 7 is:
The base material layer includes a binder, and
A binder removal step of removing the binder contained in the base material layer before the first firing step in the firing step;
The binder removal step is performed in an oxygen-containing atmosphere and at a temperature at which the burnout material does not burn out.
また、請求項8のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層は、前記焼失材料を主たる成分として含むシートを、前記基材層の少なくとも一方主面に接するように配置することにより形成されていることを特徴としている。 In the method of manufacturing a ceramic electronic component according to claim 8, in the laminate manufacturing step, the constraining layer is in contact with at least one main surface of the base material layer including a sheet containing the burned-out material as a main component. It is formed by arranging.
また、請求項9のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層は、前記焼失材料を主たる成分として含むペーストを、前記基材層の少なくとも一方主面に塗布することにより形成されていることを特徴としている。 In the method of manufacturing a ceramic electronic component according to claim 9, in the laminate manufacturing step, the constraining layer applies a paste containing the burned material as a main component to at least one main surface of the base material layer. It is characterized by being formed by.
本発明のセラミック電子部品の製造方法においては、表面導体を備えた基材層と、ビアホール導体を備えた拘束層とを具備する未焼成積層体上に、チップ型電子部品を、端子電極がビアホール導体と接するように搭載し、その状態で未焼成積層体を焼成するようにしているので、焼成工程で、基材層の表面導体とビアホール導体、および、チップ型電子部品の端子電極とビアホール導体が、それぞれ焼結により固着し、表面導体と端子電極とが、ビアホール導体を介して電気的に接続された状態とすることが可能になる。
その結果、従来のようにはんだを用いた実装を行うことが不要になり、製造工程を簡略化することができる。また、はんだを用いることが不要になるため、はんだフラッシュの発生を防止することができる。
In the method for manufacturing a ceramic electronic component according to the present invention, a chip-type electronic component is provided on a green laminate including a base material layer having a surface conductor and a constraining layer having a via-hole conductor, and a terminal electrode is a via-hole. Since it is mounted so as to be in contact with the conductor and the unfired laminate is fired in that state, the surface conductor and via-hole conductor of the base material layer, and the terminal electrode and via-hole conductor of the chip-type electronic component in the firing process However, they are fixed by sintering, and the surface conductor and the terminal electrode can be electrically connected through the via-hole conductor.
As a result, it is not necessary to perform mounting using solder as in the prior art, and the manufacturing process can be simplified. Further, since it is not necessary to use solder, it is possible to prevent the occurrence of solder flash.
また、基材層とチップ型電子部品との間に拘束層を介在させた状態で焼成を行うようにしているため、第1焼成工程における、基材層の平面方向の収縮が抑制されるとともに、基材層の収縮の影響が直接チップ型電子部品に伝わらないため、チップ型電子部品およびセラミック成形体(焼結後の基材層)にクラックが発生することを防止できる。 In addition, since firing is performed with a constraining layer interposed between the base material layer and the chip-type electronic component, shrinkage in the planar direction of the base material layer in the first firing process is suppressed. Since the influence of the shrinkage of the base material layer is not directly transmitted to the chip type electronic component, it is possible to prevent the chip type electronic component and the ceramic molded body (base material layer after sintering) from being cracked.
また、チップ型電子部品が、直接基材層(セラミック成形体)に接しない状態で焼成が行われるため、チップ型電子部品とセラミック成形体の間の、熱膨張係数の差の影響が小さく、この点でも、チップ型電子部品およびセラミック成形体にクラックなどが発生するおそれを低減することができる。 In addition, since the chip-type electronic component is fired in a state where it does not directly contact the base material layer (ceramic molded body), the influence of the difference in thermal expansion coefficient between the chip-type electronic component and the ceramic molded body is small, In this respect as well, it is possible to reduce the possibility of cracks and the like occurring in the chip-type electronic component and the ceramic molded body.
また、請求項2のセラミック電子部品の製造方法のように、拘束層表面のチップ型電子部品が搭載される領域であって、ビアホール導体の配設された領域に凹部を形成するようにした場合、製品全体としての低背化、薄型化に寄与することができる。
また、拘束層の、チップ型電子部品の搭載される領域にのみ凹部が形成されるだけで、他の部分では拘束層の厚みが確保されるため、拘束層に十分な拘束力を発揮させることが可能になり、平面方向の収縮を抑制して、寸法精度の高いセラミック電子部品を製造することができる。
Further, as in the method of manufacturing a ceramic electronic component according to
In addition, the constraining layer is formed only in the region where the chip type electronic component is mounted, and the thickness of the constraining layer is ensured in other parts, so that the constraining layer exhibits sufficient restraining force. Therefore, it is possible to manufacture a ceramic electronic component with high dimensional accuracy by suppressing shrinkage in the planar direction.
また、請求項3のセラミック電子部品の製造方法のように、基材層の表面の、拘束層の前記凹部が形成された領域の裏面側と接する領域にも凹部を形成するようにした場合、全体としての凹部の深さを大きくとることが可能になり、それだけ、製品の薄型化、低背化を促進することが可能になる。 Further, as in the method for manufacturing a ceramic electronic component according to claim 3, when the concave portion is formed also in the region of the surface of the base material layer that is in contact with the back surface side of the region where the concave portion of the constraining layer is formed, It becomes possible to increase the depth of the recess as a whole, and accordingly, it becomes possible to promote the reduction in thickness and height of the product.
また、請求項4のセラミック電子部品の製造方法のように、拘束層上面からチップ型電子部品に対応する大きさの凸部を有する金型を圧着して凹部を形成するようにした場合、拘束層または、拘束層と基材層の両方に、凹部を容易かつ確実に形成することが可能になり本発明をより実効あらしめることができる。 Further, as in the method for manufacturing a ceramic electronic component according to claim 4, when a concave portion is formed by pressing a mold having a convex portion having a size corresponding to the chip-type electronic component from the upper surface of the constraining layer, The concave portions can be easily and reliably formed in both the layer or the constraining layer and the base material layer, and the present invention can be more effectively realized.
また、請求項5のセラミック電子部品の製造方法の場合、第1焼成工程において、基材層に含まれるガラス材料が拘束層に浸透し、浸透層が形成される。そして、この浸透層を介して拘束層と基材層とが強く接合され、浸透層により第1焼成工程における基材層の平面方向の収縮が確実に抑制、防止される。
なお、拘束力をより確実に得るためには、基材層のガラス材料が確実に拘束層に浸透することが望ましく、そのためには、拘束層は基材層に密着するように配設することが望ましい。
In the method for manufacturing a ceramic electronic component according to claim 5, in the first firing step, the glass material contained in the base material layer penetrates into the constraining layer to form a permeation layer. Then, the constraining layer and the base material layer are strongly bonded via the permeation layer, and the permeation layer reliably suppresses and prevents shrinkage of the base material layer in the planar direction in the first firing step.
In order to obtain the restraining force more reliably, it is desirable that the glass material of the base material layer penetrates into the constraining layer reliably. For that purpose, the constraining layer should be disposed so as to be in close contact with the base material layer. Is desirable.
また、請求項6のセラミック電子部品の製造方法のように、焼失材料としてカーボン粉末を用いた場合、カーボン粉末は、第1焼成工程で、低酸素分圧雰囲気において焼成した場合、燃焼せず、しかも収縮もしないため、基材層の焼成収縮を抑制する機能を十分に発揮する。また、第2焼成工程で、酸素分圧の高い条件で焼成を行った場合は、燃焼して焼失する。そのため、第2焼成工程の終了後に拘束層を除去するための工程を必要とすることなく、拘束焼成の工程を経て、寸法精度の高い、セラミック基板をはじめとする種々のセラミック電子部品を効率よく作製することが可能になり、本発明をより実効あらしめることができる。 Further, when the carbon powder is used as the burned-out material as in the method for producing a ceramic electronic component of claim 6, the carbon powder does not burn when fired in a low oxygen partial pressure atmosphere in the first firing step. And since it does not shrink, the function which suppresses the baking shrinkage of a base material layer is fully exhibited. Further, in the second firing step, when firing is performed under a condition with a high oxygen partial pressure, it is burned and burned out. Therefore, various ceramic electronic components such as a ceramic substrate having high dimensional accuracy can be efficiently obtained through the constraining firing process without requiring a process for removing the constraining layer after the second firing process. This makes it possible to make the present invention more effective.
なお、カーボン粉末としては、粒径が0.1〜100μmの範囲のものを用いることが望ましい。これは、粒径が100μm以下の場合、大きな拘束力を得ることが可能で、また、粒径が0.1μm以上になると、第2焼成工程において焼失しやすくなることによる。 In addition, as a carbon powder, it is desirable to use a thing with the particle size of the range of 0.1-100 micrometers. This is because when the particle size is 100 μm or less, a large restraining force can be obtained, and when the particle size is 0.1 μm or more, it is easily burned out in the second baking step.
また、請求項7のセラミック電子部品の製造方法では、第1焼成工程の前に脱バインダ工程が、酸素含有雰囲気中で、かつ、焼失材料が焼失しない温度で実施されることから、基材層に含まれるバインダを脱バインダ工程で確実に除去して、その後の拘束焼成を行う第1焼成工程、および、焼失材料を焼失させる第2焼成工程を、円滑に実施することが可能になる。
なお、脱バインダ工程を行う場合の酸素含有雰囲気とは、大気雰囲気や、不活性ガスに大気を導入した雰囲気などが例示されるが、通常は、大気雰囲気のような、酸素分圧の高い条件下で実施する方が効率よく脱バインダを行うことができる。
In the method for manufacturing a ceramic electronic component according to claim 7, since the binder removal step is performed in an oxygen-containing atmosphere and at a temperature at which the burned-out material is not burned out before the first firing step. It is possible to smoothly carry out the first firing step of removing the binder contained in the binder in the binder removal step and performing the subsequent restraint firing and the second firing step of burning off the burned material.
The oxygen-containing atmosphere when performing the binder removal step is exemplified by an air atmosphere, an atmosphere in which air is introduced into an inert gas, or the like, but usually, a condition with a high oxygen partial pressure, such as an air atmosphere. The binder removal can be carried out more efficiently if carried out below.
また、本発明においては、拘束層を形成する方法として、請求項8のように、焼失材料を含むシートを予め作製しておき、基材層の少なくとも一方主面に接するように配置する方法や、請求項9のように、焼失材料を含むペーストを、基材層の少なくとも一方主面に塗布する方法などが挙げられる。 Further, in the present invention, as a method of forming the constraining layer, as in claim 8, a sheet containing a burned-out material is prepared in advance and disposed so as to be in contact with at least one main surface of the base material layer. The method of apply | coating the paste containing a burning material like at least one main surface of a base material layer etc. is mentioned.
1 絶縁性セラミック層
1a 基板用セラミックグリーンシート
2 導体部
3a,3b 実装電子部品
10 接続導体
10a 接続導体用ビアホール導体
11 積層セラミックコンデンサ(チップ型電子部品)
12 貫通孔
13 端子電極
15 金型
16 凸部
21 表面導体(外部導体)
21a 未焼結の外部導体
22 層間導体(内部導体)
22a 未焼結の内部導体
23 ビアホール導体(層間接続用ビアホール導体)
23a 未焼結のビアホール導体
31 拘束層
32 未焼成積層体
33 拘束層の貫通孔(拘束層貫通孔)
40 凹部
A,B セラミック電子部品(多層セラミック基板)
DESCRIPTION OF
12 Through-
21a Unsintered
22a Unsintered
23a Unsintered via-
40 Concave part A, B Ceramic electronic component (multilayer ceramic substrate)
以下に、本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。 Hereinafter, the features of the present invention will be described in more detail with reference to examples of the present invention.
図1は、本発明のセラミック電子部品の製造方法により製造されるセラミック電子部品(多層セラミック基板)を示す図である。
図1に示す多層セラミック基板Aは、表面導体21、層間導体22を有するセラミック成形体(この実施例1では、多層セラミック基板本体)20上に、端子電極13を有するチップ型電子部品11(この実施例1では積層セラミックコンデンサ)が搭載された構造を有する多層セラミック基板である。
FIG. 1 is a view showing a ceramic electronic component (multilayer ceramic substrate) manufactured by the method for manufacturing a ceramic electronic component of the present invention.
A multilayer ceramic substrate A shown in FIG. 1 includes a chip-type
多層セラミック基板本体20は、セラミック粉末とガラス材料とを含有する低温焼結セラミック原料組成物からなる複数の絶縁性セラミック層1と、層間導体22や表面に配設された表面導体21などからなる導体部2とを備えている。
The multilayer
絶縁性セラミック層1を構成する低温焼結セラミック組成物としては、例えば、アルミナ系のセラミック粉末と、ホウケイ酸ガラス系のガラス粉末を配合した低温焼結セラミック組成物が用いられている。
As the low-temperature sintered ceramic composition constituting the insulating
また、導体部2は、上述の表面導体21(外部導体)、互いに接合された複数の絶縁性セラミック層1,1の間に配設された層間導体(内部導体)22と、層間導体22どうし、あるいは、表面導体21と層間導体22とを接続するビアホール導体(層間接続用ビアホール導体)23とから構成されている。
The
表面導体21,層間導体22は、導電性ペースト(例えば、銀系導電性ペースト)を印刷することにより形成した表面導体パターンおよび内部導体パターンを焼成することにより形成されている。また、ビアホール導体23は、例えば、貫通孔に導電性ペーストや導体粉末を充填し、焼成することによって形成されている。
The
そして、この多層セラミック基板Aにおいて、多層セラミック基板本体20の表面導体21と積層セラミックコンデンサ11の端子電極13とは、接続用導体10を介して電気的に接続されており、かつ、多層セラミック基板本体20の表面導体21と接続用導体10は焼結によって固着しており、また、積層セラミックコンデンサ11の端子電極13と接続用導体10も、焼結によって固着している。
すなわち、この多層セラミック基板Aにおいては、チップ型電子部品である積層セラミックコンデンサ11は、はんだを用いることなく、焼結による固着力により、多層セラミック基板本体20上に実装され、表面導体21と積層セラミックコンデンサ11の端子電極13とは接続用導体10を介して電気的に接続されている。
In this multilayer ceramic substrate A, the
That is, in this multilayer ceramic substrate A, the multilayer
次に、この多層セラミック基板Aの製造方法について説明する。
(1)セラミック粉末とガラス材料とを含有する基材層の用意
多層セラミック基板本体の主要部を構成する基材層を形成するにあたり、まず、セラミック粉末とガラス材料とを混合した混合粉末に、バインダ、分散剤、可塑剤および有機溶剤などを各々適量添加し、これらを混合することにより、セラミックスラリーを作製する。
セラミック粉末としては、種々のものを用いることが可能であるが、好ましい材料の一例として、アルミナ(Al2O3)粉末が挙げられる。
Next, a method for manufacturing the multilayer ceramic substrate A will be described.
(1) Preparation of base material layer containing ceramic powder and glass material In forming the base material layer constituting the main part of the multilayer ceramic substrate main body, first, mixed powder obtained by mixing ceramic powder and glass material An appropriate amount of each of a binder, a dispersant, a plasticizer, an organic solvent, and the like are added and mixed to prepare a ceramic slurry.
Various ceramic powders can be used, and an example of a preferable material is alumina (Al 2 O 3 ) powder.
ガラス材料は、当初からガラス粉末として含有されていても、焼成工程においてガラス質を析出するものであってもよい。また、このようなガラス材料は、焼成工程の少なくとも最終段階において、結晶質を析出させ、それによって結晶化するものであってもよい。ガラス材料として、たとえば、フォルステライト、アケルマナイトまたはディオプサイトといった誘電損失の小さい結晶質を析出させ得るホウケイ酸ガラス系のガラス粉末を有利に用いることができる。 The glass material may be contained as glass powder from the beginning, or may precipitate glassy material in the firing step. Further, such a glass material may be crystallized by depositing a crystalline substance at least in the final stage of the firing process. As the glass material, for example, a borosilicate glass-based glass powder capable of precipitating a crystalline material with low dielectric loss such as forsterite, akermanite or diopsite can be advantageously used.
次いで、このセラミックスラリーをドクターブレード法などの方法によってシート状に成形し、基材層用のグリーンシート(基板用セラミックグリーンシート)を作製する。
なお、より具体的には、ガラス粉末として、CaO:l0〜55重量%、SiO2:45〜70重量%、Al2O3:0〜30重量%、不純物:0〜10重量%、B2O3:5〜20重量%の割合で含有する組成のガラス粉末(平均粒径1.5μm)50〜64重量%と、セラミック粉末として、Al2O3粉末(平均粒径1.0μm)35〜50重量%とを混合し、この混合物を有機溶剤、可塑剤などからなる有機ビヒクル中に分散させてスラリーを調製し、このスラリーをドクターグレード法やキャスティング法でシート状に成形することにより、基板用セラミックグリーンシートを作製する。なお、セラミック粉末としてのAl2O3粉末は、不純物を0〜10重量%含有するものであってもよい。
Next, the ceramic slurry is formed into a sheet shape by a method such as a doctor blade method to produce a green sheet for a base material layer (ceramic green sheet for a substrate).
Incidentally, more specifically, as a glass powder, CaO: L0~55 wt%, SiO 2: 45 to 70 wt%, Al 2 O 3: 0 to 30 wt%, impurities: 0-10 wt%, B 2 O 3 : 50 to 64% by weight of glass powder (average particle size 1.5 μm) having a composition of 5 to 20% by weight, and 35% of Al 2 O 3 powder (average particle size 1.0 μm) as ceramic powder ~ 50 wt% is mixed, this mixture is dispersed in an organic vehicle composed of an organic solvent, a plasticizer, etc. to prepare a slurry, and this slurry is formed into a sheet by a doctor grade method or a casting method, A ceramic green sheet for a substrate is produced. The Al 2 O 3 powder as the ceramic powder may contain 0 to 10% by weight of impurities.
また、基板(基材層)は、通常、複数枚のセラミックグリーンシートを積層することにより形成されるが、一枚のセラミックグリーンシートで構成してもよい。また、基板用セラミックグリーンシートは、上述したシート成形法により形成したセラミックグリーンシートであることが好ましいが、厚膜印刷法により形成した未焼結の厚膜印刷層であってもよい。また、セラミック粉末には上述した絶縁体材料のほか、フェライトなどの磁性体材料、チタン酸バリウムなどの誘電体材料を使用することもできる。 The substrate (base material layer) is usually formed by laminating a plurality of ceramic green sheets, but may be composed of a single ceramic green sheet. The ceramic green sheet for a substrate is preferably a ceramic green sheet formed by the above-described sheet forming method, but may be an unsintered thick film printed layer formed by a thick film printing method. In addition to the insulator material described above, a magnetic material such as ferrite and a dielectric material such as barium titanate can also be used for the ceramic powder.
また、基板用セラミックグリーンシートとしては、1050℃以下の温度で焼結する低温焼結セラミックグリーンシートを用いることが好ましい。そして、そのためには、上述したガラス粉末として、750℃以下の軟化点を有するものを用いることが望ましい。
なお、この実施例1では、基板用セラミックグリーンシートとして、アルミナ系のセラミック粉末と、ホウケイ酸ガラス系のガラス粉末を主たる成分とし、焼成後の厚みが50μmとなる低温焼結セラミックグリーンシートを用いた。
Moreover, as the ceramic green sheet for substrates, it is preferable to use a low-temperature sintered ceramic green sheet that is sintered at a temperature of 1050 ° C. or lower. And for that purpose, it is desirable to use what has a softening point of 750 degrees C or less as the glass powder mentioned above.
In Example 1, as a ceramic green sheet for a substrate, a low-temperature sintered ceramic green sheet having a main component of an alumina-based ceramic powder and a borosilicate glass-based glass powder and a thickness after firing of 50 μm is used. It was.
(2)拘束層の用意
本発明のセラミック成形体の製造方法において用いられる拘束層としては、
(a)基材層を構成する低温焼結セラミック材料が焼結するまでは、すなわち、低酸素雰囲気において焼成を行う第1焼成工程では、基材層の収縮を抑制する拘束層本来の機能を果たし、
(b)その後の、第1焼成工程よりも酸素分圧の高い条件で焼成を行う第2焼成工程では焼失する
という2つの性質を備えていることが必要になる。そのため、低酸素雰囲気で焼成した場合には焼失しないが、酸素分圧を高くして焼成した場合には焼失する焼失材料を主たる成分として含有する拘束層を用いる。
(2) Preparation of constraining layer As a constraining layer used in the method for producing a ceramic molded body of the present invention,
(a) Until the low-temperature sintered ceramic material constituting the base material layer is sintered, that is, in the first firing step of firing in a low oxygen atmosphere, the original function of the constraining layer that suppresses the shrinkage of the base material layer is achieved. Indeed,
(b) It is necessary to have the following two properties of burning out in the second baking step in which baking is performed under a higher oxygen partial pressure than in the first baking step. For this reason, a constraining layer containing as a main component a burning material that does not burn out when fired in a low oxygen atmosphere but burns down when fired at a high oxygen partial pressure is used.
そして、好ましい拘束層としては、例えば、カーボン粉末を焼失材料とする拘束層を用いることができる。 And as a preferable constrained layer, the constrained layer which uses carbon powder as a burning material can be used, for example.
また、カーボン粉末などの焼失材料は、それを主たる成分とする拘束層が、十分な拘束力を発揮し得るような性状のもの、すなわち、第1焼成工程で収縮が生じにくい拘束層を構成できるようなものであることが望ましい。 In addition, the burned-out material such as carbon powder can constitute a constrained layer having such a property that the constraining layer containing it as a main component can exert a sufficient restraining force, that is, a constraining layer that is unlikely to shrink in the first firing step. It is desirable that
また、拘束層を構成する焼失材料は、第1焼成工程で焼失材料が燃焼してしまうことがないように、燃焼温度がある程度高いものであることが望ましい。焼失材料として燃焼温度の高いものを用いることにより、脱バインダ工程における加熱温度を高くして、脱バインダを確実に行うことが可能になるとともに、バインダの選択の幅を広げることが可能になる。
また、焼失材料としては、例えば、燃焼温度が600℃以上であることが望ましい。
Moreover, it is desirable that the burned-out material constituting the constraining layer has a combustion temperature that is somewhat high so that the burned-out material does not burn in the first firing step. By using a material having a high combustion temperature as the burned-out material, it is possible to increase the heating temperature in the binder removal step, to reliably perform the binder removal, and to expand the range of binder selection.
Moreover, as a burning material, it is desirable that the combustion temperature is 600 degreeC or more, for example.
また、拘束層に十分な拘束力を発揮させるためには、基材層に含まれるガラス材料が確実に拘束層に浸透し、浸透層が形成されるようにすることが好ましい。そのためには、基材層のガラス材料が確実に拘束層に浸透するように、拘束層を基材層に密着するように配設することが望ましい。例えば、拘束層用のシートを積層して拘束層を形成する場合、シートを基材層に圧着させることが望ましく、また、ペーストを塗布して拘束層を形成する場合には、印刷治具を基材層に押圧して密着させた状態でペーストを塗布することが望ましい。 In order to exert a sufficient restraining force on the constraining layer, it is preferable that the glass material contained in the base material layer surely permeates the constraining layer to form the permeation layer. For this purpose, it is desirable to dispose the constraining layer in close contact with the base material layer so that the glass material of the base material layer surely penetrates into the constraining layer. For example, when forming a constraining layer by laminating sheets for constraining layers, it is desirable to pressure-bond the sheet to the base material layer. When forming a constraining layer by applying a paste, a printing jig is used. It is desirable to apply the paste in a state in which it is pressed and adhered to the base material layer.
また、焼失材料としてカーボン粉末を用いる場合、粒径が0.1〜100μmの範囲のものが望ましい。粒径が100μm以下の場合、大きな拘束力を得ることができる。0.1μm以上の場合、第2焼成工程において焼失しやすくなる。 Further, when carbon powder is used as the burned material, it is desirable that the particle size is in the range of 0.1 to 100 μm. When the particle size is 100 μm or less, a large restraining force can be obtained. In the case of 0.1 μm or more, it is easy to burn out in the second firing step.
また、拘束層は、第1焼成工程後の第2焼成工程で大気を導入し、酸素分圧の高い雰囲気で焼成することにより燃焼し、焼失するものであることが必要であるが、第2焼成工程で焼失しやすくするためには、拘束層は、例えば、カーボン粉末、バインダ、溶剤から形成し、その他の添加物は少なくするほうが好ましい。 In addition, the constraining layer needs to be burned and burned out by introducing air in the second baking step after the first baking step and baking in an atmosphere having a high oxygen partial pressure. In order to make it easy to burn out in the firing step, it is preferable that the constraining layer is formed from, for example, carbon powder, a binder, and a solvent, and other additives are reduced.
また、拘束層31の厚みは100μm〜200μmであることが好ましい。これは、厚みを100μm以上とすることにより、一層で拘束層として機能させることが可能になり、また、200μm以下とすることにより、シート成形を容易にすることが可能になることによる。
Moreover, it is preferable that the thickness of the constrained
そして、この実施例1では、平均粒径が約3μmのカーボン粉末を主たる成分とするペーストを用いて拘束層31(図2)を作製し、その所定の位置に、ビアホール用の貫通孔(拘束層貫通孔)33(図2)を形成するとともに、拘束層貫通孔33に、Ag−Pd粉末を導電成分とする導電性ペーストを充填して、図2に示すように、所定の位置に焼成後に接続導体10(図1)となる接続導体用ビアホール導体10aを備えた拘束層31を作製した。
In Example 1, a constraining layer 31 (FIG. 2) is prepared using a paste mainly composed of carbon powder having an average particle diameter of about 3 μm, and a through hole for constraining via holes (restraint) is formed at a predetermined position. Layer through-holes) 33 (FIG. 2), and the constraining layer through-
(3)チップ型電子部品
この実施例1では、多層セラミック基板の表面に実装されるチップ型電子部品として、積層セラミックコンデンサ11(図1参照)を用いた。この積層セラミックコンデンサ11は、950℃での焼成工程を経て得られたものであって、Ag−Pd合金からなる内部電極を備え、両端に、所定の内部電極と導通する端子電極13を有するものである。
(3) Chip Type Electronic Component In Example 1, the multilayer ceramic capacitor 11 (see FIG. 1) was used as the chip type electronic component mounted on the surface of the multilayer ceramic substrate. This multilayer
(4)積層体の作製
(a)上述のようにして作製した、セラミック粉末とガラス材料とを主たる成分とする低温焼結セラミックグリーンシート(基板用セラミックグリーンシート)1a(図2)に、必要に応じて、ビアホール導体23を形成するための貫通孔12(図2)を設け、この貫通孔12に、導電性ペーストまたは導体粉末を充填することにより、未焼結のビアホール導体23a(図2)を備えた基板用セラミックグリーンシート1aを形成した。なお、この実施例1では、貫通孔12にAg−Pd合金を導電成分とする導電性ペーストを充填した。
(4) Fabrication of laminate
(a) The low-temperature sintered ceramic green sheet (ceramic green sheet for substrate) 1a (FIG. 2) produced mainly as described above and mainly composed of ceramic powder and glass material is added to the via-
(b)そして、基板用セラミックグリーンシート1a上に、必要に応じて、例えば、銀系導電性ペーストを印刷することにより、未焼結の外部導体21a、内部導体22a(図2)を形成した。
(b) The unsintered
次に、図2に示すように、接続導体用ビアホール導体を備えていない拘束層31、および複数の基板用セラミックグリーンシート1a、所定の位置に接続導体用ビアホール導体10aを備えた拘束層31をこの順に積層してプレスする。これによって、図2に示すような、基材層(未焼成の多層セラミック基板)20aの上下両側に、拘束層31が配設された構造を有する未焼成積層体32を作製する。
Next, as shown in FIG. 2, a constraining
(5)チップ型電子部品の搭載
それから、未焼成積層体32の、上面側の拘束層31の接続導体用ビアホール導体10aの露出面(上面)を含む領域に有機系スプレー接着剤を塗布し、チップ型電子部品として積層セラミックコンデンサ11を搭載した(図3参照)。
(5) Mounting of chip-type electronic component Then, an organic spray adhesive is applied to a region of the
(6)脱バインダおよび焼成
それから、この積層セラミックコンデンサ11を搭載した未焼成積層体32を、大気中で室温から400℃までを1℃/minの昇温速度で昇温し、1時間保持して脱バインダを行った。
その後、窒素を導入して酸素分圧10-5atmの条件、すなわち、基材層(未焼成の多層セラミック基板本体)20aを構成する基板用セラミックグリーンシート1aに含まれる低温焼結セラミック材料は焼結するが、拘束層31を構成する焼失材料は焼失せず、拘束層31が基材層(多層セラミック基板)20の平面方向の収縮を抑制する機能を果たすような低酸素雰囲気下において、400℃から870℃までを1℃/minの昇温速度で昇温し、870℃に10分間保持した(第1焼成工程)。
それから、大気を導入して、常圧下で、酸素分圧0.21atmの条件、すなわち、第1焼成工程より酸素分圧が高く、拘束層31を構成する焼失材料が焼失するような雰囲気下で、10分間保持して(第2焼成工程)、拘束層31を焼失させた。
これにより、図1に示すような構造を有するセラミック電子部品(多層セラミック基板)Aが得られる。
(6) Binder removal and firing Then, the unfired
Thereafter, nitrogen is introduced and the oxygen partial pressure is 10 −5 atm, that is, the low-temperature sintered ceramic material contained in the substrate ceramic
Then, the atmosphere is introduced, and under the condition of atmospheric pressure and oxygen partial pressure of 0.21 atm, that is, the oxygen partial pressure is higher than that in the first firing step, and the burned-out material constituting the constrained
Thereby, a ceramic electronic component (multilayer ceramic substrate) A having a structure as shown in FIG. 1 is obtained.
なお、焼成工程に先立つ、脱バインダ工程は、通常、大気中で室温からバインダの分解または燃焼温度まで昇温し、一定時間保持することにより行うことができる。
例えば、大気中で、室温から400℃に昇温し、60分間保持することにより脱バインダを行うことができる。
The binder removal step prior to the firing step can be usually performed by raising the temperature from room temperature to the decomposition or combustion temperature of the binder in the atmosphere and holding it for a certain period of time.
For example, the binder can be removed by raising the temperature from room temperature to 400 ° C. in the air and holding it for 60 minutes.
なお、本発明のセラミック電子部品の製造方法において、脱バインダ工程は、大気中などの酸素分圧の高い雰囲気中で行うことが、高い効率を得る上で望ましい。ただし、大気よりも酸素分圧が低い条件下でも脱バインダを行うことが可能であり、場合によっては、大気よりもかなり酸素分圧の低い低酸素雰囲気で行うことも可能である。 In the method for manufacturing a ceramic electronic component of the present invention, it is desirable to perform the binder removal step in an atmosphere having a high oxygen partial pressure, such as the air, in order to obtain high efficiency. However, it is possible to remove the binder even under a condition where the oxygen partial pressure is lower than that in the atmosphere, and in some cases, it is also possible to carry out in a low oxygen atmosphere where the oxygen partial pressure is considerably lower than that in the atmosphere.
また、焼成工程での条件に関し、第1焼成工程では、例えば、脱バインダ工程後に窒素を導入し、低酸素雰囲気として行うことが望ましい。なお、本発明において、第1焼成工程における低酸素雰囲気とは大気よりも酸素分圧が低い雰囲気を指すが、特に酸素分圧を10-3〜10-6atmとした場合、拘束層が焼失することなく、確実に基材層を拘束することができるため好ましい。
また、第1焼成工程の終了後の第2焼成工程では、空気を導入し、焼成を行うことが望ましい。例えば、第1焼成工程における温度〜室温の条件で、10分間程度焼成することにより、効率よく拘束層を焼失させることができる。
Regarding the conditions in the firing step, in the first firing step, for example, it is desirable to introduce nitrogen after the binder removal step to form a low oxygen atmosphere. In the present invention, the low oxygen atmosphere in the first firing step refers to an atmosphere having an oxygen partial pressure lower than that of the air. Particularly when the oxygen partial pressure is 10 −3 to 10 −6 atm, the constrained layer is burned out. This is preferable because the base material layer can be surely restrained without doing so.
In the second baking step after the completion of the first baking step, it is desirable to perform baking by introducing air. For example, the constraining layer can be efficiently burned off by firing for about 10 minutes under the conditions of temperature to room temperature in the first firing step.
なお、第1焼成工程と、第2焼成工程は、異なる焼成温度で実施してもよいが、各焼成工程における焼成温度を同じとすることも可能である。また、第1焼成工程と、第2焼成工程とは連続して行ってもよく、また、第1焼成工程を行った後、一旦炉から取り出し、再度炉に入れて第2焼成工程を行ってもよい。 In addition, although a 1st baking process and a 2nd baking process may be implemented at a different baking temperature, it is also possible to make the baking temperature in each baking process the same. In addition, the first firing step and the second firing step may be performed continuously, or after the first firing step is performed, the first firing step is once taken out of the furnace and again put into the furnace to perform the second firing step. Also good.
上述のように、この実施例1の方法によれば、リフローなどのはんだ付け工程を必要とすることなく、積層セラミックコンデンサ(チップ型電子部品)11が多層セラミック基板本体(セラミック成形体)20に搭載された構造を有する多層セラミック基板Aを効率よく製造することができる。 As described above, according to the method of the first embodiment, the multilayer ceramic capacitor (chip-type electronic component) 11 is formed on the multilayer ceramic substrate body (ceramic molded body) 20 without requiring a soldering process such as reflow. The multilayer ceramic substrate A having the mounted structure can be efficiently manufactured.
また、この実施例1の多層セラミック基板Aにおいては、多層セラミック基板本体20の表面導体21と接続導体10、および、積層セラミックコンデンサ11の端子電極13と接続導体10とが、焼結によって固着した構造を有しており、はんだを介することなく、積層セラミックコンデンサ11が多層セラミック基板本体20上に搭載されていることから、はんだフラッシュの問題が発生する余地がない。
Further, in the multilayer ceramic substrate A of Example 1, the
また、基材層(多層セラミック基板本体)20aとチップ型電子部品である積層セラミックコンデンサ11との間に拘束層31を介在させた状態で焼成を行うようにしているため、第1焼成工程における、基材層(多層セラミック基板本体)20aの平面方向の収縮が抑制されるとともに、基材層20の収縮の影響が直接積層セラミックコンデンサ11に伝わらないため、多層セラミック基板本体20および積層セラミックコンデンサ11にクラックが発生することを防止できる。
In addition, since firing is performed with the constraining
また、積層セラミックコンデンサ11が、直接多層セラミック基板本体20に接しない状態で焼成が行われるため、熱膨張係数の差の影響が小さく、この点でも、多層セラミック基板本体20および積層セラミックコンデンサ11にクラックが発生するおそれを低減することができる。
Further, since the firing is performed in a state where the multilayer
さらに、拘束層31を構成する焼失材料は、第2焼成工程で、第1焼成工程より酸素分圧の高い条件で焼成を行うことにより焼失するので、従来の焼失しない材料からなる拘束層を用いて拘束焼成を行う場合のように、焼成工程の終了後に、拘束層をウエットブラストなどの物理的、機械的処理により除去する工程が不要になり、製造工程を簡略化することが可能になる。また、上記従来の拘束層を用いた拘束焼成の場合のように、拘束層を除去する工程で被焼成体に割れや欠けなどが発生することを防止することができる。
Furthermore, since the burnt-out material constituting the constrained
また、拘束層は焼失するので、チップ型電子部品である積層セラミックコンデンサ11と多層セラミック基板本体20の間に拘束層が残留したりするようなことがなく、それによる不具合などが生じることを防止できる。
したがって、本発明によれば、複雑な製造工程を必要とすることなく、寸法精度の高いセラミック電子部品を、歩留まりよく製造することができる。
In addition, since the constraining layer is burned out, the constraining layer does not remain between the multilayer
Therefore, according to the present invention, a ceramic electronic component with high dimensional accuracy can be manufactured with a high yield without requiring a complicated manufacturing process.
図4は本発明のセラミック電子部品の製造方法により製造される他のセラミック電子部品(多層セラミック基板B)を示す断面図、図5〜図8はその製造方法を示す図である。
図4〜図8において、図1〜3と同一符号を付した部分は、同一部分または相当する部分を示している。
FIG. 4 is a cross-sectional view showing another ceramic electronic component (multilayer ceramic substrate B) manufactured by the method for manufacturing a ceramic electronic component of the present invention, and FIGS. 5 to 8 are views showing the manufacturing method.
4 to 8, the parts denoted by the same reference numerals as those in FIGS. 1 to 3 indicate the same or corresponding parts.
この多層セラミック基板Bにおいては、セラミック成形体である多層セラミック基板本体20の表面に凹部40が形成されており、この凹部40にチップ型電子部品である積層セラミックコンデンサ11が配設されている。
詳しく説明すると、このセラミック電子部品Bにおいては、多層セラミック基板本体20の上面の、積層セラミックコンデンサ11が搭載される領域、すなわち、積層セラミックコンデンサ11の端子電極13と接続する表面導体21が配設された領域の少なくとも一部を含む領域に凹部40が形成されており、多層セラミック基板本体20の凹部40内にその一部が位置する表面導体21と積層セラミックコンデンサ11の端子電極13とは、接続導体10を介して電気的に接続されている。
In this multilayer ceramic substrate B, a
More specifically, in this ceramic electronic component B, the
そして、多層セラミック基板本体20の表面導体21と接続導体10は焼結によって固着しており、また、積層セラミックコンデンサ11の端子電極13と接続導体10も、焼結によって固着している。
The
なお、図4では、多層セラミック基板本体20の内部の構成について、図示を省略しているが、その構成は、上記実施例1の場合と同様であり、さらにその他の部分の構成についても、上記実施例1の場合と同様である。
In FIG. 4, although the illustration of the internal configuration of the multilayer
この実施例2の多層セラミック基板Bのように、多層セラミック基板本体20の表面に凹部40を形成し、この凹部40に積層セラミックコンデンサ11を配設するようにした場合、上記実施例1の多層セラミック基板Aの場合に得られる効果に加えて、接続導体10の高さが同じ場合、凹部40の深さ分だけ、製品全体としての低背化を図ることが可能になる。
When the
次に、この実施例2の積層セラミックコンデンサの製造方法について説明する。
接続導体用ビアホール導体を備えていない拘束層31、および上記実施例1で用いたものと同じ複数の基板用セラミックグリーンシート1a、所定の位置に接続導体用ビアホール導体10aを備えた拘束層31をこの順に積層してプレスする。これによって、図5に示すような、基材層(未焼成の多層セラミック基板)20aの上下両側に、拘束層31が配設された構造を有する未焼成積層体32を作製する。
Next, a method for manufacturing the multilayer ceramic capacitor of Example 2 will be described.
A constraining
それから、図6に示すように、搭載する積層セラミックコンデンサ11とほぼ同じ寸法の凸部16を有する金型15を用いてプレスを行い、未焼成積層体32の表面に、図7に示すように、積層セラミックコンデンサ11にほぼ対応する寸法形状の凹部40を形成する。なお、凹部40は、上側の拘束層31と、該拘束層31の下面と接する基材層(未焼成の多層セラミック基板)20aの両方にわたって形成されている。
Then, as shown in FIG. 6, pressing is performed using a
次に、図8に示すように、上面側の拘束層31の凹部40の底面に積層セラミックコンデンサを搭載した。その際、接続導体用ビアホール導体10aの露出面を含む領域に有機系スプレー接着剤を塗布した後、凹部40に積層セラミックコンデンサ11を、その端子電極13が接続導体用ビアホール導体10aと接続するように固定した。
Next, as shown in FIG. 8, a multilayer ceramic capacitor was mounted on the bottom surface of the
それから、この積層セラミックコンデンサ11を搭載した未焼成積層体32を、大気中で室温から400℃までを1℃/minの昇温速度で昇温し、1時間保持して脱バインダを行った後、窒素を導入して酸素分圧10-5atmの条件、すなわち、基材層(未焼成の多層セラミック基板本体)20を構成する基板用セラミックグリーンシート1aに含まれる低温焼結セラミック材料は焼結するが、拘束層31を構成する焼失材料は焼失せず、拘束層31が多層セラミック基板20の平面方向の収縮を抑制する機能を果たすような低酸素雰囲気下において、400℃から870℃までを1℃/minの昇温速度で昇温し、870℃に10分間保持した(第1焼成工程)。
Then, after the unsintered
その後、大気を導入して、常圧下で、酸素分圧0.21atmの条件、すなわち、第1焼成工程より酸素分圧が高く、拘束層31を構成する焼失材料が焼失するような雰囲気下で、10分間保持して(第2焼成工程)、拘束層31を焼失させた。
これにより、図4に示すような構造を有するセラミック電子部品(多層セラミック基板)Bを得ることができる。
Thereafter, air is introduced, under the condition of oxygen partial pressure of 0.21 atm under normal pressure, that is, in an atmosphere where the oxygen partial pressure is higher than that in the first firing step and the burned-out material constituting the constrained
Thereby, a ceramic electronic component (multilayer ceramic substrate) B having a structure as shown in FIG. 4 can be obtained.
上述のように、この実施例2の多層セラミック基板Bは、多層セラミック基板本体20の表面の凹部40に積層セラミックコンデンサ11が配設された構造を有しているため、上記実施例1の多層セラミック基板Aの場合に得られる効果に加えて、接続導体10の高さが同じ場合、凹部40の深さ分だけ、製品全体としての低背化を図ることができるという効果が得られる。
As described above, the multilayer ceramic substrate B of the second embodiment has a structure in which the multilayer
なお、この実施例2では、搭載する積層セラミックコンデンサ11とほぼ同じ寸法の凸部16を有する金型15を用いてプレスを行い、凹部40が、上側の拘束層31と、該拘束層31の下面と接する基材層(未焼成の多層セラミック基板)20aの両方にわたって形成されるようにしたが、金型15の凸部16の高さや押圧力を調整することにより、図9に示すように、拘束層31にのみ、凹部40を形成するように構成することも可能である。
In Example 2, pressing is performed using the
拘束層31にのみ凹部40を形成するようにした場合、凹部40の深さに対応して、接続導体の高さ方向の寸法を小さくし、凹部40の深さに対応して製品全体としての低背化を図ることができる。
また、上記実施例1および2では、接続導体用ビアホール導体10aの露出面を含む領域に有機系スプレー接着剤を塗布した後、積層セラミックコンデンサ11を搭載するようにしているため、積層セラミックコンデンサ11が確実に所定の位置に保持された状態で焼成工程に供されることになる。したがって、積層セラミックコンデンサの搭載位置精度を確保することが可能になる。また、焼成工程で、有機系スプレー接着剤は焼失するため、焼成後のチップ型電子部品と多層セラミック基板の電気的な接続に問題が生じることもない。
なお、有機系接着剤としてスプレー式のものを用いているが、スプレー式以外の、例えば塗布するタイプのものを用いることも可能である。
When the
In the first and second embodiments, the multilayer
In addition, although the spray type thing is used as an organic type adhesive agent, the thing of the type to apply, for example other than a spray type can also be used.
また、上記実施例1および2では、セラミック電子部品が多層セラミック基板であり、チップ型電子部品が積層セラミックコンデンサである場合を例にとって説明したが、本発明はこれに限らず、LC複合部電子部品、セラミックフィルターなど種々のセラミック電子部品に適用することが可能であり、また、チップ型電子部品も積層セラミックコンデンサに限らず、チップ型積層コイル部品、チップ抵抗など種々のチップ型電子部品である場合に適用することが可能である。 In the first and second embodiments, the case where the ceramic electronic component is a multilayer ceramic substrate and the chip-type electronic component is a multilayer ceramic capacitor has been described as an example. However, the present invention is not limited to this, and the LC composite unit electronic The present invention can be applied to various ceramic electronic components such as components and ceramic filters, and chip electronic components are not limited to multilayer ceramic capacitors, and are various chip electronic components such as chip multilayer coil components and chip resistors. It is possible to apply to cases.
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、基材層を構成するセラミック粉末およびガラス材料の具体的な種類や配合割合、拘束層を構成する焼失材料の具体的な種類、第1および第2の焼成工程における具体的な条件、脱バインダ工程における処理条件などに関し、発明の範囲内において、種々の応用、変形を加えることができる。 The present invention is not limited to the above-described examples in other points as well. Specific types and blending ratios of the ceramic powder and glass material constituting the base material layer, and the burned-out material constituting the constrained layer. With respect to specific types, specific conditions in the first and second firing steps, processing conditions in the binder removal step, and the like, various applications and modifications can be made within the scope of the invention.
上述のように、本発明によれば、はんだや導電性接着剤などの接合材料を用いた実装工程を必要とすることなく、チップ型電子部品を効率よく確実に実装することが可能になり、チップ型電子部品が搭載されたセラミック電子部品を効率よく製造することが可能になる。
したがって、本発明は、チップ型電子部品が搭載された構造を有し、焼成工程を経て製造される、種々のセラミック電子部品に広く利用することができる。
As described above, according to the present invention, it is possible to efficiently and surely mount chip-type electronic components without requiring a mounting process using a bonding material such as solder or conductive adhesive, It becomes possible to efficiently manufacture a ceramic electronic component on which a chip-type electronic component is mounted.
Therefore, the present invention can be widely used for various ceramic electronic components that have a structure in which chip-type electronic components are mounted and are manufactured through a firing process.
Claims (9)
前記基材層の少なくとも一方主面に接するように配置され、かつ、低酸素雰囲気で焼成した場合には焼失しないが、前記低酸素雰囲気よりも酸素分圧を高くして焼成した場合には焼失する焼失材料を主たる成分として含有し、さらに前記表面導体と接続されるビアホール導体を備えた拘束層と、
を具備する未焼成積層体を作製する積層体作製工程と、
前記拘束層上にチップ型電子部品を、その端子電極が前記ビアホール導体と接するように搭載するチップ型電子部品搭載工程と、
前記基材層の表面導体と前記ビアホール導体、および、前記チップ型電子部品の端子電極と前記ビアホール導体が、それぞれ焼結により固着し、前記表面導体と前記端子電極とが、前記ビアホール導体を介して電気的に接続された状態となるように、前記未焼成積層体を焼成する焼成工程とを備え、
前記焼成工程は、
前記低酸素雰囲気において前記未焼成積層体を焼成し、前記拘束層を構成する前記焼失材料を焼失させることなく、前記基材層を焼結させる第1焼成工程と、
前記第1焼成工程より酸素分圧の高い条件で焼成を行い、前記拘束層を構成する前記焼失材料を焼失させる第2焼成工程とを含むこと
を特徴とする、セラミック電子部品の製造方法。A base material layer comprising a surface conductor and containing ceramic powder and a glass material;
It is disposed so as to be in contact with at least one main surface of the base material layer and is not burned down when fired in a low oxygen atmosphere, but is burned down when fired at a higher oxygen partial pressure than the low oxygen atmosphere. A constraining layer comprising a via-hole conductor connected to the surface conductor;
A laminate production step of producing an unfired laminate comprising:
A chip-type electronic component mounting step for mounting the chip-type electronic component on the constraining layer so that the terminal electrode thereof is in contact with the via-hole conductor;
The surface conductor and the via-hole conductor of the base material layer, and the terminal electrode and the via-hole conductor of the chip-type electronic component are fixed by sintering, respectively, and the surface conductor and the terminal electrode are interposed via the via-hole conductor. And a firing step of firing the unfired laminate so as to be in an electrically connected state,
The firing step includes
A first firing step of firing the unfired laminate in the low-oxygen atmosphere and sintering the base material layer without burning out the burned material constituting the constraining layer;
A method for producing a ceramic electronic component, comprising: a second firing step in which firing is performed under a condition in which an oxygen partial pressure is higher than that in the first firing step, and the burnt material constituting the constraining layer is burned off.
前記焼成工程における前記第1焼成工程の前に前記基材層に含まれる前記バインダを除去する脱バインダ工程を備え、
前記脱バインダ工程は、酸素含有雰囲気中で、かつ、前記焼失材料が焼失しない温度で実施されること
を特徴とする、請求項1〜6のいずれかに記載のセラミック電子部品の製造方法。The base material layer includes a binder, and
A binder removal step of removing the binder contained in the base material layer before the first firing step in the firing step;
The method for manufacturing a ceramic electronic component according to claim 1, wherein the binder removal step is performed in an oxygen-containing atmosphere and at a temperature at which the burnout material does not burn out.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009548867A JP5013144B2 (en) | 2008-01-11 | 2008-12-03 | Manufacturing method of ceramic electronic component |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004755 | 2008-01-11 | ||
JP2008004755 | 2008-01-11 | ||
PCT/JP2008/071936 WO2009087839A1 (en) | 2008-01-11 | 2008-12-03 | Method for manufacturing ceramic electronic component and ceramic electronic component |
JP2009548867A JP5013144B2 (en) | 2008-01-11 | 2008-12-03 | Manufacturing method of ceramic electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009087839A1 JPWO2009087839A1 (en) | 2011-05-26 |
JP5013144B2 true JP5013144B2 (en) | 2012-08-29 |
Family
ID=40852966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009548867A Expired - Fee Related JP5013144B2 (en) | 2008-01-11 | 2008-12-03 | Manufacturing method of ceramic electronic component |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5013144B2 (en) |
CN (1) | CN101911849B (en) |
WO (1) | WO2009087839A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5516536B2 (en) * | 2011-09-14 | 2014-06-11 | 株式会社村田製作所 | Manufacturing method of electronic component module |
US10242792B2 (en) * | 2016-05-20 | 2019-03-26 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
US10242798B2 (en) * | 2016-05-20 | 2019-03-26 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
KR102319596B1 (en) * | 2017-04-11 | 2021-11-02 | 삼성전기주식회사 | Multilayered capacitor and board having the same mounted thereon |
CN108966491B (en) * | 2017-12-29 | 2019-07-16 | 深圳硅基仿生科技有限公司 | The ceramic substrate and its manufacturing method of airtight feedthrough |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031646A (en) * | 1998-07-09 | 2000-01-28 | Sumitomo Metal Mining Co Ltd | Manufacture of ceramic multilayer interconnection board |
WO2006027876A1 (en) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same |
JP2007329355A (en) * | 2006-06-08 | 2007-12-20 | Murata Mfg Co Ltd | Multilayer ceramic electronic component with bump electrodes and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0888470A (en) * | 1994-09-16 | 1996-04-02 | Taiyo Yuden Co Ltd | Ceramic multilayer substrate for mounting electronic parts and its manufacturing method |
JPH1095677A (en) * | 1996-09-24 | 1998-04-14 | Matsushita Electric Works Ltd | Production of ceramic substrate |
JPH11142306A (en) * | 1997-11-07 | 1999-05-28 | Nippon Steel Corp | Adjusting method of sample for measuring strength of fire-resistant material for filling opening of molten metal container for pouring molten metal and its device |
JP2001111234A (en) * | 1999-10-07 | 2001-04-20 | Murata Mfg Co Ltd | Multilayer ceramic board and manufacturing method therefor |
JP4765468B2 (en) * | 2005-08-03 | 2011-09-07 | 株式会社村田製作所 | Method for manufacturing ceramic substrate and ceramic substrate |
-
2008
- 2008-12-03 JP JP2009548867A patent/JP5013144B2/en not_active Expired - Fee Related
- 2008-12-03 WO PCT/JP2008/071936 patent/WO2009087839A1/en active Application Filing
- 2008-12-03 CN CN2008801246321A patent/CN101911849B/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031646A (en) * | 1998-07-09 | 2000-01-28 | Sumitomo Metal Mining Co Ltd | Manufacture of ceramic multilayer interconnection board |
WO2006027876A1 (en) * | 2004-09-03 | 2006-03-16 | Murata Manufacturing Co., Ltd. | Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same |
JP2007329355A (en) * | 2006-06-08 | 2007-12-20 | Murata Mfg Co Ltd | Multilayer ceramic electronic component with bump electrodes and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2009087839A1 (en) | 2009-07-16 |
CN101911849B (en) | 2012-08-22 |
CN101911849A (en) | 2010-12-08 |
JPWO2009087839A1 (en) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101341808B (en) | Method for manufacturing ceramic multilayer substrate | |
JPH0992983A (en) | Manufacture of ceramic multilayer board | |
JP5013144B2 (en) | Manufacturing method of ceramic electronic component | |
JP2009267421A (en) | Circuit board and circuit module | |
CN104589738A (en) | Multilayer ceramic substrate and method for producing the same | |
KR100462499B1 (en) | Multilayer ceramic substrate and method for manufacturing the same, non-sintered ceramic laminate and electronic device | |
WO2009096326A1 (en) | Ceramic multilayer substrate manufacturing method, and ceramic multilayer substrate | |
JP3079031B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP4962496B2 (en) | Manufacturing method of ceramic substrate | |
WO2009104619A1 (en) | Method for the production of laminated ceramic electronic parts | |
JP3591437B2 (en) | Multilayer ceramic substrate, method of manufacturing the same, and electronic device | |
JP4420136B2 (en) | Manufacturing method of ceramic molded body | |
JPH10308584A (en) | Ceramic multilayered board and its manufacture | |
JP2004247334A (en) | Laminated ceramic electronic part, its manufacturing method, and ceramic green sheet laminated structure | |
JP4765330B2 (en) | MULTILAYER WIRING BOARD HAVING MULTILAYER ELECTRONIC COMPONENT AND METHOD FOR PRODUCING MULTILAYER WIRING BOARD | |
WO2009119198A1 (en) | Process for producing ceramic substrate | |
JP4420137B2 (en) | Manufacturing method of ceramic molded body | |
JP2004256347A (en) | Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact, and its mounting structure | |
JP5230565B2 (en) | Wiring board | |
JPH11340082A (en) | Multilayer chip component and its manufacture | |
JP2011029534A (en) | Multilayer wiring board | |
JP2004235374A (en) | Capacitor-incorporated substrate and chip type capacitor | |
JPH05314810A (en) | Conductor paste composition | |
JP2004265898A (en) | Multilayered ceramic substrate and its manufacturing method | |
JP5046099B2 (en) | Manufacturing method of multilayer ceramic substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120509 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5013144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |