JP2013080836A - Manufacturing method of printed wiring board - Google Patents

Manufacturing method of printed wiring board Download PDF

Info

Publication number
JP2013080836A
JP2013080836A JP2011220281A JP2011220281A JP2013080836A JP 2013080836 A JP2013080836 A JP 2013080836A JP 2011220281 A JP2011220281 A JP 2011220281A JP 2011220281 A JP2011220281 A JP 2011220281A JP 2013080836 A JP2013080836 A JP 2013080836A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
opening
positioning
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011220281A
Other languages
Japanese (ja)
Inventor
Akihide Kawaguchi
章秀 川口
Keiichiro Nomura
啓一郎 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2011220281A priority Critical patent/JP2013080836A/en
Publication of JP2013080836A publication Critical patent/JP2013080836A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a printed wiring board whose position tolerance of a laser via and a circuit pattern is small.SOLUTION: Since a resist film 54 is formed on the basis of a recess 60bh of an opening 51b for positioning formed simultaneously with an opening 51d for a via by laser, a positional accuracy of a conductor circuit 58 formed by the resist film 54, and a filled via 60 formed at the opening 51d for a via, is high and wiring of a fine pitch can be formed.

Description

本発明は、基板上に層間絶縁層が積層され、レーザビアと回路パターンとが形成されるプリント配線板の製造方法に関するものである。 The present invention relates to a method for manufacturing a printed wiring board in which an interlayer insulating layer is laminated on a substrate and laser vias and circuit patterns are formed.

特許文献1には、内層のボトムランドにレーザビアを位置合わせする方法として、X線画像処理方式のポザ穴加工機を用いた貫通穴を基準とする製造方法が開示されている。該製造方法では、基準穴を用いてビア上の回路パターンを位置合わせしている。 Patent Document 1 discloses a manufacturing method based on a through-hole using an X-ray image processing type posa hole processing machine as a method for aligning a laser via with an inner bottom land. In the manufacturing method, the circuit pattern on the via is aligned using the reference hole.

特開2003−318535号公報JP 2003-318535 A

しかしながら、従来技術の製造方法では、位置合わせ用に形成した貫通穴を基準にレーザ加工を行いレーザビアを形成しレーザビアをめっき充填してビア導体を形成し、該貫通孔を基準にレジストを露光し、現像・エッチングして回路パターンを形成しており、レーザビアに形成したビア導体と回路パターンとが、貫通孔を基準に間接的に位置合わせされるため、位置合わせの公差が大きくなり、ファインピッチに回路パターンを形成することが難しかった。 However, in the manufacturing method of the prior art, laser processing is performed with reference to the through hole formed for alignment, a laser via is formed, the laser via is plated and filled, a via conductor is formed, and the resist is exposed with reference to the through hole. The circuit pattern is formed by developing and etching, and the via conductor formed in the laser via and the circuit pattern are indirectly aligned on the basis of the through hole, so the alignment tolerance increases and the fine pitch It was difficult to form a circuit pattern.

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、レーザビアと回路パターンとの位置公差の小さいプリント配線板の製造方法を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a printed wiring board having a small positional tolerance between a laser via and a circuit pattern.

請求項1に記載のプリント配線板の製造方法は、導体層を有する基板を準備することと;
前記基板上に層間絶縁層を形成することと;
レーザにより、前記層間絶縁層を貫通して前記導体層に至るビア用開口と、該ビア用開口よりも大径の位置決め用開口とを形成することと;
めっきにより、前記位置決め用開口内に凹部を備える導体を形成することと;
前記凹部の位置を基準として、形成しためっき上に所定パターンのレジスト膜を形成することと;を含むことを技術的特徴とする。
The method for manufacturing a printed wiring board according to claim 1 comprises preparing a substrate having a conductor layer;
Forming an interlayer insulating layer on the substrate;
Forming a via opening extending through the interlayer insulating layer to the conductor layer with a laser and a positioning opening having a larger diameter than the via opening;
Forming a conductor having a recess in the positioning opening by plating;
Forming a resist film having a predetermined pattern on the formed plating with the position of the concave portion as a reference.

請求項1のプリント配線板の製造方法では、レーザによりビア用開口と同時に形成した位置決め用開口の凹部を基に、レジスト膜を形成するため、該レジスト膜によって形成した導体回路と、ビア用開口に形成したビアとの位置精度が高く、ファインピッチな配線を形成することができる。 The printed wiring board manufacturing method according to claim 1, wherein the resist film is formed on the basis of the concave portion of the positioning opening formed simultaneously with the via opening by the laser, so that the conductor circuit formed by the resist film and the via opening are formed. Therefore, a fine pitch wiring can be formed with a high positional accuracy with respect to the via formed in the above.

請求項2のプリント配線板の製造方法では、レーザによりビア用開口と同時に形成した位置決め用開口の凹部を基に、レジスト膜を形成するため、該レジスト膜によって形成した導体回路と、ビア用開口に形成したフィルドビアとの位置精度が高く、ファインピッチな配線を形成することができる。 In the method for manufacturing a printed wiring board according to claim 2, a resist film is formed on the basis of a concave portion of a positioning opening formed simultaneously with a via opening by a laser. Therefore, a conductor circuit formed by the resist film and a via opening are formed. A fine pitch wiring can be formed with high positional accuracy with the filled via.

請求項3のプリント配線板の製造方法では、位置決め用開口の径をビア用開口の径の1.5倍以上にすることで、ビア用開口内にフィルドビアを形成しながら、位置決め用開口内に凹部のあるめっきを形成することができる。 In the printed wiring board manufacturing method according to claim 3, the diameter of the positioning opening is set to be 1.5 times or more the diameter of the via opening, so that the filled via is formed in the via opening and the positioning opening is formed. A plating with a recess can be formed.

請求項4のプリント配線板の製造方法では、位置決め用開口内に凹部を備えるダミービア導体を形成することで、該凹部を用いて位置決めができる。 In the method for manufacturing a printed wiring board according to the fourth aspect, the dummy via conductor having a recess is formed in the positioning opening, whereby the positioning can be performed using the recess.

請求項5のプリント配線板の製造方法では、凹部の深さを30〜150μmに形成することで、上側に未硬化の感光性レジスト膜を塗布しても、該レジスト膜により凹部が埋まることがなく、凹部の位置を感光性レジスト膜を透過して光学的に検出することができる。 In the method for manufacturing a printed wiring board according to claim 5, even when an uncured photosensitive resist film is applied on the upper side by forming the depth of the recess to 30 to 150 μm, the recess is filled with the resist film. In addition, the position of the recess can be detected optically through the photosensitive resist film.

請求項6のプリント配線板の製造方法では、芯材に樹脂を含浸させて成るプリプレグから層間絶縁層が形成されるので、該層間絶縁層が強度がある。 In the printed wiring board manufacturing method according to the sixth aspect, since the interlayer insulating layer is formed from the prepreg formed by impregnating the core material with the resin, the interlayer insulating layer has strength.

請求項7のプリント配線板の製造方法では、層間絶縁層上に金属箔が形成されるので、レーザで所望形状のビア用開口を形成することができる。 In the method for manufacturing a printed wiring board according to the seventh aspect, since the metal foil is formed on the interlayer insulating layer, the via opening having a desired shape can be formed with a laser.

請求項8のプリント配線板の製造方法では、金属箔を積層後薄くするので、積層前は厚みがあり、金属箔の扱いが容易である。積層後金属箔を予め薄くするので、レーザで所望形状のビア用開口を形成することができる。 In the printed wiring board manufacturing method according to the eighth aspect, since the metal foil is thinned after being laminated, the metal foil has a thickness before lamination, and the metal foil is easy to handle. After the lamination, the metal foil is thinned in advance, so that a via opening having a desired shape can be formed with a laser.

請求項9のプリント配線板の製造方法では、複数の位置決め用開口を環状、十字、矩形等の所定の模様状に配列する。例えば、位置決め用開口を複数個環状に形成するので、幾つかの位置決め用開口が検出できなくても近似円の中心座標を正確に算出することができる。 In the printed wiring board manufacturing method according to the ninth aspect, the plurality of positioning openings are arranged in a predetermined pattern such as an annular shape, a cross shape, or a rectangular shape. For example, since a plurality of positioning openings are formed in a ring shape, the center coordinates of the approximate circle can be accurately calculated even if several positioning openings cannot be detected.

請求項10のプリント配線板の製造方法で、レジスト膜は、めっき上に感光性レジスト膜を形成し、該感光性レジスト膜下の凹部を基準として露光し、現像することにより所定パターンに形成する。凹部は上面から受けた光を反射するので、感光性レジスト膜下の凹部を正確に認識することができる。 The method for manufacturing a printed wiring board according to claim 10, wherein the resist film is formed in a predetermined pattern by forming a photosensitive resist film on the plating, exposing with reference to a concave portion under the photosensitive resist film, and developing. . Since the concave portion reflects light received from the upper surface, the concave portion under the photosensitive resist film can be accurately recognized.

請求項11のプリント配線板の製造方法では、レーザによるビア用開口及び位置決め用開口は、基板上に予め位置決めマークを形成し、該位置決めマークを基準として形成するので、正確に形成することができる。 In the printed wiring board manufacturing method according to the eleventh aspect, the via opening and the positioning opening formed by the laser are formed in advance on the substrate by forming the positioning mark and using the positioning mark as a reference, and therefore can be formed accurately. .

請求項12のプリント配線板の製造方法では、凹部を基準として形成したレジスト膜の非形成部のめっきを除去することで回路パターンを形成するので、該凹部と同時に形成したフィルドビアと該回路パターンとの位置精度が高い。 In the printed wiring board manufacturing method according to claim 12, since the circuit pattern is formed by removing the plating of the non-formed portion of the resist film formed on the basis of the recess, the filled via formed simultaneously with the recess, and the circuit pattern High positional accuracy.

請求項13のプリント配線板の製造方法では、開口をレーザで形成する際に走査(トレパニング)では無く、スポット径の孔をスポット状に開けていくので、開口内に層間絶縁層の芯材が露出し難く、所望形状にビア用開口及び位置決め用開口を形成することができる。 In the method for manufacturing a printed wiring board according to claim 13, when forming the opening with a laser, a hole having a spot diameter is formed in a spot shape instead of scanning (trepanning), so that the core material of the interlayer insulating layer is formed in the opening. The via opening and the positioning opening can be formed in a desired shape without being easily exposed.

本発明の第1実施形態に係るプリント配線板の製造方法の工程図である。It is process drawing of the manufacturing method of the printed wiring board which concerns on 1st Embodiment of this invention. 第1実施形態に係るプリント配線板の製造方法の工程図である。It is process drawing of the manufacturing method of the printed wiring board which concerns on 1st Embodiment. 第1実施形態に係るプリント配線板の製造方法の工程図である。It is process drawing of the manufacturing method of the printed wiring board which concerns on 1st Embodiment. 第2実施形態に係るプリント配線板の製造方法の工程図である。It is process drawing of the manufacturing method of the printed wiring board which concerns on 2nd Embodiment. 第2実施形態に係るプリント配線板の製造方法の工程図である。It is process drawing of the manufacturing method of the printed wiring board which concerns on 2nd Embodiment. 第2実施形態に係るプリント配線板の製造方法の工程図である。It is process drawing of the manufacturing method of the printed wiring board which concerns on 2nd Embodiment. 位置決め用凹部の配置を示す平面図である。It is a top view which shows arrangement | positioning of the recessed part for positioning. 本発明の第2実施形態に係るプリント配線板の断面図である。It is sectional drawing of the printed wiring board which concerns on 2nd Embodiment of this invention.

[第1実施形態]
図3(B)に第1実施形態の製造方法に係るプリント配線板の断面図を示す。
プリント配線板10は、コア基板30上に層間絶縁層50が積層されている。コア基板30の表面には、基準ランド34a、位置決め用ランド34b、配線ライン34c、ビアランド34dが形成されている。位置決め用ランド34b上には位置決め用凹部60bhを備えるダミービア60bが形成され、また、ビアランド34d上にはフィルドビア60が形成されている。層間絶縁層50上には、導体回路58が形成されている。
[First embodiment]
FIG. 3B is a cross-sectional view of the printed wiring board according to the manufacturing method of the first embodiment.
In the printed wiring board 10, an interlayer insulating layer 50 is laminated on the core substrate 30. On the surface of the core substrate 30, a reference land 34a, a positioning land 34b, a wiring line 34c, and a via land 34d are formed. A dummy via 60b having a positioning recess 60bh is formed on the positioning land 34b, and a filled via 60 is formed on the via land 34d. A conductor circuit 58 is formed on the interlayer insulating layer 50.

図3(B)に示されたプリント配線板の製造方法が図1〜図3(A)に示される。
(1)銅箔の積層された銅張り積層板の銅箔がパターニングされ、絶縁基板上に基準ランド34a、位置決め用ランド34b、配線ライン34c、ビアランド34dが形成され、コア基板30が用意される(図1(A))。絶縁基板は、ガラスクロス、アラミド繊維、ガラス繊維などの補強材とエポキシ樹脂、BT(ビスマレイミドトリアジン)樹脂などの樹脂とからなる。なお、図示しないが、コア基板の表裏を貫通するスルーホール導体が形成される。
A method for manufacturing the printed wiring board shown in FIG. 3B is shown in FIGS.
(1) The copper foil of the copper clad laminate on which the copper foil is laminated is patterned to form the reference land 34a, the positioning land 34b, the wiring line 34c, and the via land 34d on the insulating substrate, and the core substrate 30 is prepared. (FIG. 1 (A)). The insulating substrate is made of a reinforcing material such as glass cloth, aramid fiber, or glass fiber and a resin such as epoxy resin or BT (bismaleimide triazine) resin. Although not shown, a through-hole conductor penetrating the front and back of the core substrate is formed.

(2)コア基板30に、ガラスクロスにエポキシ樹脂を含浸させたプリプレグからなる厚み60μm層間絶縁層50と、厚み20μmの銅箔48とが積層される(図1(B))。そして、ライトエッチングにより、銅箔の厚みが5μmまで薄くされ(図1(C))、銅箔の表面に黒化処理が施され黒化膜48γが形成される(図1(D))。なお、エッチングを行うことなく、5μm銅箔をそのまま用いてもよい。 (2) A 60 μm thick interlayer insulating layer 50 made of a prepreg obtained by impregnating a glass cloth with an epoxy resin and a 20 μm thick copper foil 48 are laminated on the core substrate 30 (FIG. 1B). Then, the thickness of the copper foil is reduced to 5 μm by light etching (FIG. 1C), and the blackening process is performed on the surface of the copper foil to form a blackened film 48γ (FIG. 1D). In addition, you may use 5 micrometers copper foil as it is, without etching.

(3)CO2レーザで、コア基板上の基準ランド34aの周囲が表面掘削され、層間絶縁層50に開口50aが形成され、基準ランド34aが露出される(図1(E))。 (3) The periphery of the reference land 34a on the core substrate is excavated with a CO2 laser, an opening 50a is formed in the interlayer insulating layer 50, and the reference land 34a is exposed (FIG. 1E).

(4)基準ランド34aがカメラ82Aで撮像され、該基準ランド34aを基準として、レーザで、位置決め用ランド34b上に位置決め用開口51bが、ビアランド34d上にビア開口51dが同時に形成される(図2(A))。ビア開口51dは開口トップ径Dd60μm、開口ボトム径dd55μmに、位置決め用開口51bは開口トップ径Db100μm、開口ボトム径db95μmに形成される(図2(B))。開口径とは、特にトップ径、ボトム径に限定されるのではなく、それぞれの開口の最大径を比較する。なお、ここでの同時とは、基準ランド34aで位置決めされた状態で、同じレーザ装置を使って順次、レーザ照射され開口が形成されることを意味する。 (4) The reference land 34a is imaged by the camera 82A, and a positioning opening 51b is simultaneously formed on the positioning land 34b and a via opening 51d is formed on the via land 34d with the laser using the reference land 34a as a reference (see FIG. 2 (A)). The via opening 51d is formed with an opening top diameter Dd of 60 μm and an opening bottom diameter dd of 55 μm, and the positioning opening 51b is formed with an opening top diameter of Db of 100 μm and an opening bottom diameter of db of 95 μm (FIG. 2B). The opening diameter is not particularly limited to the top diameter and the bottom diameter, but the maximum diameters of the respective openings are compared. The term “simultaneous” here means that the aperture is formed by sequentially irradiating the laser with the same laser device while being positioned by the reference land 34a.

(5)銅箔48上、及び、開口50a、位置決め用開口51b、ビア開口51d内に無電解銅めっき膜52が形成され(図2(C))、引き続き、電解めっきで電解銅めっき膜56が形成され、ビア開口51d内にフィルドビア60が形成され、位置決め用開口51b内に位置決め用凹部60bhを備えるダミービア60bが形成される(図2(D))。凹部60bhの深さhhは、50μmに形成される。ここで、位置決め用開口51bの開口径を、ビア開口51dの開口径の1.5倍以上にすることで、同じ電解めっきで、ビア開口51dにフィルドビア60が完成する時点で、凹部60bhを備えるダミービア60bを形成することができる。 (5) An electroless copper plating film 52 is formed on the copper foil 48 and in the opening 50a, the positioning opening 51b, and the via opening 51d (FIG. 2C). Subsequently, the electrolytic copper plating film 56 is formed by electrolytic plating. The filled via 60 is formed in the via opening 51d, and the dummy via 60b including the positioning recess 60bh is formed in the positioning opening 51b (FIG. 2D). The depth hh of the recess 60bh is 50 μm. Here, by setting the opening diameter of the positioning opening 51b to 1.5 times or more the opening diameter of the via opening 51d, the recessed via 60bh is provided when the filled via 60 is completed in the via opening 51d by the same electrolytic plating. A dummy via 60b can be formed.

(6)電解めっき56上に、未硬化の感光性エッチングレジスト膜54αが載置され、カメラ82Bにより、感光性エッチングレジスト膜54αを透過し、上方から位置決め用凹部60bhが撮像され、位置決め用凹部60bhに基づき位置合わせされ、感光性エッチングレジスト膜54αがレーザにより露光(硬化)される(図2(E))。レーザの他にマスク方式による露光も可能である。 (6) An uncured photosensitive etching resist film 54α is placed on the electrolytic plating 56, passes through the photosensitive etching resist film 54α by the camera 82B, and the positioning recess 60bh is imaged from above, and the positioning recess The alignment is performed based on 60 bh, and the photosensitive etching resist film 54α is exposed (cured) by a laser (FIG. 2E). In addition to the laser, exposure by a mask method is also possible.

(7)未硬化の感光性エッチングレジスト膜が現像され除去され、所定パターンのエッチングレジスト膜54が形成される(図3(A)))。 (7) The uncured photosensitive etching resist film is developed and removed to form an etching resist film 54 having a predetermined pattern (FIG. 3A)).

(8)エッチングレジスト膜54非形成部の電解めっき56、無電解めっき膜52、銅箔48が除去され、ビアランド60R及び導体回路58が形成され、エッチングレジスト膜が除去され、プリント配線板10が完成する(図3(B))。 (8) The electrolytic plating 56, the electroless plating film 52, and the copper foil 48 in the portion where the etching resist film 54 is not formed are removed, the via land 60R and the conductor circuit 58 are formed, the etching resist film is removed, and the printed wiring board 10 is formed. Completed (FIG. 3B).

図7は、第1実施形態の位置決め用凹部60bhの形成位置を示している。
図7(A)に示す例では、位置決め用開口60bhを複数個環状に形成するので、幾つかの位置決め用開口が検出できなくても近似円の中心座標Zを正確に算出することができる。ここで、位置決め用開口は、図7(B)に示すように十字状に配置することも、図7(C)に示すようにマトリクス状に配置することも可能である。
FIG. 7 shows the formation position of the positioning recess 60bh of the first embodiment.
In the example shown in FIG. 7A, since the positioning openings 60bh are formed in a ring shape, the center coordinate Z of the approximate circle can be accurately calculated even if some positioning openings cannot be detected. Here, the positioning openings can be arranged in a cross shape as shown in FIG. 7 (B) or in a matrix shape as shown in FIG. 7 (C).

図3(C)は、位置決め用凹部60bhを備えるダミービア60bを拡大して示す。ダミービア60bは、開口51bに沿った側壁部60bwと、位置決め用ランド34bに沿った平坦な底部60bbを備える。底部60bbを平坦でない(凸凹がある)と、影ができて撮像の感度が鈍くなる。このため、底部は平坦であれば、該位置決め用凹部60bhをカメラ82Bで、感光性エッチングレジスト膜54αを透過して鮮明に撮像できる。 FIG. 3C is an enlarged view of the dummy via 60b including the positioning recess 60bh. The dummy via 60b includes a side wall 60bw along the opening 51b and a flat bottom 60bb along the positioning land 34b. If the bottom 60bb is not flat (there is unevenness), a shadow is formed and the imaging sensitivity becomes dull. Therefore, if the bottom is flat, the positioning recess 60bh can be clearly imaged through the photosensitive etching resist film 54α with the camera 82B.

位置決め用凹部60bhの深さhhは30〜150μmに形成することが望ましい。30μm未満では、未硬化の感光性レジスト膜が凹部内に追従してしまい、撮像の感度が鈍くなる。30μm以上にすることで、上側に未硬化の感光性レジスト膜を塗布しても、該レジスト膜により凹部が埋まることがなく、凹部の位置を感光性レジスト膜を透過して光学的に検出することができる。一方、150μm超の深さに形成すると、底面からの反射光が小さくなるため撮像の感度が鈍くなる。 The depth hh of the positioning recess 60bh is preferably 30 to 150 μm. When the thickness is less than 30 μm, the uncured photosensitive resist film follows the concave portion, and the imaging sensitivity becomes low. By setting the thickness to 30 μm or more, even when an uncured photosensitive resist film is applied on the upper side, the concave portion is not filled with the resist film, and the position of the concave portion is optically detected through the photosensitive resist film. be able to. On the other hand, if it is formed to a depth of more than 150 μm, the reflected light from the bottom surface becomes small, so that the imaging sensitivity becomes dull.

第1実施形態のプリント配線板の製造方法では、レーザによりビア用開口51dと同時に形成した位置決め用開口51bの凹部60bhを基に、レジスト膜54を形成するため、該レジスト膜54によって形成した導体回路58と、ビア用開口51dに形成したフィルドビア60との位置精度が高く、ファインピッチな配線を形成することができる。 In the method of manufacturing the printed wiring board according to the first embodiment, the resist film 54 is formed on the basis of the recess 60bh of the positioning opening 51b formed simultaneously with the via opening 51d by a laser. Position accuracy between the circuit 58 and the filled via 60 formed in the via opening 51d is high, and a fine pitch wiring can be formed.

第1実施形態のプリント配線板の製造方法では、芯材に樹脂を含浸させて成るプリプレグから層間絶縁層50が形成されるので、該層間絶縁層が強度がある。 In the method for manufacturing a printed wiring board according to the first embodiment, since the interlayer insulating layer 50 is formed from a prepreg formed by impregnating a core material with a resin, the interlayer insulating layer has strength.

第1実施形態のプリント配線板の製造方法では、層間絶縁層50上に金属箔48が積層されるので、レーザで所望形状のビア用開口を形成することができる。 In the printed wiring board manufacturing method of the first embodiment, since the metal foil 48 is laminated on the interlayer insulating layer 50, a via opening having a desired shape can be formed with a laser.

第1実施形態のプリント配線板の製造方法では、金属箔48を積層後薄くするので、積層前は厚みがあり、金属箔の扱いが容易である。積層後金属箔を予め薄くするので、レーザで所望形状のビア用開口を形成することができる。 In the printed wiring board manufacturing method of the first embodiment, since the metal foil 48 is thinned after being laminated, the metal foil 48 has a thickness before lamination and is easy to handle. After the lamination, the metal foil is thinned in advance, so that a via opening having a desired shape can be formed with a laser.

第1実施形態のプリント配線板の製造方法で、めっき上に感光性レジスト膜54αを載置し、該感光性レジスト膜下の位置決め用凹部60bhを基準として露光し、現像することにより所定パターンにレジスト54を形成する。位置決め用凹部60bhは上面から受けた光を反射するので、感光性レジスト膜下の位置決め用凹部60bhを正確に認識することができる。 In the method for manufacturing a printed wiring board according to the first embodiment, a photosensitive resist film 54α is placed on a plating, exposed with reference to a positioning recess 60bh below the photosensitive resist film, and developed into a predetermined pattern. A resist 54 is formed. Since the positioning recess 60bh reflects light received from the upper surface, the positioning recess 60bh below the photosensitive resist film can be accurately recognized.

第1実施形態のプリント配線板の製造方法では、レーザによるビア用開口51d及び位置決め用開口51bは、コア基板30上に予め基準ランド34aを形成し、該基準ランド34aを基準として形成するので、正確に形成することができる。 In the method for manufacturing a printed wiring board according to the first embodiment, the via opening 51d and the positioning opening 51b by the laser are formed on the core substrate 30 in advance with the reference land 34a, and the reference land 34a is used as a reference. It can be formed accurately.

なお、第1実施形態のプリント配線板の製造方法では、開口をレーザで形成する際に走査(トレパニング)では無く、レーザのスポット径の孔をスポット状に開けていくことが望ましい。層間絶縁層に芯材を備えるものを用いても、開口内に層間絶縁層の芯材が露出し難く、所望形状にビア用開口及び位置決め用開口を形成することができる。 In the method for manufacturing a printed wiring board according to the first embodiment, it is desirable to form a hole having a spot diameter of the laser in a spot shape instead of scanning (trepanning) when forming the opening with a laser. Even when an interlayer insulating layer including a core material is used, the core material of the interlayer insulating layer is hardly exposed in the opening, and the via opening and the positioning opening can be formed in a desired shape.

[第2実施形態]
図6に第2実施形態の製造方法に係るプリント配線板の断面図を示す。
プリント配線板10は、コア基板30上に層間絶縁層50が積層されている。コア基板30の表面には、基準ランド34a、位置決め用ランド34b、配線ライン34c、ビアランド34dが形成されている。位置決め用ランド34b上には凹部60bhを備えるダミービア60bが形成され、また、ビアランド34d上にはフィルドビア60が形成されている。層間絶縁層50上に導体回路58が形成されている。
[Second Embodiment]
FIG. 6 shows a cross-sectional view of a printed wiring board according to the manufacturing method of the second embodiment.
In the printed wiring board 10, an interlayer insulating layer 50 is laminated on the core substrate 30. On the surface of the core substrate 30, a reference land 34a, a positioning land 34b, a wiring line 34c, and a via land 34d are formed. A dummy via 60b having a recess 60bh is formed on the positioning land 34b, and a filled via 60 is formed on the via land 34d. A conductor circuit 58 is formed on the interlayer insulating layer 50.

図6に示されたプリント配線板の製造方法が図4、図5に示される。
(1)銅箔の積層された銅張り積層板の銅箔がパターニングされ、絶縁基板上に基準ランド34a、位置決め用ランド34b、配線ライン34c、ビアランド34dが形成され、コア基板30が用意される(図4(A))。
A method of manufacturing the printed wiring board shown in FIG. 6 is shown in FIGS.
(1) The copper foil of the copper clad laminate on which the copper foil is laminated is patterned to form the reference land 34a, the positioning land 34b, the wiring line 34c, and the via land 34d on the insulating substrate, and the core substrate 30 is prepared. (FIG. 4 (A)).

(2)コア基板30に、ガラスクロスにエポキシ樹脂を含浸させたプリプレグからなる厚み60μm層間絶縁層50と、厚み10μmの銅箔48とが積層される(図4(B))。そして、銅箔の表面に黒化処理が施され黒化膜48γが形成される(図4(C))。 (2) A 60 μm thick interlayer insulating layer 50 made of a prepreg in which a glass cloth is impregnated with an epoxy resin and a 10 μm thick copper foil 48 are laminated on the core substrate 30 (FIG. 4B). Then, a blackening process is performed on the surface of the copper foil to form a blackened film 48γ (FIG. 4C).

(3)レーザで、基準ランド34aの上部に銅箔48の開口48aが形成される(図4(D))。 (3) The opening 48a of the copper foil 48 is formed on the upper portion of the reference land 34a by laser (FIG. 4D).

(4)基準ランド34aがカメラ82Aで撮像され、該基準ランド34aを基準として、レーザで、位置決め用ランド34b上に位置決め用開口51bが、ビアランド34d上にビア開口51dが同時に形成される(図4(E)、図5(A))。 (4) The reference land 34a is imaged by the camera 82A, and a positioning opening 51b is simultaneously formed on the positioning land 34b and a via opening 51d is formed on the via land 34d with the laser using the reference land 34a as a reference (see FIG. 4 (E), FIG. 5 (A)).

(5)銅箔48、層間絶縁層50上、及び、位置決め用開口51b、ビア開口51d内に無電解銅めっき膜52が形成される(図5(B))。 (5) Electroless copper plating film 52 is formed on copper foil 48, interlayer insulating layer 50, and in positioning openings 51b and via openings 51d (FIG. 5B).

(6)無電解銅めっき膜52上に、未硬化の感光性めっきレジスト膜57αが載置され、カメラ82Bにより、感光性めっきレジスト膜57αを透過し、上方から位置決め用開口51b内の無電解めっき膜が撮像され、位置決め用開口51bに基づき位置合わせされ、感光性めっきレジスト膜57αがレーザにより露光(硬化)される(図5(C))。 (6) An uncured photosensitive plating resist film 57α is placed on the electroless copper plating film 52, passes through the photosensitive plating resist film 57α by the camera 82B, and is electroless in the positioning opening 51b from above. The plated film is imaged, aligned based on the positioning opening 51b, and the photosensitive plating resist film 57α is exposed (cured) by a laser (FIG. 5C).

(7)未硬化の感光性めっきレジスト膜が現像され除去され、所定パターンのめっきレジスト57が形成される(図5(D))。 (7) The uncured photosensitive plating resist film is developed and removed to form a predetermined pattern of plating resist 57 (FIG. 5D).

(8)電解めっきでめっきレジスト非形成部に電解銅めっき膜56が形成され、ビア開口51d内にフィルドビア60が形成され、位置決め用開口51b内に凹部60bhを備えるダミービア60bが形成される(図5(E))。 (8) The electrolytic copper plating film 56 is formed in the plating resist non-forming portion by electrolytic plating, the filled via 60 is formed in the via opening 51d, and the dummy via 60b having the recess 60bh is formed in the positioning opening 51b (FIG. 5 (E)).

(9)めっきレジストが剥離され、めっきレジスト下の無電解めっき膜52、銅箔48が除去され、ビアランド60R及び導体回路58が形成され、第2実施形態の製造方法に係るプリント配線板10が完成する(図6)。 (9) The plating resist is peeled off, the electroless plating film 52 and the copper foil 48 under the plating resist are removed, the via land 60R and the conductor circuit 58 are formed, and the printed wiring board 10 according to the manufacturing method of the second embodiment is formed. Completed (FIG. 6).

[第2実施形態]
図8は、第2実施形態に係るプリント配線板の断面図である。
プリント配線板10は、中央に配置されるコア絶縁層50Mの第1面F側に、層間絶縁層50A、50C、50E、50G、50Iが積層され、第2面S側に層間絶縁層50B、50D、50F、50H、50Jが積層されている。コア絶縁層50Mの第1面Fの導体回路58Maと第2面Sの導体回路58Mbとはビア導体60Mを介して接続されている。
[Second Embodiment]
FIG. 8 is a cross-sectional view of a printed wiring board according to the second embodiment.
In the printed wiring board 10, interlayer insulating layers 50A, 50C, 50E, 50G, and 50I are laminated on the first surface F side of the core insulating layer 50M disposed in the center, and the interlayer insulating layer 50B on the second surface S side. 50D, 50F, 50H, and 50J are laminated. The conductor circuit 58Ma on the first surface F and the conductor circuit 58Mb on the second surface S of the core insulating layer 50M are connected via a via conductor 60M.

コア絶縁層50Mの第1面F側に積層される層間絶縁層50Aには、該層間絶縁層50A上の導体回路58Aを、コア絶縁層50Mの導体回路58Maへ接続させるためのビア導体60Aが形成されている。該層間絶縁層50A上に積層される層間絶縁層50Cには、該層間絶縁層50C上の導体回路58Cを、層間絶縁層50A上の導体回路58Aへ接続させるためのビア導体60Cが形成されている。該層間絶縁層50C上に積層される層間絶縁層50Eには、該層間絶縁層50E上の導体回路58Eを、層間絶縁層50C上の導体回路58Cへ接続させるビア導体60Eが形成されている。該層間絶縁層50E上に積層される層間絶縁層50Gには、該層間絶縁層50G上の導体回路58Gを、層間絶縁層50E上の導体回路58Eへ接続させるためのビア導体60Gが形成されている。該層間絶縁層50G上に積層される層間絶縁層50Iには、該層間絶縁層50I上の導体回路58Iを、層間絶縁層50G上の導体回路58Gへ接続させるためのビア導体60Iが形成されている。 In the interlayer insulating layer 50A stacked on the first surface F side of the core insulating layer 50M, a via conductor 60A for connecting the conductor circuit 58A on the interlayer insulating layer 50A to the conductor circuit 58Ma of the core insulating layer 50M is provided. Is formed. Via conductor 60C for connecting conductor circuit 58C on interlayer insulating layer 50C to conductor circuit 58A on interlayer insulating layer 50A is formed in interlayer insulating layer 50C laminated on interlayer insulating layer 50A. Yes. A via conductor 60E that connects the conductor circuit 58E on the interlayer insulation layer 50E to the conductor circuit 58C on the interlayer insulation layer 50C is formed in the interlayer insulation layer 50E laminated on the interlayer insulation layer 50C. A via conductor 60G for connecting the conductor circuit 58G on the interlayer insulating layer 50G to the conductor circuit 58E on the interlayer insulating layer 50E is formed in the interlayer insulating layer 50G laminated on the interlayer insulating layer 50E. Yes. Via conductor 60I for connecting conductor circuit 58I on interlayer insulating layer 50I to conductor circuit 58G on interlayer insulating layer 50G is formed in interlayer insulating layer 50I stacked on interlayer insulating layer 50G. Yes.

コア絶縁層50Mの第2面S側に積層される層間絶縁層50Bには、該層間絶縁層50B上の導体回路58Bを、コア絶縁層50Mの導体回路58Mbへ接続させるためのビア導体60Bが形成されている。該層間絶縁層50B上に積層される層間絶縁層50Dには、該層間絶縁層50D上の導体回路58Dを、層間絶縁層50B上の導体回路58Bへ接続させるためのビア導体60Dが形成されている。該層間絶縁層50D上に積層される層間絶縁層50Fには、該層間絶縁層50F上の導体回路58Fを、層間絶縁層50D上の導体回路58Dへ接続させるビア導体60Fが形成されている。該層間絶縁層50F上に積層される層間絶縁層50Hには、該層間絶縁層50H上の導体回路58Hを、層間絶縁層50F上の導体回路58Fへ接続させるためのビア導体60Hが形成されている。該層間絶縁層50H上に積層される層間絶縁層50Jには、該層間絶縁層50J上の導体回路58Jを、層間絶縁層50H上の導体回路58Hへ接続させるためのビア導体60Jが形成されている。 In the interlayer insulating layer 50B stacked on the second surface S side of the core insulating layer 50M, a via conductor 60B for connecting the conductor circuit 58B on the interlayer insulating layer 50B to the conductor circuit 58Mb of the core insulating layer 50M is provided. Is formed. A via conductor 60D for connecting the conductor circuit 58D on the interlayer insulation layer 50D to the conductor circuit 58B on the interlayer insulation layer 50B is formed on the interlayer insulation layer 50D laminated on the interlayer insulation layer 50B. Yes. A via conductor 60F that connects the conductor circuit 58F on the interlayer insulation layer 50F to the conductor circuit 58D on the interlayer insulation layer 50D is formed in the interlayer insulation layer 50F stacked on the interlayer insulation layer 50D. Via conductor 60H for connecting conductor circuit 58H on interlayer insulating layer 50H to conductor circuit 58F on interlayer insulating layer 50F is formed in interlayer insulating layer 50H laminated on interlayer insulating layer 50F. Yes. Via conductor 60J for connecting conductor circuit 58J on interlayer insulating layer 50J to conductor circuit 58H on interlayer insulating layer 50H is formed in interlayer insulating layer 50J laminated on interlayer insulating layer 50H. Yes.

第2実施形態のプリント配線板は、コア絶縁層50Mおよび層間絶縁層50A〜50Jが、ガラスクロス芯材を備える無機フィラーを含むエポキシ系樹脂から成る。 In the printed wiring board of the second embodiment, the core insulating layer 50M and the interlayer insulating layers 50A to 50J are made of an epoxy resin including an inorganic filler including a glass cloth core material.

第2実施形態では、図中では層間絶縁層50Iのダミービア60bのみ示すが、第1実施形態と同様に、コア絶縁層及び層間絶縁層のビア導体及び導体回路が、位置決め用凹部60bhを備えるダミービア60bを基準に位置決めされ形成される。 In the second embodiment, only the dummy via 60b of the interlayer insulating layer 50I is shown in the drawing. However, as in the first embodiment, the via conductor and the conductor circuit of the core insulating layer and the interlayer insulating layer are provided with the positioning recess 60bh. Positioned and formed with reference to 60b.

本発明の構成は、内層でも、最外層でもコア層でもいずれの層にも適用可能である。また、上述した実施形態では、コア基板、層間絶縁層が芯材を備えるプリプレグを用いたが、芯材を備えない樹脂層を用いることも可能である。 The configuration of the present invention can be applied to any layer of the inner layer, the outermost layer, and the core layer. In the above-described embodiment, the core substrate and the interlayer insulating layer use the prepreg provided with the core material, but it is also possible to use a resin layer that does not include the core material.

10 プリント配線板
30 コア基板
34a 基準ランド
34b 位置決め用ランド
34d ビアランド
50 層間絶縁層
51b 位置決め用開口
51d ビア開口
60 フィルドビア
60b ダミービア
60bh 位置決め用凹部
10 printed wiring board 30 core substrate 34a reference land 34b positioning land 34d via land 50 interlayer insulating layer 51b positioning opening 51d via opening 60 filled via 60b dummy via 60bh positioning recess

Claims (13)

導体層を有する基板を準備することと;
前記基板上に層間絶縁層を形成することと;
レーザにより、前記層間絶縁層を貫通して前記導体層に至るビア用開口と、該ビア用開口よりも大径の位置決め用開口とを形成することと;
めっきにより、前記位置決め用開口内に凹部を備える導体を形成することと;
前記凹部の位置を基準として、形成しためっき上に所定パターンのレジスト膜を形成することと;を含むプリント配線板の製造方法。
Providing a substrate having a conductor layer;
Forming an interlayer insulating layer on the substrate;
Forming a via opening extending through the interlayer insulating layer to the conductor layer with a laser and a positioning opening having a larger diameter than the via opening;
Forming a conductor having a recess in the positioning opening by plating;
Forming a resist film having a predetermined pattern on the formed plating with reference to the position of the concave portion.
請求項1のプリント配線板の製造方法であって:
前記めっきにより、前記ビア用開口内にフィルドビアを形成する。
A method of manufacturing a printed wiring board according to claim 1, wherein:
A filled via is formed in the via opening by the plating.
請求項1又は請求項2のプリント配線板の製造方法であって:
前記位置決め用開口の径を前記ビア用開口の径の1.5倍以上にする。
A method of manufacturing a printed wiring board according to claim 1 or claim 2, wherein:
The diameter of the positioning opening is 1.5 times or more the diameter of the via opening.
請求項1〜請求項3のいずれか1のプリント配線板の製造方法であって:
前記位置決め用開口内に凹部を備えるダミービア導体を形成する。
A method for producing a printed wiring board according to any one of claims 1 to 3, comprising:
A dummy via conductor having a recess is formed in the positioning opening.
請求項1〜請求項4のいずれか1のプリント配線板の製造方法であって:
前記凹部の深さを30〜150μmに形成する。
A method for producing a printed wiring board according to any one of claims 1 to 4, wherein:
The recess is formed to a depth of 30 to 150 μm.
請求項1〜請求項5のいずれか1のプリント配線板の製造方法であって:
前記層間絶縁層は、芯材に樹脂を含浸させて成るプリプレグから成る。
A method for producing a printed wiring board according to any one of claims 1 to 5, comprising:
The interlayer insulating layer is made of a prepreg formed by impregnating a core material with a resin.
請求項1〜請求項6のいずれか1のプリント配線板の製造方法であって:
前記層間絶縁層上に金属箔を形成することを含み、前記めっきは前記ビア用開口内及び前記位置決め用開口内、該金属箔上に形成される。
A method for manufacturing a printed wiring board according to any one of claims 1 to 6, comprising:
Forming a metal foil on the interlayer insulating layer, wherein the plating is formed in the via opening and in the positioning opening on the metal foil.
請求項7のプリント配線板の製造方法であって:
前記金属箔をレーザ照射前に厚みを薄くすることを含む。
A method of manufacturing a printed wiring board according to claim 7, wherein:
Including reducing the thickness of the metal foil before laser irradiation.
請求項1〜請求項8のいずれか1のプリント配線板の製造方法であって:
複数の前記位置決め用開口を所定の模様状に配列する。
A method of manufacturing a printed wiring board according to any one of claims 1 to 8, comprising:
The plurality of positioning openings are arranged in a predetermined pattern.
請求項1〜請求項9のいずれか1のプリント配線板の製造方法であって:
前記レジスト膜は、めっき上に感光性レジスト膜を形成し、該感光性レジスト膜下の前記凹部を基準として露光し、現像することにより前記所定パターンに形成する。
A method for producing a printed wiring board according to any one of claims 1 to 9, comprising:
The resist film is formed in the predetermined pattern by forming a photosensitive resist film on the plating, exposing and developing the concave portion under the photosensitive resist film as a reference, and developing.
請求項1〜請求項10のいずれか1のプリント配線板の製造方法であって:
前記レーザによるビア用開口及び位置決め用開口は、前記基板上に予め位置決めマークを形成し、該位置決めマークに基準として形成する。
It is a manufacturing method of the printed wiring board of any one of Claims 1-10, Comprising:
The laser-use via opening and positioning opening are formed in advance on the substrate by using a positioning mark as a reference.
請求項1〜請求項11のいずれか1のプリント配線板の製造方法であって:
前記レジスト膜の非形成部のめっきを除去することで回路パターンを形成する。
A method of manufacturing a printed wiring board according to any one of claims 1 to 11, comprising:
A circuit pattern is formed by removing the plating on the non-formed portion of the resist film.
請求項1〜請求項12のいずれか1のプリント配線板の製造方法であって:
前記レーザによるビア用開口及び位置決め用開口は、レーザ光をスポット状に照射して行う。
A method for producing a printed wiring board according to any one of claims 1 to 12, wherein:
The via openings and positioning openings by the laser are formed by irradiating laser light in a spot shape.
JP2011220281A 2011-10-04 2011-10-04 Manufacturing method of printed wiring board Pending JP2013080836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011220281A JP2013080836A (en) 2011-10-04 2011-10-04 Manufacturing method of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011220281A JP2013080836A (en) 2011-10-04 2011-10-04 Manufacturing method of printed wiring board

Publications (1)

Publication Number Publication Date
JP2013080836A true JP2013080836A (en) 2013-05-02

Family

ID=48526993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011220281A Pending JP2013080836A (en) 2011-10-04 2011-10-04 Manufacturing method of printed wiring board

Country Status (1)

Country Link
JP (1) JP2013080836A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425566B1 (en) * 2013-12-26 2014-08-01 대원이노베이션 주식회사 A process for forming via hole of core board for PCB
JPWO2015141004A1 (en) * 2014-03-20 2017-04-06 富士通株式会社 Multilayer circuit board, semiconductor device, and method for manufacturing the multilayer circuit board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033584A (en) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd Manufacturing method for multilayer printed-wiring board
JP2002111204A (en) * 2000-09-29 2002-04-12 Toppan Printing Co Ltd Method of manufacturing multilayered wiring board
JP2003046243A (en) * 2001-07-27 2003-02-14 Toppan Printing Co Ltd Method for manufacturing high density multilayer build- up wiring board
JP2003290959A (en) * 2002-03-29 2003-10-14 Sumitomo Heavy Ind Ltd Laser beam machining method
JP2010010295A (en) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd Method of manufacturing printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033584A (en) * 2000-07-17 2002-01-31 Toppan Printing Co Ltd Manufacturing method for multilayer printed-wiring board
JP2002111204A (en) * 2000-09-29 2002-04-12 Toppan Printing Co Ltd Method of manufacturing multilayered wiring board
JP2003046243A (en) * 2001-07-27 2003-02-14 Toppan Printing Co Ltd Method for manufacturing high density multilayer build- up wiring board
JP2003290959A (en) * 2002-03-29 2003-10-14 Sumitomo Heavy Ind Ltd Laser beam machining method
JP2010010295A (en) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd Method of manufacturing printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425566B1 (en) * 2013-12-26 2014-08-01 대원이노베이션 주식회사 A process for forming via hole of core board for PCB
JPWO2015141004A1 (en) * 2014-03-20 2017-04-06 富士通株式会社 Multilayer circuit board, semiconductor device, and method for manufacturing the multilayer circuit board

Similar Documents

Publication Publication Date Title
TWI482542B (en) Multilayer wiring substrate
JP5794502B2 (en) Method for manufacturing printed wiring board
JPWO2010076875A1 (en) Printed wiring board and manufacturing method thereof
TW201112906A (en) Double-sided circuit board and manufacturing method thereof
JP4767163B2 (en) Multilayer substrate manufacturing method
US8160417B2 (en) Printed circuit board for optical waveguide and method of manufacturing the same
JP2015185564A (en) Printed wiring board and method for manufacturing printed wiring board
TW200945987A (en) Multilayer flexible printed wiring board and the manufacturing method thereof
JP2010087168A (en) Method for manufacturing multilayer printed circuit board
JP2015185828A (en) Electronic component built-in multilayer wiring board and method for manufacturing the same
JP6997670B2 (en) Wiring board and its manufacturing method
JP2013080836A (en) Manufacturing method of printed wiring board
JP2015038909A (en) Wiring board and method of manufacturing the same
TWI531291B (en) Package board and method for manufactuing same
JP2017228724A (en) Method for manufacturing printed-wiring board, method for manufacturing electronic device, printed-wiring board, and electronic device
JP2011181542A (en) Multilayer wiring board and method of manufacturing the same
JP2020161732A (en) Wiring board
JP4502697B2 (en) Multilayer substrate manufacturing method, multilayer substrate and circuit device
JP2012044081A (en) Wiring board manufacturing method
JP2002134918A (en) Method for manufacturing multilayer printed wiring board
JP2010129723A (en) Method of forming via hole
JP4974516B2 (en) Multilayer substrate manufacturing method
JP4508712B2 (en) Multilayer substrate manufacturing method, multilayer substrate and circuit device.
JP2004327609A (en) Method for aligning pattern film and method for manufacturing printed circuit board
JP2023068413A (en) Wiring board, manufacturing method thereof, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151222