JP2013076104A - マグネトロンスパッタリング装置及び電子部品の製造方法 - Google Patents

マグネトロンスパッタリング装置及び電子部品の製造方法 Download PDF

Info

Publication number
JP2013076104A
JP2013076104A JP2009298237A JP2009298237A JP2013076104A JP 2013076104 A JP2013076104 A JP 2013076104A JP 2009298237 A JP2009298237 A JP 2009298237A JP 2009298237 A JP2009298237 A JP 2009298237A JP 2013076104 A JP2013076104 A JP 2013076104A
Authority
JP
Japan
Prior art keywords
target
magnet
film
flux density
magnetic flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009298237A
Other languages
English (en)
Inventor
Yosuke Shibuya
陽介 渋谷
Masayoshi Ikeda
真義 池田
Yasumi Sago
康実 佐護
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2009298237A priority Critical patent/JP2013076104A/ja
Priority to PCT/JP2010/007599 priority patent/WO2011080927A1/ja
Priority to US13/223,830 priority patent/US20120073960A1/en
Publication of JP2013076104A publication Critical patent/JP2013076104A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H01J37/3408—Planar magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3452—Magnet distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】薄膜均一性および高い生産性を維持しつつ、低抵抗の良質なＷ膜の成膜を可能とするマグネトロンスパッタリング装置を提供する。
【解決手段】ターゲットと交差する方向に磁化された２つの磁石部材を、ターゲット側に向く磁極が互いに逆向きとなるようにして隣接配置したマグネットピース２２を複数備えた磁石ユニットを設けたマグネトロンスパッタリング装置とし、磁石ユニットによって作り出されるターゲット表面の水平磁束密度を高くすることによって、ターゲットへ加速されるＡｒイオンのイオンエネルギーを小さくする。すなわち、ターゲット表面の水平磁束密度を高くするとターゲット表面で生成されるプラズマ密度が増加し、同一のＤＣ電力を投入した場合に、プラズマ密度が増加した分だけプラズマインピーダンスが低下してターゲット電圧が低下し、Ｗ膜に取り込まれる反射Ａｒの含有量を小さくすることによりＷ膜の低抵抗化を実現する。
【選択図】図２Ａ

Description

本発明は、半導体製造工程等で使用されるマグネトロンスパッタリング装置にかかわり、基板へのチャージアップダメージを抑制しつつ、薄膜均一性および高い生産性を維持したまま低抵抗の良質な膜の形成を可能とするマグネトロンスパッタリング装置及びそれを用いた電子部品の製造方法に関する。
スパッタリング方法としては、例えば特許文献１に示すようなマグネトロンスパッタリング法が知られている。マグネトロンスパッタリング法では、ターゲット電極の背面側にマグネットを設け、ターゲット表面に磁界を形成させることにより、ターゲット近傍に電子が閉じ込められるため、低圧条件下でも効率的にイオン化を行うことができ、高密度なプラズマが生成される。従って、高品質の膜が得られしかも高速成膜が可能であることから、様々な分野で実用化されている。半導体デバイスや電子部品の製造においても例外ではなく、これらデバイス等の特性を左右する重要な技術として位置づけられている。
特公平６−９２６３２号公報
しかしながら、通常、上述のマグネットによって閉じ込められたプラズマの密度は、ターゲット上で一様ではなく、ターゲット上の磁場の強さによって決まる分布をもっており、このプラズマ分布の不均一性によるチャージアップダメージの発生という問題がある。すなわち、プラズマ密度は雰囲気中に存在する磁束密度の強さに依存するため、マグネット配置によって基板近傍における磁束密度が不均一となり、これに伴ってプラズマ密度の不均一性が生じる。このため、例えば、電界効果トランジスタの製造において、ゲート電極をゲート酸化膜上に形成する際に、ゲート酸化膜がプラズマ中に曝されるため、不均一に電荷が蓄積された場合にゲート酸化膜に電気的ストレス（高電界によるトンネル電流の流入）が生じ、ゲート酸化膜の破壊や劣化を引き起こすことになる。
したがって、プラズマの不均一性によるチャージアップダメージの発生を抑制することが求められる。
さらに、一部のターゲット材料では、ターゲットへの投入電力を大きくすると、成膜物質の比抵抗が増加してしまうという問題がある。図４に、電極材料などに用いられるタングステン（Ｗ）を成膜する場合のＷ膜の比抵抗とターゲット電極への投入電力（直流電力）との関係を示す。投入電力が大きいと、Ｗ膜の比抵抗が増大してしまうのが分かる。
これに対し、投入電力を小さくすれば膜の低抵抗化を実現できる反面、成膜レートが大幅に低下する。すなわち、投入電力の低下による成膜装置のスループット低下にともなって生産性が低下してしまうという課題が生じる。
本発明は上述の課題に鑑みてなされたものであり、チャージアップダメージを抑えて、高品質な膜を高速に成膜可能な手段を提供することにある。
本発明者らは、上述の問題点に鑑み、比抵抗の異なる２種類のＷ膜のＳＩＭＳ（二次イオン質量分析計）による分析を行った。具体的には、放電時の投入直流電力が「０．５ｋＷ」と「２．５ｋＷ」の条件でＷ膜を成膜した試料を用意した。「０．５ｋＷ」条件におけるターゲット電圧は−３００Ｖ程度である。「２．５ｋＷ」条件におけるターゲット電圧は−３７０Ｖ程度である。図５のグラフは２条件の基板について各元素の検出強度を基板表面から深さ方向に対してプロットしたデータである。主成分として検出された元素は、ターゲット材料のＷ、プロセスガス（スパッタガス）のＡｒである。Ｗの検出強度にはほとんど差が確認されなかったが、Ａｒの検出強度は「０．５ｋＷ」条件の方が「２．５ｋＷ」条件よりも小さい。Ｗ膜に含まれるＡｒの量はＤＣ電力が小さい条件で処理した方が相対的に少ないことがわかる。
図４の結果から図６のような後方散乱Ａｒ（以降、反射Ａｒと略す）がＷ膜に取り込まれるモデルが考えられる。反射Ａｒとは、ターゲット電圧によってターゲットに入射したＡｒイオンが電荷を失った後、ターゲットで反射することによって通常気体時の温度よりも高いエネルギーを持つにいたったＡｒ原子のことである。また、反射Ａｒのエネルギーはターゲットの原子量に依存するため、ターゲット材料にＷ原子を用いた場合は、ＴｉやＡｌなどの比較的軽い金属を用いた場合よりも反射Ａｒが発生しやすい。ターゲット電圧のエネルギーを低くするとＡｒイオンに与えられる運動エネルギーは小さくなるので、基板へ到達する反射Ａｒのエネルギーが小さくなる、あるいは反射Ａｒの量が減少する。さらに、反射Ａｒのエネルギーの減少は、Ａｒ原子が基板に成膜されたＷ膜に突入する確率を低くするため、Ｗ膜の結晶構造やグレインサイズ等を変化させ、結果としてＷ膜の比抵抗が変化すると考えられる。
図６で示した反射ＡｒがＷ膜に取り込まれるモデルから、生産性を維持したままＷ膜の比抵抗を低下させる手段として、マグネットによって作り出されるターゲット表面の水平磁束密度を高くすることによってターゲットへ加速されるＡｒイオンのイオンエネルギーを小さくする方法を考案した。すなわち、ターゲット表面の水平磁束密度を高くするとターゲット表面で生成されるプラズマ密度が増加する。同一の電力を投入した場合、プラズマ密度が増加した分だけプラズマインピーダンスが低下し、ターゲット電圧が低下する。ターゲット電圧の低下によって反射Ａｒの運動エネルギーが低下するため反射Ａｒの基板への到達確率が低下し、Ｗ膜に取り込まれるＡｒ原子の量が減少すると考えられる。この方法であれば、成膜レートを維持したままＷ膜の比抵抗を低下することができる。
しかしながら、マグネットの磁束密度を強くする場合には、先に述べたようなプラズマの不均一性によるチャージアップダメージの発生を考慮する必要性がある。
したがって、本発明の一実施形態にかかるマグネトロンスパッタリング装置は、ターゲットを取り付け可能なカソード電極と、前記カソード電極の前記ターゲットとは反対側に位置し、前記ターゲット表面に水平方向の磁界を形成する磁石ユニットと、を備え、前記磁石ユニットは、前記ターゲットと交差する方向に磁化された第１磁石部材と、前記ターゲットと交差する方向であって前記第１磁石部材と逆方向に磁化されると共に、前記ターゲット表面に水平方向の磁界を形成するように前記第１磁石部材に接して位置する第２磁石部材と、を有するマグネットピースを備えることとした。
これにより、ターゲット近傍の磁束密度を強くしつつ、基板近傍の磁束密度を抑制できる構成とした。
本発明によれば、ターゲット近傍での磁束密度が高く、基板近傍での磁束密度が抑制されるので、高品質な高速成膜が可能で、かつ、チャージアップダメージを抑制できる。
本発明のスパッタリング装置の一例を示す模式図である。 本実施形態の磁石ユニットを示す概略平面図である。 本実施形態のマグネットピースを示す模式図である。 本発明を適用可能な電子部品の製造例を示す図である。 膜の比抵抗と投入ＤＣ電力の関係を示すグラフである。 膜中のＡｒ含有量を示すグラフである。 ターゲット電圧が高い場合に、膜中にＡｒが取り込まれる現象を示すモデルである。 ターゲット電圧が低い場合に、膜中にＡｒイオンの挙動を示すモデルである。 膜の比抵抗の水平磁束密度依存性を示すグラフである。 本発明のカソードマグネットにおける水平磁束密度のＺ軸方向に対する減衰状態を示すグラフである。 比較例のマグネットを示す図である。
次に、本発明の実施の形態について説明する。
[装置構成]
図１に、本実施形態にかかるマグネトロンスパッタリング装置の構成を示す断面模式図を示す。
図１のマグネトロンスパッタリング装置は、成膜室１の内部に、基板８を保持可能なウエハホルダ５と、基板８に向けて配置されたターゲット４１及びターゲット４１に電圧を印加可能なターゲット電極（カソード電極）４２からなるカソードユニット４とを備える。また、カソードユニット４のウエハホルダ５に向く面と反対側には、ターゲット４１表面に磁場を形成するための磁石ユニット２が設けられている。磁石ユニット２は、金属などの材料より形成されるプレート２１と、プレート２１に取り付けられる複数のマグネットピース２２とを備えている。また、磁石ユニット２は、ターゲット４１に交差する回転軸３を中心に回転可能に構成され、ターゲット４１表面上にその面内方向に沿って回転する磁場を形成することで、エロージョンがターゲット４１全面で均一に生じる。なお、符号６はウエハホルダ５を上下駆動するための昇降機構である。
また、図示していないが、成膜室１は、真空ポンプと、スパッタガスを導入可能なガス導入系に接続され、内部が減圧されると共にスパッタガスを導入可能に構成されている。スパッタガス導入後、ターゲット４１へグロー放電用の高圧電源７により電力を供給することにより、磁石ユニット２の形成する磁気回路内に閉じ込められたスパッタ用の高密度なプラズマ９が生成される。このとき、プラズマ中の電子は、磁石ユニット２によって形成される磁気回路内のドリフト運動によってターゲット表面近傍にトラップされるためガス分子のイオン化が促進される。ターゲット表面上の水平磁束密度が高い点に高密度のプラズマが形成される。このプラズマ９中のイオンが、陰極シースで加速されターゲット４１に衝突すると、ターゲット４１からその構成原子がスパッタされ、その原子が基板８の表面へ付着して薄膜が形成される。
図２Ａに磁石ユニット２の平面図、図２Ｂに磁石ユニット２の部分側面図を示す。
磁石ユニット２は、前記のように、金属などの材料より形成されるプレート２１と、プレート２１に取り付けられる複数のマグネットピース２２とを備えて構成されている。
マグネットピース２２は、プレート２１に交差する方向（ターゲット４１と交差する方向）に磁化された２つのマグネット（第１磁石部材と第２磁石部材）ＢＮ，ＢＳを有し、この２つのマグネットＢＮ，ＢＳはターゲット４１側に向く磁極が互いに逆向きとなるようにして隣接配置される。これにより、一方のマグネットＢＮからターゲット４１側に向かって出て他方のマグネットＢＳの端部に収束するトンネル状の磁力線による磁場Ｂが形成される。マグネット中、磁力が最も強い磁極同士を異極性で隣接配置することで、近傍で強度が大きく、離れた位置への発散が小さい磁場Ｂが形成される。マグネットＢＮ，ＢＳのターゲット４１と反対側の端部は、中間プレート２２Ａを介してプレート２１に取り付けられている。中間プレート２２Ａは、好ましくは透磁率の高い材料、軟磁性材料（例えば、磁性ＳＵＳ）で形成され、マグネットＢＮ，ＢＳの端部同士を磁気的に結合し、又は、磁石ユニット２外部に対し磁界を遮蔽する。マグネットＢＮ，ＢＳの材料は、本発明において特に限定されず、鋼系磁石、フェライト系磁石、希土類系磁石のいずれも用いることができるが、高い磁束密度を得るためにＮｄ−Ｆｅ系磁石とすることが好ましい。
図２Ａの例では、上述したマグネットピース２２が複数、上記磁力線のトンネルが無端状につながるような位置関係で、具体的には、一方の磁極が内側、他方の磁極が外側となるように複数のマグネットピース２２が向きを揃え、周方向に互いに間隔を空けてリング状に配置されるマグネットピース２２はターゲット４１の表面に水平な径方向に向かうリング状磁界を形成するようにリング状に配置することが好ましい。環状は、円環状に限らず、無端状であればよい。これにより、電子が無端状の磁場を旋回するようにドリフト運動し、ターゲット４１表面上を回り続けることになり、ガスとの衝突によりイオンを生成する。そして、ターゲット４１表面に交差する方向に形成される電界に対し、磁力線が直交する部分、ターゲット４１表面に平行な方向の磁束密度（以後、「水平磁束密度」）が高い点に高密度のプラズマが形成される（プレーナーマグネトロン放電）。
以上のように、本発明者らが考案した、２つのマグネットＢＮ，ＢＳの異なる磁極を隣接させて配置するバランス型マグネットピースは、Ｚ軸方向（ターゲット４１面に直交する方向）に対する磁束密度の減衰率が最大となる構造である。従って、ターゲット４１近傍に強い水平方向磁場を形成させ、プラズマインピーダンスの低下による反跳原子、イオン等の発生を防止できると共に、基板近傍では水平磁束密度が減衰するため、チャージアップダメージの発生を抑制できる。
図７に、水平磁束密度とＷ膜の比抵抗の関係を示す。図７に示すように、水平磁束密度の増加により成膜レートは低下しないことから、成膜レートを維持したままＷ膜の比抵抗の低減を実現できる。つまり、比抵抗を小さくするために投入電力を低下させることも考えられるが、この場合は図４に示したように成膜レートが低下する。この点、磁石ユニット２を調整する方法によれば、このような損失はなく、スループットを維持した高速成膜が可能である。
さらに、バランス型マグネットピースを採用する別のメリットは２つある。１つ目は、単一のマグネットピース２２でターゲット４１の表面に対して水平成分の磁束密度を形成することが可能であるため、エロージョントラック形状を容易にイメージできることである。２つ目は、マグネットピース単位で基板８方向への磁束密度の減衰状態を決定できるため、最適なエロージョントラック形状を検討する際にチャージアップダメージの原因となる基板位置の磁束密度の変化を考慮する必要がないことである。
なお、図２Ａの例では、マグネットピース２２の配置により、プレート２１の周縁に沿って外側環状磁場ＯＢを形成すると共に、外側環状磁場ＯＢの内側にかつ回転軸３から偏心させて、内側環状磁場ＩＢを形成している。このように、周速が早い外側部分にマグネットピース２２を多く配置することが好ましい。また、図２Ａの例では、内側環状磁場ＩＢと外側環状磁場ＯＢの磁力線の向きが逆向きになるようにマグネットピース２２を配置されている。これにより、磁力線がマグネットピース２２内又は少なくとも同一環状磁場内で収束しやすくなるため、水平方向磁束密度がターゲット表面に近い位置で強くなり、ターゲット４１表面から離れた位置で水平方向磁場を形成するような、環状磁場間を跨いで収束する磁力線の発生を抑制できる。
なお、本発明の適用は、上記実施形態に限定されない。例えば、複数の環状磁場を形成する場合、必ずしも入れ子にする必要はない。この場合も、環状磁場同士が（間隔を空けて）隣接する場合は、マグネットピース２２の同極同士が（間隔を空けて）隣接するように夫々の環状磁場におけるマグネットピース２２の向きを決定することが好ましい。また、必ずしも複数の環状磁場を設ける必要は無く、１つであってもよい。
さらに、上記実施形態では、同じマグネットピース２２を用いているが、環状磁場を形成するのに場所によっては異なる強度の磁場を形成するマグネットピース２２を混在させてもよい。また、マグネットピース２２を構成するマグネットＢＳ，ＢＮについても、磁束密度や高さ、形状の異なるものを用いてもよいが、磁力線を隣接するマグネットに収束させる観点からすればほぼ同じであることが好ましく、例えば磁束密度及び高さについては夫々他方の１．５倍を超えない範囲とすることが好ましい。
［電子部品の製造方法］
次に、上記半導体デバイスの代表的メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造を例に挙げて説明する。図３はＤＲＡＭのメモリセルを構成する電界効果トランジスタの断面構造である。図３の例では、Ｓｉ表面に加熱酸化によってゲート酸化膜としてのＳｉＯ2層を形成したうえで、多結晶Ｓｉ膜上に、ゲート電極として高融点金属のＷＮ／Ｗ層を形成したものである。この構造によりＳｉゲートの機能を保持しながら配線抵抗の低減が図れる。ゲート電極材料、ゲート酸化膜材料は、これに限定されない。
本実施形態では、ゲート酸化膜上にゲート電極を形成する際に、上記図１に示すマグネトロンスパッタリング装置を用いる。これにより、反跳Ａｒの膜中への混入を防ぎ、低抵抗なゲート電極を成膜可能であると共に、ゲート酸化膜のチャージアップを防止できる。
図８は、実施例と比較例の磁石ユニット２について、ターゲット表面からの距離と水平磁束密度の関係を示すグラフである。ここで、実施例の磁石ユニット２は、図２Ｂに示したマグネットピース２２を配置して、環状磁場を形成したものである。一方、比較例の磁石ユニットは、図９に示すようにターゲット面と交差する方向に磁化された棒状のマグネット９３Ｓ、９３Ｎを互いに離し、基板表面における水平磁束密度が実施例と同じ大きさになるように複数配列し、環状磁場を形成した。なお、図８のグラフ中、縦軸は水平磁束密度の平均値であり、磁石ユニットから所定距離にある磁束密度の水平成分が垂直成分の5倍以上となる点のみを抽出したうえで、その平均をとった。なお、磁束密度Ｂの測定には、着磁されたマグネットの表面磁束密度をプローブにより測定するための3次元磁場測定器を用いた。前記磁場測定器のガウスメータとホールプローブは、３軸方向の測定に対応しているため、Ｘ、Ｙ、Ｚ方向の磁束密度を検出することが可能である。
この結果、ターゲット表面における水平磁束密度は、実施例の磁石ユニットでは６４．２ｍＴであり、比較例の磁石ユニットの４２．６ｍＴに対して約５０％Ｕｐとなっているが、基板近傍の磁束密度は、双方のマグネットで同等レベル（６〜８ｍＴ程度）であることが確認された。これより、ターゲット表面における水平磁束密度の上記平均値を６５ｍＴ以上とし、ウエハ表面の水平磁束密度の上記平均値が７ｍＴ以下となる磁石ユニット２を用いることが好ましい。
さらに、実施例の磁石ユニットでは、各マグネットピース２２で減衰率（各マグネットピース２２に対応する位置で得られる水平磁束密度）が固定されているため、面内分布だけを考慮すればよく、容易に目的の水平磁束密度を得るマグネット配列を決定できた。しかし、比較例の磁石ユニットでは異極性のマグネット９３Ｓ、９３Ｎ間の距離、同極のマグネット９３Ｓ，９３Ｓ又は９３Ｎ，９３Ｎ間の距離により、ターゲット表面及び基板近傍で得られる大きさが異なったため、マグネット配列を決定するのに手間を要した。
１ 成膜室
２ 磁石ユニット
３ 回転軸
４ カソードユニット
５ ウエハホルダ
６ 昇降機構
７ 直流電源
８ 基板
９ プラズマ

Claims (3)

  1. ターゲットを取り付け可能なカソード電極と、
    前記カソード電極の前記ターゲットとは反対側に位置し、前記ターゲット表面に水平方向の磁界を形成する磁石ユニットとを備え、
    前記磁石ユニットは、
    前記ターゲットと交差する方向に磁化された第１磁石部材と、
    前記ターゲットと交差する方向であって前記第１磁石部材と逆向きに磁化されると共に、前記ターゲット表面に水平方向の磁界を形成するように前記第１磁石部材に接して位置する第２磁石部材と
    を有するマグネットピースを備えることを特徴とするマグネトロンスパッタリング装置。
  2. 前記磁石ユニットは、前記ターゲット表面に水平な径方向に向かうリング状磁界が形成されるように、リング状に配置された複数の前記マグネットピースを有することを特徴とする請求項１に記載のマグネトロンスパッタリング装置。
  3. 請求項２に記載の磁石ユニットを備えたスパッタリング装置を用い、マグネトロンスパッタによる成膜工程を含むことを特徴とする電子部品の製造方法。
JP2009298237A 2009-12-28 2009-12-28 マグネトロンスパッタリング装置及び電子部品の製造方法 Withdrawn JP2013076104A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009298237A JP2013076104A (ja) 2009-12-28 2009-12-28 マグネトロンスパッタリング装置及び電子部品の製造方法
PCT/JP2010/007599 WO2011080927A1 (ja) 2009-12-28 2010-12-28 マグネトロンスパッタリング装置及び電子部品の製造方法
US13/223,830 US20120073960A1 (en) 2009-12-28 2011-09-01 Magnetron sputtering apparatus and electronic component manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009298237A JP2013076104A (ja) 2009-12-28 2009-12-28 マグネトロンスパッタリング装置及び電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2013076104A true JP2013076104A (ja) 2013-04-25

Family

ID=44226351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009298237A Withdrawn JP2013076104A (ja) 2009-12-28 2009-12-28 マグネトロンスパッタリング装置及び電子部品の製造方法

Country Status (3)

Country Link
US (1) US20120073960A1 (ja)
JP (1) JP2013076104A (ja)
WO (1) WO2011080927A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014167876A1 (ja) * 2013-04-12 2017-02-16 シャープ株式会社 窒化物半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360139B2 (ja) * 1991-03-13 2002-12-24 株式会社アルバック ゲート絶縁膜形成方法
JPH07252651A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd マグネトロンスパッタリング装置及び金属薄膜成長方 法
JPH11140639A (ja) * 1997-10-29 1999-05-25 Applied Materials Inc マグネトロン装置及びスパッタリング装置
JP4680353B2 (ja) * 1999-07-06 2011-05-11 アプライド マテリアルズ インコーポレイテッド スパッタリング装置および成膜方法

Also Published As

Publication number Publication date
WO2011080927A1 (ja) 2011-07-07
US20120073960A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
TWI499682B (zh) 電漿處理腔室以及沉積薄膜的方法
EP2669403B1 (en) Magnetic field generation device for magnetron sputtering
KR101706192B1 (ko) 스퍼터 장치 및 성막방법
JP3655334B2 (ja) マグネトロンスパッタリング装置
JPWO2010090127A1 (ja) プラズマ処理装置、プラズマ処理方法、および被処理基板を備える素子の製造方法
TW200425312A (en) Method, apparatus and magnet assembly for enhancing and localizing a capacitively coupled plasma
US9911526B2 (en) Magnet unit and magnetron sputtering apparatus
KR20130035924A (ko) 마그네트론 스퍼터 장치 및 방법
TW200949975A (en) Substrate stage, sputtering apparatus therewith, and film deposition method
JP2009144236A (ja) アークイオンプレーティング装置用の蒸発源及びアークイオンプレーティング装置
US20120119861A1 (en) Permanent Magnets Array for Planar Magnetron
JP5527894B2 (ja) スパッタ装置
JP2016148108A (ja) ネオジム磁石の表面コーティング装置及び表面コーティング方法
KR101429069B1 (ko) 성막 장치 및 성막 방법
KR20140133513A (ko) 스퍼터 장치
KR20130046360A (ko) 마그네트론 스퍼터 장치
WO2009154213A1 (ja) マグネトロンスパッタ方法及びマグネトロンスパッタ装置
JP2013076104A (ja) マグネトロンスパッタリング装置及び電子部品の製造方法
JP2010248576A (ja) マグネトロンスパッタリング装置
Ohtsu et al. Plasma characteristics and target erosion profile of racetrack-shaped RF magnetron plasma with weak rubber magnets for full circular target utilization
US20150014158A1 (en) Magnetic field generation apparatus and sputtering apparatus
JP4781964B2 (ja) マグネトロンスパッタ装置
JP4056132B2 (ja) マグネトロンスパッタ方法及び装置
Hossain et al. Outer Ring-Shaped Radio Frequency Magnetized Plasma Source for Target Utilization in Specific Area
JP2789251B2 (ja) ダイポールリング型磁気回路を用いたスパッタ装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130507