JP2013055657A - 駆動回路並びに関連するエラー検出回路及び方法 - Google Patents

Abstract

【課題】
発光装置のための低出力電圧駆動回路が、本発明の例示としての実施形態に従って提供される。
【解決手段】
また、オフセット電圧キャンセル及び／又はレベルシフタが、駆動電流の精度を高くするように駆動回路に組み込まれる。更に、エラー検出回路及び方法は、本発明の駆動回路の最小の出力電圧を検出して対応できるように、用いられる。
【選択図】図３

Description

本発明は、一般に、駆動回路に関し、特に、発光装置を駆動する低出力電圧駆動回路と、関連するエラー検出回路とに関する。

図１に示すような従来の低電流ドライバは一般に、負荷装置を駆動するための駆動電流を生成するように用いられる。その低電流ドライバ、特に、発光ダイオード（ＬＥＤ）ドライバは通常、高出力インピーダンスを必要とする。高出力インピーダンスは、チャネル長変調を減少させる（ドライバＭＯＳＦＥＴのチャネル長を増加させる）ことにより、又はドライバ（図２に示す）をカスコード接続することにより、得られる。前者の場合は、回路の精度と回路の面積との間でトレードオフし、故に、これは、高精度がスルーレートとトレードオフされるために、高出力インピーダンスを得る有効な方法ではない。後者の場合は、約２＋ｇｍ＊ｒｏの係数だけ出力インピーダンスを増加させるように、負のフィードバックループを用いる。負のフィードバックループの場合には、出力インピーダンスはゲインループを介して増加され、故に、より短いチャネル長を有する装置（ＭＯＳＦＥＴ）が用いられることが可能である。しかしながら、この種類の回路構成は、電流ドライバの出力電圧がかなり小さいときには、満足いくように動作しない。更に、アクティブなフィードバックを有するカレントミラー回路構成について、Ｊｏｈｎｓｏｎ等による米国特許第６１９４９６７号明細書において開示されている。開示されているように、開示されているカレントミラー回路構成の端子又はポートにおける対応する電圧が実質的に同じであるように、オペアンプがカレントミラー回路構成で用いられる。しかしながら、開示されているカレントミラー回路構成の出力部は２つのカスコードトランジスタを有し、それら２つのカスコードトランジスタは出力電圧レベルを増加させて、消費電力の増加に繋がる。更に、カスコードトランジスタによる大きいドライバ面積は、大きい寄生容量付加をもたらし、故に、スルーレートを減少させる。更に、カスコードトランジスタが３極間領域で動作するとき、先行技術に記載されているように、閾値電圧の変動のために、その効果は改善できない。更に、それは、出力電圧によりもたらされる出力電流の変動を不利に悪化させる。結果として、カスコードトランジスタは、高精度で出力電流を与えることはできない。カレントミラー構成がゲート電圧を正確に制御できるとしても、負荷装置に高精度で出力電流を与えることはできない。

従って、改善される必要がある従来の電流ドライバの設計には尚も、短所が存在している。

米国特許第６１９４９６７号明細書

上記を考慮して、本発明は、低出力電圧駆動回路を提供する。より具体的には、本発明は、本発明の駆動回路のフィードバックループにアクティブな構成要素（例えば、増幅器）を用いるばかりでなく、出力電圧レベルを維持する。アクティブな構成要素は、一貫して、駆動回路（例えば、カレントミラー）のトランジスタの各々のノード／端の対応する電圧を維持することにより、駆動電流の精度を高くすることが可能である。従って、カレントミラーに入力される基準電流は、駆動電流を生成するように正確にミラー化される（ｍｉｒｒｏｒｅｄ）ことが可能である。更に、本発明の回路はまた、駆動回路の消費電力がうまく制御されるように、出力電圧レベルがかなり低い範囲内にあるように保つ。それに加えて、本発明は更に、増幅器の性能を改善するように、オフセットキャンセル及び／又はレベルシフタを駆動回路に組み込んでいる。その結果、本発明は、最も高い精度で駆動電流を生成する。

本発明はまた、駆動回路の出力電圧を検出することにより達成することができる、駆動電流の動作正常性をモニタするエラー検出回路を提供する。

本発明の例示としての一実施形態に従って、発光装置を駆動する本発明の駆動回路は、カレントミラー及び増幅器を有する。カレントミラーは、第１トランジスタ及び第２トランジスタを有し、それらの各々は、第１端、第２端及び第３端を有し、第１トランジスタは、第１トランジスタの第１端において基準電流を受け、第２トランジスタは、第２トランジスタの第１端において駆動電流を生成する。更に、第２トランジスタの第１端は、発光装置に直接接続されている。増幅器は、第１入力端子、第２入力端子及び出力端子を有する。第１入力端子は、第１トランジスタの第１端に結合され、第２入力端子は、第２トランジスタの第１端に結合されている。出力端子は、第１トランジスタの制御端及び第２トランジスタの制御端に結合されている。

本発明の例示としての他の実施形態に従って、駆動回路についてのエラー検出回路は、基準電圧生成回路及び比較器を有する。駆動回路は少なくとも第１トランジスタを有し、第１トランジスタの第１端は駆動電流を出力する。基準電圧生成回路は、第２トランジスタ及び基準電流源を有する。第２トランジスタは、第１端、第２端及び制御端を有する。第２トランジスタの制御端は、駆動回路の供給電圧（例えば、電源のＶＤＤ）に結合されている。基準電流源は第２トランジスタの第１端に結合され、第２トランジスタの基準電流を供給する。比較器は、第１入力端子、第２入力端子及び出力端子を有する。第１入力端子は、第１トランジスタの第１端に結合され、第２入力端子は、第２トランジスタの第１端に結合されている。比較器は、出力端子からエラー指示信号を生成するように、第２トランジスタの第１端の電圧レベルと第１トランジスタの第１端の電圧レベルを比較する。

本発明の例示としての他の実施形態に従って、エラー検出方法が提供される。エラー検出方法は、少なくとも第１トランジスタを有する駆動回路のエラー状態を検出するように用いられる。第１トランジスタの第１端は駆動電流を出力する。エラー検出方法は、第２トランジスタのゲートに供給電圧を印加し、第２トランジスタの第１端に基準電流を印加することにより基準電圧を生成するステップと、第１トランジスタの第１端の電圧レベルを第２トランジスタの第１端の電圧レベルと比較することによりエラー指示信号を生成するステップと、を有する。上記の及び他の本発明の目的は、複数の図に示されている好適な実施形態についての以下の詳述を読むことにより明らかであることを当業者は理解することができる。

従来技術の電流ドライバの回路図である。 従来技術のカスコード電流ドライバの回路図である。 本発明の例示としての一実施形態に従った駆動回路の回路図である。 本発明の例示としての一実施形態に従ったオフセットキャンセル回路を有する駆動回路の概念的な回路図である。 図４に示す駆動回路の詳細な回路図である。 本発明の例示としての一実施形態に従った、オフセットキャンセル回路及びレベルシフタを有する本発明の駆動回路の概念的な回路図である。 本発明の例示としての一実施形態に従った、レベルシフタを有する本発明の駆動回路の概念的な回路図である。 本発明の例示としての一実施形態に従った、オフセットキャンセル及びレベルシフト回路並びに対応する位相を有する本発明の駆動回路の詳細な回路図である。 本発明の例示としての一実施形態に従った、オフセットキャンセル及びレベルシフト回路並びに対応する位相を有する本発明の駆動回路の詳細な回路図である。 本発明の例示としての一実施形態に従った、オフセットキャンセル及びレベルシフト回路並びに対応する位相を有する本発明の駆動回路の詳細な回路図である。 本発明の例示としての他の実施形態に従った、オフセットキャンセル及びレベルシフト回路並びに対応する位相を有する本発明の駆動回路の詳細な回路図である。 本発明の例示としての他の実施形態に従った、オフセットキャンセル及びレベルシフト回路並びに対応する位相を有する本発明の駆動回路の詳細な回路図である。 本発明の例示としての他の実施形態に従った、オフセットキャンセル及びレベルシフト回路並びに対応する位相を有する本発明の駆動回路の詳細な回路図である。 本発明の例示としての一実施形態に従った、ゼロヌリング抵抗（ｚｅｒｏ ｎｕｌｌｉｎｇ ｒｅｓｉｓｔｏｒ）を用いた本発明の駆動回路を示す回路図である。 本発明の例示としての一実施形態に従ったエラー検出回路の回路図である。

以下に、本発明について、種々の例示としての実施形態を参照して詳述する。広範な本発明の主旨及び範囲から逸脱することなく、種々の修正及び変形を行うことが可能であることは明らかである。更に、図を伴う、以下の種々の本発明の実施形態の詳述は、単に例示目的のためであり、本発明の範囲を限定するとみなされるものではない。更に、添付図において同じ参照番号で示されている同じ構成要素及び要素は、同じ機能及び動作を有するものである。

更に、特定のシステム構成要素について言及する以下の詳細説明及び特許請求の範囲を通して、特定の用語が用いられている。当業者が理解できるように、製造業者は、ある構成要素に対して異なる名称で呼ぶことが可能である。本明細書は、名称は異なるが機能は異ならない構成要素を区別するようには意図していない。以下の詳細説明及び特許請求の範囲において、“含む”、“含んでいる”、“有する”及び“有している”などの用語は、変更可能に用いられ、故に、“含んでいる”を意味するとして解釈される必要があるが、それに限定されるものではない。表現“結合する”及び“結合されている”は、非直接的な又は直接的な電気的接続を意味するとして解釈できる。従って、第１装置が第２装置に結合している場合、その接続は、直接的な電気的接続による、又は他の装置及び接続を介する非直接的な電気的接続によるものであることが可能である。

本発明の例示としての一実施形態に従った発光装置を駆動する駆動回路の回路図である図３を参照されたい。図３に示すように、駆動回路３００は、発光装置ＬＤを駆動するための増幅器３２０及びカレントミラー３１０を有する。本発明の駆動回路３００は主に、駆動電流Ｉ_ＤＲＶを生成するように、定電流源により生成することのある基準電流Ｉ_ＲＥＦをミラー化する（ｍｉｒｒｏｒ）ようにカレントミラーを用いる。増幅器の助けを得て、駆動回路Ｉ_ＤＲＶはより正確に生成される。

図３に示すように、カレントミラー３１０は第１トランジスタＭ１及び第２トランジスタＭ２を有し、それらの各々は第１端Ｄ、第２端Ｓ及び制御端Ｇを有する。第１トランジスタＭ１は、第１トランジスタＭ１の第１端Ｄにおいて入力される基準電流Ｉ_ＲＥＦを受ける一方、第２トランジスタＭ２は、第２トランジスタＭ２の第１端Ｄにおいて出力される駆動電流Ｉ_ＤＲＶを生成する。更に、第２トランジスタＭ２の第１端Ｄは、発光装置ＬＤに直接接続されている。増幅器３２０は、トランジスタＭ１及びＭ２の端の対応する電圧を一貫して維持し、第１入力端子ＩＮ＿Ａ、第２入力端子ＩＮ＿Ｂ及び出力端子ＯＵＴ＿Ｃを有する。第１入力端子ＩＮ＿Ａは、第１トランジスタＭ２の第１端Ｄに結合されている一方、第２入力端子ＩＮ＿Ｂは、第２トランジスタＭ２の第１端Ｄに結合されている。更に、出力端子ＯＵＴ＿Ｃは、第１トランジスタＭ１及び第２トランジスタＭ２の制御端Ｇに結合されている。増幅器３２０のバーチャルショート特性のために、第１トランジスタＭ１及び第２トランジスタＭ２の第１端Ｄの電圧レベルは実質的に同じである。従って、この例示としての実施形態においては、基準電流Ｉ_ＲＥＦは正確にミラー化され、トランジスタＭ１及びＭ２のアスペクト比に従って、駆動電流Ｉ_ＤＲＶが生成される。カレントミラー３１０のより小さい大きさ及びゲート容量のために、より高い応答時間が得られる。端子ＩＮ＿Ａはまた、ループ安定性を動的に調節する増幅器３２０のトランスコンダクタンスｇｍを調整するようにフィードバックされる。

低出力電圧を得るように、第２トランジスタＭ２は、駆動電流Ｉ_ＤＲＶが出力電圧（即ち、トランジスタＭ２の第１端における電圧レベル）の関数であるようにする線形領域で動作されることが可能である。その線形領域において第２トランジスタＭ２を動作させることにより与えられる有利点の１つには、トランジスタＭ１及びＭ２の閾値電圧の変化によりもたらされるミスマッチが低減されることがある。これは、その線形領域の電流表現が、飽和領域における二乗の代わりに、（Ｖ_{ｇａｔｅ−ｓｏｕｒｃｅ}−Ｖ_{ｔｈｒｅｓｈｏｌｄ}）の関数である。このことにも拘わらず、Ｖ_{ｄｒａｉｎ−ｓｏｕｒｃｅ}の変化は、出力電流にますます影響を与える。更に、トランジスタＭ２が線形領域で動作されるために、駆動回路３００のループゲインは減少する。

この観点から、増幅器３２０のオフセットは重要な関心事となっている。ループゲインを増加させ、増幅器３２０のオフセットを除去／キャンセルするように、本発明は、例示としての実施形態に従って本発明の駆動回路にオフセットキャンセル回路を導入する。そのような例示としての一実施形態が図４に概念的に示されていて、その図において、オフセットキャンセル回路ＯＣは、増幅器３２０のオフセット電圧をキャンセル／除去するように用いられる。オフセットキャンセル回路ＯＣは、増幅器３２０及びカレントミラー３１０に結合されている。

本発明の例示としての一部の実施形態においては、スイッチングキャパシタアーキテクチャは、オフセットキャンセル回路を実装するように適合されることが可能である。しかしながら、本発明は、特定の種類のオフセットキャンセル回路に範囲が限定されない。増幅器３２０のオフセット電圧をキャンセル／除去することが可能である何れの回路でも十分である。そのスイッチングキャパシタアーキテクチャに基づくオフセットキャンセル回路３３０に関する詳細な回路図が、本発明の例示としての一実施形態に従って図５に示されている。

この例示としての実施形態においては、オートゼロオフセットキャンセル技術が、増幅器３２０の１つの入力端子と直列に結合された１つの容量成分３３２と共にシングル出力増幅器３２０及び作動入力を用いることにより、採用される。オフセットキャンセル回路３３０は、２つの異なる位相、即ち、検知及び記憶位相と動作位相とで動作される。検知及び記憶位相中、増幅器３２０は、基準電圧が容量成分３３２に印加される単位ゲイン増幅器として構成される。増幅器３２０のオフセット電圧Ｖ_ＯＳはその場合、増幅器３２０の出力端子ＯＵＴ＿Ｃと入力端子ＩＮ＿Ａとの間の電圧差に実質的に等しく、故に、オフセット電圧Ｖ_ＯＳが検知され、容量成分３３２に記憶され、ここでは、Ｖ_ＯＳ＝Ｖ_ＩＮ−Ｖ_Ｏ（Ｖ_ＩＮ及びＶ_Ｏは増幅器３２０の入力端子及び出力端子のそれぞれにおける電圧レベル）である。従って、動作位相中は、オフセット電圧Ｖ_ＯＳは、検知及び記憶位相中に容量成分３３２に記憶される電圧によりキャンセルされ、それにより、増幅器３２０の入力電圧に等しい増幅器３２０の出力電圧を生成する。オフセットキャンセル回路３３０は、２つの異なる位相の間で動作するようにＳＷ１１−ＳＷ１３を有するスイッチ装置により制御される。

図５に示すように、オフセットキャンセル回路３３０は、容量成分３３２と、第１スイッチＳＷ１１、ＳＷ１２及びＳＷ１３を有するスイッチ装置とを有する。容量成分３３２は第１端３３２１及び第２端３３２２を有する。容量成分３３２の第１端３３２１は、増幅器３２０の第１入力端子ＩＮ＿Ａに結合されている。第１スイッチＳＷ１１は、第１トランジスタＭ１の第１端Ｄと容量成分３３２の第１端３３２１との間に結合され、第２スイッチＳＷ１２は、第１トランジスタＭ１の第１端Ｄと容量成分３３２の第２端３３２２との間に結合され、第３スイッチＳＷ１３は、第２トランジスタＭ２の第１端Ｄと容量成分３３２の第２端３３２２との間に結合されている。容量成分３３２は、第１スイッチＳＷ１１及び第３スイッチＳＷ１３が導電性であり（即ち、閉状態であり）、且つ第２スイッチＳＷ１２が導電性でない（即ち、開状態である）。その一方で、オフセット電圧Ｖ_ＯＳは、容量成分３３２を用いることにより、検知及び記憶される。オフセット電圧Ｖ_ＯＳが、容量成分３３２において検知されて記憶された後、オフセットキャンセル回路３３０はそれに応じて、動作位相で動作される。その一方で、オフセットキャンセル回路３３０は、オフセット電圧Ｖ_ＯＳをキャンセル／除去し、その場合、第２スイッチＳＷ１２は導電性であり、且つ第１スイッチＳＷ１１及び第３スイッチＳＷ１３は導電性でない。その結果、オフセット電圧Ｖ_ＯＳはキャンセルされ、駆動電流Ｉ_ＤＲＶは、増幅器３２０の性能に関する改善により、より正確に生成される。

一部の実施形態においては、駆動回路の出力電圧は広い範囲をカバーする必要がある。従って、増幅器３２０の入力コモンモード領域はもうひとつの重要な関心事である。この観点から、本発明は更に、本発明の駆動回路にレベルシフタを組み込み、対応するキャンセル回路の略図が図６に示され、その場合、レベルシフタは“ＬＳ”で指定されている一方、オフセットキャンセル回路は“ＯＣ”で指定されている。更に、本発明の一部の他の例示としての実施形態においては、本発明の駆動回路は、オフセットキャンセル回路を有さずに、レベルシフタのみを有することが可能であり、それについては、図７に概念的に示す。この例示としての実施形態においては、レベルシフト回路ＬＳは、増幅器３２０及びカレントミラー３１０に直接結合され、増幅器３２０の第１入力端子ＩＮ＿Ａ及び第２入力端子ＩＮ＿Ｂにシフト電流レベルＶ_ＬＳを印加する。

通常、レベルシフタの付加は更に、全体のシステム（即ち、駆動回路）にもうひとつの極（ｐｏｌｅ）を加え、それにより、安定性の問題に繋げることが可能である。従って、本発明は、もうひとつの極を導入することのない特別な回路構成を導入する。この方法は、オフセットキャンセル回路をレベルシフタと結合させることにより達成される。オフセットキャンセル回路及びレベルシフト回路並びに対応する動作位相についての２つの異なる対応する例示としての実施形態を、図８Ａ−８Ｃ及び図９Ａ−９Ｃのそれぞれに示している。本発明のオフセットキャンセル及びレベルシフト回路３４０及び３５０は各々、増幅器３２０及びカレントミラー３１０に結合され、増幅器３２０の第１端子ＩＮ＿Ａ及び第２端子ＩＮ＿Ｂにシフト電圧レベルＶ_ＬＳを印加するように並びに増幅器３２０のオフセット電圧Ｖ_ＯＳをキャンセルするように用いられる。一般に、シフト電圧レベルＶ_ＬＳは、増幅器３２０が無条件にアクティブ状態を保つような適切な電位である。

図８Ａに示すように、オフセットキャンセル及びレベルシフト回路３４０は、第１容量成分３４１、第２容量成分３４２、電圧発生器（図示せず）、及びスイッチＳＷ２１乃至ＳＷ２６を有するスイッチ装置を有する。第１容量成分３４１は第１端３４１１及び第２端３４１２を有し、第１容量成分３４１の第１端３４１１は、増幅器３２０の第１入力端子ＩＮ＿Ａに結合されている。第２容量成分３４２は第１端３４２１及び第２端３４２２を有し、第２容量成分３４２の第１端３４２１は、増幅器３２０の第２入力端子ＩＮ＿Ｂに結合されている。電圧発生器は、増幅器３２０の第２入力端子ＩＮ＿Ｂに結合され、シフト電圧レベルＶ_ＬＳを生成するように用いられる。図示しているように、第１スイッチＳＷ２１は、第１容量成分３４１の第２端３４１２と基準電圧ＶＲとの間に結合され、第２スイッチＳＷ２２は、第１容量成分３４１の第２端３４１２と第１トランジスタＭ１の第１端Ｄとの間に結合され、第２スイッチＳＷ２３は、増幅器３２０の第１入力端子ＩＮ＿Ａと第１トランジスタＭ１の第１端Ｄとの間に結合され、第４スイッチＳＷ２４は、増幅器３２０の第２入力端子ＩＮ＿Ｂと電圧レベルＶＬＳを提供する電圧発生器との間に結合され、第５スイッチＳＷ２５は、第２容量成分３４２の第２端３４２２と第２トランジスタＭ２の第１端Ｄとの間に結合され、第６スイッチＳＷ２６は、基準電圧ＶＲと第２容量成分３４２の第２端３４２２との間に結合されている。

図８Ｂ及び８Ｃに示すように、オフセットキャンセル及びレベルシフト回路３４０は、スイッチ装置を切り換えることにより検知及び記憶位相と動作位相とにおいて動作される。検知及び記憶位相中、オフセットキャンセル及びレベルシフト回路３４０は、第１容量成分３４１及び第２容量成分３４２を用いることにより、オフセット電圧Ｖ_ＯＳ及びシフト電圧レベルＶ_ＬＳを検知及び記憶し、ここでは、第１スイッチＳＷ２１、第３スイッチＳＷ２３、第４スイッチＳＷ２４及び第６スイッチＳＷ２６は導電性であり、且つ他のスイッチは導電性でない。従って、動作位相中、オフセットキャンセル及びレベルシフト回路３４０は、オフセット電圧Ｖ_ＯＳをキャンセルし、第１容量成分３４１及び第２容量成分３４２を用いることにより増幅器３２０の第１入力端子ＩＮ＿Ａ及び第２入力端子ＩＮ＿Ｂにシフト電圧レベルＶ_ＬＳを印加し、ここでは、第２スイッチＳＷ２２及び第５スイッチＳＷ２５は導電性であり、且つ他のスイッチは導電性でない。

図９Ａを参照するに、図９Ａは、本発明のオフセットキャンセル及びレベルシフト回路の他の例示としての実施形態を示している。比較すると、図８Ａに示す例示としての実施形態と図９に示す例示としての実施形態との間の違いの１つには、図８Ａのオフセットキャンセル及びレベルシフト回路が、カレントミラー３１０が発光装置ＬＤを駆動するように駆動電流Ｉ_ＤＲＶを同時に生成しながら、オフセットキャンセル及びレベルシフトを得ることができる特徴がある。これは、図９Ａのオフセットキャンセル及びレベルシフト回路３５０が、開状態であるスイッチＳＷ３４を伴って検知及び記憶位相中に動作され、オフセットキャンセル及びレベルシフト回路３５０のフローティングがもたらされるためである。したがって、トランジスタＭ１及びＭ２の何れも、オフセットキャンセル及びレベルシフト回路３５０により構成されるキャンセル及びレベルシフトループを含まない。その結果、オフセットキャンセル及びレベルシフト回路３５０は、発光装置ＬＤの駆動に影響を与えずに、オフセット動作及びレベルシフト動作を達成することができる。

特に、図９Ａに示すように、オフセットキャンセル及びレベルシフト回路３５０は、第１容量成分３５１、第２容量成分３５２、電圧発生器（図示せず）、及びスイッチＳＷ３１乃至ＳＷ３７を有するスイッチを有する。第１容量成分３５１は第１端３５１１及び第２端３５１２を有し、第１容量成分３５１の第１端３５１１は増幅器３２０の第１入力端子ＩＮ＿Ａに結合されている。第２容量成分３５２は第１端３５２１及び第２端３５２２を有し、第２容量成分３５２の第１端３５２１は増幅器３２０の第２入力端子ＩＮ＿Ｂに結合されている。電圧発生器は、増幅器３２０の第２入力端子ＩＮ＿Ｂに結合され、シフト電圧レベルＶ_ＬＳを生成するように用いられる。図示しているように、第１スイッチＳＷ３１が、第１容量成分３５１の第２端３５１２と基準電圧ＶＲとの間に結合され、第２スイッチＳＷ３２は、第１容量成分３５１の第２端３５１２と第１トランジスタＭ１の第１端Ｄとの間に結合され、第３スイッチＳＷ３３は、増幅器３２０の第１入力端子ＩＮ＿Ａと電圧レベルＶ_ＬＳを供給する電圧発生器との間に結合され、第４スイッチＳＷ３４は、増幅器３２０の出力端子ＯＵＴ＿Ｃと第１トランジスタＭ１の制御端Ｇとの間に結合され、第５スイッチＳＷ３５は、増幅器３２０の出力端子ＯＵＴ＿Ｃと増幅器３２０の第２入力端子ＩＮ＿Ｂとの間に結合され、第６スイッチＳＷ３６は、第２容量成分３５２の第２端３５２２と第２トランジスタＭ２の第１端Ｄとの間に結合され、第７スイッチＳＷ３７は、基準電圧ＶＲと第２容量成分３５２の第２端３５２２との間に結合されている。

第１トランジスタＭ１のゲートＧは、オフセットキャンセルモードが通常モードに切り換えられ、故に、記憶されているオフセット間のエラーに繋がる第２容量成分３５２に戻して結合するときに、電荷共有を回避するようにＶ_ＬＳとして用いられることが可能である。

図９Ｂに示すように、検知及び記憶位相中に、オフセットキャンセル及びレベルシフト回路３５０は、第１容量成分３５２及び第２容量成分３５２を用いることによりオフセット電圧Ｖ_ＯＳ及びシフト電圧レベルＶ_ＬＳを検知及び記憶し、ここでは、第１スイッチＳＷ３１、第３スイッチＳＷ３３、第５スイッチＳＷ３５及び第７スイッチＳＷ３７は導電性であり、且つ他のスイッチは導電性でない。従って、図９Ｃに示すように、動作位相中、オフセットキャンセル及びレベルシフト回路３５０は更に、オフセット電圧Ｖ_ＯＳをキャンセルし、第１容量成分３５１及び第２容量成分３５２を用いることにより増幅器３２０の第１入力端子ＩＮ＿Ａ及び第２入力端子ＩＮ＿Ｂにシフト電圧レベルＶ_ＬＳを印加し、ここでは、第２スイッチＳＷ３２、第４スイッチＳＷ３４及び第６スイッチＳＷ３６は導電性であり、且つ他のスイッチは導電性でない。

一般に、駆動回路が大きくなると、より大きいゲート容量が導入される。駆動回路のトランジスタの寄生容量は、システム全体（駆動回路）の支配極（ｄｏｍｉｎａｎｔ ｐｏｌｅ）としての役割を果たし、駆動回路の帯域幅を決定する。実際には、駆動回路のトランジスタは、駆動回路に対するもうひとつの高周波数極（ｐｏｌｅ）に寄与し、また、駆動回路の出力電圧が増加するにつれて、定周波数方向に移動する。従って、第２非支配極は、駆動回路のループ安定性を決定するのに重要になる。本発明の駆動回路の安定性を確保するように、一部の例示としての実施形態においては、本発明の駆動回路は、駆動回路３００のトランジスタＭ１及びＭ２のゲートに結合するようにゼロヌリング抵抗（ｚｅｒｏｎｕｌｌｉｎｇ ｒｅｓｉｓｔｏｒ）を導入し、支配極をキャンセルする。そのような例示としての実施形態は、図１０に示され、抵抗成分３１１が用いられ、それは増幅器３２０の出力端子ＯＵＴ＿Ｃと第２トランジスタＭ２の制御端Ｇとの間に結合されている。従って、抵抗成分３１１及び第２抵抗Ｍ２のゲート寄生容量は追加のゼロをもたらし、駆動回路３００の第２非支配極は、抵抗成分３１１の抵抗値を適切に選択することによりキャンセルされることが可能である。

更に、増幅器３２０のトランスコンダクタンスｇｍを制御するように、図１０の第１入力端子ＩＮ＿Ａをフィードバックすることにより、動的に調整可能なループループ安定性スキームも提供することができる。従って、低出力電圧条件では、二次極が高周波数の方に移動するにつれて、ループ帯域幅はより高い周波数の方に動的に移動され、故に、スルーレートを増加させる。他方、高出力電圧条件では、二次極及びループ帯域幅の両方は、低周波数の方に移動し、安定性を向上させる。

更に、本発明の駆動回路の動作正常性を確保するように、本発明は更に、駆動回路の出力電圧（例えば、図３に示すような、トランジスタＭ２の第１端Ｄにおける電圧レベル）をモニタするエラー検出回路を備えている。本発明のエラー検出回路は、駆動回路が正常に動作することができない場合には、エラー状態を示すエラー指示信号ＡＬＭを生成する。特に、本発明のエラー検出回路は、駆動回路の出力電圧が所定の最小値より小さいかどうかを検出する。駆動回路の出力電圧が所定の最小値より小さい場合、駆動回路は不良であるとみなされる。本発明のエラー検出回路の例示としての実施形態の一が図１１に示されている。図１１に示すように、エラー検出回路４００は、駆動回路を検出するために用いられ（駆動回路の出力部分（Ｍ２）のみが示されている）、基準電圧生成回路４１０及び比較器４２０を有する。比較器４２０は、トランジスタＭ２の出力電圧が所定の最小値より小さいかどうかを検出するように用いられる。所定の最小値は、基準電圧生成回路４１０により生成される。

従って、基準電圧生成回路４１０は、トランジスタＭ３及び基準電流源４１２（何れかの種類の定電流源により実施されることが可能である）を有する。トランジスタＭ３は、第１端Ｄ、第２端Ｓ及び制御端Ｇを有し、トランジスタＭ２の制御端Ｇは駆動回路の供給電圧Ｖ_ＤＤに結合される。基準電流源４１２は、トランジスタＭ３の第１端Ｄに結合され、トランジスタＭ３に基準電流Ｉ_ＲＥＦ１を供給する。駆動回路の電源の最大電圧レベルＶ_ＤＤを印加することにより、トランジスタＭ３の第１端Ｄは、駆動回路の出力電圧Ｖ_Ｏについての許容最小値でもある所定の最小値（即ち、電圧レベルＶ_ＲＥＦ）を生成する。

その場合、出力電圧Ｖ_Ｏは、比較器４２０により電圧レベルＶ_ＲＥＦと比較される。比較器４２０は、第１入力端子ＩＮ＿Ｄ、第２入力端子ＩＮ＿Ｅ及び出力端子ＯＵＴ＿Ｆを有し、第１入力端子ＩＮ＿Ｄは、出力電圧Ｖ_Ｏを受けるようにトランジスタＭ２の第１端Ｄに結合される一方、第２入力端子ＩＮ＿Ｅは、電圧レベルＶ_ＲＥＦを受けるようにトランジスタＭ３の第１端Ｄに結合される。電圧レベルＶ_ＲＥＦは許容最小値であるため、出力端子ＯＵＴ＿Ｆを有から生成されるエラー指示信号ＡＬＭを生成は、出力電圧Ｖ_Ｏが電圧レベルＶ_ＲＥＦより小さいときに、駆動回路のエラー状態を示す。基準電流Ｉ_ＲＥＦ１の量は、トランジスタＭ２のアスペクト比とトランジスタＭ３のアスペクト比との間の関係及び駆動電流Ｉ_ＤＲＶ１の量に従って決定される。例えば、トランジスタＭ２のアスペクト比がトランジスタＭ３のアスペクト比よりｎ倍大きい場合、駆動電流Ｉ_ＤＲＶ１も、基準電流Ｉ_ＲＥＦ１よりｎ倍大きい。従って、電圧レベルＶ_ＲＥＦは、そのような基準電流Ｉ_ＲＥＦ１により決定される。

本発明は更に、上記のエラー検出回路に基づいて、エラー検出方法を提供する。本発明のエラー検出方法は、駆動電流を生成する駆動回路のエラー状態を検出するように用いられる。そのエラー検出方法は、第２トランジスタ（例えば、トランジスタＭ３）のゲートに供給電圧（例えば、基準電圧Ｖ_ＤＤ）を印加し、第２トランジスタの第１端に基準電流（例えば、基準電流Ｉ_ＲＥＦ１）を印加することにより、基準電圧（例えば、電圧レベルＶ_ＲＥＦ）を生成するステップと、第１トランジスタの第１端の電圧レベルを第２トランジスタの第１端の電圧レベルと比較することによりエラー指示信号を生成するステップと、を有し、第１トランジスタは駆動回路の出力部（例えば、トランジスタＭ２）であることが可能である。更に、エラー指示信号は、第１トランジスタの第１端の電圧レベルが第２トランジスタの第１端の電圧レベルより小さいときに、駆動回路のエラー状態を示す。基準電流の量は、駆動電流の量よりＫ倍小さく、第２トランジスタの大きさは、第１トランジスタの大きさよりＫ倍小さい。

本明細書における“例示としての一実施形態”又は“例示としての実施形態”との言及は、実施形態に関連して記載する特定の特徴、構造又は特性が少なくともある実施に含まれることを意味するものである。本明細書の複数箇所にある表現“例示としての一実施形態において”が記載されていることにより、すべてが同じ実施形態に言及する必要はない。

従って、実施形態においては、構造的な特徴及び／又は方法論的ステップに対して特定な表現を用いているが、請求される主題は、表現されている特定な特徴又はステップに限定されるものではない。むしろ、それらの特定な特徴及びステップは、請求される主題を実施する例示としての形態として開示されている。

結論として、本発明は、高精度の駆動回路を提供するために本発明の駆動回路を構成する増幅器及び回路を用いるものである。増幅器の性能は駆動回路の精度についてかなり重要であるため、本発明は、増幅器の性能を改善するようにオフセットキャンセル回路及び／又はレベルシフタを更に用いる。ところで、本発明は、本発明の駆動回路の動作正常性を確保するようにエラー検出回路をまた、備えている。

当業者は、本発明の教示を維持しながら、装置及び方法についての多くの変形及び修正を行うことが可能であることを容易に理解することができる。従って、本明細書の開示は、同時提出の特許請求の範囲のみによって限定されると解釈されるべきである。

３００ 駆動回路
３１０ カレントミラー
３２０ 増幅器
３４０ オフセットキャンセル及びレベルシフト回路
３５０ オフセットキャンセル及びレベルシフト回路
４００ エラー検出回路
４１０ 基準電圧生成回路
４１２ 基準電流源
４２０ 比較器

Claims (15)

1. 発光装置を駆動する駆動回路であって：
   第１トランジスタ及び第２トランジスタを有するカレントミラーであって、前記第１トランジスタ及び第２トランジスタの各々は第１端、第２端及び制御端を有し、前記第１トランジスタは、前記第１トランジスタの前記第１端で基準電流を受け、前記第２トランジスタは、前記第２トランジスタの前記第１端で駆動電流を生成し、前記第２トランジスタの前記第１端は前記発光装置に直接接続されている、カレントミラー；並びに
   第１入力端子、第２入力端子及び出力端子を有する増幅器であって、前記第１入力端子は、前記第１トランジスタの前記第１端に結合され、前記第２入力端子は、前記第２トランジスタの前記第１端に結合され、前記出力端子は、前記第１トランジスタの前記制御端及び前記第２トランジスタの前記制御端に結合されている、増幅器；
   を有する駆動回路。
2. 前記増幅器のオフセット電圧をキャンセルするように、前記増幅器及び前記カレントミラーに結合されているオフセットキャンセル回路を更に有する、請求項１に記載の駆動回路。
3. 前記オフセットキャンセル回路は：
   第１端及び第２端を有する容量成分であって、前記容量成分の前記第１端は前記増幅器の前記第１入力端子に結合されている、容量成分；並びに
   前記第１トランジスタの前記第１端と前記容量成分の前記第１端との間に結合された第１スイッチと、前記容量成分の前記第２端と前記第１トランジスタの前記第１端との間に結合された第２スイッチと、前記容量成分の前記第２端と前記第２トランジスタの前記第１端との間に結合された第３スイッチと、を有するスイッチ装置；
   を有する、駆動回路であって、
   前記容量成分は、前記第１スイッチ及び前記第３スイッチが導電性であり、且つ前記第２スイッチが導電性でないときに、前記オフセット電圧を検知して記憶し、更に、前記検知されて記憶されたオフセット電圧に従って、前記第２スイッチが導電性であり、且つ前記第１スイッチ及び第３スイッチが導電性でないときに、前記オフセット電圧をキャンセルする；
   請求項２に記載の駆動回路。
4. 前記第１入力端子及び前記第２入力端子にシフト電圧レベルを印加し、前記増幅器のオフセット電圧をキャンセルするための、前記増幅器及び前記カレントミラーに結合されたオフセットキャンセル及びレベルシフト回路；
   を更に有する、請求項１に記載の駆動回路。
5. 前記オフセットキャンセル及びレベルシフト回路は：
   第１端及び第２端を有する第１容量成分であって、前記第１容量成分の前記第１端は、前記増幅器の前記第１入力端子に結合されている、第１容量成分；
   第１端及び第２端を有する第２容量成分であって、前記第２容量成分の前記第１端は、前記増幅器の前記第２入力端子に結合されている、第２容量成分；
   前記シフト電圧レベルを生成するように、前記増幅器の前記第２入力端子に結合された電圧生成器；並びに
   前記第１容量成分の前記第２端と前記基準電圧との間に結合された第１スイッチと、前記第１容量成分の前記第２端と前記第１トランジスタの前記第１端との間に結合された第２スイッチと、前記増幅器の前記第１入力端子と前記第１トランジスタの前記第１端との間に結合された第３スイッチと、前記増幅器の前記第２入力端子と前記電圧生成器との間に結合された第４スイッチと、前記第２容量成分の前記第２端と前記第２トランジスタの前記第１端との間に結合された第５スイッチと、前記基準電圧と前記第２容量成分の前記第２端との間に結合された第６スイッチと、を有するスイッチ装置；
   を有する、駆動回路であって、
   前記オフセットキャンセル及びレベルシフト回路は、前記第１スイッチ、前記第３スイッチ及び前記第６スイッチが導電性であり、且つ他のスイッチが導電性でないときに、前記第１容量成分及び前記第２容量成分を用いることにより、前記オフセット電圧及び前記シフト電圧を検知して記憶し、更に、前記第２スイッチ及び前記第５スイッチが導電性であり、且つ他のスイッチが導電性でないときに、前記第１容量成分及び前記第２容量成分を用いることにより、前記増幅器の前記第１入力端子及び前記第２入力端子に前記シフト電圧レベルを印加する；
   請求項４に記載の駆動回路。
6. 前記オフセットキャンセル及びレベルシフト回路は：
   第１端及び第２端を有する第１容量成分であって、前記第１容量成分の前記第１端は、前記増幅器の前記第１入力端子に結合されている、第１容量成分；
   第１端及び第２端を有する第２容量成分であって、前記第２容量成分の前記第１端は、前記増幅器の前記第２入力端子に結合されている、第２容量成分；
   前記シフト電圧レベルを生成するように、前記増幅器の前記第２入力端子に結合された電圧生成器；並びに
   前記第１容量成分の前記第２端と前記基準電圧との間に結合された第１スイッチと、前記第１容量成分の前記第２端と前記第１トランジスタの前記第１端との間に結合された第２スイッチと、前記増幅器の前記第１入力端子と前記電圧生成器との間に結合された第３スイッチと、前記増幅器の前記出力端子と前記第１トランジスタの前記制御端との間に結合された第４スイッチと、前記増幅器の前記出力端子と前記増幅器の前記第２入力端子との間に結合された第５スイッチと、前記第２容量成分の前記第２端と前記第２トランジスタの前記第１端との間に結合された第６スイッチと、前記基準電圧と前記第２容量成分の前記第２端との間に結合された第７スイッチと、を有するスイッチ装置；
   を有する、駆動回路であって、
   前記オフセットキャンセル及びレベルシフト回路は、前記第１スイッチ、前記第３スイッチ、前記第５スイッチ及び前記第７スイッチが導電性であり、且つ他のスイッチが導電性でないときに、前記第１容量成分及び前記第２容量成分を用いることにより、前記オフセット電圧及び前記シフト電圧を検知して記憶し、更に、前記第２スイッチ、前記第４スイッチ及び前記第６スイッチが導電性であり、且つ他のスイッチが導電性でないときに、前記第１容量成分及び前記第２容量成分を用いることにより、前記増幅器の前記第１入力端子及び前記第２入力端子に前記シフト電圧レベルを印加する；
   請求項４に記載の駆動回路。
7. 前記増幅器の前記第１入力端子及び前記第２入力端子にシフト電圧レベルを印加するように、前記増幅器及び前記カレントミラーに結合されたレベルシフト回路；
   を更に有する、請求項１に記載の駆動回路。
8. 前記駆動回路について０を与えるように、前記増幅器の前記出力端子と前記第２トランジスタの前記制御端との間に結合された抵抗成分；
   を更に有する、請求項１に記載の駆動回路。
9. 少なくとも第１トランジスタを有する駆動回路のためのエラー検出回路であって、前記第１トランジスタの第１端は駆動電流を出力し、前記エラー検出回路は：
   基準電圧生成回路であって、
   第１端、第２端及び第３端を有する第２トランジスタであって、前記第２トランジスタの前記制御端は前記駆動回路の供給電圧に結合される、第２トランジスタと、
   前記第２トランジスタに基準電流を供給する、前記第２トランジスタの前記第１端に結合された基準電流源と、
   を有する、基準電圧生成回路；並びに
   第１入力端子、第２入力端子及び出力端子を有する比較器であって、前記第１入力端子は前記第１トランジスタの前記第１端に結合されていて、前記第２入力端子は、前記第２トランジスタの前記第１端に結合されていて、前記比較器は、前記出力端子からエラー指示信号を生成するように、前記第２トランジスタの前記第１端の電圧レベルと前記第１トランジスタの前記第１端の電圧レベルを比較する、比較器；
   を有する、エラー検出回路。
10. 前記比較器は、前記第１トランジスタの前記第１端の前記電圧レベルが前記第２トランジスタの前記第１端の前記電圧レベルより小さいときに、前記駆動回路のエラー状態を示す前記エラー指示信号を生成する、請求項９に記載のエラー検出回路。
11. 前記基準電流の量は、前記駆動電流の量よりＫ倍小さく、前記第２トランジスタの大きさは、前記第１トランジスタの大きさよりＫ倍小さい、請求項９に記載のエラー検出回路。
12. 少なくとも第１トランジスタを有する駆動回路のためのエラー検出方法であって、前記第１トランジスタの第１端は駆動電流を出力するエラー検出方法であり：
    第２トランジスタのゲートに供給電圧を印加し、且つ前記第２トランジスタの第１端に基準電圧を印加することにより、基準電圧を生成するステップ；及び
    前記第２トランジスタの前記第１端の電圧レベルと前記第１トランジスタの前記第１端の電圧レベルを比較することによりエラー指示信号を生成するステップ；
    を有するエラー検出方法。
13. 前記エラー指示信号は、前記第１トランジスタの前記第１端の前記電圧レベルが前記第２トランジスタの前記第１端の前記電圧レベルより小さいときに、前記駆動回路のエラー状態を示す、請求項１２に記載のエラー検出方法。
14. 前記基準電流の量は前記駆動電流の量に比べてＫ倍小さく、前記第２トランジスタの大きさは前記第１トランジスタの大きさに比べてＫ倍小さい、請求項１２に記載のエラー検出方法。
15. 前記駆動回路は、発光装置を駆動するように用いられ、前記エラー検出方法は：
    前記駆動回路が最適な動作領域で動作するように、前記発光装置のアノードを調節するステップ；
    を更に有する、請求項１２に記載のエラー検出方法。

Images