JP2013051384A - Aggregate wiring board - Google Patents
Aggregate wiring board Download PDFInfo
- Publication number
- JP2013051384A JP2013051384A JP2011209310A JP2011209310A JP2013051384A JP 2013051384 A JP2013051384 A JP 2013051384A JP 2011209310 A JP2011209310 A JP 2011209310A JP 2011209310 A JP2011209310 A JP 2011209310A JP 2013051384 A JP2013051384 A JP 2013051384A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- frame
- collective
- hole
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、半導体素子が搭載される搭載部を有する複数の小型の配線基板が、搭載部を囲繞する貫通口を有するフレームに接合された集合配線基板に関するものである。 The present invention relates to a collective wiring board in which a plurality of small wiring boards having a mounting portion on which a semiconductor element is mounted are joined to a frame having a through hole surrounding the mounting portion.
従来、半導体素子を搭載するための小型の配線基板を多数同時に製造する形態として集合配線基板が用いられている。この集合配線基板は、複数の小型の配線基板を間に切断領域を設けて縦横の並びに一体的に配列形成して成る。そして、各配線基板上に例えば半田バンプを介して半導体素子を搭載した後、封止樹脂による封止を行う。この後、切断領域に沿って切断することで各配線基板に半導体素子が搭載された電子装置が同時に多数個製造される。 Conventionally, a collective wiring board has been used as a form for simultaneously manufacturing a large number of small wiring boards for mounting semiconductor elements. This collective wiring board is formed by arranging a plurality of small-sized wiring boards in an integrated manner vertically and horizontally with a cutting region therebetween. Then, after mounting a semiconductor element on each wiring board through, for example, solder bumps, sealing is performed with a sealing resin. Thereafter, a large number of electronic devices each having a semiconductor element mounted on each wiring board are manufactured by cutting along the cutting region.
このような集合配線基板は、半導体素子を搭載する前に各配線基板の電気検査や外観検査を実施しておき、不良と判断された配線基板にはマーキングを施したり、位置情報を記録したりする。こうすることで、不良と判断された配線基板に半導体素子を搭載することを回避している。 Such an assembly wiring board is subjected to electrical inspection and appearance inspection of each wiring board before mounting a semiconductor element, and the wiring board judged to be defective is marked or position information is recorded. To do. This avoids mounting a semiconductor element on the wiring board determined to be defective.
上述したように、従来の集合配線基板においては、半導体素子を搭載する前に検査を実施し、不良配線基板に半導体素子を搭載することを回避している。ところが、近年、配線基板の回路の微細化や多層化が進むにつれ加工が複雑で難易度が高くなり、集合配線基板内における配線基板の良品割合が低下する傾向にある。このため、1枚の集合配線基板から同時に製造できる電子装置の数量が減少し、作業効率低下やコスト増といった問題が生じている。 As described above, in the conventional collective wiring board, the inspection is performed before mounting the semiconductor elements to avoid mounting the semiconductor elements on the defective wiring board. However, in recent years, as the circuit of the wiring board is miniaturized and multilayered, the processing becomes complicated and the degree of difficulty becomes high, and the proportion of non-defective wiring boards in the collective wiring board tends to decrease. For this reason, the number of electronic devices that can be manufactured simultaneously from a single collective wiring board is reduced, resulting in problems such as reduced work efficiency and increased cost.
また、従来の集合配線基板においては、封止樹脂による封止を行う際に、封止樹脂を硬化させるために加熱した後、室温に戻すと封止樹脂の熱膨張係数が配線基板の熱膨張係数よりも大きいため、封止樹脂が配線基板よりも大きく熱収縮し、その結果、配線基板の上面側が凹面となるような反りが発生してしまう。このような反りが大きい場合、集合配線基板を切断して形成された個々の電子装置を、他の回路基板上に実装する際にその実装が困難となる。 Further, in the conventional collective wiring board, when sealing with the sealing resin, after heating to cure the sealing resin, and returning to room temperature, the thermal expansion coefficient of the sealing resin increases the thermal expansion of the wiring board. Since the coefficient is larger than the coefficient, the sealing resin is thermally contracted more than the wiring substrate, and as a result, warpage occurs such that the upper surface side of the wiring substrate becomes a concave surface. When such warpage is large, it becomes difficult to mount individual electronic devices formed by cutting the assembly wiring board on other circuit boards.
本発明は、これらの問題点に鑑み案出されたものであり、その解決しようとする課題は、集合配線基板内の配線基板の良品割合を上げることで、1枚の集合配線基板から同時に製造できる電子装置の数量減少を防ぎ、もって作業効率低下やコスト増といった問題を解決することができるとともに、封止樹脂による封止時の熱処理工程が原因で生じる電子装置の反りを、使用する封止樹脂を低減することで抑制し、それにより平坦な配線基板に半導体素子が搭載され、他の回路基板に良好に実装することが可能な電子装置を安定して供給することが可能な集合配線基板を提供することにある。 The present invention has been devised in view of these problems, and the problem to be solved is to simultaneously manufacture a single collective wiring board by increasing the proportion of non-defective products in the collective wiring board. This can prevent the decrease in the number of electronic devices that can be used, thereby solving problems such as a reduction in work efficiency and an increase in cost, and the use of the warpage of electronic devices caused by the heat treatment process during sealing with a sealing resin. A collective wiring board capable of stably supplying an electronic device that is suppressed by reducing the resin, whereby a semiconductor element is mounted on a flat wiring board and can be satisfactorily mounted on another circuit board Is to provide.
本発明の集合配線基板は、半導体素子が搭載される搭載部を上面中央部に有する複数の配線基板と、搭載部を囲繞する大きさの複数の貫通口を有するフレームとを備え、配線基板の上面周端部とフレームの貫通口周辺部とを、搭載部を貫通口から露出させるように接合して成ることを特徴とするものである。 A collective wiring board of the present invention includes a plurality of wiring boards having a mounting portion on which a semiconductor element is mounted at the center of the upper surface, and a frame having a plurality of through holes sized to surround the mounting portion. The upper surface peripheral edge part and the through hole peripheral part of the frame are joined so as to expose the mounting part from the through hole.
本発明の集合配線基板によれば、フレームに個別の配線基板を複数接合させて1枚の集合配線基板を形成することから、フレームに良品の配線基板のみを選んで接合させることにより配線基板の良品割合が非常に高い集合配線基板とすることができる。したがって、1枚の集合配線基板から同時に製造できる電子装置の数量減少を防ぎ、作業効率低下やコスト増といった問題を解決することができる。 According to the collective wiring board of the present invention, since a single collective wiring board is formed by joining a plurality of individual wiring boards to the frame, only the non-defective wiring board is selected and joined to the frame. A collective wiring board with a very high non-defective product ratio can be obtained. Therefore, it is possible to prevent a decrease in the number of electronic devices that can be manufactured simultaneously from one collective wiring board, and to solve problems such as a reduction in work efficiency and an increase in cost.
また、本発明の集合配線基板によれば、フレームにより剛性が高められているとともにフレームに形成された貫通口周辺部の下面に、配線基板の上面周端部を半導体素子搭載部を貫通口から露出させるように接合させることで、封止樹脂の量を最小限に抑えて配線基板の上面側が凹状に変形することを抑制できる。これにより平坦な配線基板に半導体素子が搭載され、他の回路基板に良好に実装することが可能な電子装置を安定して供給することが可能な集合配線基板を提供できる。 Further, according to the collective wiring board of the present invention, the rigidity is enhanced by the frame, and the peripheral edge of the upper surface of the wiring board is connected from the through hole to the lower surface of the peripheral part of the through hole formed in the frame. By bonding so as to be exposed, it is possible to suppress the amount of the sealing resin to a minimum and prevent the upper surface side of the wiring board from being deformed into a concave shape. As a result, it is possible to provide a collective wiring board capable of stably supplying an electronic device in which a semiconductor element is mounted on a flat wiring board and can be satisfactorily mounted on another circuit board.
次に、本発明の集合配線基板の実施形態の一例を図1、図2、図3、図4、図5、図6、図7、図8、図9を基にして詳細に説明する。これらの図中、10は配線基板、20はフレームであり、主としてこれらにより本例の集合配線基板30が構成される。
Next, an example of the embodiment of the collective wiring board of the present invention will be described in detail with reference to FIGS. 1, 2, 3, 4, 5, 6, 6, 7, and 9. FIG. In these drawings,
本例の集合配線基板30は、図1に示すように、半導体素子15を搭載するための複数の小型の配線導体10が、これらの配線基板10を支持するためのフレーム20の下面に接合されて成る。
In the
配線基板10は図2(a),(b)に示すように、例えば絶縁板1aの上下に絶縁層1bを1層ずつ積層した絶縁基板1と、絶縁板1aと絶縁層1bとの上に形成された導体層2と、保護用のソルダーレジスト層3とを備えている。なお、配線基板10の上面中央部には半導体素子15が搭載される搭載部8が形成されている。
As shown in FIGS. 2A and 2B, the
絶縁基板1を構成する絶縁板1aは、ガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂などの熱硬化性樹脂を含浸させた電気絶縁材料からなり、上下に貫通するスルーホール4がドリル加工により複数形成されている。スルーホール4の側壁にはスルーホール導体2aが形成されており、それにより絶縁板1aの上下の導体層2間の導通をとっている。
The insulating plate 1a constituting the insulating substrate 1 is made of an electrically insulating material in which a glass fiber is impregnated with a thermosetting resin such as epoxy resin or bismaleimide triazine resin, and a plurality of through
絶縁板1aの上下に積層された絶縁層1bは、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料からなり、その上面から下面にかけて貫通するビアホール5がレーザ加工により複数形成されている。ビアホール5にはビア導体2bが充填されており、それにより絶縁層1bの上下の導体層2間の導通をとっている。
The
導体層2は銅めっき層や銅箔等の金属で形成された配線で、例えば周知のサブトラクティブ法やセミアディティブ法で形成されている。導体層2は、半導体素子15への電力の供給や信号の入出力を行なう経路としての機能を有している。 The conductor layer 2 is a wiring formed of a metal such as a copper plating layer or copper foil, and is formed by, for example, a known subtractive method or semi-additive method. The conductor layer 2 functions as a path for supplying power to the semiconductor element 15 and inputting / outputting signals.
ソルダーレジスト層3はアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成り、導体層2の一部を露出させる開口部3c,3d,3eを有している。このソルダーレジスト層3は、導体層2の電気的絶縁を良好に保つとともに導体層2を保護する機能を有している。
The solder resist layer 3 is made of a thermosetting resin having photosensitivity such as an acrylic-modified epoxy resin, and has
搭載部8においてソルダーレジスト層3の開口部3cから露出した導体層2の一部は、半導体素子接続パッド6を形成している。この半導体素子接続パッド6には半導体素子15の電極16が例えば半田バンプを介して接続される。また下面においてソルダーレジスト層3の開口部3dから露出した導体層2の一部は、外部接続パッド9を形成している。この外部接続パッド9は外部電気回路基板の配線導体に例えば半田ボールを介して接続される。さらに本例では、配線基板10の上面周端部においてソルダーレジスト層3の開口部3eから導体層2の一部が露出している。この開口部3eから露出した一部は、フレーム20と電気的に接続するためのフレーム接続パッド7を形成している。なお、このフレーム接続パッド7は、後述するフレーム20の導通導体22に接続される。
A part of the conductor layer 2 exposed from the
フレーム20は図3(a)に示すように、絶縁板21と、絶縁板21を貫通する導通導体22と、絶縁板21の上下に形成されたソルダーレジスト層23とを備えている。このフレーム20は、複数の配線基板10を所定の配列で支持する支持体として機能し、支持される配線基板10の配列に対応した位置に配線基板10の搭載部8を囲繞する大きさの貫通口24を有している。また貫通口24の周囲には、上述したフレーム接続パッド7と対応する位置に導通導体22が形成されている。
As shown in FIG. 3A, the
絶縁板21は、ガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂などの熱硬化性樹脂を含浸させた電気絶縁材料からなる。貫通口24は、例えばルーター加工により形成される。また貫通口24の周囲には導通導体22を形成するためのスルーホール25がドリル加工により複数形成されている。この絶縁板21は、フレーム20の強度をもたせる芯材としての機能を有しており、本例の集合配線基板30に半導体素子15を搭載した後に封止作業を施す際に生じる反りを抑制する剛性保持のため、厚みは0.3mm以上あることが望ましい。
The insulating plate 21 is made of an electrically insulating material obtained by impregnating a glass fiber with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin. The through
導通導体22は、例えば銅めっきから成り、スルーホール25の側壁にめっき法などにより銅等の金属を被着させることにより形成されている。導通導体22は配線基板10のフレーム接続パッド7と接続されることにより、フレーム20の上面に他の電子部品や放熱板等を配線基板10の導体層2に電気的に接続された状態で搭載可能とする。
The
ソルダーレジスト層23は、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成り、導通導体22の上端および下端を露出させる開口部23a、23bを有している。
The solder resist
そして、このフレーム20の下面に複数の配線基板10が、それぞれ貫通口24内に搭載部8が露出するとともにフレーム接続パッド7と導通導体22とが電気的に接続されるようにして接合されることにより図1に示した本例の集合配線基板30が形成されている。配線基板10とフレーム20との接合はフレーム20の貫通口24の周辺部に複数形成された導通導体22と、配線基板10の上面周端部に複数形成された対応するフレーム接続パッド7とを、接合材35を介して接合することにより行なわれる。接合材35には例えば半田が用いられ、印刷法により半田バンプ(不図示)をフレーム接続パッド7上に形成しておき、対応する導通導体22を半田バンプ上に載せてフレーム20と配線基板10を重ね合わせた状態で220℃〜260℃の条件でリフロー処理することにより配線基板10とフレーム20とが接合される。
A plurality of
また、接合材35には上述の半田の他に、異方性導電フィルムや異方性導電ペーストといった異方性導電材料を用いてもよい。これは、エポキシ系樹脂や合成ゴム系樹脂などの熱硬化性樹脂の中に、金めっき処理を施した樹脂などの導電性粒子を混合したもので、フレーム接続パッド7上に異方性導電材料を載せ、対応する導通導体22を異方性導電材料に載せてフレーム20と配線基板10を重ね合わせた状態で100〜200℃、3〜5MPaの条件で熱圧着することにより接合される。
In addition to the above-described solder, an anisotropic conductive material such as an anisotropic conductive film or an anisotropic conductive paste may be used for the
ところで、配線基板10はフレーム20に接合される前に電気検査や外観検査が行われ、良品の配線基板10のみをフレーム20に接合する。それにより、配線基板10の良品割合が非常に高い集合配線基板30とすることができる。その後、集合配線基板30には、接合された各々の配線基板10の搭載部8に半導体素子15が搭載される。半導体素子15を搭載するには、例えば半導体素子接続パッド6に半田ボールを搭載しておき、対応する半導体素子15の電極16を半田ボールに重ね合わせて約220℃〜260℃の条件でリフロー処理を行う、いわゆるフリップチップ技術で接続する。半導体素子15を搭載した後は、貫通口24内に熱硬化性樹脂から成る封止樹脂を注入し、その後、封止樹脂を熱硬化させることにより半導体素子15の封止を行う。樹脂の注入は、例えば印刷マスクを用いて樹脂を塗布する印刷法により行なわれる。このとき、本発明の集合配線基板30によれば、貫通口24の側壁が封止樹脂の流出を防ぐ役割を有するため、従来必要であった封止樹脂注入のための金型が不要となる。また、貫通口24の大きさを封止に必要な最小限の大きさにとどめておくことで、注入する封止樹脂を低減することができる。封止樹脂の熱硬化は、150〜250℃の温度で行なう。このとき集合配線基板30は、フレーム20によりその剛性が高められているので封止樹脂の熱収縮による配線基板10の変形を抑えることができる。
By the way, the electrical inspection and the appearance inspection are performed before the
封止作業完了後は、例えばフレーム20の上にさらに他の電子部品または放熱板が搭載される。フレーム20の上にさらに他の電子部品が搭載される形態は、いわゆるPoP(Package on Package)とよばれる。その実施形態の説明を図4を用いて行う。この場合、フレーム20に設けられた開口部23aから露出する導通導体22と、他の電子部品41の電極42とを半田等の導電性の接合材を介して接合させることで、他の電子部品41が配線基板10と電気的に接続された状態で搭載が可能となる。また、フレーム20の上に金属から成る放熱板が搭載される場合は、放熱板と導通導体22とを半田等の導電性の接合材を介して接合させる。放熱板は接地電位に接続されることが好ましい。
After completion of the sealing operation, for example, another electronic component or a heat sink is mounted on the
集合配線基板30に半導体素子15や他の電子部品が搭載された後は、配線基板10の間の切断領域に沿って例えばダイシング装置によって切断され個別の電子装置が完成する。
After the semiconductor elements 15 and other electronic components are mounted on the
ここまで説明したように、集合配線基板30はフレーム20に良品の配線基板10のみを選んで接合することにより、1枚の集合配線基板30から同時に製造できる電子部品の数量減少を防ぎ、作業効率低下やコスト増といった問題を解決することができる。また、フレーム20により剛性が高められているとともに配線基板10に搭載する半導体素子15を封止する際の封止樹脂を最小限に抑えることで、封止樹脂と配線基板10との熱膨張の差による変形を抑制することができる。これにより平坦な配線基板10に半導体素子15が搭載され、他の回路基板に良好に実装することが可能な電子装置を安定して供給することが可能な集合配線基板30を提供できる。
As described so far, the
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施形態の一例では、フレーム20が導通導体22を備えており、この導通導体22と電気的に接続されるようにしてフレーム20の上に他の電子部品や放熱板を搭載する例を示したが、フレーム20は、必ずしも導通導体22を備えている必要はなく、フレーム20の上に必ずしも他の電子部品や放熱板を搭載する必要もない。
In addition, this invention is not limited to an example of above-mentioned embodiment, A various change is possible if it is a range which does not deviate from the summary of this invention. For example, in the above-described embodiment, the
さらに、本発明の集合配線基板は、例えばコンデンサや抵抗などを内蔵した電子装置においても適用可能である。その実施形態例の説明を図5を用いて行う。この例の場合、例えば受動部品54a,54bを組み込んだ部品内蔵の配線基板56をフレーム20に接合させている。なお、受動部品54aは配線基板56の内部に埋設されている。また、受動部品54bは配線基板56の上面でフレーム20に対応する位置に搭載されている。フレーム20には受動部品54bに対応する位置に受動部品54bを収容可能な凹部が形成されている。そして配線基板56の上面端部のフレーム接続パッド55と、開口部23bから露出する導通導体22とを導電性の接合材を介してフレーム20に接合する。その後、配線基板56の上面に半導体素子53を例えば上述のフリップチップ技術で搭載する。さらにフレーム20の貫通口24内に封止樹脂を注入するとともに貫通口24を塞ぐように金属製の放熱板51を接合する。このとき、放熱板51はフレーム20の導通導体22を介して配線基板56の接地導体に電気的に接続されることが好ましい。また、半導体素子53と放熱板51との間は、例えばサーマルグリスや熱伝導性粒子を含有したエポキシ樹脂などの接続層52を介在させて熱的に接続することが好ましい。このような態様を採ることによって、受動部品を備えた反りの小さな電子装置を、高い良品割合で効率的かつ安定して提供できる。
Furthermore, the collective wiring board of the present invention can be applied to an electronic device having a built-in capacitor or resistor, for example. The embodiment will be described with reference to FIG. In the case of this example, for example, a
また、先述の26段落において、配線基板10が接合されたフレーム20の貫通口24内全体に封止樹脂を充填する説明を行ったが、本発明の配線基板は、樹脂による接合部の補強が必要な部分にだけ封止樹脂を充填する電子装置においても適用可能である。その実施形態例の説明を図6を用いて行う。この例の場合、まず、配線基板61を配線基板61の上面端部のフレーム接続パッド63とフレーム20の下面側の開口部23bから露出する導通導体22とを導電性の接合材を介してフレーム20に接合する。その後、半導体素子62aおよび62bを配線基板61の上面に導電性の接合材を介して実装する。次に、熱硬化性樹脂から成る封止樹脂66を、例えばエアノズルを用いて配線基板61とフレーム20との接合部、あるいは配線基板61と半導体素子62aおよび62bとの接合部に注入する。このとき、半導体素子の周囲に封止樹脂66の流出を防ぐための囲いをソルダーレジストなどにより形成しておくと注入が容易になる。そして、150〜250℃の温度で封止樹脂66を熱硬化させることにより封止樹脂66の充填が完了する。次に、第2の配線基板64を、第2の配線基板64の下面端部の電極65とフレーム20の上面側の開口部23aから露出する貫通導体22とが接続されるようにして導電性の接合材を介してフレーム20に接合する。このように、貫通口24内に充填する封止樹脂の分量を少なくすることで、先述した配線基板と封止樹脂との熱膨張係数の違いから発生する電子装置60の反りをより抑制することが可能となる。
Further, in the above-mentioned 26th paragraph, the explanation was made that the entire inside of the through-
また、本発明の集合配線基板は、例えば配線基板に高さの高い電子部品を実装する電子装置においても適用可能である。その実施形態例の説明を図7を用いて行う。この例の場合、まず、配線基板71を、配線基板71の上面端部のフレーム接続パッド73とフレーム20の下面側の開口部23bから露出する導通導体22とを導電性の接合材を介してフレーム20に接合する。その後、電子部品72を配線基板71の上面に導電性の接合材を介して実装する。次に、第2の配線基板74を、第2の配線基板74の下面端部の電極75とフレーム20の上面側の開口部23aから露出する貫通導体22とが接続されるようにして導電性の接合材を介してフレーム20に接合する。このとき、電子部品72に対応する位置の、第2の配線基板74には、フレーム20から突出する電子部品72を収容することができる開口部76が形成されている。開口部76はルーター装置などにより形成される。このような態様を採ることによって、電子部品72が第2の配線基板74と緩衝することを回避でき、電子装置70の厚みが増大することなく電子装置70を、高い良品割合で効率的かつ安定して提供できる。さらに、本例の電子部品72として可変抵抗部品を実装し、開口部76を利用して可変部分の操作を行うことが可能な電子装置への適用もできる。
Further, the collective wiring board of the present invention can be applied to, for example, an electronic device that mounts a high electronic component on the wiring board. The embodiment will be described with reference to FIG. In the case of this example, first, the
また、本発明の集合配線基板は、例えば電子装置内側の配線基板に付着したフラックス残渣を、効率的に洗浄することが必要な電子装置においても適用可能である。その実施形態の説明を図8を用いて行う。この例の場合、まず、配線基板81を配線基板81の上面端部のフレーム接続パッド83と、フレーム20の下面側の開口部23bから露出した導通導体22とを導電性の接合材を介してフレーム20に接合する。その後、半導体素子82を配線基板81の上面に導電性の接合材を介して実装する。次に、第2の配線基板84を、第2の配線基板84の下面端部の電極85とフレーム20の上面側の開口部23aから露出する導通導体22とが接続されるようにして導電性の接合材を介して接合する。ここで、第2の配線基板84をフレーム20に接合した際に、貫通口24を完全に塞がないように、貫通口24の開口幅を第2の配線基板84の幅よりも大きく形成して開口を残しておき、フラックス残渣の洗浄液の注入および排出口として利用する。このとき、フレーム20において、配線基板81と第2の配線基板84との接合部に対応する位置には、複数の貫通孔86と複数の溝87が形成されている。そして、第2の配線基板84において、貫通孔86と溝87とに対応する位置には第2の貫通孔88が形成されている。貫通孔86はドリル装置により形成され径はφ0.08〜0.5mm程度である。溝87はルーター装置により形成され、幅は0.03〜1mm程度であり深さは0.5〜10μm程度である。第2の貫通孔88はドリル装置で形成され径はφ0.1〜1mm程度である。これらの貫通孔86および溝87および第2の貫通孔88により、フレーム20と配線基板81、あるいはフレーム20と第2の配線基板84との接合部の隙間にも十分な量の洗浄液を行渡らせることが可能となり、電子装置内側の配線基板表面に付着しているフラックス残渣を効率よく洗浄することが可能となる。
Further, the collective wiring board of the present invention can be applied to, for example, an electronic device that requires efficient cleaning of a flux residue adhering to the wiring substrate inside the electronic device. The embodiment will be described with reference to FIG. In the case of this example, first, the
また、本発明の集合配線基板は、例えば配線基板の両主面上に半導体素子や電子部品を複数個実装することが必要な電子装置においても適用可能である。その実施形態の説明を図9を用いて行う。この例の場合、まず配線基板91を配線基板91の上面端部のフレーム接続パッド93と、フレーム20の下面側の開口部23bから露出した導通導体22とを導電性の接合材を介してフレーム20に接合する。その後、半導体素子92および第1の電子部品94を配線基板91上面側のフレーム20に囲繞された個所に導電性の接合材を介して実装する。次に、配線基板91の下面の電極95と、第2の電子部品96とを導電性の接合材を介して実装する。次に、フレーム20の上面側の開口部23aから露出した導通導体22を外部接続パッドとして、外部電子回路基板97と導電性の接合材を介して接続する。このように、配線基板91と外部電子回路基板97との間にフレーム20を介在させることで、配線基板91上面側のフレーム20によって囲繞された個所に空間ができ、半導体素子92や第1の電子部品94を実装することができるとともに、配線基板91の下面側にも第2の電子部品96を実装することが可能となる。これにより、配線基板の両主面上に半導体素子や電子部品を複数個実装することが可能となる。
The collective wiring board of the present invention can also be applied to, for example, an electronic device that requires a plurality of semiconductor elements and electronic components to be mounted on both main surfaces of the wiring board. The embodiment will be described with reference to FIG. In the case of this example, first, the
また、本発明の集合配線基板は、例えば配線基板上に半田を介して電子部品を実装する際のリフロー処理熱による配線基板の反りの発生や、配線基板のフレームからの落下を抑制した電子装置においても適用可能である。その実施形態例の説明を図10を用いて行う。この例の場合、集合配線基板100は、配線基板101とフレーム20とが半田104および樹脂から成る接着材料105の両方を介して接合されている。このような集合配線基板100を形成するには、まず配線基板101の上面に形成されたフレーム接続パッド103の上に半田ペーストを印刷塗布する。次に、半田ペーストが塗布されたフレーム接続パッド103のさらに外周部の配線基板101上面周端部に接着材料105を塗布する。接着材料105には、例えばアクリル樹脂などの紫外線硬化性樹脂を含有するものを用いる。その後、リフロー処理をすることによりフレーム20の下面側の導通導体22とフレーム接続パッド103とを半田104を介して接合する。このとき、配線基板101上面周端部に塗布した接着材料105はフレーム20の下面と接触する。この状態で紫外線を接着材料105に照射することで接着材料105を硬化させ配線基板101とフレーム20とを接合させる。これにより、フレームと20と配線基板101とを半田および樹脂の両方で接合させることができる。次に、配線基板101の上面に電子部品102を半田を介してリフロー処理により実装する。このとき、配線基板101とフレーム20とを接合する半田104がリフロー処理時の熱により再溶融することがある。しかし、接着材料105によっても両者が接合されていることから、配線導体101とフレーム20とは接着材料105によりしっかりと固定される。したがって、半田104が溶融したとしても配線基板101が熱によって大きく反ったり、配線基板101がフレーム20から落下したりすることを抑制することが可能な電子装置を提供することができる。なお、紫外線硬化型樹脂を含有する接着材料に替わり、リフロー処理時の熱により硬化するエポキシ樹脂等の熱硬化型樹脂を含有するものを使用しても良い。この場合、例えば半田ペーストを印刷塗布した後に接着材料を配線基板101上に塗布しておき、フレーム20と配線基板101とをリフロー処理することにより、半田ペーストとともに接着材料も硬化してフレーム20と配線基板101とを半田および接着材料の両方で接合することができる。
In addition, the collective wiring board of the present invention is an electronic device in which, for example, generation of warping of the wiring board due to heat of reflow processing when electronic components are mounted on the wiring board via solder and dropping of the wiring board from the frame are suppressed. It is also applicable to. The embodiment will be described with reference to FIG. In the case of this example, in the
また、本発明の集合配線基板は、例えば電子装置を電子機器等の筐体に変形や破損させることなくネジにより固定することが必要な電子装置においても適用可能である。その実施形態の説明を図11を用いて行う。この例の場合、集合配線基板110は、配線基板111とフレーム20と第2の配線基板114とから構成されている。この集合配線基板110においては、まず、配線基板111をフレーム20に接合する。両者の接合は、配線基板111の上面端部のフレーム接続パッド113とフレーム20の下面側の導通導体22とを導電性の接合材を接合することにより行なう。その後、電子部品112を配線基板111の上面に実装する。次に、第2の配線基板114をフレーム20に接合する。両者の接合は、第2の配線基板114の下面端部の電極115と、フレーム20の上面側の導通導体22とを導電性の接合材を介して接合することによって行なう。
The collective wiring board of the present invention can also be applied to an electronic device that needs to be fixed with screws without deforming or damaging the electronic device in a housing such as an electronic device. The embodiment will be described with reference to FIG. In this example, the
なお、この例では、フレーム20にネジ止め孔116が穿孔されている。
ネジ止め孔116は、集合配線基板110を分割して得られる電子装置を電子機器の筐体118にネジ119を介して固定する際に用いられるものである。さらに、配線基板111および第2の配線基板114には、ネジ止め孔116に対応する位置にネジ止め孔116とその周囲を露出させる開口部117aおよび117bが開口されている。これらのネジ止め孔116や開口部117aおよび117bはドリル装置等により形成される。
In this example, screw holes 116 are formed in the
The screw holes 116 are used when an electronic device obtained by dividing the
他方、電子機器の筐体118には、配線基板111の開口部117a内に挿入されるとともに、フレーム20の下面におけるネジ止め孔116の周囲を支持する円筒状の支持体118aが設けられている。支持体118aは、その内部にネジ119を挿通可能な内径を有するとともに、配線基板111の下面が筐体118に接触しない状態で配置できる長さを有している。また、支持体118内の底面部分には、ネジ119と螺合可能なネジ穴118bが形成されている。そして、ネジ119を配線基板114に形成された開口部117bからネジ止め孔116に挿入して筐体118に形成されたネジ穴118bに固定する。このような形態をとることで、フレーム20のみが支持体118aに支持されて筐体118と固定され、配線基板111や第2の配線基板114はネジ119の締め付けによる負荷を受けない。これにより、本例の集合配線基板110を分割して得られる電子装置を電子機器等にネジ119により固定する際、変形や破損をすることのない電子装置を提供することができる。なお、電子部品112と配線基板111との間隙や、フレーム20と配線基板111および第2の配線基板114との間隙を封止樹脂により封止する場合、封止樹脂が、ネジ止め孔116に流入することを防止するために、例えばネジ止め孔116の周囲のソルダーレジスト層3、23に堤状の突起部3a,23aを形成したり、配線基板111の上面およびフレーム20の下面に開口部117aを囲繞する環状の電極113aを形成しておくとともに両者間を半田等の封止材料113bで接合したりしてもよい。
On the other hand, the
また、本発明の集合配線基板は、例えばフレームと配線基板間との接合部における電気的接続状態を検査することが必要な電子装置においても適用可能である。その実施形態例の説明を図12を用いて行う。この例の場合、集合配線基板120は、配線基板121とフレーム20と第2の配線基板124とを備えている。このような集合配線基板120においては、まず、配線基板121をフレーム20に接合する。両者の接合は、配線基板121の上面端部のフレーム接続パッド123とフレーム20の下面側の導通導体22とを導電性の接合材を介して接合することにより行なう。その後、電子部品122を配線基板121の上面に実装する。次に第2の配線基板124をフレーム20の上面に接合する。両者の接合は、第2の配線基板124の下面端部の電極125とフレーム20の上面側の導通導体22とを導電性の接合材を介して接合することにより行なう。
The collective wiring board of the present invention can also be applied to an electronic device that needs to inspect the electrical connection state at the joint between the frame and the wiring board, for example. The embodiment will be described with reference to FIG. In this example, the
なお、この例では、例えばフレーム20の上下面にはフレーム20と配線基板121および第2の配線基板124との接合部における電気的接続状態を検査するための導通テスト用パッド26a、26bが形成されている。これらの導通テスト用パッド26a、26bは貫通導体22と電気的に接続されている。また、配線基板121の上下面には導通テスト用パッド126a、126bが形成されている。これらの導通テスト用パッド126a、126bはフレーム接続パッド123と電気的に接続されている。さらに、第2の配線基板124の上下面には導通テスト用パッド127a、127bが形成されている。これらの導通テスト用パッド127a、127bは電極125と電気的に接続されている。
In this example, for example,
そして、これらの各導通テスト用パッドの内、集合配線基板120の内部に位置する導通テスト用パッド26a、26b、126a、127bに対しては、これらの各導通テスト用パッドに外部から接触可能なように、各導通テスト用パッドと対峙するフレーム20および配線基板121および配線基板124に開口部128が形成されている。そして、例えば第2の配線基板124とフレーム20との接合部における電気的接続状態を検査する場合は、導通テスト装置の一方のプローブを導通テスト用パッド127aに当てるとともに、もう一方のプローブを開口部128に通してその奥にある導通テスト用パッド26aに当てればよい。このように外部から接触可能な導通テスト用パッドをフレーム20および配線基板121および第2の配線基板124に形成することでフレーム20と配線基板121および第2の配線基板124との接合部における電気的接続状態を容易に検査することが可能な集合配線基板120を提供することができる。なお、導通テスト用パッドを外部から接触可能にする形態としては、導通テスト用パッドと対峙する位置に開口部を設ける形態の他に、フレームもしくは配線基板の一方の一部に、他方から外側に突出する突出部を設けるとともに当該突出部に導通テスト用パッドを形成する形態としてもよい。
Of these continuity test pads, the
2 導体層
7 フレーム接続パッド
8 搭載部
10 配線基板
15 半導体素子
20 フレーム
22 導通導体
24 貫通口
30 集合配線基板
2
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011209310A JP5667023B2 (en) | 2010-09-30 | 2011-09-26 | Collective wiring board and electronic device mounting method |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010221778 | 2010-09-30 | ||
JP2010221778 | 2010-09-30 | ||
JP2011076518 | 2011-03-30 | ||
JP2011076518 | 2011-03-30 | ||
JP2011168613 | 2011-08-01 | ||
JP2011168613 | 2011-08-01 | ||
JP2011209310A JP5667023B2 (en) | 2010-09-30 | 2011-09-26 | Collective wiring board and electronic device mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013051384A true JP2013051384A (en) | 2013-03-14 |
JP5667023B2 JP5667023B2 (en) | 2015-02-12 |
Family
ID=48013201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011209310A Active JP5667023B2 (en) | 2010-09-30 | 2011-09-26 | Collective wiring board and electronic device mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5667023B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016096236A (en) * | 2014-11-14 | 2016-05-26 | 富士通株式会社 | Semiconductor packaging device |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
JP2018046181A (en) * | 2016-09-15 | 2018-03-22 | 大日本印刷株式会社 | Inductor and method of manufacturing inductor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252472A (en) * | 2001-02-27 | 2002-09-06 | Nippon Mektron Ltd | Laminated printed board comprising circuit for detecting inter-layer dislocation |
JP2003243797A (en) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | Module component |
JP2005051370A (en) * | 2003-07-30 | 2005-02-24 | Kyocera Corp | Manufacturing method for piezoelectric oscillator |
WO2010050627A1 (en) * | 2008-10-31 | 2010-05-06 | 太陽誘電株式会社 | Printed wiring board and method for manufacturing same |
-
2011
- 2011-09-26 JP JP2011209310A patent/JP5667023B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252472A (en) * | 2001-02-27 | 2002-09-06 | Nippon Mektron Ltd | Laminated printed board comprising circuit for detecting inter-layer dislocation |
JP2003243797A (en) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | Module component |
JP2005051370A (en) * | 2003-07-30 | 2005-02-24 | Kyocera Corp | Manufacturing method for piezoelectric oscillator |
WO2010050627A1 (en) * | 2008-10-31 | 2010-05-06 | 太陽誘電株式会社 | Printed wiring board and method for manufacturing same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016096236A (en) * | 2014-11-14 | 2016-05-26 | 富士通株式会社 | Semiconductor packaging device |
JP2016111313A (en) * | 2014-12-05 | 2016-06-20 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Method of fabricating polymer frame with rectangular array of cavities |
JP2018046181A (en) * | 2016-09-15 | 2018-03-22 | 大日本印刷株式会社 | Inductor and method of manufacturing inductor |
Also Published As
Publication number | Publication date |
---|---|
JP5667023B2 (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9173299B2 (en) | Collective printed circuit board | |
KR102151047B1 (en) | Power overlay structure and method of making same | |
JP4830120B2 (en) | Electronic package and manufacturing method thereof | |
KR102182189B1 (en) | Power overlay structure and method of making same | |
KR101274460B1 (en) | Semiconductor package and manufacturing method threrof | |
JP4592751B2 (en) | Method for manufacturing printed wiring board | |
TWI454199B (en) | Method for manufacturing printed circuit board | |
TW201543632A (en) | A three-dimensional package structure and the method to fabricate thereof | |
JP4014591B2 (en) | Semiconductor device and electronic equipment | |
JP2004235617A (en) | Semiconductor package and manufacturing method therefor | |
JP2011124251A (en) | Semiconductor device and method of manufacturing the same | |
JP2003101243A (en) | Multilayer wiring board and semiconductor device | |
JP2009147165A (en) | Semiconductor device | |
JP2014045051A (en) | Electronic component built-in substrate and manufacturing process therefor | |
JP2015082576A (en) | Electronic device, electronic equipment, and manufacturing method of electronic device | |
JP2013236039A (en) | Semiconductor device | |
JP2005191156A (en) | Wiring plate containing electric component, and its manufacturing method | |
JP5667023B2 (en) | Collective wiring board and electronic device mounting method | |
WO2012127614A1 (en) | Semiconductor device | |
JP5814272B2 (en) | Thermal vias in integrated circuit packages with integrated dies | |
JP2009135391A (en) | Electronic device and method of manufacturing the same | |
JP6323672B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6058962B2 (en) | Wiring substrate for housing semiconductor element and method for manufacturing the same | |
JP2013098529A (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
JP5935188B2 (en) | Wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5667023 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |