JP2013046133A - フィルタ回路及びフィルタ回路を備えた無線端末 - Google Patents

フィルタ回路及びフィルタ回路を備えた無線端末 Download PDF

Info

Publication number
JP2013046133A
JP2013046133A JP2011181341A JP2011181341A JP2013046133A JP 2013046133 A JP2013046133 A JP 2013046133A JP 2011181341 A JP2011181341 A JP 2011181341A JP 2011181341 A JP2011181341 A JP 2011181341A JP 2013046133 A JP2013046133 A JP 2013046133A
Authority
JP
Japan
Prior art keywords
circuit
passive
signal
filter circuit
switched capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011181341A
Other languages
English (en)
Inventor
Yukio Iida
幸生 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011181341A priority Critical patent/JP2013046133A/ja
Priority to US13/553,951 priority patent/US8606208B2/en
Priority to CN2012102973020A priority patent/CN102957391A/zh
Publication of JP2013046133A publication Critical patent/JP2013046133A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00Networks using time-varying elements, e.g. N-path filters
    • H03H19/004Switched capacitor networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00Networks using time-varying elements, e.g. N-path filters
    • H03H19/008Networks using time-varying elements, e.g. N-path filters with variable switch closing time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】入力インピーダンス整合が良好な周波数範囲を拡大し、減衰特性を急峻化し、かつ減衰量を増大させることが可能なフィルタ回路を提供する。
【解決手段】パッシブミキサ回路と、パッシブミキサ回路の後段に接続される、フライングキャパシタを含むパッシブスイッチトキャパシタ回路と、を備え、パッシブミキサ回路は、所定の信号源インピーダンスにて供給される入力信号に局部発振信号を乗算することでベースバンド信号を生成してパッシブスイッチトキャパシタ回路にベースバンド信号を出力し、パッシブスイッチトキャパシタ回路は、パッシブミキサ回路から供給されたベースバンド信号に対して所定のフィルタリングを施して出力し、パッシブスイッチトキャパシタ回路のフライングキャパシタの容量は、パッシブミキサ回路の入力インピーダンスを信号源インピーダンスに整合させる容量である、フィルタ回路が提供される。
【選択図】図1

Description

本開示は、フィルタ回路及びフィルタ回路を備えた無線端末に関する。
無線通信機の受信フロントエンド部では、一般的に高周波帯域信号を周波数変換するためのミキサと、高周波帯域外の妨害波を減衰させるための帯域通過フィルタが搭載されている。帯域通過フィルタは、表面弾性波フィルタや誘電体共振器として構成されるため、高周波集積回路に取り込むことが困難な部品であった。しかし近年では、非特許文献1〜3に示すように、これらのミキサ及び帯域通過フィルタの2つの機能を合わせもつ周波数変換フィルタ回路を受信機のフロントエンド部に集積化する試みが報告されている。
非特許文献1によれば、この周波数変換フィルタ回路は、局部発振信号を乗算した入力信号を出力側に接続された容量素子に出力し、出力側に接続された容量素子の周波数応答を局部発振信号の局部発振周波数だけ高域側にシフトさせて入力側に戻している。かかる構成及び作用により、局部発振信号の周波数で共振する並列LCフィルタと同様な帯域通過フィルタとして作用することが知られている。
B. W. Cook, A. Berny, A. Molnar, S. Lanzisera, K. S. J. Pister,"Low-Power 2.4-GHz Transceiver With Passive RX Font-End and 400-mV Supply,"Journal of Solid State Circuits, Vol. 41, No. 12, pp. 2757-2766, Dec. 2006. J. Borremans, G. Mandal, V. Giannini, T. Sano, M. Ingels, B.Verbruggen, J. Craninckx, "A 40nm CMOS Highly Linear 0.4-to-6GHz ReceiverResilient to 0dBm Out-of-Band Blockers," International Solid-State CircuitsConference (ISSCC) Dig. Tech. Papers, pp. 62-63, Feb. 2011. A. Ghaffari, E. Klumperink, B. Nauta, "A Differential 4-Path HighlyLinear Widely Tunable On-Chip Band-Pass Filter," IEEE Radio FrequencyIntegrated Circuits Symposium(RFIC), pp. 299-302, May 2010.
上記事情に鑑みれば、このようなミキサ及び帯域通過フィルタの2つの機能を合わせもつ周波数変換フィルタ回路において、入力インピーダンス整合が良好な周波数範囲を拡大し、減衰特性を急峻化し、かつ減衰量を増大させることが望ましい。
そこで、本開示は、上記問題に鑑みてなされたものであり、本開示の目的とするところは、入力インピーダンス整合が良好な周波数範囲を拡大し、減衰特性を急峻化し、かつ減衰量を増大させることが可能な、新規かつ改良されたフィルタ回路及びフィルタ回路を備えた無線端末を提供することにある。
本開示によれば、パッシブミキサ回路と、前記パッシブミキサ回路の後段に接続される、フライングキャパシタを含むパッシブスイッチトキャパシタ回路と、を備え、前記パッシブミキサ回路は、所定の信号源インピーダンスにて供給される入力信号に局部発振信号を乗算することでベースバンド信号を生成して前記パッシブスイッチトキャパシタ回路に出力し、前記パッシブスイッチトキャパシタ回路は、前記パッシブミキサ回路から供給された前記ベースバンド信号に対して所定のフィルタリングを施して出力し、前記パッシブスイッチトキャパシタ回路の前記フライングキャパシタの容量は、前記パッシブミキサ回路の入力インピーダンスを前記信号源インピーダンスに整合させる容量である、フィルタ回路が提供される。
本開示によれば、上記フィルタ回路のパッシブミキサ回路は、所定の信号源インピーダンスにて供給される入力信号に局部発振信号を乗算することでベースバンド信号を生成する。生成されたベースバンド信号はパッシブスイッチトキャパシタ回路に出力される。パッシブスイッチトキャパシタ回路は、パッシブミキサ回路から供給されたベースバンド信号に対して所定のフィルタリングを施して出力する。そしてパッシブスイッチトキャパシタ回路に含まれるフライングキャパシタの容量は、パッシブミキサ回路の入力インピーダンスを信号源インピーダンスに整合させる容量である。かかる構成により、本開示のフィルタ回路は、入力インピーダンス整合が良好な周波数範囲を拡大し、減衰特性を急峻化し、かつ減衰量を増大させることが可能となる。
また本開示によれば、上記フィルタ回路を備える無線端末が提供される。
以上説明したように本開示によれば、入力インピーダンス整合が良好な周波数範囲を拡大し、減衰特性を急峻化し、かつ減衰量を増大させることが可能な、新規かつ改良されたフィルタ回路及びフィルタ回路を備えた無線端末を提供することができる。
従来の周波数変換フィルタ回路の構成例を示す説明図である。 図1で開示された周波数変換フィルタ回路の各パッシブミキサに印加される局部発振信号の波形を示す説明図である。 図1で開示された周波数変換フィルタ回路の入力反射係数をスミスチャート上で示す説明図である。 図1で開示された周波数変換フィルタ回路の反射特性及び透過特性を示す説明図である。 図1で開示された周波数変換フィルタ回路の反射特性及び透過特性を離調周波数で示す説明図である。 本開示の第1実施形態に係る周波数変換フィルタ回路の構成を示す説明図である。 同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122に含まれるスイッチを駆動するクロックの波形を示す説明図である。 クロックの供給と共に変化する同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の状態を示す説明図である。 クロックの供給と共に変化する同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の状態を示す説明図である。 クロックの供給と共に変化する同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の状態を示す説明図である。 クロックの供給と共に変化する同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の状態を示す説明図である。 パッシブスイッチトキャパシタ回路を連続時間等価回路で置き換えて示す説明図である。 図6で開示された周波数変換フィルタ回路の入力反射係数をスミスチャート上で示す説明図である。 図6で開示された周波数変換フィルタ回路の反射特性及び透過特性を示す説明図である。 図6で開示された周波数変換フィルタ回路の反射特性及び透過特性を離調周波数で示す説明図である。 従来例と本開示の第1実施形態の周波数特性を比較するために最大値を0dBに正規化したグラフを示す説明図である 図6で開示された周波数変換フィルタ回路の反射特性及び透過特性を離調周波数で示す説明図である。 図6で開示された周波数変換フィルタ回路の反射特性及び透過特性を離調周波数で示す説明図である。 本開示の第3実施形態に係る無線受信機の概略構成を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
<1.従来例>
<2.本開示の第1実施形態>
<3.本開示の第2実施形態>
<4.本開示の第3実施形態>
<5.まとめ>
<1.従来例>
図1は、従来の周波数変換フィルタ回路の構成例を示す説明図である。図1に示す周波数変換フィルタ回路10は、非特許文献1のfig.6において開示されている、Quadrature Mixer Modelを差動形式に書き換えたものである。なお、非特許文献1のfig.6に開示されているパッシブミキサのスイッチ抵抗Rswは、以下の説明には不要なので図1では省略した。逆に、非特許文献1のfig.6には記載されていない整合抵抗Rmは以下の説明に必要なので書き加えたものであり、この整合抵抗Rmについては後に詳述する。
信号源Viは、信号源インピーダンスがRsの高周波信号源である。図1に示す周波数変換フィルタ回路は、整合抵抗Rmと、同相信号用パッシブミキサ11aと、直交信号用パッシブミキサ11bとが並列に接続されている。同相信号用パッシブミキサ11aと直交信号用パッシブミキサ11bとの出力側には、それぞれ同相信号用負荷容量CL,Iと、直交信号用負荷容量CL,Qとが接続されている。負荷容量の両端電圧Vo,IおよびVo,Qが、図1に示す周波数変換フィルタ回路の出力電圧になる。
図2は、図1で開示された周波数変換フィルタ回路10の同相信号用パッシブミキサ11a及び直交信号用パッシブミキサ11bに印加される局部発振信号の波形を示す説明図である。同相信号用パッシブミキサ11a及び直交信号用パッシブミキサ11bは、図2に示すように、周期がT、デューティ比が25%で位相がそれぞれ90度ずつ異なる4相の矩形波の局部発振信号Φ1、Φ2、Φ3、Φ4で駆動されるスイッチである。同相信号用パッシブミキサ11aには、180°位相が異なる2相のデューティ比25%の矩形波の局部発振信号Φ1とΦ3が、直交信号用パッシブミキサ11bには、180°位相が異なる2相のデューティ比25%の矩形波の局部発振信号Φ2とΦ4がそれぞれ供給される。各スイッチは、局部発振信号がハイレベルのときにオンになり、ローレベルでオフになる。
局部発振信号のデューティ比が25%の場合において、局部発振信号の周波数における周波数変換フィルタ回路10の入力インピーダンスRinは、数式1に示す値になる。
Figure 2013046133
ここで、Rsが200ΩのときにRinは527Ωとなり、RsとRinは値が異なるのでそのままではインピーダンスが整合しない。そこで、整合抵抗Rmを並列に装架してインピーダンスを整合させる例が非特許文献3のfig.3に報告されている。非特許文献3(2)とfig.3とから、巻き数比が1:2のバランの後側で見た信号源インピーダンスは4倍になるので、4RsをRs’と書き直すと、整合抵抗は数式2に示す値になる。
Figure 2013046133
数式2によれば、Rsが200ΩのときにRmは322Ωとなり、RmとRinの並列抵抗によってインピーダンスが整合する。
なお、周波数変換フィルタ回路の入力インピーダンスRinは、数式1に示す値となる理由は以下のとおりである。まず、非特許文献3(1)より、Rinは以下の数式1−1となる。
Figure 2013046133
非特許文献3のfig.3から、数式3のRoutはRs’とRmの並列抵抗なので、Routは以下の数式1−2を満たす。
Figure 2013046133
従って、数式1−1に、数式2と数式1−2とを代入すると、以下のように上述の数式1の関係が成り立つことになる。
Figure 2013046133
ここで、図1の周波数変換フィルタ回路の各素子定数を以下の値にした場合を考える。
・信号源インピーダンスRs:200Ω
・整合抵抗Rm:322Ω
・同相信号用負荷容量CL,Iと、直交信号用負荷容量CL,Q:それぞれ50pF
・局部発振信号Φ1、Φ2、Φ3、Φ4の周波数:2400MHz
図3は、図1の周波数変換フィルタ回路10の各素子定数を上述の値にした場合における、2300MHzから2500MHzでの入力反射係数をスミスチャート上で示す説明図である。図3に示すように、図1の周波数変換フィルタ回路10の、2300MHzから2500MHzでの入力反射係数は、スミスチャート上では円弧状になる。
図4は、図1の周波数変換フィルタ回路10の各素子定数を上述の値にした場合における反射特性及び透過特性を示す説明図である。図4に示したグラフは、実線が周波数変換フィルタ回路10の反射特性を、破線が周波数変換フィルタ回路10の透過特性を、それぞれ示している。図4に示すように、図1の周波数変換フィルタ回路10の反射特性及び透過特性は、2400MHzを中心として対称な形状になる。
図5は、図1の周波数変換フィルタ回路10の各素子定数を上述の値にした場合における反射特性及び透過特性を、2400MHzからの離調周波数で示す説明図である。図5に示したグラフは、図5と同様に、実線が周波数変換フィルタ回路10の反射特性を、破線が周波数変換フィルタ回路10の透過特性を、それぞれ示している。
一般的に、透過特性が最大値から3dB低下するまでの周波数範囲がフィルタの帯域幅であり、また反射係数が−14dB以下であればインピーダンス整合が良好な周波数範囲といえる。しかし、図4と図5から分かるように、図1の周波数変換フィルタ回路10の各素子定数を上述の値にした場合におけるフィルタの帯域幅は、2400MHz±12MHz程度である一方、インピーダンス整合が良好な範囲は、2400MHz±3MHz程度とフィルタの帯域幅の1/4程度の狭い範囲に限られている。また、離調周波数が10倍になっても減衰量は20dBしか増加しないので、近傍の妨害波に対する減衰量を増大させることは困難である。
そこで、以下で説明する本開示の各実施形態は、入力インピーダンス整合が良好な周波数範囲を拡大し、減衰特性を急峻化し、かつ減衰量を増大させた周波数変換フィルタ回路および、これをフロントエンド部に用いた無線受信機について示す。
<2.本開示の第1実施形態>
まず、本開示の第1実施形態にかかる周波数変換フィルタ回路について説明する。図6は、本開示の第1実施形態に係る周波数変換フィルタ回路の構成を示す説明図である。以下、図6を用いて本開示の第1実施形態に係る周波数変換フィルタ回路の構成について説明する。
図6に示したように、本開示の第1実施形態にかかる周波数変換フィルタ回路100は、信号源Viと、2つの抵抗からなる信号源インピーダンス101と、同相信号用パッシブミキサ111と、直交信号用パッシブミキサ112と、同相信号用パッシブスイッチトキャパシタ回路121と、直交信号用パッシブスイッチトキャパシタ回路122と、を含んで構成される。
図6において、周波数変換フィルタ回路100には、同相信号用と直交信号用の2対のパッシブミキサ回路およびパッシブスイッチトキャパシタ回路が、信号源インピーダンスRsの信号源Viに並列に接続されている。図1で示した従来例と比較すると、入力側にあった整合用抵抗Rmはもはや不要になるため接続されておらず、出力側にあった負荷容量CL,IおよびCL,Qの代わりに、同相信号用パッシブスイッチトキャパシタ回路121と、直交信号用パッシブスイッチトキャパシタ回路122とが装架されている。
同相信号用パッシブミキサ111及び直交信号用パッシブミキサ112は、位相が互いに異なる局部発振信号を入力信号にそれぞれ乗算して出力する。例えば、同相信号用パッシブミキサ111及び直交信号用パッシブミキサ112は、従来例と同様に、図2に示した周期T、デューティ比が25%で位相がそれぞれ90度ずつ異なる4相の矩形波の局部発振信号Φ1、Φ2、Φ3、Φ4で駆動されるスイッチで構成される。同相信号用パッシブミキサ111には、180°位相が異なる2相のデューティ比25%の矩形波の局部発振信号Φ1とΦ3が供給される。直交信号用パッシブミキサ112には、180°位相が異なる2相のデューティ比25%の矩形波の局部発振信号Φ2とΦ4が供給される。同相信号用パッシブミキサ111及び直交信号用パッシブミキサ112の各スイッチは、供給される局部発振信号がハイレベルのときにオンになり、ローレベルでオフになる。
同相信号用パッシブスイッチトキャパシタ回路121は、スイッチング動作によって入力端から出力端へ切り替わる場合には極性を維持し出力端から入力端へ切り替わる場合には極性が反転するフライングキャパシタCf,Iと、同相信号用パッシブスイッチトキャパシタ回路121の入力端にフライングキャパシタと並列に設けられる第1キャパシタC1,Iと、同相信号用パッシブスイッチトキャパシタ回路121の出力端にフライングキャパシタと並列に設けられる第2キャパシタC2,Iと、を備えている。
直交信号用パッシブスイッチトキャパシタ回路122は、スイッチング動作によって入力端から出力端へ切り替わる場合には極性を維持し出力端から入力端へ切り替わる場合には極性が反転するフライングキャパシタCf,Qと、直交信号用パッシブスイッチトキャパシタ回路122の入力端にフライングキャパシタと並列に設けられる第1キャパシタC1,Qと、直交信号用パッシブスイッチトキャパシタ回路122の出力端にフライングキャパシタと並列に設けられる第2キャパシタC2,Qと、を備えている。
同相信号用パッシブスイッチトキャパシタ回路121における第2キャパシタの両端電圧Vo,Iおよび直交信号用パッシブスイッチトキャパシタ回路122における第2キャパシタの両端電圧Vo,Qが、周波数変換フィルタ回路100の出力電圧になる。
図7は、同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122に含まれるスイッチを駆動するクロックの波形を示す説明図である。図7に示すように、同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122に含まれるスイッチを駆動するクロックは、デューティ比が25%で位相がそれぞれ90度ずつ異なる4相の矩形波のP1、P2、P3、P4である。本開示の第1実施形態では、クロックの周期τは、局部発振信号の周期Tと等しく、さらにタイミングも同期している。従って、P1、P2、P3、P4とΦ1、Φ2、Φ3、Φ4とは同じ波形であるが、後述の第2実施形態で示すように、クロックの周期τは局部発振信号の周期Tと異なっていてもよい。
図8A〜図8Dは、クロックの供給と共に変化する同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の状態を示す説明図である。図8A〜図8Dは、クロックP1、P2、P3、P4のそれぞれがハイレベルの場合の、同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の状態を、それぞれPHASE1、PHASE2、PHASE3、PHASE4として示している。
図8A〜図8Dに示す、同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の一巡の動作によって、PHASE1からPHASE2に切り替わる場合にはフライングキャパシタが極性を維持して平行移動し、PHASE2からPHASE3に切り替わる場合にはフライングキャパシタが逆さになって極性を反転して移動し、PHASE3からPHASE4に切り替わる場合にはフライングキャパシタが逆さになったまま極性を維持して平行移動し、PHASE4からPHASE1に切り替わる場合にはフライングキャパシタが元の極性に戻り極性を反転して移動することが分かる。
ここで、フライングキャパシタの容量を決定する計算式は数式3で与えられ、Rsを200Ω、クロック周波数fscを2400MHzとすると162fFになる。
Figure 2013046133
なお、フライングキャパシタの容量を決定する計算式は数式3で与えられる理由は、以下の通りである。図1に示した周波数変換フィルタ回路の抵抗Rmを、IとQの2つに分割してミキサの後段に移動させると2Rmとなる。従って、同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122の入力インピーダンスZinを2Rmにすればインピーダンス整合がとれることになる。
Figure 2013046133
同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122は、クロックによる時間遅延を省略して簡略化すると、図9に示すように、ジャイレータの両側にコンダクタンスGとキャパシタC1,C2が付いた連続時間等価回路で表現できる。
図9に示した連続時間等価回路のABCDパラメータ(Fパラメータ)は、以下の通りである。
Figure 2013046133
クロックの1周期でCfは2回往復移動する。従って、コンダクタンスGは以下の通りとなる。
Figure 2013046133
また、図9に示した連続時間等価回路の入力インピーダンスZinは、以下の通りである。
Figure 2013046133
数式3−3に、s=0及び数式3−2を代入すると、図9に示した連続時間等価回路の直流入力インピーダンスZinは、以下の通りとなる。
Figure 2013046133
従って、数式3−1と数式3−4とから、以下の関係が成り立つ。
Figure 2013046133
そして、数式2と数式3−5とから、以下の関係が成り立つ。これが数式3である。
Figure 2013046133
上述した数式3は、中心周波数においてインピーダンス整合を得るための式である。なお、本開示では、インピーダンス整合が良好な範囲を広帯域化するために、Cfの値を10%程度大きな容量に設定してもよい。例えば、数式3を用いて、Cfの値が160fFであるならば、実際の容量は180fF程度に設定してもよい。
図6の周波数変換フィルタ回路100の各素子定数を以下の値とした場合を考える。
・信号源インピーダンスRs:200Ω
・局部発振信号Φ1、Φ2、Φ3、Φ4の周波数:2400MHz
・クロックP1、P2、P3、P4の周波数:2400MHz
・第1キャパシタC1,IおよびC1,Q:12.5pF
・フライングキャパシタCf,IおよびCf,Q:180fF
・第2キャパシタC2,IおよびC2,Q:12.5pF
図10は、図6の周波数変換フィルタ回路100の各素子定数を上述の値にした場合における、2300MHzから2500MHzでの入力反射係数をスミスチャート上で示す説明図である。図10に示したように、2300MHzから2500MHzでの入力反射係数は、スミスチャート上で中央にキンクのあるカージオイド状になる。フライングキャパシタCf,IおよびCf,Qの容量を10%程度大きな値に設定したことにより、スミスチャートの原点付近にキンクが生じる。
図11は、図6の周波数変換フィルタ回路100の各素子定数を上述の値にした場合における反射特性及び透過特性を示す説明図である。図11に示すように、周波数変換フィルタ回路100の反射特性は、2400MHzから少しオフセットした2か所で最小値になる。従って、図6の周波数変換フィルタ回路100は、従来の周波数変換フィルタ回路に比べてフィルタの帯域幅が広帯域化する。
図12は、図6の周波数変換フィルタ回路100の各素子定数を上述の値にした場合における反射特性及び透過特性を、2400MHzからの離調周波数で示す説明図である。一般的に、透過特性が最大値から3dB低下するまでの周波数範囲がフィルタの帯域幅であり、また反射係数が−14dB以下であればインピーダンス整合が良好な周波数範囲といえる。図11と図12とから分かるように、図6の周波数変換フィルタ回路100のフィルタの帯域幅は、2400MHz±12MHz程度であり、インピーダンス整合が良好な範囲も2400MHz±12MHz程度と、フィルタの帯域幅と同程度になる。また、離調周波数が10倍になると減衰量は40dB増加する急峻な減衰特性が得られる。
図13は、従来例と本開示の第1実施形態の周波数特性を比較するために最大値を0dBに正規化したグラフを示す説明図である。図13に示したグラフの透過特性が示すように、従来例の周波数変換フィルタ回路と、本開示の第1実施形態に係る周波数変換フィルタ回路100とのフィルタ帯域が等しいことが分かる。ここで、従来例の周波数変換フィルタ回路は、CL,IとCL,Qの合計容量が100pFであるが、本開示の第1実施形態に係る周波数変換フィルタ回路100のC1,I、C1,Q、C2,I、C2,Qの合計容量は50pFであり、従来例の半分で済む。半導体集積回路におけるキャパシタの容量は実装面積に比例するので、本開示の第1実施形態に係る周波数変換フィルタ回路100は、従来例と比較してコストを削減できることになる。
また、図13に示したグラフの反射特性が示すように、本開示の第1実施形態に係る周波数変換フィルタ回路100は、従来例と比較して入力インピーダンス整合が良好な周波数範囲が広い。
上述の例では、インピーダンス整合が良好な範囲を広帯域化するために、Cfの値を10%程度大きな容量に設定した場合を示した。Cfの値を10%程度大きな容量に設定することでインピーダンス整合が良好な範囲が広帯域化することを、Cfの値が上記数式3で設定される値を用いた場合と比較することで説明する。
図14は、図6の周波数変換フィルタ回路100のCf以外の各素子定数を上述の値にして、Cfの値を上記数式3で設定される値にした場合における反射特性及び透過特性を、2400MHzからの離調周波数で示す説明図である。そして図15は、Cfの値を上記数式3で設定される値にした場合と、Cfの値を10%程度大きな容量に設定とにおける周波数特性を比較するために、最大値を0dBに正規化したグラフを示す説明図である。
図15に示したように、透過特性はCfの値を変えても殆ど変化は無いが、反射係数が−14dB以下となっている周波数帯域は、Cfの値を10%程度大きな容量に設定した場合のほうが広いことが分かる。従って、Cfの値を10%程度大きな容量に設定することで、インピーダンス整合が良好な範囲が広帯域化することが分かる。
以上説明したように、本開示の第1実施形態によれば、パッシブミキサの後段に、フライングキャパシタを備えたパッシブスイッチトキャパシタ回路を設け、当該フライングキャパシタの容量値を適切に設定することで、インピーダンス整合が良好な範囲が従来の周波数変換フィルタ回路に比べて広帯域化する。
<3.本開示の第2実施形態>
続いて、本開示の第2実施形態について説明する。本開示の第2実施形態に係る周波数変換フィルタ回路は、図6に示した、本開示の第1実施形態に係る周波数変換フィルタ回路100と同一の構成を備える。本開示の第2実施形態に係る周波数変換フィルタ回路はが、本開示の第1実施形態に係る周波数変換フィルタ回路100と異なる点は、同相信号用パッシブミキサ111及び直交信号用パッシブミキサ112からなるパッシブミキサ回路を駆動する局部発振信号の周波数と、同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122からなるパッシブスイッチトキャパシタ回路を駆動するクロックの周波数との関係は、正の整数倍もしくはその逆数倍にしたところにある。
パッシブミキサ回路を駆動する局部発振信号の周波数とパッシブスイッチトキャパシタ回路を駆動するクロックの周波数の関係を正の整数倍もしくはその逆数倍にする目的は、フライングキャパシタの容量値Cfを変化させることなく、周波数変換フィルタ回路を広い周波数範囲で動作させることにある。先に述べたように、フライングキャパシタの容量値Cfとクロック周波数には数式3の関係があるので、例えば50MHzから1600MHzの広大な周波数範囲を一つの回路でカバーするには、フライングキャパシタの容量値Cfを7.76pFから243fFまで変化させることになり、フライングキャパシタの容量値Cfの可変範囲が実装上の課題になるからである。
例えば、表1に示すように局部発振信号とクロックの周波数比を変化させることで、Cfの可変範囲は971fFから485fFの範囲に狭めることができる。
Figure 2013046133
以上説明したように、本開示の第2実施形態によれば、パッシブミキサ回路を駆動する局部発振信号の周波数とパッシブスイッチトキャパシタ回路を駆動するクロックの周波数の関係を正の整数倍もしくはその逆数倍にすることで、周波数変換フィルタ回路をより広い周波数範囲で動作させることができる。
<4.本開示の第3実施形態>
続いて、本開示の第3実施形態について説明する。図16は、上述した本開示の各実施形態に係る周波数変換フィルタ回路が適用される、本開示の第3実施形態に係る無線受信機の概略構成を示す説明図である。以下、図16を用いて、本開示の第3実施形態に係る無線受信機300の概略構成について説明する。
図16に示すように、本開示の第3実施形態に係る無線受信機300は、アンテナ301と、バンドパスフィルタ302と、ローノイズアンプ303と、周波数変換フィルタ回路100と、ローパスフィルタ304a、304bと、バリアブルゲインアンプ305a、305bと、局部発振信号生成器311と、クロック信号生成器312を含んで構成される。
続いて、本開示の第3実施形態に係る無線受信機300の動作について説明する。アンテナ301にて受信された高周波信号は、バンドパスフィルタ302にて所望の周波数範囲が選択され、ローノイズアンプ303にて増幅される。ローノイズアンプ303で増幅された信号は、所定のインピーダンスを有する伝送路にて周波数変換フィルタ回路100に供給される。
周波数変換フィルタ回路100は、所望の周波数範囲の選択とダウンコンバートを実行し、ベースバンド信号の同相成分Iと直交成分Qを生成する。周波数変換フィルタ回路100で生成されたベースバンド信号の同相成分Iと直交成分Qとは、それぞれローパスフィルタ304a、304bにて近接妨害波が除去され、さらにバリアブルゲインアンプ305a、305bにて増幅される。局部発振信号生成器311と、クロック信号生成器312からは周波数変換フィルタ回路100を駆動する信号がそれぞれ与えられる。
ここで、バンドパスフィルタ301は、本開示の各実施形態にかかる周波数変換フィルタ回路100の周波数選択特性で所望の特性を満足できる場合には省略が可能である。同様に、本開示の各実施形態にかかる周波数変換フィルタ回路100は、アンテナに直接接続してもインピーダンス整合を良好に保つことが可能であるから、受信感度が所望の特性を満足できる場合にはローノイズアンプ302も省略できる。
<5.まとめ>
以上説明したように本開示の各実施形態によれば、周波数変換フィルタ回路100は、同相信号用パッシブミキサ111及び直交信号用パッシブミキサ112からなるパッシブミキサ回路と、同相信号用パッシブスイッチトキャパシタ回路121及び直交信号用パッシブスイッチトキャパシタ回路122からなるパッシブスイッチトキャパシタ回路とを備える。パッシブミキサ回路は、所定の信号源インピーダンス101にて供給される入力信号に局部発振信号を乗算することでベースバンド信号を生成し、そのベースバンド信号をパッシブスイッチトキャパシタ回路に出力する。
周波数変換フィルタ回路100は、パッシブミキサ回路とパッシブスイッチトキャパシタ回路の相互作用により、パッシブスイッチトキャパシタ回路のベースバンドにおけるインピーダンスを局部発振信号の周波数だけ高周波に周波数変換させてパッシブミキサ回路の入力インピーダンスを信号源インピーダンスに整合させ、さらにベースバンド信号がパッシブスイッチトキャパシタ回路を通過することにより、低域通過フィルタ特性が得られる。そしてそのフィルタ特性は、従来の周波数変換フィルタ回路に比べてフィルタの帯域幅が広帯域化すると共に、急峻な減衰特性が得られ、さらに実装面積を低減することで製造コストの削減に寄与できる効果を奏する。
また本開示の第2実施形態によれば、パッシブスイッチトキャパシタ回路は、90°ずつ位相が異なる4相のデューティ比25%の矩形波のクロック信号で駆動され、そのクロック信号の周波数は、パッシブミキサ回路に入力される局部発振信号の周波数の正の実数倍もしくは逆数倍の関係を有する。これにより、フライングキャパシタの容量値を変化させることなく周波数変換フィルタ回路を広い周波数範囲で動作させることが可能となる。また、パッシブスイッチトキャパシタ回路のフライングキャパシタの静電容量値を、クロック信号の周波数に反比例するように変化させることにより、周波数変換フィルタ回路の入力インピーダンスを信号源インピーダンスに整合させることができる。
また本開示の第3実施形態によれば、高周波信号を受信するアンテナと、アンテナにて受信された高周波信号が伝送される所定のインピーダンスを有する伝送路に接続される、本開示の第1実施形態または第2実施形態に係る周波数変換フィルタ回路とを備える無線受信機が提供される。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
(1)
パッシブミキサ回路と、
前記パッシブミキサ回路の後段に接続される、フライングキャパシタを含むパッシブスイッチトキャパシタ回路と、
を備え、
前記パッシブミキサ回路は、所定の信号源インピーダンスにて供給される入力信号に局部発振信号を乗算することでベースバンド信号を生成して前記パッシブスイッチトキャパシタ回路に前記ベースバンド信号を出力し、
前記パッシブスイッチトキャパシタ回路は、前記パッシブミキサ回路から供給された前記ベースバンド信号に対して所定のフィルタリングを施して出力し、
前記パッシブスイッチトキャパシタ回路の前記フライングキャパシタの容量は、前記パッシブミキサ回路の入力インピーダンスを前記信号源インピーダンスに整合させる容量である、フィルタ回路。
(2)
前記パッシブスイッチトキャパシタ回路の前記フライングキャパシタは、スイッチング動作によって入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転し、
前記パッシブスイッチトキャパシタ回路は、前記フライングキャパシタの入力端に前記フライングキャパシタと並列に設けられる第1キャパシタと、前記フライングキャパシタの出力端に前記フライングキャパシタと並列に設けられる第2キャパシタと、を更に備えることを特徴とする、前記(1)に記載のフィルタ回路。
(3)
前記フライングキャパシタの容量は、前記パッシブミキサ回路の入力インピーダンスを前記信号源インピーダンスに一致させる容量より所定量多い容量を有する、前記(1)または(2)に記載のフィルタ回路。
(4)
前記パッシブミキサ回路は、同相信号用パッシブミキサ回路および直交信号用パッシブミキサ回路を備える、前記(1)〜(3)のいずれかに記載のフィルタ回路。
(5)
前記同相信号用パッシブミキサ回路および前記直交信号用パッシブミキサ回路は、位相が互いに異なる局部発振信号を前記入力信号にそれぞれ乗算する、前記(4)に記載のフィルタ回路。
(6)
前記同相信号用パッシブミキサ回路および前記直交信号用パッシブミキサ回路は、90°だけ位相が互いに異なるデューティ比25%の矩形波の局部発振信号を前記入力信号にそれぞれ乗算する、前記(5)に記載のフィルタ回路。
(7)
前記パッシブスイッチトキャパシタ回路は、同相信号用パッシブスイッチトキャパシタ回路および直交信号用パッシブスイッチトキャパシタ回路を備え、前記同相信号用パッシブミキサ回路および直交信号用パッシブミキサ回路にそれぞれ接続される、前記(4)〜(6)のいずれかに記載のフィルタ回路。
(8)
前記パッシブスイッチトキャパシタ回路は、90°ずつ位相が異なる4相のデューティ比25%の矩形波のクロック信号で駆動される、前記(7)に記載のフィルタ回路。
(9)
前記クロック信号の周波数は、前記パッシブミキサ回路に入力される局部発振信号の周波数の、正の実数倍もしくは逆数倍である、前記(8)に記載のフィルタ回路。
(10)
前記パッシブスイッチトキャパシタ回路の前記フライングキャパシタの静電容量値を、前記クロック信号の周波数に反比例するように変化させる、前記(7)〜(9)のいずれかに記載のフィルタ回路。
(11)
前記局部発振信号と前記クロック信号とは、それぞれ独立している、前記(7)〜(10)のいずれかに記載のフィルタ回路。
(12)
前記(1)〜(11)のいずれかに記載のフィルタ回路を備える、無線受信機。
100 周波数変換フィルタ回路
101 信号源インピーダンス
111 同相信号用パッシブミキサ
112 直交信号用パッシブミキサ
121 同相信号用パッシブスイッチトキャパシタ回路
122 直交信号用パッシブスイッチトキャパシタ回路
300 無線受信機
301 アンテナ
302 バンドパスフィルタ
303 ローノイズアンプ
304a、304b ローパスフィルタ
305a、305b バリアブルゲインアンプ
311 局部発振信号生成器
312 クロック信号生成器
Vi 信号源

Claims (12)

  1. パッシブミキサ回路と、
    前記パッシブミキサ回路の後段に接続される、フライングキャパシタを含むパッシブスイッチトキャパシタ回路と、
    を備え、
    前記パッシブミキサ回路は、所定の信号源インピーダンスにて供給される入力信号に局部発振信号を乗算することでベースバンド信号を生成して前記パッシブスイッチトキャパシタ回路に前記ベースバンド信号を出力し、
    前記パッシブスイッチトキャパシタ回路は、前記パッシブミキサ回路から供給された前記ベースバンド信号に対して所定のフィルタリングを施して出力し、
    前記パッシブスイッチトキャパシタ回路の前記フライングキャパシタの容量は、前記パッシブミキサ回路の入力インピーダンスを前記信号源インピーダンスに整合させる容量である、フィルタ回路。
  2. 前記パッシブスイッチトキャパシタ回路の前記フライングキャパシタは、スイッチング動作によって入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転し、
    前記パッシブスイッチトキャパシタ回路は、前記フライングキャパシタの入力端に前記フライングキャパシタと並列に設けられる第1キャパシタと、前記フライングキャパシタの出力端に前記フライングキャパシタと並列に設けられる第2キャパシタと、を更に備えることを特徴とする、請求項1に記載のフィルタ回路。
  3. 前記フライングキャパシタの容量は、前記パッシブミキサ回路の入力インピーダンスを前記信号源インピーダンスに一致させる容量より所定量多い容量を有する、請求項1に記載のフィルタ回路。
  4. 前記パッシブミキサ回路は、同相信号用パッシブミキサ回路および直交信号用パッシブミキサ回路を備える、請求項1に記載のフィルタ回路。
  5. 前記同相信号用パッシブミキサ回路および前記直交信号用パッシブミキサ回路は、位相が互いに異なる局部発振信号を前記入力信号にそれぞれ乗算する、請求項4に記載のフィルタ回路。
  6. 前記同相信号用パッシブミキサ回路および前記直交信号用パッシブミキサ回路は、90°だけ位相が互いに異なるデューティ比25%の矩形波の局部発振信号を前記入力信号にそれぞれ乗算する、請求項5に記載のフィルタ回路。
  7. 前記パッシブスイッチトキャパシタ回路は、同相信号用パッシブスイッチトキャパシタ回路および直交信号用パッシブスイッチトキャパシタ回路を備え、前記同相信号用パッシブミキサ回路および直交信号用パッシブミキサ回路にそれぞれ接続される、請求項4に記載のフィルタ回路。
  8. 前記パッシブスイッチトキャパシタ回路は、90°ずつ位相が異なる4相のデューティ比25%の矩形波のクロック信号で駆動される、請求項7に記載のフィルタ回路。
  9. 前記クロック信号の周波数は、前記パッシブミキサ回路に入力される局部発振信号の周波数の、正の実数倍もしくは逆数倍である、請求項8に記載のフィルタ回路。
  10. 前記パッシブスイッチトキャパシタ回路の前記フライングキャパシタの静電容量値を、前記クロック信号の周波数に反比例するように変化させる、請求項7に記載のフィルタ回路。
  11. 前記局部発振信号と前記クロック信号とは、それぞれ独立している、請求項7に記載のフィルタ回路。
  12. 請求項1に記載のフィルタ回路を備える、無線受信機。
JP2011181341A 2011-08-23 2011-08-23 フィルタ回路及びフィルタ回路を備えた無線端末 Withdrawn JP2013046133A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011181341A JP2013046133A (ja) 2011-08-23 2011-08-23 フィルタ回路及びフィルタ回路を備えた無線端末
US13/553,951 US8606208B2 (en) 2011-08-23 2012-07-20 Filter circuit and radio terminal including filter circuit
CN2012102973020A CN102957391A (zh) 2011-08-23 2012-08-16 滤波器电路及包括滤波器电路的无线电终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011181341A JP2013046133A (ja) 2011-08-23 2011-08-23 フィルタ回路及びフィルタ回路を備えた無線端末

Publications (1)

Publication Number Publication Date
JP2013046133A true JP2013046133A (ja) 2013-03-04

Family

ID=47742823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011181341A Withdrawn JP2013046133A (ja) 2011-08-23 2011-08-23 フィルタ回路及びフィルタ回路を備えた無線端末

Country Status (3)

Country Link
US (1) US8606208B2 (ja)
JP (1) JP2013046133A (ja)
CN (1) CN102957391A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541651B2 (en) * 2017-07-11 2020-01-21 Analog Devices, Inc. Mixers with improved linearity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957057B2 (en) * 2001-12-21 2005-10-18 Texas Instruments Incorporated Switched capacitor mixer circuit to attain high gain and linearity in radio frequency receivers
JP2010148043A (ja) * 2008-12-22 2010-07-01 Sony Corp フィルタ回路および通信装置
TWI445328B (zh) * 2011-01-11 2014-07-11 Amiccom Electronics Corp 應用於衛星降頻器的接收器及射頻金氧半電晶體放大器

Also Published As

Publication number Publication date
CN102957391A (zh) 2013-03-06
US8606208B2 (en) 2013-12-10
US20130049881A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
Mirzaei et al. A low-power process-scalable super-heterodyne receiver with integrated high-$ Q $ filters
Ghaffari et al. Tunable N-path notch filters for blocker suppression: Modeling and verification
Ghaffari et al. 8-path tunable RF notch filters for blocker suppression
JP4932572B2 (ja) カップリングキャパシタを備える4位相電圧制御発振器
US20160164487A1 (en) Bulk acoustic wave filter
WO2016127823A1 (zh) 一种射频高q值带通滤波器
Khorshidian et al. An inductor-less all-passive higher-order N-path filter based on rotary clocking in N-path filters
Chen et al. Passive coupled-switched-capacitor-resonator-based reconfigurable RF front-end filters and duplexers
JPWO2005088832A1 (ja) フィルタ回路
Khorshidian et al. 29.4 high-performance isolators and notch filters based on N-path negative transresistance
JP6686898B2 (ja) 帯域除去フィルタ
Nagulu et al. A Third-Order Quasi-Elliptic N-Path Filter With Enhanced Linearity Through Clock Boosting
Khorshidian et al. A Compact Reconfigurable N-Path Low-Pass Filter Based on Negative Trans-Resistance with< 1dB Loss and> 21dB Out-of-Band Rejection
CN109643978B (zh) 滤波器
JP2013046133A (ja) フィルタ回路及びフィルタ回路を備えた無線端末
CN106533387B (zh) 差分米勒带通滤波器及信号滤波方法
Hasan et al. Tunable blocker-tolerant RF front-end filter with dual adaptive notches for reconfigurable receivers
US9124251B2 (en) Two stage source-follower based filter
Tiwari et al. A gain boosted N-path filter with improved out of band rejection
JP6112307B2 (ja) バンドパスフィルタ
Amin et al. An integrated microwave tunable dual-band Q-enhanced LC band-pass filter in 0.13 μm SiGe BiCMOS
JP4678054B2 (ja) フィルタ回路および通信装置
US8279000B2 (en) Radio-frequency amplifier
Hasan et al. Tunable N-path RF front-end filter with an adaptive integrated notch for FDD/co-existence
Agrawal et al. Multi-band RF time delay element based on frequency translation

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104