JP6686898B2 - 帯域除去フィルタ - Google Patents

帯域除去フィルタ Download PDF

Info

Publication number
JP6686898B2
JP6686898B2 JP2016561491A JP2016561491A JP6686898B2 JP 6686898 B2 JP6686898 B2 JP 6686898B2 JP 2016561491 A JP2016561491 A JP 2016561491A JP 2016561491 A JP2016561491 A JP 2016561491A JP 6686898 B2 JP6686898 B2 JP 6686898B2
Authority
JP
Japan
Prior art keywords
phase signal
capacitor
pass filter
positive
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016561491A
Other languages
English (en)
Other versions
JPWO2016084609A1 (ja
Inventor
幸生 飯田
幸生 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016084609A1 publication Critical patent/JPWO2016084609A1/ja
Application granted granted Critical
Publication of JP6686898B2 publication Critical patent/JP6686898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/002—N-path filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B2001/1063—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal using a notch filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

本技術は、帯域除去フィルタに関し、特に、例えば、容易に、所望の周波数特性を得ることができるようにする帯域除去フィルタに関する。
帯域除去フィルタとしては、例えば、Nパスフィルタと呼ばれる帯域除去フィルタ(N-path Notch filter)があり、例えば、無線通信の妨害波（Blocker）等の除去に用いられる。
すなわち、帯域除去フィルタは、例えば、人体通信網(BAN : Body Area Network)の受信機において、近接通信（NFC : Near Field Communication）装置が発する13.56MHzの干渉妨害波を除去するのに用いられる。
ここで、BANは、近年、IEEE 802.15.6やECMA-401等の国際標準規格が発行された新しい通信規格である。BANでは、例えば、人体に装着するウェアラブルデバイスと携帯電話機等の携帯端末との間等で、近距離の非接触による無線通信を低消費電力で行う用途が想定されている。
また、NFCは、数センチメートル程度の至近距離で、非接触により行われる無線通信であり、ISO/IEC 18092(NFCIP-1)として規格化されている。NFCは、例えば、電子定期券や電子マネー等で利用されており、かかる電子定期券や電子マネーの機能を有する携帯電話機等の携帯端末が広く普及している。
したがって、携帯端末では、BANとNFCとの両方の通信を行うことが予想される。
BANは、数MHzから数10MHzにわたる広範囲な周波数帯域の微弱な誘導電界を使用して、最大40Mbps程度の通信を行うのに対して、NFCは、13.56MHz付近の1MHz程度の比較的狭い周波数帯域を用いて、最大424kbpsの比較的低速なデータ通信を行う。
NFCは、誘導磁界を利用して電力を供給しながら通信を行うため、BANに比べて送信電力が大きくなることから、BANの受信機には、NFCからの干渉妨害波を防ぐ帯域除去フィルタが必要になる。
NFCからの干渉妨害波は、BANの信号に比べて30dB程度強いことが実験により確認されており、また、BANとNFCの両者とも、最大±50ppmの周波数偏差がある。そのため、帯域除去フィルタには、中心周波数を13.56MHzに正確に合わせながら、その周囲で±100ppm程度の範囲を、30dB以上の減衰量で除去することができることが要請される。
このように正確な周波数帯域を除去する帯域除去フィルタについては、素子定数のばらつきにより中心周波数が変化しやすい連続時間アナログ回路では、実現が困難であるため、クロックで動作する離散時間アナログ回路を用いて実現することが考えられる。
離散時間アナログ回路を用いて、狭帯域な妨害波を除去する帯域除去フィルタとしては、例えば、Nパスフィルタがある（例えば、非特許文献１を参照）。
A. Ghaffari, E. Klumperrink, and B. Nauta, "8-Path tunable RF notch filters for blocker suppression," Solid-State Circuits Conference Digest of Technical Papers (ISSCC),2012 IEEE International, pp. 76-78, Feb. 2012.
非特許文献１に記載のNパスフィルタでは、減衰量を増加させることや、中心周波数を変化させることを、容易に行うことができず、所望の周波数特性を得ることが困難であることがある。
本技術は、このような状況に鑑みてなされたものであり、容易に、所望の周波数特性を得ることができるようにするものである。
本技術の第１の帯域除去フィルタは、複数であるN個のキャパシタのいずれかが、信号が通る信号パスとして選択されることにより、前記信号パスとなる前記キャパシタが時間的に切り替えられる、縦続接続された複数のNパスフィルタ部と、前記Nパスフィルタ部どうしの1対の出力線と1対の入力線との1対の接続点の間、又は、1つの出力線と1つの入力線との接続点とGNDとの間に挿入されたキャパシタとを備える帯域除去フィルタである。
以上のように構成される第１の帯域除去フィルタにおいては、縦続接続された複数のNパスフィルタ部において、前記信号パスとなる前記キャパシタが時間的に切り替えられることで、所定の帯域が除去される。また、前記Nパスフィルタ部どうしの接続点に挿入されたキャパシタによって、インピーダンス整合が図られる。
本技術の第２の帯域除去フィルタは、信号が入力される入力線と、信号が出力される出力線とを有し、複数であるN個のキャパシタのいずれかが、信号が通る信号パスとして選択されることにより、前記信号パスとなる前記キャパシタが時間的に切り替えられるNパスフィルタ部と、前記入力線と、前記出力線とを接続するキャパシタとを備える帯域除去フィルタである。
以上のように構成される第２の帯域除去フィルタにおいては、Nパスフィルタ部において、前記信号パスとなる前記キャパシタが時間的に切り替えられることで、所定の帯域が除去される。また、前記入力線と、前記出力線とを接続するキャパシタによって、除去される所定の帯域の中心周波数が変化する。
なお、帯域除去フィルタは、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
本技術によれば、容易に、所望の周波数特性を得ることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
Nパスフィルタを用いた帯域除去フィルタの構成例を示すブロック図である。 クロック発振器１７が生成するクロックCLKと、リングカウンタ２０が生成する8相の駆動パルスphi1ないしphi8との例を示す波形図である。 帯域除去フィルタの周波数特性の例を示す図である。 差動Nパスフィルタ部１４の機能的な構成を示すブロック図である。 帯域除去フィルタの減衰量ATTと、差動Nパスフィルタ部１４の信号パスのパス数Nとの関係を示す図である。 本技術を適用した帯域除去フィルタの第１実施の形態の構成例を示すブロック図である。 キャパシタ８１を設けていない場合の帯域除去フィルタの周波数特性を示す図である。 キャパシタ８１を設けていない場合の帯域除去フィルタの入力反射係数（Sパラメータ）S11を示す図である。 キャパシタ８１が設けられた状態の帯域除去フィルタの周波数特性を示す図である。 キャパシタ８１が設けられた状態の帯域除去フィルタの入力反射係数S11を示す図である。 本技術を適用した帯域除去フィルタの第２実施の形態の構成例を示すブロック図である。 キャパシタ９１及び９２を設けていない場合の帯域除去フィルタの周波数特性を示す図である。 キャパシタ９１及び９２を設けた状態の帯域除去フィルタの周波数特性を示す図である。 本技術を適用した帯域除去フィルタの第３実施の形態の構成例を示すブロック図である。 キャパシタ９３及び９４を設けた状態の帯域除去フィルタの周波数特性を示す図である。 本技術を適用した帯域除去フィルタの第４実施の形態の構成例を示すブロック図である。 キャパシタ９１ないし９４を設けた状態の帯域除去フィルタの周波数特性を示す図である。 本技術を適用した帯域除去フィルタの第５実施の形態の構成例を示すブロック図である。 本技術を適用した帯域除去フィルタの第６実施の形態の構成例を示すブロック図である。 本技術を適用した帯域除去フィルタの第７実施の形態の構成例を示すブロック図である。 本技術を適用した帯域除去フィルタの第８実施の形態の構成例を示すブロック図である。 本技術を適用した帯域除去フィルタの第９実施の形態の構成例を示すブロック図である。 本技術を適用した帯域除去フィルタの第１０実施の形態の構成例を示すブロック図である。 本技術を適用した帯域除去フィルタの第１１実施の形態の構成例を示すブロック図である。
＜Nパスフィルタを用いた帯域除去フィルタの構成例＞
図１は、Nパスフィルタを用いた帯域除去フィルタの構成例を示すブロック図である。
図１の帯域除去フィルタは、8パスのNパスフィルタ（8パスフィルタ）で構成され、入力信号Vinとしての差動信号に対して、その差動信号の一部の帯域（の周波数成分）を除去し、その除去後の差動信号を、出力信号Voutとして出力する。
図１において、帯域除去フィルタは、差動入力端子１１、抵抗１２及び１３、差動Nパスフィルタ部１４、抵抗１５、差動出力端子１６、並びに、クロック発振器１７を有する。
差動入力端子１１は、正相信号及び逆相信号で構成される差動信号のうちの正相信号が入力される正相入力端子１１Ａと、その差動信号のうちの逆相信号が入力される逆相入力端子１１Ｂとを有する。
抵抗１２は、正相側の信号源抵抗であり、一端は、正相入力端子１１Ａに接続され、他端は、差動Nパスフィルタ部１４の後述する正相信号入力線７１Ａに接続されている。
抵抗１３は、逆相側の信号源抵抗であり、一端は、逆相入力端子１１Ｂに接続され、他端は、差動Nパスフィルタ部１４の後述する逆相信号入力線７１Ｂに接続されている。
なお、抵抗１２及び１３としては、同一の抵抗値RS/2の抵抗が採用されている。
差動Nパスフィルタ部１４は、差動入力端子１１に入力される差動信号をフィルタリングすることで、その差動信号の一部の帯域を除去し、その除去後の差動信号を、後述する正相信号出力線７２Ａ及び逆相信号出力線７２Ｂから出力する。
抵抗１５は、差動Nパスフィルタ部１４が出力する差動信号の負荷となる、抵抗値がRLの差動負荷抵抗である。抵抗１５の一端は、正相信号出力線７２Ａに接続され、他端は、逆相信号出力線７２Ｂに接続されている。
差動出力端子１６は、差動信号のうちの正相信号が出力される正相出力端子１６Ａと、その差動信号のうちの逆相信号が出力される逆相出力端子１６Ｂとを有する。
正相出力端子１６Ａは、差動Nパスフィルタ部１４の正相信号出力線７２Ａと抵抗１５との接続点に接続されている。逆相出力端子１６Ｂは、差動Nパスフィルタ部１４の逆相信号出力線７２Ｂと抵抗１５との接続点に接続されている。
クロック発振器１７は、所定の周波数のクロックCLKを生成し、差動Nパスフィルタ部１４の後述するリングカウンタ(Ring Counter)２０に供給する。
差動Nパスフィルタ部１４は、リングカウンタ２０、キャパシタ２１ないし２８、並びに、スイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８を有する。
さらに、差動Nパスフィルタ部１４は、正相信号入力線７１Ａ及び逆相信号入力線７１Ｂ、並びに、正相信号出力線７２Ａ及び逆相信号出力線７２Ｂを有する。
リングカウンタ２０は、クロック発振器１７から供給されるクロックCLKをカウントすることにより、異なるタイミングでHレベルになる8相の駆動パルスphi（φ）1ないしphi8を生成する。そして、リングカウンタ２０は、各相の駆動パルスphiを、必要なスイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８に供給する。
キャパシタ２１ないし２８のそれぞれは、スイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８のうちの必要なスイッチがオンすることによって、信号が通る信号パスとして、適宜選択される。キャパシタ２１ないし２８のそれぞれが適宜選択されることにより、信号パスとなるキャパシタが時間的に切り替えられる。
なお、キャパシタ２１ないし２８は、同一の容量（静電容量）Cのキャパシタである。
スイッチ３１は、駆動パルスphi1に従い、キャパシタ２１と正相信号入力線７１Ａとの間の接続をオン又はオフにする。
スイッチ３２は、駆動パルスphi5に従い、キャパシタ２１と逆相信号入力線７１Ｂとの間の接続をオン又はオフにする。
スイッチ３３は、駆動パルスphi5に従い、キャパシタ２２と正相信号入力線７１Ａとの間の接続をオン又はオフにする。
スイッチ３４は、駆動パルスphi1に従い、キャパシタ２２と逆相信号入力線７１Ｂとの間の接続をオン又はオフにする。
スイッチ３５は、駆動パルスphi1に従い、キャパシタ２１と正相信号出力線７２Ａとの間の接続をオン又はオフにする。
スイッチ３６は、駆動パルスphi5に従い、キャパシタ２２と正相信号出力線７２Ａとの間の接続をオン又はオフにする。
スイッチ３７は、駆動パルスphi5に従い、キャパシタ２１と逆相信号出力線７２Ｂとの間の接続をオン又はオフにする。
スイッチ３８は、駆動パルスphi1に従い、キャパシタ２２と逆相信号出力線７２Ｂとの間の接続をオン又はオフにする。
スイッチ４１ないし４８は、キャパシタ２３及び２４に対して、キャパシタ２１及び２２に対するスイッチ３１ないし３８と同様に構成される。
スイッチ５１ないし５８は、キャパシタ２５及び２６に対して、キャパシタ２１及び２２に対するスイッチ３１ないし３８と同様に構成される。
スイッチ６１ないし６８は、キャパシタ２７及び２８に対して、キャパシタ２１及び２２に対するスイッチ３１ないし３８と同様に構成される。
但し、スイッチ４１，４４，４５、及び、４８は、駆動パルスphi2に従ってオン又はオフになり、スイッチ４２，４３，４６、及び、４７は、駆動パルスphi6に従ってオン又はオフになる。
また、スイッチ５１，５４，５５、及び、５８は、駆動パルスphi3に従ってオン又はオフになり、スイッチ５２，５３，５６、及び、５７は、駆動パルスphi7に従ってオン又はオフになる。
さらに、スイッチ６１，６４，６５、及び、６８は、駆動パルスphi4に従ってオン又はオフになり、スイッチ６２，６３，６６、及び、６７は、駆動パルスphi8に従ってオン又はオフになる。
正相信号入力線７１Ａの一端は、抵抗１２を介して、正相入力端子１１Ａに接続されている。正相信号入力線７１Ａには、抵抗１２を介して、正相入力端子１１Ａから、正相信号が入力される。
正相信号入力線７１Ａの他端は、スイッチ３１を介して、キャパシタ２１の一端に接続されるとともに、スイッチ３３を介して、キャパシタ２２の一端に接続されている。
さらに、正相信号入力線７１Ａの他端は、スイッチ４１を介して、キャパシタ２３の一端に接続されるとともに、スイッチ４３を介して、キャパシタ２４の一端に接続されている。
また、正相信号入力線７１Ａの他端は、スイッチ５１を介して、キャパシタ２５の一端に接続され、スイッチ５３を介して、キャパシタ２６の一端に接続され、スイッチ６１を介して、キャパシタ２７の一端に接続され、スイッチ６３を介して、キャパシタ２８の一端に接続されている。
逆相信号入力線７１Ｂの一端は、抵抗１３を介して、逆相入力端子１１Ｂに接続されている。逆相信号入力線７１Ｂには、抵抗１３を介して、逆相入力端子１１Ｂから、逆相信号が入力される。
逆相信号入力線７１Ｂの他端は、スイッチ３４を介して、キャパシタ２２の一端に接続されるとともに、スイッチ３２を介して、キャパシタ２１の一端に接続されている。
さらに、逆相信号入力線７１Ｂの他端は、スイッチ４４を介して、キャパシタ２４の一端に接続されるとともに、スイッチ４２を介して、キャパシタ２３の一端に接続されている。
また、逆相信号入力線７１Ｂの他端は、スイッチ５４を介して、キャパシタ２６の一端に接続され、スイッチ５２を介して、キャパシタ２５の一端に接続され、スイッチ６４を介して、キャパシタ２８の一端に接続され、スイッチ６２を介して、キャパシタ２７の一端に接続されている。
正相信号出力線７２Ａの一端は、正相出力端子１６Ａに接続されている。正相信号出力線７２Ａからは、差動Nパスフィルタ部１４でのフィルタリング後の差動信号のうちの正相信号が出力され、正相出力端子１６Ａに供給される。
正相信号出力線７２Ａの他端は、スイッチ３５を介して、キャパシタ２１の他端に接続されるとともに、スイッチ３６を介して、キャパシタ２２の他端に接続されている。
さらに、正相信号出力線７２Ａの他端は、スイッチ４５を介して、キャパシタ２３の他端に接続されるとともに、スイッチ４６を介して、キャパシタ２４の他端に接続されている。
また、正相信号出力線７２Ａの他端は、スイッチ５５を介して、キャパシタ２５の他端に接続され、スイッチ５６を介して、キャパシタ２６の他端に接続され、スイッチ６５を介して、キャパシタ２７の他端に接続され、スイッチ６６を介して、キャパシタ２８の他端に接続されている。
逆相信号出力線７２Ｂの一端は、逆相出力端子１６Ｂに接続されている。逆相信号出力線７２Ｂからは、差動Nパスフィルタ部１４でのフィルタリング後の差動信号のうちの逆相信号が出力され、逆相出力端子１６Ｂに供給される。
逆相信号出力線７２Ｂの他端は、スイッチ３８を介して、キャパシタ２２の他端に接続されるとともに、スイッチ３７を介して、キャパシタ２１の他端に接続されている。
さらに、逆相信号出力線７２Ｂの他端は、スイッチ４８を介して、キャパシタ２４の他端に接続されるとともに、スイッチ４７を介して、キャパシタ２３の他端に接続されている。
また、逆相信号出力線７２Ｂの他端は、スイッチ５８を介して、キャパシタ２６の他端に接続され、スイッチ５７を介して、キャパシタ２５の他端に接続され、スイッチ６８を介して、キャパシタ２８の他端に接続され、スイッチ６７を介して、キャパシタ２７の他端に接続されている。
以上のように構成される帯域除去フィルタでは、駆動パルスphiに従って、スイッチ３１ないし３８，４１ないし４８，５１ないし５８、及び、６１ないし６８が、適宜、一時的にオンになる。
例えば、駆動パルスphi1に従い、スイッチ３１，３４，３５、及び、３８が一時的にオンになった場合、正相入力端子１１Ａから抵抗１２を介して正相信号入力線７１Ａに入力された正相信号が、スイッチ３１、キャパシタ２１、及び、スイッチ３５の信号パスを通り、正相信号出力線７２Ａから出力される。さらに、逆相入力端子１１Ｂから抵抗１３を介して逆相信号入力線７１Ｂに入力された逆相信号が、スイッチ３４、キャパシタ２２、及び、スイッチ３８の信号パスを通り、逆相信号出力線７２Ｂから出力される。
また、例えば、駆動パルスphi5に従い、スイッチ３２，３３，３６、及び、３７が一時的にオンになった場合、正相入力端子１１Ａから抵抗１２を介して正相信号入力線７１Ａに入力された正相信号は、スイッチ３２、キャパシタ２２、及び、スイッチ３６の信号パスを通り、正相信号出力線７２Ａから出力される。さらに、逆相入力端子１１Ｂから抵抗１３を介して逆相信号入力線７１Ｂに入力された逆相信号は、スイッチ３２、キャパシタ２１、及び、スイッチ３７の信号パスを通り、逆相信号出力線７２Ｂから出力される。
他のスイッチ４１ないし４８、５１ないし５８、及び、６１ないし６８が、適宜、一時的にオンになった場合も、同様の処理が行われる。これにより、正相信号入力線７１Ａに入力された正相信号と、逆相信号入力線７１Ｂに入力された逆相信号とで構成される差動信号は、差動Nパスフィルタ部１４でフィルタリングされる。
そして、フィルタリング後の差動信号のうちの正相信号が、正相信号出力線７２Ａから出力され、正相出力端子１６Ａに供給される。さらに、フィルタリング後の差動信号のうちの逆相信号が、逆相信号出力線７２Ｂから出力され、逆相出力端子１６Ｂに供給される。
図２は、クロック発振器１７が生成するクロックCLKと、リングカウンタ２０が生成する8相の駆動パルスphi1ないしphi8との例を示す波形図である。
駆動パルスphi1ないしphi8は、パルス幅tau（τ）がクロックCLKの周期に等しく、周期TSがパルス幅tauの8(=N)倍に等しく、パルスの位置がパルス幅tauずつシフトした8(=N)相のパルスである。
スイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８は、駆動パルスphiがH(High)レベルのときに、オンになり、駆動パルスphiがL(Low)レベルのときに、オフになる。
図１の帯域除去フィルタの伝達関数は、式（１）で表される。
Figure 0006686898
 ・・・（１）
図１の帯域除去フィルタでは、Nは、8である。また、式（１）において、tau=1/108.48MHz，TS=1/13.56MHz，RS/2=5kΩ，RL=10kΩ、及び、C=4pFとする。
この場合、図１の帯域除去フィルタの周波数特性は、図３に示すようになる。
すなわち、図３は、図１の帯域除去フィルタの周波数特性の例を示す図である。
図１の帯域除去フィルタの周波数特性は、1/TS=13.56MHzにノッチのある帯域除去の特性になる。
図４は、図１の差動Nパスフィルタ部１４の機能的な構成を示すブロック図である。
図４において、差動Nパスフィルタ部１４は、ミキサ１４Ａ、HPF(High Pass Filter)１４Ｂ、及び、ミキサ１４Ｃから構成される。
ミキサ１４Ａは、スイッチ３１ないし３４，４１ないし４４，５１ないし５４、及び、６１ないし６４に相当する。
ミキサ１４Ａは、正相信号入力線７１Ａからの正相信号、及び、逆相信号入力線７１Ｂからの逆相信号のそれぞれに、周波数が1/TSのLO(Local Oscillator)信号を乗算することにより、正相信号及び逆相信号の周波数を1/TSだけ下げる周波数変換を行う。
ミキサ１４Ａでの周波数変換の結果得られる正相信号及び逆相信号は、HPF１４Ｂに供給される。
HPF１４Ｂは、キャパシタ２１ないし２８に相当する。
HPF１４Ｂは、ミキサ１４Ａからの正相信号及び逆相信号のそれぞれをフィルタリングすることにより低域成分をカットし、その結果得られる正相信号及び逆相信号を、ミキサ１４Ｃに供給する。
ミキサ１４Ｃは、スイッチ３５ないし３８，４５ないし４８，５５ないし５８、及び、６５ないし６８に相当する。
ミキサ１４Ｃは、HPF１４Ｂからの正相信号及び逆相信号のそれぞれに、周波数が1/TSのLO信号を乗算することにより、正相信号及び逆相信号の周波数を1/TSだけ上げる周波数変換を行う。
ミキサ１４Ｃでの周波数変換の結果得られる正相信号は、正相信号出力線７２Ａを介して、正相出力端子１６Ａから出力される。また、ミキサ１４Ｃでの周波数変換の結果得られる逆相信号は、逆相信号出力線７２Ｂを介して、逆相出力端子１６Ｂから出力される。
図４の差動Nパスフィルタ部１４では、正相信号及び逆相信号で構成される差動信号について、ミキサ１４Ａで、周波数を1/TSだけ下げる周波数変換が行われる。そして、HPF１４Ｂで低域成分がカットされた後、ミキサ１４Ｃで、周波数を1/TSだけ上げる周波数変換が行われることで、元の周波数帯の信号に戻される。
以上のような差動Nパスフィルタ部１４によれば、差動信号に含まれる、LO信号の周波数1/TS付近の周波数成分（スペクトル成分）が、HPF１４Ｂで除去される。そのため、差動Nパスフィルタ部１４、ひいては、図１の帯域除去フィルタの周波数特性は、中心周波数を1/TSとして、その周波数1/TS付近の周波数成分を除去する帯域除去の特性となる。
図５は、図１の帯域除去フィルタの減衰量ATTと、差動Nパスフィルタ部１４の信号パス（となるキャパシタ）のパス数Nとの関係を示す図である。
ここで、図５において、横軸は、パス数Nを表し、縦軸は、減衰量ATTを表す。
図５の減衰量ATTとパス数Nとの関係は、式（２）で表される。
Figure 0006686898
 ・・・（２）
図５によれば、例えば、N=6では、約20dBの減衰量ATTを実現することができ、N=8では、約25dBの減衰量ATTを実現することができる。
また、図５によれば、例えば、40dBの減衰量ATTを実現するためには、パス数Nが18だけ必要になる。したがって、40dBの減衰量ATTを実現する場合には、20dBの減衰量ATTを実現する場合の3倍のパス数Nが必要となる。
さらに、差動Nパスフィルタ部１４では、図２で説明したように、リングカウンタ２０において、パルス幅tauがクロックCLKの周期に等しく、周期TSがパルス幅tauのN倍に等しく、パルスの位置がパルス幅tauずつシフトしたN相の駆動パルスphiが生成される。
したがって、クロックCLKは、駆動パルスphiの周波数1/TSのN倍（以上）の周波数のクロックである必要がある。
また、差動Nパスフィルタ部１４では、中心周波数を周波数1/TSとする帯域が除去される。
以上から、例えば、NFCの13.56MHzの信号（13.56MHzを中心周波数とする信号）を、40dBの減衰量ATTだけ減衰させる場合には、クロックCLKとして、13.56MHzの18倍の224.08MHzの周波数のクロックが必要になる。
さらに、パス数Nは、N=6の場合の3倍の18パスが必要であり、単純には、帯域除去フィルタの回路規模が、N=6の場合の3倍になる。
BANの受信機は、携帯端末やウェアラブルデバイス等に組み込まれ、他の回路と一緒に動作するため、クロックCLKの周波数はできるだけ低く抑えて低消費電力にすることが要請される。
しかしながら、帯域除去フィルタのクロックCLKとして、224.08MHzという高い周波数のクロックが必要で、18パスという回路規模の大きな帯域除去フィルタが必要な場合には、低消費電力を実現することが困難になる。
また、図１の帯域除去フィルタでは、帯域除去が行われる（帯域の）中心周波数は、クロックCLKの周波数の1/Nに固定される。したがって、クロックCLKの周波数の1/Nから少し離れた周波数を中心周波数としたい場合には、クロックCLKの周波数を変化させる必要がある。
クロックCLKの周波数を変化させることができない場合には、例えば、クロック発振器１７とリングカウンタ２０との間に、可変分周器を設け、駆動パルスphiのパルス幅tauを、1クロック分だけ増減させることで、中心周波数を微小量だけ変化させることができる。
しかしながら、可変分周器において、駆動パルスphiのパルス幅tauを増減させるのに、M+1又はM-1分周が行われるときには、クロックCLKとして、可変分周器を設けない場合のM倍という高周波数のクロックが必要になる。さらに、可変分周器において、M+1又はM-1分周のいずれかを行うかを制御する制御ブロック（デコーダ）も必要になる。
したがって、可変分周器を用いて、中心周波数を変化させる場合には、その可変分周器の他に、高周波数のクロックCLKと、制御ブロックとが必要になり、そのため、消費電力が大になる。
そこで、本技術では、帯域除去フィルタについて、容易に、所望の周波数特性を得ることができるようにする。すなわち、本技術では、クロックCLKの周波数を高くすることなく、帯域除去フィルタの減衰量を増加させることや、中心周波数を、高い周波数（上方）又は低い周波数（下方）に変化させることを、容易に可能にする。
＜帯域除去フィルタの第１実施の形態＞
図６は、本技術を適用した帯域除去フィルタの第１実施の形態の構成例を示すブロック図である。
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図６において、帯域除去フィルタは、差動入力端子１１、抵抗１２、抵抗１３、差動Nパスフィルタ部１４、抵抗１５、差動出力端子１６、クロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する。
したがって、図６の帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７を有する点で、図１の場合と共通する。
但し、図６の帯域除去フィルタは、キャパシタ８１、及び、差動Nパスフィルタ部１１４が新たに設けられている点で、図１の場合と相違する。
差動Nパスフィルタ部１１４は、リングカウンタ２０に相当するブロックが設けられていないことを除いて、差動Nパスフィルタ部１４と同様に構成される。
したがって、差動Nパスフィルタ部１１４は、そこに入力される差動信号を、差動Nパスフィルタ部１４と同様にフィルタリングして出力する。
差動Nパスフィルタ部１１４は、キャパシタ１２１ないし１２８、スイッチ１３１ないし１３８、１４１ないし１４８、１５１ないし１５８、及び、１６１ないし１６８、正相信号入力線１７１Ａ及び逆相信号入力線１７１Ｂ、並びに、正相信号出力線１７２Ａ及び逆相信号出力線１７２Ｂを有する。
差動Nパスフィルタ部１１４のキャパシタ１２１ないし逆相信号出力線１７２Ｂは、差動Nパスフィルタ部１４のキャパシタ２１ないし逆相信号出力線７２Ｂと、それぞれ同様に構成される。
したがって、差動Nパスフィルタ部１１４のスイッチ１３１ないし１３８、１４１ないし１４８、１５１ないし１５８、及び、１６１ないし１６８は、差動Nパスフィルタ部１４のスイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８とそれぞれ同様に、リングカウンタ２０が出力する図２の駆動パルスphiに従ってオン又はオフになる。
図６では、差動Nパスフィルタ部１４と１１４とが縦続に接続されている（差動Nパスフィルタ部１４と１１４とが2段の縦続接続になっている）。
すなわち、差動Nパスフィルタ部１４の正相信号出力線７２Ａと、差動Nパスフィルタ部１１４の正相信号入力線１７１Ａとが接続されている。さらに、差動Nパスフィルタ部１４の逆相信号出力線７２Ｂと、差動Nパスフィルタ部１１４の逆相信号入力線１７１Ｂとが接続されている。
また、図６では、差動Nパスフィルタ部１１４の正相信号出力線１７２Ａが、抵抗１５の一端が接続された正相出力端子１６Ａに接続されている。さらに、差動Nパスフィルタ部１１４の逆相信号出力線１７２Ｂが、抵抗１５の他端が接続された逆相出力端子１６Ｂに接続されている。
そして、図６では、キャパシタ８１が、差動Nパスフィルタ部１４と１１４との接続点に、差動Nパスフィルタ部１４と１１４との間に挿入される段間容量として挿入されている。
すなわち、差動Nパスフィルタ部１４の正相信号出力線７２Ａと次段の差動Nパスフィルタ部１１４の正相信号入力線１７１Ａとの接続点と、差動Nパスフィルタ部１４の逆相信号出力線７２Ｂと次段の差動Nパスフィルタ部１１４の逆相信号入力線１７１Ｂとの接続点との間に、キャパシタ８１が挿入されている。
以上のように構成される帯域除去フィルタでは、差動Nパスフィルタ部１４において、正相入力端子１１Ａから抵抗１２を介して正相信号入力線７１Ａに入力される正相信号と、逆相入力端子１１Ｂから抵抗１３を介して逆相信号入力線７１Ｂに入力される逆相信号とで構成される差動信号がフィルタリングされる。
差動Nパスフィルタ部１４でフィルタリングされた差動信号のうちの正相信号は、正相信号出力線７２Ａから出力され、差動Nパスフィルタ部１１４の正相信号入力線１７１Ａに入力される。また、差動Nパスフィルタ部１４でフィルタリングされた差動信号のうちの逆相信号は、逆相信号出力線７２Ｂから出力され、差動Nパスフィルタ部１１４の逆相信号入力線１７１Ｂに入力される。
差動Nパスフィルタ１１４では、正相信号入力線１７１Ａに入力される正相信号と、逆相信号入力線１７１Ｂに入力される逆相信号とで構成される差動信号がフィルタリングされる。
そして、フィルタリング後の差動信号のうちの正相信号が、正相信号出力線１７２Ａから出力され、正相出力端子１６Ａに供給される。さらに、フィルタリング後の差動信号のうちの逆相信号が、逆相信号出力線１７２Ｂから出力され、逆相出力端子１６Ｂに供給される。
以下、クロックCLKの周波数N/Tsを108.48MHz(=8×13.56MHz)と、抵抗１２及び１３の抵抗値Rs/2を5kΩと、抵抗１５の抵抗値RLを10kΩと、キャパシタ２１ないし２８及び１２１ないし１２８の容量Cを4pFと、それぞれした場合の、図６の帯域除去フィルタの特性について説明する。
図７は、キャパシタ８１を設けていない場合の図６の帯域除去フィルタの周波数特性を示す図である。
キャパシタ８１が設けられていない場合、図６の帯域除去フィルタの周波数特性は、周波数が13.56MHzにおける減衰量が約26dBの帯域除去の特性になる。
したがって、図６に示したように、差動Nパスフィルタ部１４と１１４とを2段の縦続接続にしても、キャパシタ８１を設けない場合には、図３に示した、差動Nパスフィルタ部１４の1段だけを有する帯域除去フィルタの周波数特性とそれほど変わらない周波数特性となる。
すなわち、差動Nパスフィルタ部１４と１１４とを2段の縦続接続にしても、キャパシタ８１を設けない場合には、2段にした効果がほとんど認められない。
図８は、キャパシタ８１を設けていない場合の図６の帯域除去フィルタの入力反射係数（Sパラメータ）S11を示す図である。
図８の入力反射係数S11は、正相入力端子１１Ａと逆相入力端子１１Ｂとの間の電圧を、Vinとするとともに、正相信号入力線７１Ａと逆相信号入力線７１Ｂとの間の電圧を、V1とすると、式（３）に従って求めることができる。
Figure 0006686898
 ・・・（３）
図８によれば、キャパシタ８１を設けていない場合の図６の帯域除去フィルタの入力反射係数S11は、10MHzの差動信号Vinに対して、約-10dB程度になり、良好なインピーダンス整合が図られているとは言い難い。
図９は、キャパシタ８１が設けられた状態の図６の帯域除去フィルタの周波数特性を示す図である。
キャパシタ８１が設けられている場合、図６の帯域除去フィルタの周波数特性は、周波数が13.56MHzにおける減衰量が約55dBの帯域除去の特性になる。
したがって、キャパシタ８１が設けられている場合には、周波数が13.56MHzにおける減衰量は、キャパシタ８１が設けられていない場合に比較して、約2倍以上になる。
図１０は、キャパシタ８１が設けられた状態の図６の帯域除去フィルタの入力反射係数S11を示す図である。
図１０によれば、キャパシタ８１が設けられた状態の図６の帯域除去フィルタの入力反射係数S11は、10MHzの差動信号Vinに対して、約-23dB程度になり、良好なインピーダンス整合が図られている。
以上のように、差動Nパスフィルタ部１４と１１４とを2段の縦続接続にして、その差動Nパスフィルタ部１４と１１４との間に、キャパシタ８１を設けることで、インピーダンス整合を向上させることができる。その結果、帯域除去フィルタの入力反射係数S11を小さくし、帯域除去フィルタの減衰量を大幅に増大させることができる。
また、帯域除去フィルタの減衰量を大幅に増大させるにあたって、縦続接続する差動Nパスフィルタ部１４と１１４とのそれぞれについて、パス数Nを増やす必要がない。したがって、差動Nパスフィルタ部１４と１１４のそれぞれの回路規模を大きくすることなく、かつ、クロックCLKの周波数を上げずに、帯域除去フィルタの減衰量を大幅に増大させることができる。
＜帯域除去フィルタの第２実施の形態＞
図１１は、本技術を適用した帯域除去フィルタの第２実施の形態の構成例を示すブロック図である。
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１１において、帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７を有する。
したがって、図１１の帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７を有する点で、図１の場合と共通する。
さらに、図１１の帯域除去フィルタは、Nパスフィルタ部１４が、リングカウンタ２０、キャパシタ２１ないし２８、並びに、スイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８を有する点で、図１の場合と共通する。
但し、図１１の帯域除去フィルタは、Nパスフィルタ部１４において、キャパシタ９１及び９２が新たに設けられている点で、図１の場合と相違する。
キャパシタ９１は、帯域除去フィルタの中心周波数をシフトさせる周波数シフト容量として、正相信号入力線７１Ａと正相信号出力線７２Ａとの間に挿入されている。
すなわち、キャパシタ９１の一端は、正相信号入力線７１Ａに接続され、キャパシタ９１の他端は、正相信号出力線７２Ａに接続されている。これにより、キャパシタ９１は（正相接続キャパシタとして）、正相信号入力線７１Ａと正相信号出力線７２Ａとを接続している。
キャパシタ９２は、周波数シフト容量として、逆相信号入力線７１Ｂと逆相信号出力線７２Ｂとの間に挿入されている。
すなわち、キャパシタ９２の一端は、逆相信号入力線７１Ｂに接続され、キャパシタ９２の他端は、逆相信号出力線７２Ｂに接続されている。これにより、キャパシタ９２は（逆相接続キャパシタとして）、逆相信号入力線７１Ｂと逆相信号出力線７２Ｂとを接続している。
以下、クロックCLKの周波数N/Tsを108.48MHz(=8×13.56MHz)と、抵抗１２及び１３の抵抗値Rs/2を5kΩと、抵抗１５の抵抗値RLを10kΩと、キャパシタ２１ないし２８の容量Cを4pFと、それぞれした場合の、図１１の帯域除去フィルタの特性について説明する。
図１２は、キャパシタ９１及び９２を設けていない場合の図１１の帯域除去フィルタの周波数特性を示す図である。
キャパシタ９１及び９２が設けられていない場合、図１１の帯域除去フィルタの周波数特性は、中心周波数が13.56MHzの帯域除去の特性になる。
図１３は、キャパシタ９１及び９２を設けた状態の図１１の帯域除去フィルタの周波数特性を示す図である。
なお、図１３では、キャパシタ９１及び９２の容量CShiftDownとして、300fFが採用されている。
図１３によれば、帯域除去フィルタの中心周波数が、13.33MHzになっている。
したがって、キャパシタ９１及び９２を設けることにより、帯域除去フィルタの中心周波数を、13.56MHzから13.33MHzに下げる（下方にシフトする）ことができる。
すなわち、正相信号入力線７１Ａと正相信号出力線７２Ａとを接続するキャパシタ９１と、逆相信号入力線７１Ｂと逆相信号出力線７２Ｂとを接続するキャパシタ９２とを設けることで、クロックCLKの周波数を変化させることなく、中心周波数を、下方にシフトすることができる。
＜帯域除去フィルタの第３実施の形態＞
図１４は、本技術を適用した帯域除去フィルタの第３実施の形態の構成例を示すブロック図である。
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１４において、帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７を有する。
したがって、図１４の帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７を有する点で、図１の場合と共通する。
さらに、図１４の帯域除去フィルタは、Nパスフィルタ部１４が、リングカウンタ２０、キャパシタ２１ないし２８、並びに、スイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８を有する点で、図１の場合と共通する。
但し、図１４の帯域除去フィルタは、Nパスフィルタ部１４において、キャパシタ９３及び９４が新たに設けられている点で、図１の場合と相違する。
キャパシタ９３は、周波数シフト容量として、正相信号入力線７１Ａと逆相信号出力線７２Ｂとの間に挿入されている。
すなわち、キャパシタ９３の一端は、正相信号入力線７１Ａに接続され、キャパシタ９３の他端は、逆相信号出力線７２Ｂに接続されている。これにより、キャパシタ９３は（正相逆相接続キャパシタとして）、正相信号入力線７１Ａと逆相信号出力線７２Ｂとを接続している。
キャパシタ９４は、周波数シフト容量として、逆相信号入力線７１Ｂと正相信号出力線７２Ａとの間に挿入されている。
すなわち、キャパシタ９４の一端は、逆相信号入力線７１Ｂに接続され、キャパシタ９４の他端は、正相信号出力線７２Ａに接続されている。これにより、キャパシタ９４は（逆相接続キャパシタとして）、逆相信号入力線７１Ｂと正相信号出力線７２Ａとを接続している。
以下、クロックCLKの周波数N/Tsを108.48MHz(=8×13.56MHz)と、抵抗１２及び１３の抵抗値Rs/2を5kΩと、抵抗１５の抵抗値RLを10kΩと、キャパシタ２１ないし２８の容量Cを4pFと、それぞれした場合の、図１４の帯域除去フィルタの特性について説明する。
キャパシタ９３及び９４を設けていない場合の図１４の帯域除去フィルタの周波数特性は、図１２に示したように、中心周波数が13.56MHzの帯域除去の特性になる。
図１５は、キャパシタ９３及び９４を設けた状態の図１４の帯域除去フィルタの周波数特性を示す図である。
なお、図１５では、キャパシタ９３及び９４の容量CShiftUpとして、200fFが採用されている。
図１５によれば、帯域除去フィルタの中心周波数が、13.73MHzになっている。
したがって、キャパシタ９３及び９４を設けることにより、帯域除去フィルタの中心周波数を、13.56MHzから13.73MHzに上げる（上方にシフトする）ことができる。
すなわち、正相信号入力線７１Ａと逆相信号出力線７２Ｂとを接続するキャパシタ９３と、逆相信号入力線７１Ｂと正相信号出力線７２Ａとを接続するキャパシタ９４とを設けることで、クロックCLKの周波数を変化させることなく、中心周波数を、上方にシフトすることができる。
＜帯域除去フィルタの第４実施の形態＞
図１６は、本技術を適用した帯域除去フィルタの第４実施の形態の構成例を示すブロック図である。
なお、図中、図６、図１１、図１４の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１６において、帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する。
したがって、図１６の帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する点で、図６の場合と共通する。
さらに、図１６の帯域除去フィルタは、Nパスフィルタ部１４が、リングカウンタ２０、キャパシタ２１ないし２８、並びに、スイッチ３１ないし３８、４１ないし４８、５１ないし５８、及び、６１ないし６８を有する点で、図６の場合と共通する。
但し、図１６の帯域除去フィルタは、Nパスフィルタ部１４において、図１１のキャパシタ９１及び９２が新たに設けられている点で、図６の場合と相違する。
また、図１６の帯域除去フィルタは、Nパスフィルタ部１１４が、キャパシタ１２１ないし１２８、並びに、スイッチ１３１ないし１３８、１４１ないし１４８、１５１ないし１５８、及び、１６１ないし１６８を有する点で、図６の場合と共通する。
但し、図１６の帯域除去フィルタは、Nパスフィルタ部１１４において、図１４のキャパシタ９３及び９４が新たに設けられている点で、図６の場合と相違する。
以上のように、図１６では、キャパシタ９３及び９４が、Nパスフィルタ部１４ではなく、Nパスフィルタ部１１４に設けられている。
すなわち、キャパシタ９３は、周波数シフト容量として、正相信号入力線７１Ａと逆相信号出力線７２Ｂとの間に挿入されている。
具体的には、キャパシタ９３の一端は、正相信号入力線１７１Ａに接続され、キャパシタ９３の他端は、逆相信号出力線１７２Ｂに接続されている。これにより、キャパシタ９３は（正相逆相接続キャパシタとして）、正相信号入力線１７１Ａと逆相信号出力線１７２Ｂとを接続している。
また、キャパシタ９４は、周波数シフト容量として、逆相信号入力線１７１Ｂと正相信号出力線１７２Ａとの間に挿入されている。
具体的には、キャパシタ９４の一端は、逆相信号入力線１７１Ｂに接続され、キャパシタ９４の他端は、正相信号出力線１７２Ａに接続されている。これにより、キャパシタ９４は（逆相接続キャパシタとして）、逆相信号入力線１７１Ｂと正相信号出力線１７２Ａとを接続している。
以下、クロックCLKの周波数N/Tsを108.48MHz(=8×13.56MHz)と、抵抗１２及び１３の抵抗値Rs/2を5kΩと、抵抗１５の抵抗値RLを10kΩと、キャパシタ２１ないし２８及び１２１ないし１２８の容量Cを4pFと、それぞれした場合の、図１６の帯域除去フィルタの特性について説明する。
図１７は、キャパシタ９１ないし９４を設けた状態の図１６の帯域除去フィルタの周波数特性を示す図である。
なお、図１７では、キャパシタ９１及び９２の容量CShiftDownとして、250fFを採用するとともに、キャパシタ９３及び９４の容量CShiftUpとして、400fFを採用している。
図１７において、点線は、キャパシタ９１ないし９４を設けていない状態の図１６の帯域除去フィルタの周波数特性を表し、実線は、キャパシタ９１ないし９４を設けた状態の図１６の帯域除去フィルタの周波数特性を表す。
図１７によれば、キャパシタ９１ないし９４を設けることで、キャパシタ９１ないし９４を設けない場合よりも、減衰する周波数の帯域幅を拡大することができる。
なお、図１７では、キャパシタ９１ないし９４を設けていない状態の図１６の帯域除去フィルタの中心周波数f0を基準として、その中心周波数f0よりもやや低い周波数fLと、やや高い周波数fHに減衰量のピークが存在する。
周波数fLのピークは、キャパシタ９１及び９２により、周波数f0のピークが下方にシフトされて形成されたピークである。また、周波数fHのピークは、キャパシタ９３及び９４により、周波数f0のピークが上方にシフトされて形成されたピークである。
以上のように、キャパシタ９１及び９２や、キャパシタ９３及び９４によれば、クロックCLKの周波数を変化させることなく、かつ、可変分周器を設けずに、帯域除去フィルタの中心周波数を微小範囲で変化させることや、減衰する周波数の帯域幅を拡大することができる。
なお、図１６では、キャパシタ９１及び９２を有する差動Nパスフィルタ部１４が、1段目のNパスフィルタになっており、キャパシタ９３及び９４を有する差動Nパスフィルタ部１１４が、2段目のNパスフィルタになっているが、差動Nパスフィルタ１４と１１４との2段の縦続接続での並び順は、逆にすることができる。
すなわち、差動Nパスフィルタ部１１４を、1段目のNパスフィルタとし、差動Nパスフィルタ部１４を、2段目のNパスフィルタとすることができる。
また、図１６では、差動Nパスフィルタ１４と１１４との接続点に、キャパシタ８１が設けられているが、図１６の帯域除去フィルタは、キャパシタ８１なしで構成することができる。
図１６の帯域除去フィルタを、キャパシタ８１なしで構成した場合、その帯域除去フィルタの周波数特性は、図１７の場合と同様に、周波数fLとfHのそれぞれに、減衰量のピークが存在する特性となる。但し、減衰量は、キャパシタ８１がある場合に比較して、小さくなる。
＜帯域除去フィルタの第５実施の形態＞
図１８は、本技術を適用した帯域除去フィルタの第５実施の形態の構成例を示すブロック図である。
なお、図中、図１６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１８において、帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する点で、図１６の場合と共通する。
但し、図１８の帯域除去フィルタは、Nパスフィルタ部１１４において、キャパシタ９３及び９４が設けられていない点で、図１６の場合と相違する。
ここで、図１７で説明したように、図１６の帯域除去フィルタの周波数特性において、周波数fLのピークは、キャパシタ９１及び９２により、周波数f0のピークが下方にシフトされて形成されたピークである。また、周波数fHのピークは、キャパシタ９３及び９４により、周波数f0のピークが上方にシフトされて形成されたピークである。
図１８の帯域除去フィルタには、周波数fHのピークを形成するキャパシタ９３及び９４が設けられていないので、その周波数特性は、周波数f0とfLとのそれぞれに減衰量のピークが存在する特性になる。
なお、周波数f0のピークの大きさ、すなわち、減衰量は、キャパシタ９１ないし９４を設けていない状態の帯域除去フィルタの周波数特性（図１７において点線で示される周波数特性）の場合よりもやや小さくなる（ピークとしての谷の深さが浅くなる）。
＜帯域除去フィルタの第６実施の形態＞
図１９は、本技術を適用した帯域除去フィルタの第６実施の形態の構成例を示すブロック図である。
なお、図中、図１６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１９において、帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する点で、図１６の場合と共通する。
但し、図１９の帯域除去フィルタは、Nパスフィルタ部１４において、キャパシタ９１及び９２が設けられていない点で、図１６の場合と相違する。
ここで、図１７で説明したように、図１６の帯域除去フィルタの周波数特性において、周波数fLのピークは、キャパシタ９１及び９２により、周波数f0のピークが下方にシフトされて形成されたピークである。また、周波数fHのピークは、キャパシタ９３及び９４により、周波数f0のピークが上方にシフトされて形成されたピークである。
図１９の帯域除去フィルタには、周波数fLのピークを形成するキャパシタ９１及び９２が設けられていないので、その周波数特性は、周波数f0とfHとのそれぞれに減衰量のピークが存在する特性になる。
なお、周波数f0のピークの大きさ、すなわち、減衰量は、キャパシタ９１ないし９４を設けていない状態の帯域除去フィルタの周波数特性（図１７において点線で示される周波数特性）の場合よりもやや小さくなる。
＜帯域除去フィルタの第７実施の形態＞
図２０は、本技術を適用した帯域除去フィルタの第７実施の形態の構成例を示すブロック図である。
なお、図中、図１６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図２０において、帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する点で、図１６の場合と共通する。
但し、図２０の帯域除去フィルタは、差動Nパスフィルタ部１１４において、キャパシタ９３及び９４に代えて、キャパシタ１９３及び１９４が設けられている点で、図１６の場合と相違する。
キャパシタ１９３は、差動Nパスフィルタ部１４におけるキャパシタ９１と同様に、差動Nパスフィルタ部１１４において（正相接続キャパシタとして）、正相信号入力線１７１Ａと正相信号出力線１７２Ａとを接続している。
キャパシタ１９４は、差動Nパスフィルタ部１４におけるキャパシタ９２と同様に、差動Nパスフィルタ部１１４において（逆相接続キャパシタとして）、逆相信号入力線１７１Ｂと逆相信号出力線１７２Ｂとを接続している。
ここで、図１７で説明したように、図１６の帯域除去フィルタの周波数特性において、周波数fLのピークは、キャパシタ９１及び９２により、周波数f0のピークが下方にシフトされて形成されたピークである。
差動Nパスフィルタ部１１４のキャパシタ１９３及び１９４によれば、キャパシタ９１及び９２の場合と同様に、周波数f0のピークが下方の周波数fLにシフトされたピークが形成される。
また、図２０の帯域除去フィルタには、差動Nパスフィルタ部１４と１１４との間に、入力反射係数S11を低下させ、インピーダンス整合を図る効果を奏するキャパシタ８１が設けられている。
以上により、図２０の帯域除去フィルタの周波数特性は、周波数fLに減衰量の大きなピークが存在する特性になる。
＜帯域除去フィルタの第８実施の形態＞
図２１は、本技術を適用した帯域除去フィルタの第８実施の形態の構成例を示すブロック図である。
なお、図中、図１６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図２１において、帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する点で、図１６の場合と共通する。
但し、図２１の帯域除去フィルタは、差動Nパスフィルタ部１４において、キャパシタ９１及び９２に代えて、キャパシタ１９１及び１９２が設けられている点で、図１６の場合と相違する。
キャパシタ１９１は、差動Nパスフィルタ部１１４におけるキャパシタ９３と同様に、差動Nパスフィルタ部１４において（正相逆相接続キャパシタとして）、正相信号入力線７１Ａと逆相信号出力線７２Ｂとを接続している。
キャパシタ１９４は、差動Nパスフィルタ部１１４におけるキャパシタ９４と同様に、差動Nパスフィルタ部１４において（逆相正相接続キャパシタとして）、逆相信号入力線７１Ｂと正相信号出力線７２Ａとを接続している。
ここで、図１７で説明したように、図１６の帯域除去フィルタの周波数特性において、周波数fHのピークは、キャパシタ９３及び９４により、周波数f0のピークが上方にシフトされて形成されたピークである。
差動Nパスフィルタ部１４のキャパシタ１９１及び１９２によれば、キャパシタ９３及び９４の場合と同様に、周波数f0のピークが上方の周波数fHにシフトされたピークが形成される。
また、図２１の帯域除去フィルタには、差動Nパスフィルタ部１４と１１４との間に、入力反射係数S11を低下させ、インピーダンス整合を図る効果を奏するキャパシタ８１が設けられている。
以上により、図２１の帯域除去フィルタの周波数特性は、周波数fHに減衰量の大きなピークが存在する特性になる。
＜帯域除去フィルタの第９実施の形態＞
図２２は、本技術を適用した帯域除去フィルタの第９実施の形態の構成例を示すブロック図である。
なお、図中、図６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図２２において、帯域除去フィルタは、差動入力端子１１、抵抗１２及び１３、差動Nパスフィルタ部１４、抵抗１５、差動出力端子１６、クロック発振器１７、キャパシタ８１及び８２、並びに、差動Nパスフィルタ部１１４及び２１４を有する。
したがって、図２２の帯域除去フィルタは、差動入力端子１１ないしクロック発振器１７、キャパシタ８１、及び、差動Nパスフィルタ部１１４を有する点で、図６の場合と共通する。
但し、図２２の帯域除去フィルタは、キャパシタ８２、及び、差動Nパスフィルタ部２１４が新たに設けられている点で、図６の場合と相違する。
差動Nパスフィルタ部２１４は、差動Nパスフィルタ部１１４と同様に構成される。
したがって、差動Nパスフィルタ部２１４は、そこに入力される差動信号を、差動Nパスフィルタ部１１４と同様にフィルタリングして出力する。
差動Nパスフィルタ部２１４は、キャパシタ２２１ないし２２８、スイッチ２３１ないし２３８、２４１ないし２４８、２５１ないし２５８、及び、２６１ないし２６８、正相信号入力線２７１Ａ及び逆相信号入力線２７１Ｂ、並びに、正相信号出力線２７２Ａ及び逆相信号出力線２７２Ｂを有する。
差動Nパスフィルタ部２１４のキャパシタ２２１ないし逆相信号出力線２７２Ｂは、差動Nパスフィルタ部１１４のキャパシタ１２１ないし逆相信号出力線１７２Ｂと、それぞれ同様に構成される。
したがって、差動Nパスフィルタ部２１４のスイッチ２３１ないし２３８、２４１ないし２４８、２５１ないし２５８、及び、２６１ないし２６８は、差動Nパスフィルタ部１１４のスイッチ１３１ないし１３８、１４１ないし１４８、１５１ないし１５８、及び、１６１ないし１６８とそれぞれ同様に、リングカウンタ２０が出力する図２の駆動パルスphiに従ってオン又はオフになる。
図２２では、3個のNパスフィルタとしての差動Nパスフィルタ部１４，１１４、及び、２１４が、3段の縦続接続になっている。
すなわち、図２２では、差動Nパスフィルタ部１４と１１４とは、図６で説明したように接続されている。
さらに、図２２では、差動Nパスフィルタ部１１４の正相信号出力線１７２Ａと、差動Nパスフィルタ部２１４の正相信号入力線２７１Ａとが接続されている。さらに、差動Nパスフィルタ部１１４の逆相信号出力線１７２Ｂと、差動Nパスフィルタ部２１４の逆相信号入力線２７１Ｂとが接続されている。
また、図２２では、差動Nパスフィルタ部２１４の正相信号出力線２７２Ａが、抵抗１５の一端が接続された正相出力端子１６Ａに接続されている。さらに、差動Nパスフィルタ部２１４の逆相信号出力線２７２Ｂが、抵抗１５の他端が接続された逆相出力端子１６Ｂに接続されている。
そして、図２２では、キャパシタ８１が、図６で説明したように、差動Nパスフィルタ部１４と１１４との接続点に、段間容量として挿入されている。
さらに、図２２では、キャパシタ８２が、差動Nパスフィルタ部１１４と２１４との接続点に、段間容量として挿入されている。
すなわち、差動Nパスフィルタ部１１４の正相信号出力線１７２Ａと次段の差動Nパスフィルタ部２１４の正相信号入力線２７１Ａとの接続点と、差動Nパスフィルタ部１１４の逆相信号出力線１７２Ｂと次段の差動Nパスフィルタ部２１４の逆相信号入力線２７１Ｂとの接続点との間に、キャパシタ８２が挿入されている。
以上のように構成される帯域除去フィルタでは、差動入力端子１１から入力された差動信号が、図６で説明したように、差動Nパスフィルタ部１４でフィルタリングされ、さらに、差動Nパスフィルタ部１１４でフィルタリングされる。
差動Nパスフィルタ部１１４でフィルタリングされた差動信号のうちの正相信号は、正相信号出力線１７２Ａから出力され、差動Nパスフィルタ部２１４の正相信号入力線２７１Ａに入力される。また、差動Nパスフィルタ部１１４でフィルタリングされた差動信号のうちの逆相信号は、逆相信号出力線１７２Ｂから出力され、差動Nパスフィルタ部２１４の逆相信号入力線２７１Ｂに入力される。
差動Nパスフィルタ２１４では、正相信号入力線２７１Ａに入力される正相信号と、逆相信号入力線２７１Ｂに入力される逆相信号とで構成される差動信号がフィルタリングされる。
そして、フィルタリング後の差動信号のうちの正相信号が、正相信号出力線２７２Ａから出力され、正相出力端子１６Ａに供給される。さらに、フィルタリング後の差動信号のうちの逆相信号が、逆相信号出力線２７２Ｂから出力され、逆相出力端子１６Ｂに供給される。
差動Nパスフィルタ部１４，１１４、及び、２１４が3段の縦続接続になっている図２２の帯域除去フィルタによれば、差動Nパスフィルタ部１４及び１１４が2段の縦続接続になっている図６の帯域除去フィルタよりも、減衰量を増大させることができる。
なお、図２２において、差動Nパスフィルタ部１４，１１４、及び、２１４のうちの1以上のNパスフィルタには、図１１で説明したキャパシタ９１及び９２を設けることができる。
また、図２２において、差動Nパスフィルタ部１４，１１４、及び、２１４のうちの1以上のNパスフィルタには、図１４で説明したキャパシタ９３及び９４を設けることができる。
さらに、図２２において、差動Nパスフィルタ部１４，１１４、及び、２１４のうちの1以上のNパスフィルタには、図１１で説明したキャパシタ９１及び９２を設け、他の1以上のNパスフィルタには、図１４で説明したキャパシタ９３及び９４を設けることができる。
また、帯域除去フィルタは、図６や図２２で説明したように、2個や3個のNパスフィルタ（差動Nパスフィルタ部１４や、１１４，２１４）を縦続に接続して構成する他、4個以上のNパスフィルタを縦続に接続して構成することができる。
＜帯域除去フィルタの第１０実施の形態＞
図２３は、本技術を適用した帯域除去フィルタの第１０実施の形態の構成例を示すブロック図である。
図２３の帯域除去フィルタは、第１ないし第１０実施の形態と同様に、8パスのNパスフィルタ（8パスフィルタ）で構成される。
但し、図２３の帯域除去フィルタでは、差動信号ではなく、シングルエンド信号が、入力信号Vinとして入力され、そのシングルエンド信号に対して、その一部の帯域（の周波数成分）を除去するフィルタリングが施される。そして、フィルタリング後のシングルエンド信号が、出力信号Voutとして出力される。
図２３において、帯域除去フィルタは、シングルエンド入力端子３１１、抵抗３１２、Nパスフィルタ部３１４、抵抗３１５、シングルエンド出力端子３１６、クロック発振器３１７、キャパシタ３８１、及び、Nパスフィルタ部４１４を有する。
シングルエンド入力端子３１１は、シングルエンド信号が入力される入力端子３１１Ａと、GND(ground)に接続されるGND端子３１１Ｂとを有する。
抵抗３１２は、抵抗値がRsの信号源抵抗であり、一端は、入力端子３１１Ａに接続され、他端は、Nパスフィルタ部３１４の後述する入力線３７１に接続されている。
Nパスフィルタ部３１４は、シングルエンド入力端子３１１に入力されるシングルエンド信号をフィルタリングすることで、そのシングルエンド信号の一部の帯域を除去し、その除去後のシングルエンド信号を、後述する出力線３７２から出力する。
抵抗３１５は、Nパスフィルタ部４１４が出力するシングルエンド信号の負荷となる、抵抗値がRLの負荷抵抗である。抵抗３１５の一端は、出力端子３１６Ａに接続され、他端は、GNDに接続されている。
シングルエンド出力端子３１６は、シングルエンド信号が出力される出力端子３１６Ａと、GNDに接続されるGND端子３１６Ｂとを有する。
クロック発振器３１７は、図１のクロック発振器１７と同様に、所定の周波数のクロックCLKを生成し、Nパスフィルタ部３１４の後述するリングカウンタ３２０に供給する。
Nパスフィルタ部３１４は、リングカウンタ３２０、キャパシタ３２１ないし３２８、及び、スイッチ３３１ないし３３８を有する。
さらに、Nパスフィルタ部３１４は、入力線３７１及び出力線３７２を有する。
リングカウンタ３２０は、クロック発振器３１７から供給されるクロックCLKをカウントすることにより、図１のリングカウンタ２０と同様の8相の駆動パルスphi1ないしphi8を生成する。そして、リングカウンタ３２０は、駆動パルスphi1ないしphi8を、スイッチ３３１ないし３３８に、それぞれ供給する。
キャパシタ３２１ないし３２８は、スイッチ３３１ないし３３８がオンすることによって、信号が通る信号パスとして、それぞれ選択される。キャパシタ３２１ないし３２８のそれぞれが選択されることにより、信号パスとなるキャパシタが時間的に切り替えられる。
なお、キャパシタ３２１ないし３２８は、同一の容量Cのキャパシタである。
スイッチ３３１は、駆動パルスphi1に従い、キャパシタ３２１と入力線３７１との間の接続をオン又はオフにする。
スイッチ３３２は、駆動パルスphi2に従い、キャパシタ３２２と入力線３７１との間の接続をオン又はオフにする。
スイッチ３３３は、駆動パルスphi3に従い、キャパシタ３２３と入力線３７１との間の接続をオン又はオフにする。
スイッチ３３４は、駆動パルスphi4に従い、キャパシタ３２４と入力線３７１との間の接続をオン又はオフにする。
スイッチ３３５は、駆動パルスphi5に従い、キャパシタ３２５と入力線３７１との間の接続をオン又はオフにする。
スイッチ３３６は、駆動パルスphi6に従い、キャパシタ３２６と入力線３７１との間の接続をオン又はオフにする。
スイッチ３３７は、駆動パルスphi7に従い、キャパシタ３２７と入力線３７１との間の接続をオン又はオフにする。
スイッチ３３８は、駆動パルスphi8に従い、キャパシタ３２８と入力線３７１との間の接続をオン又はオフにする。
入力線３７１の一端は、抵抗３１２を介して、入力端子３１１Ａに接続されている。入力線３７１には、抵抗３１２を介して、入力端子３１１Ａから、シングルエンド信号が入力される。
入力線３７１の他端は、スイッチ３３１を介して、キャパシタ３２１の一端に接続されるとともに、スイッチ３３２を介して、キャパシタ３２２の一端に接続されている。
さらに、入力線３７１の他端は、スイッチ３３３を介して、キャパシタ３２３の一端に接続されるとともに、スイッチ３３４を介して、キャパシタ３２４の一端に接続されている。
また、入力線３７１の他端は、スイッチ３３５を介して、キャパシタ３２５の一端に接続されるとともに、スイッチ３３６を介して、キャパシタ３２６の一端に接続されている。
さらに、入力線３７１の他端は、スイッチ３３７を介して、キャパシタ３２７の一端に接続されるとともに、スイッチ３３８を介して、キャパシタ３２８の一端に接続されている。
出力線３７２の一端は、Nパスフィルタ部４１４の後述する入力線４７１に接続されている。出力線３７２からは、Nパスフィルタ部３１４でのフィルタリング後のシングルエンド信号が出力される。
出力線３７２の他端は、キャパシタ３２１ないし３２８それぞれの他端に接続されている。
キャパシタ３８１は、Nパスフィルタ部３１４と４１４との接続点に、段間容量として挿入されている。
すなわち、Nパスフィルタ部３１４の出力線３７２と次段のNパスフィルタ部４１４の入力線４７１との接続点と、GNDとの間に、キャパシタ３８１が挿入されている。
Nパスフィルタ部４１４は、リングカウンタ３２０に相当するブロックが設けられていないことを除いて、Nパスフィルタ部３１４と同様に構成される。
したがって、Nパスフィルタ部４１４は、そこに入力されるシングルエンド信号を、Nパスフィルタ部３１４と同様にフィルタリングして出力する。
Nパスフィルタ部４１４は、キャパシタ４２１ないし４２８、スイッチ４３１ないし４３８、入力線４７１、及び、出力線４７２を有する。
Nパスフィルタ部４１４のキャパシタ４２１ないし出力線４７２は、Nパスフィルタ部３１４のキャパシタ３２１ないし出力線３７２と、それぞれ同様に構成される。
したがって、Nパスフィルタ部４１４のスイッチ４３１ないし４３８は、Nパスフィルタ部３１４のスイッチ３２１ないし３３８とそれぞれ同様に、リングカウンタ３２０が出力する図２の駆動パルスphiに従ってオン又はオフになる。
Nパスフィルタ部４１４は、Nパスフィルタ部３１４の後段に縦続に接続されている（Nパスフィルタ部３１４と４１４とが2段の縦続接続になっている）。
すなわち、Nパスフィルタ部４１４の入力線４７１は、Nパスフィルタ部３１４の出力線３７２と接続されている。
そして、上述したように、Nパスフィルタ部３１４の出力線３７２とNパスフィルタ部４１４の入力線４７１との接続点には、一端がGNDに接続されたキャパシタ３８１が接続されている。
Nパスフィルタ部４１４の出力線４７２は、出力端子３１６Ａに接続されている。
以上のように構成される帯域除去フィルタでは、Nパスフィルタ部３１４において、入力端子３１１Ａから抵抗３１２を介して入力線３７１に入力されるシングルエンド信号がフィルタリングされる。
Nパスフィルタ部３１４でフィルタリングされたシングルエンド信号は、出力線３７２から出力され、Nパスフィルタ部４１４の入力線４７１に入力される。
Nパスフィルタ４１４では、入力線４７１に入力されるシングルエンド信号がフィルタリングされる。
そして、フィルタリング後のシングルエンド信号が、出力線４７２から出力され、出力端子３１６Ａに供給される。
以上のように、シングルエンド信号をフィルタリングする帯域除去フィルタにおいて、Nパスフィルタ部３１４と４１４とを2段の縦続接続にして、そのNパスフィルタ部３１４と３１４との間に、キャパシタ３８１を設けることで、差動信号をフィルタリングする図６の帯域除去フィルタの場合と同様に、インピーダンス整合を向上させることができる。その結果、帯域除去フィルタの入力反射係数S11を小さくし、帯域除去フィルタの減衰量を大幅に増大させることができる。
なお、図２３では、Nパスフィルタ部３１４及び４１４の2個のNパスフィルタを縦続に接続して、帯域除去フィルタを構成したが、帯域除去フィルタは、3個以上のNパスフィルタを縦続に接続し、Nパスフィルタどうしの接続点に、キャパシタを挿入して構成することができる。
＜帯域除去フィルタの第１１実施の形態＞
図２４は、本技術を適用した帯域除去フィルタの第１１実施の形態の構成例を示すブロック図である。
なお、図中、図２３の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図２４において、帯域除去フィルタは、シングルエンド入力端子３１１、抵抗３１２、Nパスフィルタ部３１４、抵抗３１５、シングルエンド出力端子３１６、及び、クロック発振器３１７を有する点で、図２３の場合と共通する。
但し、図２４の帯域除去フィルタは、キャパシタ３９１が新たに設けられている点で、図２３の場合と相違する。
さらに、図２４の帯域除去フィルタは、Nパスフィルタ部４１４が設けられていない点で、図２３の場合と相違する。
以上のように、図２４の帯域除去フィルタでは、Nパスフィルタ部４１４が設けられていないので、Nパスフィルタ３１４の出力線３７２は、一端がGNDに接続された抵抗３１５と、出力端子３１６Ａとに接続されている。
キャパシタ３９１は、図１１のキャパシタ９１と同様に、帯域除去フィルタの中心周波数をシフトさせる周波数シフト容量として、入力線３７１と出力線３７２との間に挿入されている。
すなわち、キャパシタ３９１の一端は、入力線３７１に接続され、キャパシタ３９１の他端は、出力線３７２に接続されている。これにより、キャパシタ３９１は、入力線３７１と出力線３７２とを接続している。
図２４の帯域除去フィルタでは、キャパシタ９１及び９２が設けられた図１１の帯域除去フィルタの場合と同様に、中心周波数が、キャパシタ３９１が設けられていない場合よりも下がる（下方にシフトする）。
すなわち、図２４の帯域除去フィルタによれば、クロックCLKの周波数を変化させることなく、中心周波数を、キャパシタ３９１が設けられていない場合の中心周波数から下方にシフトすることができる。
ここで、図２４のキャパシタ３９１は、図２３のNパスフィルタ部３１４及び４１４の一方又は両方に設けることができる。キャパシタ３９１を、図２３のNパスフィルタ部３１４及び４１４の両方に設けた場合には、図２０の場合と同様に、中心周波数を下方にシフトし、減衰量の大きな周波数特性を得ることができる。キャパシタ３９１を、図２３のNパスフィルタ部３１４及び４１４の一方に設けた場合には、図１８の場合と同様に、減衰する周波数の帯域幅を拡大することができる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、本実施の形態では、Nパスフィルタ部１４等のNパスフィルタのパス数Nとして、8パスを採用することとしたが、パス数Nは、8パスに限定されるものではない。
また、本技術の帯域除去フィルタは、例えば、BANの受信機において、NFCの13.56MHzの干渉妨害波を除去する場合、その他の無線通信において、妨害波を除去する場合に適用することができる。
さらに本技術の帯域除去フィルタは、任意の装置において、任意の周波数成分を除去する場合に適用することができる。
また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
１１ 差動入力端子， １１Ａ 正相入力端子， １１Ｂ 逆相入力端子， １２，１３ 抵抗， １４ 差動Nパスフィルタ部， １４Ａ ミキサ， １４Ｂ HPF， １４Ｃ ミキサ， １５ 抵抗， １６ 差動出力端子， １６Ａ 正相出力端子， １６Ｂ 逆相出力端子， １７ クロック発振器， ２０ リングカウンタ， ２１ないし２８ キャパシタ， ３１ないし３８，４１ないし４８，５１ないし５８，６１ないし６８ スイッチ， ７１Ａ 正相信号入力線， ７１Ｂ 逆相信号入力線， ７２Ａ 正相信号出力線， ７２Ｂ 逆相信号出力線， ８１，８２，９１ないし９４ キャパシタ， １１４ 差動Nパスフィルタ部， １２１ないし１２８ キャパシタ， １３１ないし１３８，１４１ないし１４８，１５１ないし１５８，１６１ないし１６８ スイッチ， １７１Ａ 正相信号入力線， １７１Ｂ 逆相信号入力線， １７２Ａ 正相信号出力線， １７２Ｂ 逆相信号出力線， １９１ないし１９４ キャパシタ， ２１４ 差動Nパスフィルタ部， ２２１ないし２２８ キャパシタ， ２３１ないし２３８，２４１ないし２４８，２５１ないし２５８，２６１ないし２６８ スイッチ， ２７１Ａ 正相信号入力線， ２７１Ｂ 逆相信号入力線， ２７２Ａ 正相信号出力線， ２７２Ｂ 逆相信号出力線， ３１１ シングルエンド入力端子， ３１１Ａ 入力端子， ３１１Ｂ GND端子， ３１２ 抵抗， ３１４ Nパスフィルタ部， ３１５ 抵抗， ３１６ シングルエンド出力端子， ３１６Ａ 出力端子， ３１６Ｂ GND端子， ３１７ クロック発振器， ３２０ リングカウンタ， ３２１ないし３２８ キャパシタ， ３３１ないし３３８ スイッチ， ３７１ 入力線， ３７２ 出力線， ３８１，３９１ キャパシタ， ４１４ Nパスフィルタ部， ４２１ないし４２８ キャパシタ， ４３１ないし４３８ スイッチ

Claims (9)

  1. 複数であるN個のキャパシタのいずれかが、信号が通る信号パスとして選択されることにより、前記信号パスとなる前記キャパシタが時間的に切り替えられる、縦続接続された複数のNパスフィルタ部と、
    前記Nパスフィルタ部どうしの1対の出力線と1対の入力線との1対の接続点の間、又は、1つの出力線と1つの入力線との接続点とGNDとの間に挿入されたキャパシタと
    を備える帯域除去フィルタ。
  2. 前記Nパスフィルタ部は、
    差動信号のうちの正相信号が入力される正相信号入力線と、
    差動信号のうちの逆相信号が入力される逆相信号入力線と、
    差動信号のうちの正相信号が出力される正相信号出力線と、
    差動信号のうちの逆相信号が出力される逆相信号出力線と
    を有し、
    1のNパスフィルタ部の前記正相信号出力線と次段のNパスフィルタ部の前記正相信号入力線との接続点と、前記1のNパスフィルタ部の前記逆相信号出力線と前記次段のNパスフィルタ部の前記逆相信号入力線との接続点との間に、前記キャパシタが挿入されている
    請求項１に記載の帯域除去フィルタ。
  3. 1以上の前記Nパスフィルタ部のそれぞれについて、
    前記正相信号入力線と、前記正相信号出力線とを接続するキャパシタである正相接続キャパシタと、
    前記逆相信号入力線と、前記逆相信号出力線とを接続するキャパシタである逆相接続キャパシタと
    をさらに備える
    請求項２に記載の帯域除去フィルタ。
  4. 1以上の前記Nパスフィルタ部のそれぞれについて、
    前記正相信号入力線と、前記逆相信号出力線とを接続するキャパシタである正相逆相接続キャパシタと、
    前記逆相信号入力線と、前記正相信号出力線とを接続するキャパシタである逆相正相接続キャパシタと
    をさらに備える
    請求項２に記載の帯域除去フィルタ。
  5. 1以上の前記Nパスフィルタ部のそれぞれについて、
    前記正相信号入力線と、前記正相信号出力線とを接続するキャパシタである正相接続キャパシタと、
    前記逆相信号入力線と、前記逆相信号出力線とを接続するキャパシタである逆相接続キャパシタと
    をさらに備え、
    他の1以上の前記Nパスフィルタ部のそれぞれについて、
    前記正相信号入力線と、前記逆相信号出力線とを接続するキャパシタである正相逆相接続キャパシタと、
    前記逆相信号入力線と、前記正相信号出力線とを接続するキャパシタである逆相正相接続キャパシタと
    をさらに備える
    請求項２に記載の帯域除去フィルタ。
  6. 信号が入力される入力線と、
    信号が出力される出力線と
    を有し、
    複数であるN個のキャパシタのいずれかが、信号が通る信号パスとして選択されることにより、前記信号パスとなる前記キャパシタが時間的に切り替えられるNパスフィルタ部と、
    前記入力線と、前記出力線とを接続するキャパシタと
    を備える帯域除去フィルタ。
  7. 前記Nパスフィルタ部は、
    差動信号のうちの正相信号が入力される正相信号入力線と、
    差動信号のうちの逆相信号が入力される逆相信号入力線と
    を、前記入力線として有し、
    差動信号のうちの正相信号が出力される正相信号出力線と、
    差動信号のうちの逆相信号が出力される逆相信号出力線と
    を、前記出力線として有する
    請求項６に記載の帯域除去フィルタ。
  8. 前記キャパシタとして、
    前記正相信号入力線と、前記正相信号出力線とを接続するキャパシタである正相接続キャパシタと、
    前記逆相信号入力線と、前記逆相信号出力線とを接続するキャパシタである逆相接続キャパシタと
    を備える
    請求項７に記載の帯域除去フィルタ。
  9. 前記キャパシタとして、
    前記正相信号入力線と、前記逆相信号出力線とを接続するキャパシタである正相逆相接続キャパシタと、
    前記逆相信号入力線と、前記正相信号出力線とを接続するキャパシタである逆相正相接続キャパシタと
    を備える
    請求項７に記載の帯域除去フィルタ。
JP2016561491A 2014-11-25 2015-11-12 帯域除去フィルタ Active JP6686898B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014237703 2014-11-25
JP2014237703 2014-11-25
PCT/JP2015/081824 WO2016084609A1 (ja) 2014-11-25 2015-11-12 帯域除去フィルタ

Publications (2)

Publication Number Publication Date
JPWO2016084609A1 JPWO2016084609A1 (ja) 2017-08-31
JP6686898B2 true JP6686898B2 (ja) 2020-04-22

Family

ID=56074178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561491A Active JP6686898B2 (ja) 2014-11-25 2015-11-12 帯域除去フィルタ

Country Status (4)

Country Link
US (1) US10187097B2 (ja)
JP (1) JP6686898B2 (ja)
CN (1) CN107005229A (ja)
WO (1) WO2016084609A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3646470A4 (en) * 2017-06-30 2021-07-28 Transfert Plus LOW-ENERGY ULTRA-WIDE BAND PULSE RADIO SYSTEMS AND METHODS
US11139847B2 (en) 2020-01-09 2021-10-05 Bae Systems Information And Electronic Systems Integration Inc. Self-tuning N-path filter
JP7433549B2 (ja) 2021-12-01 2024-02-19 三菱電機株式会社 フィルタ回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909321B2 (en) * 2000-01-03 2005-06-21 Harman International Industries, Incorporated Active isolated-integrator low-pass filter with attenuation poles
US7425863B2 (en) * 2005-12-13 2008-09-16 Broadcom Corporation Tuneable filters using operational amplifiers
TW200827755A (en) 2006-09-11 2008-07-01 Sony Corp Charge sampling filter circuit and charge sampling method
US7592882B2 (en) * 2007-02-22 2009-09-22 John Mezzalingua Associates, Inc. Dual bandstop filter with enhanced upper passband response
JP2008301223A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 高周波フィルタ
JP2010268135A (ja) 2009-05-13 2010-11-25 Sony Corp フィルタ回路及び通信装置
US7990209B2 (en) 2009-06-19 2011-08-02 Allegro Microsystems, Inc. Switched capacitor notch filter

Also Published As

Publication number Publication date
WO2016084609A1 (ja) 2016-06-02
CN107005229A (zh) 2017-08-01
US20170310349A1 (en) 2017-10-26
JPWO2016084609A1 (ja) 2017-08-31
US10187097B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
JP5896039B2 (ja) フィルタ装置
Duipmans et al. Analysis of the signal transfer and folding in N-path filters with a series inductance
JP6686898B2 (ja) 帯域除去フィルタ
US10700659B2 (en) Multiplexer, radio-frequency front end circuit, and communication terminal
CN109565098B (zh) 一种滤波器
JPWO2007066426A1 (ja) 帯域通過フィルタ
Chen et al. Passive coupled-switched-capacitor-resonator-based reconfigurable RF front-end filters and duplexers
JP2017055362A (ja) 複素バンドパスフィルタ及び受信装置
JP2008172543A (ja) フィルタ
JP5459452B1 (ja) フィルタ装置及びデュプレクサ
CN106533387B (zh) 差分米勒带通滤波器及信号滤波方法
Khorshidian et al. A Compact Reconfigurable N-Path Low-Pass Filter Based on Negative Trans-Resistance with< 1dB Loss and> 21dB Out-of-Band Rejection
KR101716335B1 (ko) Ｂａｗｒ을 이용한 저역 통과 필터
CN111373657B (zh) 放大电路、前端电路以及接收电路
US9124251B2 (en) Two stage source-follower based filter
RU156095U1 (ru) Полосовой перестраиваемый фильтр
JP4678054B2 (ja) フィルタ回路および通信装置
JPWO2015083415A1 (ja) フィルタ装置
CN113330684A (zh) 可配置的微声学rf滤波器
WO2017084882A1 (en) Filter circuit with additional poles outside passband
US8606208B2 (en) Filter circuit and radio terminal including filter circuit
CN103618515A (zh) 一种低通滤波器
JP2013162440A (ja) 可変フィルタ
JP2020005161A (ja) フィルタおよびマルチプレクサ
Jo et al. A discrete-time channel-selection filter with flat passband characteristic for LTE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R151 Written notification of patent or utility model registration

Ref document number: 6686898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151