JP2013042517A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2013042517A JP2013042517A JP2012213412A JP2012213412A JP2013042517A JP 2013042517 A JP2013042517 A JP 2013042517A JP 2012213412 A JP2012213412 A JP 2012213412A JP 2012213412 A JP2012213412 A JP 2012213412A JP 2013042517 A JP2013042517 A JP 2013042517A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- semiconductor chip
- output
- determination circuit
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は半導体装置に関し、特に、センサにて検出された信号を制御IC内で判断し、その判断結果を抵抗を介してフォトカプラに出力する方法に適用して好適なものである。 The present invention relates to a semiconductor device, and is particularly suitable for application to a method of determining a signal detected by a sensor in a control IC and outputting the determination result to a photocoupler via a resistor.
センサにて検出された信号を制御IC内で判断し、その判断結果をフォトカプラに出力する場合、フォトカプラの一次側に流れる電流を制限するため、回路基板上に実装された抵抗を介してフォトカプラに出力する方法がある。
図6は、従来の半導体装置の概略構成を示すブロック図である。
図6において、制御IC41a〜41cには、外部のパワートランジスタをそれぞれ駆動するトランジスタ駆動回路12a〜12c、外部アラームをそれぞれ検出し、トランジスタ駆動回路12a〜12cの動作をそれぞれ停止させる外部アラーム検出回路13a〜13c、センサ1a〜1cにてそれぞれ検出された信号レベルを定電圧とそれぞれ比較するオペアンプ14a〜14c、定電圧をそれぞれ発生する定電圧源15a〜15c、オペアンプ14a〜14cの出力を増幅するトランジスタ16a〜16cがそれぞれ設けられている。
When the signal detected by the sensor is determined in the control IC and the determination result is output to the photocoupler, the current flowing to the primary side of the photocoupler is limited via a resistor mounted on the circuit board. There is a method of outputting to a photocoupler.
FIG. 6 is a block diagram showing a schematic configuration of a conventional semiconductor device.
In FIG. 6, control
そして、制御IC41a〜41cには、トランジスタ駆動回路12a〜12cの出力端子にそれぞれ接続された外部端子T1、オペアンプ14a〜14cの非反転入力端子にそれぞれ接続された外部端子T2、トランジスタ駆動回路12a〜12cの電源端子にそれぞれ接続された外部端子T3、トランジスタ16a〜16cのコレクタ側にそれぞれ接続された外部端子T4、トランジスタ16a〜16cのエミッタ側にそれぞれ接続された外部端子T5が設けられている。なお、外部端子T1〜T5は、制御IC41a〜41cを封入する半導体パッケージに形成することができる。
The
また、フォトカプラ21a〜21cには、発光ダイオードなどの発光素子22a〜22cおよびフォトトランジスタなどの受光素子23a〜23cが設けられている。
ここで、オペアンプ14a〜14cの非反転入力端子はセンサ1a〜1cにそれぞれ接続され、オペアンプ14a〜14cの反転入力端子は定電圧源15a〜15cにそれぞれ接続されている。
The
Here, the non-inverting input terminals of the
また、オペアンプ14a〜14cの出力端子はトランジスタ16a〜16cのベースにそれぞれ接続され、トランジスタ16a〜16cのコレクタは外部アラーム検出回路13a〜13cの入力端子にそれぞれ接続されている。また、制御IC41a〜41cの外部端子T5、T4間には、電源24a〜24c、発光素子22a〜22cおよび抵抗42a〜42cがそれぞれ順次直列接続されている。
The output terminals of the
そして、パワーモジュールの異常や動作状態はセンサ1a〜1cにてそれぞれ検出され、センサ1a〜1cにて検出された信号はオペアンプ14a〜14cの非反転入力端子にそれぞれ入力される。そして、センサ1a〜1cにて検出された信号がオペアンプ14a〜14cの非反転入力端子にそれぞれ入力されると、その信号が定電圧源15a〜15cにてそれぞれ発生された定電圧とそれぞれ比較され、その比較結果がトランジスタ16a〜16cのベースにそれぞれ入力される。
Then, abnormalities and operating states of the power modules are detected by the
そして、センサ1a〜1cにてそれぞれ検出された信号が、定電圧源15a〜15cにてそれぞれ発生された定電圧を超えると、トランジスタ16a〜16cがそれぞれ導通し、抵抗42a〜42cをそれぞれ介して発光素子22a〜22cに電流が流れる。そして、発光素子22a〜22cにそれぞれ電流が流れると、発光素子22a〜22cが発光し、その光が受光素子23a〜23cにてそれぞれ受光されることで、受光素子23a〜23cがそれぞれ導通する。
また、抵抗42a〜42cの後段の電位は、外部アラーム検出回路13a〜13cにてそれぞれモニタされる。そして、抵抗42a〜42cの後段の電位が規定値に達すると、外部アラーム検出回路13a〜13cは、トランジスタ駆動回路12a〜12cの動作をそれぞれ停止させる。
When the signals detected by the
Further, the potentials at the subsequent stages of the
図7は、図6の半導体装置の並列接続時の概略構成を示すブロック図である。
図7において、制御IC41a〜41cが電源24aに並列接続される場合、制御IC41a〜41cの外部端子T5、T4間には、電源24a、発光素子22aおよび抵抗42aが順次共通に直列接続される。
そして、センサ1a〜1cにてそれぞれ検出された信号のいずれかが定電圧源15a〜15cにてそれぞれ発生された定電圧を超えると、そのセンサ1a〜1cに対応したいずれかのトランジスタ16a〜16cが導通し、抵抗42aを介して発光素子22aに電流が流れる。そして、発光素子22aに電流が流れると、発光素子22aが発光し、その光が受光素子23aにて受光されることで、受光素子23aが導通する。
FIG. 7 is a block diagram showing a schematic configuration when the semiconductor devices of FIG. 6 are connected in parallel.
In FIG. 7, when the
When any of the signals detected by the
また、抵抗42aの後段の電位は外部アラーム検出回路13a〜13cにてそれぞれモニタされる。そして、抵抗42aの後段の電位が規定値に達すると、外部アラーム検出回路13a〜13cは、トランジスタ駆動回路12a〜12cの動作をそれぞれ停止させる。
また、例えば、特許文献1には、過電流保護部は、電力変換部の所定の位置に具備されている電流検出用抵抗の両端の電圧を検出し、電力変換部を流れる電流が、あるレベルを超過した場合には、制御部に信号を送り、制御部は電力変換部を制御することで、電力変換部に過大な電流が流れることを防止する方法が開示されている。
Further, the potential of the subsequent stage of the
Further, for example, in Patent Document 1, the overcurrent protection unit detects the voltage across the current detection resistor provided at a predetermined position of the power conversion unit, and the current flowing through the power conversion unit is at a certain level. A method is disclosed in which an excessive current is prevented from flowing through the power conversion unit by sending a signal to the control unit when the value exceeds the value, and the control unit controls the power conversion unit.
しかしながら、従来の半導体装置では、フォトカプラ21a〜21cの一次側に流れる電流をそれぞれ制限するため抵抗42a〜42cが回路基板上に実装されているため、実装スペースが大きくなるという問題があった。
また、抵抗42a〜42cを回路基板上に実装すると、抵抗42a〜42cに使用されている銀や銅などの金属が使用環境下において腐食し、信頼性が低下する一方で、耐腐食性のある抵抗42a〜42cを用いると、コストアップを招くという問題があった。
そこで、本発明の目的は、フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限することが可能な半導体装置を提供することである。
However, in the conventional semiconductor device, since the
Further, when the
Therefore, an object of the present invention is to provide a semiconductor device capable of limiting the current flowing to the primary side of the photocoupler without mounting a resistor on the circuit board in order to limit the current flowing to the primary side of the photocoupler. It is to be.
上述した課題を解決するために、請求項1記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、前記半導体チップに形成され、前記判定回路から出力される電流を制限する抵抗と、前記抵抗に接続された第1の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。 In order to solve the above-described problem, according to a semiconductor device according to claim 1, a semiconductor chip on which a determination circuit for determining an abnormality or an operating state of a power module based on a signal from a sensor is formed, and the semiconductor chip A resistor for limiting a current output from the determination circuit, a first external terminal connected to the resistor, and either a direct output from the determination circuit or an output from the resistor is selected. And a connection selection circuit for outputting to the outside.
また、請求項2記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第1半導体チップと、前記判定回路から出力される電流を制限する抵抗が形成された第2半導体チップと、前記抵抗に接続された第1の外部端子と、前記第1半導体チップおよび前記第2半導体チップが実装された実装基板と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。 According to another aspect of the semiconductor device of the present invention, the first semiconductor chip on which the determination circuit for determining the abnormality or the operating state of the power module based on the signal from the sensor is formed, and the current output from the determination circuit A second semiconductor chip on which a resistor for limiting the resistance is formed, a first external terminal connected to the resistor, a mounting substrate on which the first semiconductor chip and the second semiconductor chip are mounted, and the determination circuit And a connection selection circuit for selecting one of the direct output and the output from the resistor and outputting the selected output to the outside.
また、請求項3記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された半導体チップと、前記半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗と、前記抵抗に接続された第1の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。 According to another aspect of the semiconductor device of the present invention, a semiconductor chip having a determination circuit for determining an abnormality or an operating state of the power module based on a signal from the sensor, and a semiconductor package in which the semiconductor chip is enclosed A resistor that limits the current output from the determination circuit, a first external terminal connected to the resistor, and either a direct output from the determination circuit or an output from the resistor is selected. And a connection selection circuit for outputting to the outside.
また、請求項4記載の半導体装置によれば、センサからの信号に基づいてパワーモジュールの異常または動作状態を判定する判定回路が形成された第1半導体チップと、前記第1半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗が形成された第2半導体チップと、前記抵抗に接続された第1の外部端子と、前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする。 According to another aspect of the semiconductor device of the present invention, the first semiconductor chip on which the determination circuit for determining the abnormality or the operating state of the power module based on the signal from the sensor is formed, and the first semiconductor chip are enclosed. A second semiconductor chip built in the semiconductor package and formed with a resistor for limiting the current output from the determination circuit; a first external terminal connected to the resistor; and a direct output from the determination circuit Alternatively, a connection selection circuit for selecting any one of the outputs from the resistors and outputting them to the outside is provided.
以上説明したように、本発明によれば、判定回路から出力される電流を制限する抵抗を半導体チップに形成することにより、フォトカプラの一次側に流れる電流を制限するため抵抗を回路基板上に実装することなく、フォトカプラの一次側に流れる電流を制限することが可能となる。このため、実装スペースの増大を防止しつつ、パワーモジュールの異常または動作状態を判定することが可能となるとともに、耐腐食性のある高価な抵抗を用いる必要がなくなり、信頼性の劣化を防止しつつ、コストダウンを図ることができ、接続選択回路によって、抵抗を経由した信号を選択して外部端子に導くことができる。 As described above, according to the present invention, a resistor is formed on the circuit board to limit the current flowing to the primary side of the photocoupler by forming the resistor that limits the current output from the determination circuit in the semiconductor chip. Without mounting, the current flowing to the primary side of the photocoupler can be limited. Therefore, it is possible to determine the abnormality or operating state of the power module while preventing an increase in mounting space, and it is not necessary to use an expensive resistance having corrosion resistance, thereby preventing deterioration of reliability. However, the cost can be reduced, and the connection selection circuit can select a signal via the resistor and guide it to the external terminal.
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示すブロック図である。
図1において、制御IC11a〜11cには、図6の制御IC41a〜41cの構成に加え、フォトカプラ21a〜21cの一次側に流れる電流を制限する抵抗17a〜17cがそれぞれ内蔵されている。なお、抵抗17a〜17cは、制御IC11a〜11cが封入された半導体パッケージ内に内蔵し、その半導体パッケージをIPM(インテリジェントパワーモジュール)の実装基板に実装するようにしてもよい。あるいは、抵抗17a〜17cは、制御IC11a〜11cが搭載された半導体チップ上に形成し、その半導体チップをIPMの実装基板に実装するようにしてもよい。
Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of the semiconductor device according to the first embodiment of the present invention.
1, in addition to the configuration of the
あるいは、制御IC11a〜11cおよび抵抗17a〜17cを別個の半導体チップ上に形成し、それらの半導体チップをIPMの実装基板に実装するようにしてもよい。あるいは、制御IC11a〜11cおよび抵抗17a〜17cを別個の半導体チップ上に形成し、それらの半導体チップを同一の半導体パッケージに封入してから、IPMの実装基板に実装するようにしてもよい。
なお、ポリシリコンなどの材料を用いて半導体チップ上に抵抗17a〜17cを形成することにより、銀や銅などの金属を用いた抵抗よりも小型化を図ることが可能となるとともに、耐腐食性を向上させることができる。
Alternatively, the
In addition, by forming the
また、制御IC11a〜11cには、図6の外部端子T1〜T5の他に、抵抗17a〜17cにそれぞれ接続された外部端子T6が設けられている。なお、外部端子T1〜T6としては、制御IC11a〜11cおよび抵抗17a〜17cを半導体チップ上に形成する場合、半導体チップ上に形成されたパッド電極を用いることができる。また、外部端子T1〜T6は、制御IC11a〜11cおよび抵抗17a〜17cを半導体パッケージに封入する場合、半導体パッケージに形成されたリード端子やバンプ電極を用いることができる。
In addition to the external terminals T1 to T5 of FIG. 6, the
ここで、制御IC11a〜11cの外部端子T5、T6間には、電源24a〜24cおよび発光素子22a〜22cがそれぞれ順次直列接続されている。
そして、パワーモジュールの異常や動作状態はセンサ1a〜1cにてそれぞれ検出され、センサ1a〜1cにて検出された信号はオペアンプ14a〜14cの非反転入力端子にそれぞれ入力される。そして、センサ1a〜1cにて検出された信号がオペアンプ14a〜14cの非反転入力端子にそれぞれ入力されると、その信号が定電圧源15a〜15cにてそれぞれ発生された定電圧とそれぞれ比較され、その比較結果がトランジスタ16a〜16cのベースにそれぞれ入力される。
Here, between the external terminals T5 and T6 of the
Then, abnormalities and operating states of the power modules are detected by the
そして、センサ1a〜1cにてそれぞれ検出された信号が定電圧源15a〜15cにてそれぞれ発生された定電圧を超えると、トランジスタ16a〜16cがそれぞれ導通し、抵抗17a〜17cをそれぞれ介して発光素子22a〜22cに電流が流れる。そして、発光素子22a〜22cにそれぞれ電流が流れると、発光素子22a〜22cが発光し、その光が受光素子23a〜23cにてそれぞれ受光されることで、受光素子23a〜23cがそれぞれ導通する。
When the signals detected by the
また、抵抗17a〜17cの後段の電位は外部アラーム検出回路13a〜13cにてそれぞれモニタされる。そして、抵抗17a〜17cの後段の電位が規定値に達すると、外部アラーム検出回路13a〜13cは、トランジスタ駆動回路12a〜12cの動作をそれぞれ停止させる。
これにより、フォトカプラ21a〜21cの一次側に流れる電流を制限するため抵抗17a〜17cを回路基板上に実装することなく、フォトカプラ21a〜21cの一次側に流れる電流を制限することが可能となる。このため、実装スペースの増大を防止しつつ、パワーモジュールの異常または動作状態を判定することが可能となるとともに、耐腐食性のある高価な抵抗を用いる必要がなくなり、信頼性の劣化を防止しつつ、コストダウンを図ることができる。
Further, the potentials at the subsequent stages of the
This makes it possible to limit the current flowing to the primary side of the
図2は、図1の半導体装置の並列接続時の概略構成を示すブロック図である。
図2において、制御IC11a〜11cが電源24aに並列接続される場合、制御IC11a〜11cの外部端子T5と、制御IC11aの外部端子T6間には、電源24aおよび発光素子22aがそれぞれ順次直列接続される。また、制御IC11a〜11cの外部端子T4は共通接続される。
そして、センサ1a〜1cにてそれぞれ検出された信号のいずれかが定電圧源15a〜15cにてそれぞれ発生された定電圧を超えると、そのセンサ1a〜1cに対応したいずれかのトランジスタ16a〜16cが導通し、抵抗17aを介して発光素子22aに電流が流れる。そして、発光素子22aに電流が流れると、発光素子22aが発光し、その光が受光素子23aにて受光されることで、受光素子23aが導通する。
FIG. 2 is a block diagram showing a schematic configuration when the semiconductor devices of FIG. 1 are connected in parallel.
In FIG. 2, when the
When any of the signals detected by the
また、抵抗17aの後段の電位は外部アラーム検出回路13a〜13cにてそれぞれモニタされる。そして、抵抗17aの後段の電位が規定値に達すると、外部アラーム検出路13a〜13cは、トランジスタ駆動回路12a〜12cの動作をそれぞれ停止させる。
これにより、制御IC11a〜11cに抵抗17a〜17cをそれぞれ内蔵した場合においても、制御IC11a〜11cは、制御IC11aの抵抗17aを共用することができ、制御IC11a〜11cが電源24a〜24cに並列接続された場合においても、フォトカプラ21aの一次側に流れる電流を制限するための抵抗値を最適化することができる。
Further, the potential at the subsequent stage of the
Thereby, even when the
図3は、本発明の第2実施形態に係る半導体装置の概略構成を示すブロック図である。
図3において、制御IC31a〜31cには、図1の制御IC11a〜11cの構成に加え、接続選択回路18a〜18cがそれぞれ内蔵されている。この接続選択回路18a〜18cは、トランジスタ16a〜16cのコレクタからの信号または抵抗17a〜17cを経由した信号のいずれか一方を選択して、外部端子T6に導くことができる。
そして、制御IC31a〜31cがフォトカプラ21a〜21cにそれぞれ接続される場合、接続選択回路18a〜18cは、抵抗17a〜17cを経由した信号を選択して外部端子T6に導くことができる。
FIG. 3 is a block diagram showing a schematic configuration of a semiconductor device according to the second embodiment of the present invention.
3, in addition to the configuration of the
When the
そして、センサ1a〜1cにてそれぞれ検出された信号が定電圧源15a〜15cにてそれぞれ発生された定電圧を超えると、トランジスタ16a〜16cがそれぞれ導通し、抵抗17a〜17cをそれぞれ介して発光素子22a〜22cに電流が流れる。そして、発光素子22a〜22cにそれぞれ電流が流れると、発光素子22a〜22cが発光し、その光が受光素子23a〜23cにてそれぞれ受光されることで、受光素子23a〜23cがそれぞれ導通する。
また、抵抗17a〜17cの後段の電位は外部アラーム検出回路13a〜13cにてそれぞれモニタされる。そして、抵抗17a〜17cの後段の電位が規定値に達すると、外部アラーム検出回路13a〜13cは、トランジスタ駆動回路12a〜12cの動作をそれぞれ停止させる。
When the signals detected by the
Further, the potentials at the subsequent stages of the
図4は、図3の半導体装置の並列接続時の概略構成を示すブロック図である。
図4において、制御IC31a〜31cが電源24aに並列接続される場合、制御IC31a〜31cの外部端子T5、T6間には、電源24aおよび発光素子22aが順次共通に直列接続される。また、制御IC11a〜11cが電源24aに並列接続される場合、接続選択回路18a〜18cは、抵抗17a〜17cを経由した信号をそれぞれ選択して制御IC11a〜11cの外部端子T6にそれぞれ導くことができる。
FIG. 4 is a block diagram showing a schematic configuration when the semiconductor devices of FIG. 3 are connected in parallel.
In FIG. 4, when the
そして、センサ1a〜1cにてそれぞれ検出された信号のいずれかが定電圧源15a〜15cにてそれぞれ発生された定電圧を超えると、そのセンサ1a〜1cに対応したいずれかのトランジスタ16a〜16cが導通し、抵抗17aを介して発光素子22aに電流が流れる。そして、発光素子22aに電流が流れると、発光素子22aが発光し、その光が受光素子23aにて受光されることで、受光素子23aが導通する。
また、抵抗17aの後段の電位は外部アラーム検出回路13a〜13cにてそれぞれモニタされる。そして、抵抗17aの後段の電位が規定値に達すると、外部アラーム検出回路13a〜13cは、トランジスタ駆動回路12a〜12cの動作をそれぞれ停止させる。
When any of the signals detected by the
Further, the potential at the subsequent stage of the
これにより、制御IC31a〜31cに抵抗17a〜17cをそれぞれ内蔵した場合においても、制御IC31a〜31cは、図1の外部端子T4を設けることなく、制御IC11aの抵抗17aを共用することが可能となる。このため、制御IC11a〜11cが電源24a〜24cに並列接続された場合においても、フォトカプラ21aの一次側に流れる電流を制限するための抵抗値を最適化することが可能となるとともに、制御IC31a〜31cの外部端子の個数を削減することができる。
Thereby, even when the
図5は、図3の接続選択回路18aの構成例を示す回路図である。
図5において、電界効果トランジスタ41、42のゲートにはEPROM43の出力端子が接続され、電界効果トランジスタ41、42のドレインは外部端子T6に接続されている。また、電界効果トランジスタ41のソースは抵抗17aを介して図4のトランジスタ16aのコレクタに接続され、電界効果トランジスタ42のソースは図4のトランジスタ16aのコレクタに直接接続されている。
FIG. 5 is a circuit diagram showing a configuration example of the
In FIG. 5, the output terminals of the
そして、トランジスタ16aのコレクタからの信号を接続選択回路18aに選択させる場合、EPROM43には、電界効果トランジスタ41をオフ、電界効果トランジスタ42をオンさせるデータを書き込むことができる。一方、抵抗17aを経由した信号を接続選択回路18aに選択させる場合、EPROM43には、電界効果トランジスタ41をオン、電界効果トランジスタ42をオフさせるデータを書き込むことができる。
他の接続選択回路18b、18cも同様の構成をとることができる。
When the signal from the collector of the
The other
1a〜1c センサ
11a〜11c、31a〜31c 制御IC
12a〜12c トランジスタ駆動回路
13a〜13c 外部アラーム検出回路
14a〜14c オペアンプ
15a〜15c 定電圧源
16a〜16c トランジスタ
17a〜17c、44 抵抗
18a〜18c 接続選択回路
21a〜21c フォトカプラ
22a〜22c 発光素子
23a〜23c 受光素子
24a〜24c 電源
41、42 電界効果トランジスタ
43 EPROM
1a to 1c
12a to 12c
Claims (4)
前記半導体チップに形成され、前記判定回路から出力される電流を制限する抵抗と、
前記抵抗に接続された第1の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。 A semiconductor chip on which a determination circuit for determining an abnormality or operating state of the power module based on a signal from the sensor is formed;
A resistor formed on the semiconductor chip and limiting a current output from the determination circuit;
A first external terminal connected to the resistor;
A semiconductor device comprising a connection selection circuit that selects either the direct output from the determination circuit or the output from the resistor and outputs the selected output to the outside.
前記判定回路から出力される電流を制限する抵抗が形成された第2半導体チップと、
前記抵抗に接続された第1の外部端子と、
前記第1半導体チップおよび前記第2半導体チップが実装された実装基板と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。 A first semiconductor chip formed with a determination circuit for determining an abnormality or an operating state of the power module based on a signal from the sensor;
A second semiconductor chip formed with a resistor for limiting the current output from the determination circuit;
A first external terminal connected to the resistor;
A mounting substrate on which the first semiconductor chip and the second semiconductor chip are mounted;
A semiconductor device comprising a connection selection circuit that selects either the direct output from the determination circuit or the output from the resistor and outputs the selected output to the outside.
前記半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗と、
前記抵抗に接続された第1の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。 A semiconductor chip on which a determination circuit for determining an abnormality or operating state of the power module based on a signal from the sensor is formed;
A resistor embedded in a semiconductor package in which the semiconductor chip is enclosed, and limiting a current output from the determination circuit;
A first external terminal connected to the resistor;
A semiconductor device comprising a connection selection circuit that selects either the direct output from the determination circuit or the output from the resistor and outputs the selected output to the outside.
前記第1半導体チップが封入された半導体パッケージ内に内蔵され、前記判定回路から出力される電流を制限する抵抗が形成された第2半導体チップと、
前記抵抗に接続された第1の外部端子と、
前記判定回路からの直接出力または前記抵抗からの出力のいずれか一方を選択して外部に出力する接続選択回路を備えることを特徴とする半導体装置。
A first semiconductor chip formed with a determination circuit for determining an abnormality or an operating state of the power module based on a signal from the sensor;
A second semiconductor chip formed in a semiconductor package encapsulating the first semiconductor chip and formed with a resistor for limiting a current output from the determination circuit;
A first external terminal connected to the resistor;
A semiconductor device comprising a connection selection circuit that selects either the direct output from the determination circuit or the output from the resistor and outputs the selected output to the outside.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213412A JP2013042517A (en) | 2012-09-27 | 2012-09-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213412A JP2013042517A (en) | 2012-09-27 | 2012-09-27 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007322327A Division JP5163090B2 (en) | 2007-12-13 | 2007-12-13 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013042517A true JP2013042517A (en) | 2013-02-28 |
Family
ID=47890419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012213412A Pending JP2013042517A (en) | 2012-09-27 | 2012-09-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013042517A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9425350B2 (en) | 2013-09-11 | 2016-08-23 | Kabushiki Kaisha Toshiba | Photocoupler and light emitting element |
TWI720265B (en) * | 2016-11-04 | 2021-03-01 | 日商愛發科股份有限公司 | Film forming device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02276307A (en) * | 1989-01-25 | 1990-11-13 | Omron Corp | Light projecting circuit for photoelectric switch |
JP2007252109A (en) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | Power electronics |
-
2012
- 2012-09-27 JP JP2012213412A patent/JP2013042517A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02276307A (en) * | 1989-01-25 | 1990-11-13 | Omron Corp | Light projecting circuit for photoelectric switch |
JP2007252109A (en) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | Power electronics |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9425350B2 (en) | 2013-09-11 | 2016-08-23 | Kabushiki Kaisha Toshiba | Photocoupler and light emitting element |
TWI720265B (en) * | 2016-11-04 | 2021-03-01 | 日商愛發科股份有限公司 | Film forming device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10374593B2 (en) | Semiconductor device | |
EP2579470B1 (en) | Semiconductor integrated circuit and drive apparatus including the same | |
JPWO2012153458A1 (en) | Control device | |
CN110865290B (en) | Power semiconductor circuit and method for determining the temperature of a power semiconductor component | |
JP5974548B2 (en) | Semiconductor device | |
JP2009171842A (en) | Power conversion apparatus | |
US8384447B2 (en) | Semiconductor apparatus and method for controlling the same | |
JP2015166714A (en) | semiconductor device | |
JP2014138521A (en) | Driving device for semiconductor element | |
JP2013042517A (en) | Semiconductor device | |
JP5163090B2 (en) | Semiconductor device | |
JP6107949B2 (en) | Semiconductor module | |
JP5361788B2 (en) | Power module | |
JP2014150010A (en) | Lighting tool drive circuit for vehicle | |
EP2587888A1 (en) | Shunt protection module and method for series connected devices | |
JPWO2019208027A1 (en) | Arc detection circuit, breaker, power conditioner, solar panel, solar panel accessory module and junction box | |
JP2011133420A (en) | Temperature detection method for switching element | |
JP3759135B2 (en) | Semiconductor device and electronic device | |
MX2016010157A (en) | Magnetic sensor integrated circuit and motor assembly. | |
JP6483963B2 (en) | Power converter | |
JP2006344721A (en) | Semiconductor apparatus | |
JP2014204003A (en) | Power supply module | |
US20210080492A1 (en) | Semiconductor device and power device | |
US11929354B2 (en) | Power semiconductor module | |
CN111220838B (en) | Semiconductor device with a plurality of semiconductor chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |