JP2013039946A - Carrier tape - Google Patents

Carrier tape Download PDF

Info

Publication number
JP2013039946A
JP2013039946A JP2011178204A JP2011178204A JP2013039946A JP 2013039946 A JP2013039946 A JP 2013039946A JP 2011178204 A JP2011178204 A JP 2011178204A JP 2011178204 A JP2011178204 A JP 2011178204A JP 2013039946 A JP2013039946 A JP 2013039946A
Authority
JP
Japan
Prior art keywords
electronic component
bottom plate
semiconductor package
recess
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011178204A
Other languages
Japanese (ja)
Inventor
Seiji Shimada
誠二 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd, Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2011178204A priority Critical patent/JP2013039946A/en
Publication of JP2013039946A publication Critical patent/JP2013039946A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a carrier tape which can avoid collision between a wall of a recess and a lead of an electronic component to control damage of the lead by positioning and storing the electronic component with high precision in the recess.SOLUTION: In the carrier tape, two or more of pocket holes 20, in which a semiconductor package 10 of surface mount type with lead groups 12 projected each from the perimeter of the package body 11 is stored, are arranged and formed on a tape material 2, wherein each of the pocket holes 20 includes an encirclement wall 21 encircling the semiconductor package 10 and a bottom plate 25 covering the opened bottom of the encirclement wall 21 and a position control part 30, which is inserted in a space 16 formed with predetermined ones of the lead groups 12 of the semiconductor package 10, is provided projectingly on the encirclement wall 21 and also the position control part 30 can be in contact with the package body 11 of the semiconductor package 10 and a pedestal 26, on which the package body 11 is placed, is provided on the bottom plate 25 and the lead groups 12 and the bottom plate 25 are separated with the pedestal 26.

Description

本発明は、表面実装型の半導体パッケージ、特にQFP(Quad Flat Package)タイプの半導体パッケージ等からなる電子部品を収納して保管や搬送等に使用されるキャリアテープに関するものである。   The present invention relates to a carrier tape used for storing and transporting an electronic component made of a surface mount type semiconductor package, in particular, a QFP (Quad Flat Package) type semiconductor package.

表面実装型の半導体パッケージを収納する従来のキャリアテープは、図示しないが、合成樹脂製の長いテープ材と、このテープ材の長手方向に所定の間隔で配列形成される複数のポケット穴とを備えてエンボス成形され、各ポケット穴が平面略矩形に形成されてQFPタイプの半導体パッケージを収納する(特許文献1、2、3参照)。   Although not shown, a conventional carrier tape for housing a surface-mount type semiconductor package includes a long tape material made of synthetic resin and a plurality of pocket holes arrayed at predetermined intervals in the longitudinal direction of the tape material. Are embossed, and each pocket hole is formed in a substantially rectangular plane to accommodate a QFP type semiconductor package (see Patent Documents 1, 2, and 3).

各ポケット穴は、断面略皿形に凹み形成され、底板の少なくとも中央部が上げ底棚に形成されており、この上げ底棚に半導体パッケージが搭載されたり、支持される。底板、あるいは底板と上げ底棚との境界付近には、半導体パッケージのがたつきを防止する観点から、半導体パッケージ用の位置決めリブが突出形成される場合がある。また、上げ底棚には、半導体パッケージのがたつきを防ぐため、半導体パッケージに嵌合する位置決め嵌合孔が貫通して形成される場合がある。   Each pocket hole is formed to have a substantially dish-shaped cross section, and at least the center portion of the bottom plate is formed on the raised bottom shelf, and a semiconductor package is mounted on or supported by the raised bottom shelf. In some cases, a positioning rib for a semiconductor package protrudes from the bottom plate or near the boundary between the bottom plate and the raised bottom shelf from the viewpoint of preventing rattling of the semiconductor package. In addition, in order to prevent rattling of the semiconductor package, a positioning fitting hole that fits into the semiconductor package may be formed through the raised bottom shelf.

半導体パッケージは、LSIを保護する平面略矩形のパッケージ本体を備え、このパッケージ本体の前後左右の周面から電極であるリード群がそれぞれ突出しており、各リード群を形成する複数本のリードがそれぞれ屈曲形成されて表面実装に供される。パッケージ本体は、例えばエポキシ樹脂等によりトランスファー成形され、底面に放熱用のヒートシンクが装着されており、このヒートシンクの周縁部に係合片が形成されている。   The semiconductor package includes a substantially rectangular package body that protects the LSI, and lead groups that are electrodes protrude from the front, rear, left, and right peripheral surfaces of the package body, and a plurality of leads forming each lead group are respectively provided. Bent and formed for surface mounting. The package body is, for example, transfer molded with an epoxy resin or the like, and a heat sink for heat dissipation is attached to the bottom surface, and an engagement piece is formed on the peripheral edge of the heat sink.

複数のリード群のうち、所定のリード群には、リードの省略により空隙が区画形成され、この空隙を介してヒートシンクの係合片がパッケージ本体に固定される。各リード群は、複数本のリードが所定のピッチで配列されることにより形成されるが、近年の高密度実装の要請に応じ、リードが低ピッチで多数化されており、一本当たりのリードの幅が狭くされて強度の低下を招いている。   Among the plurality of lead groups, a predetermined lead group has a gap formed by omitting the leads, and the engagement piece of the heat sink is fixed to the package body through the gap. Each lead group is formed by arranging a plurality of leads at a predetermined pitch. In response to the recent demand for high-density mounting, the number of leads is increased at a low pitch, and one lead per one. The width of the plate is narrowed, leading to a decrease in strength.

各リードは、アルミニウム等の材料により形成されていたが、近年、半導体パッケージの高密度化に伴い、柔らかい銅や銅合金により形成されて来ている。このような材質の変更により、近年のリードは、低抵抗が期待できるものの、強度に欠け、衝撃に脆いという特徴を有する。
なお、半導体パッケージは、表面実装時におけるリードの狭ピッチ化に限界があるのに鑑み、積層されることにより、パッケージの高密度化が図られる場合がある。
Each lead has been formed of a material such as aluminum, but has recently been formed of soft copper or copper alloy as the density of semiconductor packages increases. Due to such a material change, recent leads can be expected to have low resistance, but have characteristics that they lack strength and are brittle to impact.
In addition, in view of the limitation of the narrowing of the lead pitch during surface mounting, the semiconductor package may be stacked to increase the density of the package.

特開平10‐17073号公報JP 10-17073 A 特開2002‐240851号公報Japanese Patent Laid-Open No. 2002-240851 特開2003‐26281号公報Japanese Patent Laid-Open No. 2003-26281

従来におけるキャリアテープは、以上のように構成されているので、ポケット穴に半導体パッケージを適切に収納するのが容易ではなく、半導体パッケージが損傷しやすいという問題がある。この問題を具体的に説明すると、従来におけるキャリアテープは単にエンボス成形されるので、ポケット穴に位置決めリブや位置決め嵌合孔を形成する場合、これら位置決めリブや位置決め嵌合孔を高精度に形成することは容易ではない。また、半導体パッケージは、一般的にエポキシ樹脂でトランスファー成形される関係上、パッケージ本体やリードに寸法ばらつきの生じることが少なくなく、ポケット穴よりも公差が大きいので、寸法ばらつきを考慮する必要がある。   Since the conventional carrier tape is configured as described above, it is not easy to properly accommodate the semiconductor package in the pocket hole, and there is a problem that the semiconductor package is easily damaged. This problem will be described in detail. Since the conventional carrier tape is simply embossed, when the positioning rib or positioning fitting hole is formed in the pocket hole, the positioning rib or positioning fitting hole is formed with high accuracy. It is not easy. In addition, since semiconductor packages are generally transfer-molded with epoxy resin, dimensional variations often occur in the package body and leads, and tolerances are larger than pocket holes, so it is necessary to consider dimensional variations. .

以上の理由から、ポケット穴に半導体パッケージを高精度に位置決め収納するのは困難であり、ポケット穴の壁と半導体パッケージのリードとの衝突を回避することができず、係る衝突に伴い、半導体パッケージの姿勢が傾いてリードの変形等を招くことがある。   For the above reasons, it is difficult to position and store the semiconductor package in the pocket hole with high accuracy, and the collision between the wall of the pocket hole and the lead of the semiconductor package cannot be avoided. The posture of the lead may be inclined and lead deformation or the like may occur.

本発明は上記に鑑みなされたもので、凹部に電子部品を高精度に位置決め収納することにより、凹部の壁と電子部品のリードとの衝突を回避してリードの損傷を抑制することのできるキャリアテープを提供することを目的としている。   SUMMARY OF THE INVENTION The present invention has been made in view of the above, and a carrier capable of avoiding a collision between the wall of the recess and the lead of the electronic component and suppressing damage of the lead by positioning and storing the electronic component in the recess with high accuracy. The purpose is to provide tape.

本発明においては上記課題を解決するため、テープ材に、部品本体の周囲からリード群がそれぞれ突き出た電子部品を収納する凹部を設けたものであって、
凹部は、電子部品を包囲する包囲壁と、この包囲壁の開口した底を被覆する底板とを含み、包囲壁に、電子部品の所定のリード群に形成された空隙内に嵌入する位置規制部を設けるとともに、この位置規制部を電子部品の部品本体に接触可能とし、底板には、電子部品の部品本体を搭載する台座を設け、この台座により、電子部品のリード群と底板とを離隔させるようにしたことを特徴としている。
In the present invention, in order to solve the above-mentioned problem, the tape material is provided with a recess for storing the electronic components in which the lead groups protrude from the periphery of the component body,
The recess includes a surrounding wall that surrounds the electronic component and a bottom plate that covers an open bottom of the surrounding wall, and the position restricting portion that fits into the gap formed in the predetermined lead group of the electronic component on the surrounding wall. The position restricting portion can be brought into contact with the component body of the electronic component, and a base on which the component body of the electronic component is mounted is provided on the bottom plate, and the lead group of the electronic component and the bottom plate are separated by the base. It is characterized by doing so.

なお、凹部を平面略矩形に形成してその包囲壁を底板方向に向かうにしたがい徐々に狭まるよう傾斜させ、
電子部品を表面実装型の半導体パッケージとしてその部品本体の底部にはヒートシンクを取り付け、このヒートシンクの周縁部に係合片を形成し、この係合片を所定のリード群の空隙を介して部品本体に固定することができる。
In addition, the concave portion is formed in a substantially rectangular plane, and the surrounding wall is inclined so as to gradually become narrower toward the bottom plate direction,
A heat sink is attached to the bottom of the component body as an electronic component as a surface-mount type semiconductor package, an engagement piece is formed on the peripheral edge of the heat sink, and the engagement piece is inserted into the component body via a gap of a predetermined lead group. Can be fixed to.

また、凹部の包囲壁を形成する一対の対向壁のうち、少なくとも一の対向壁の中央部に位置規制部を設け、この位置規制部を、凹部の開口側から底板方向に向かうにしたがい徐々に傾斜する第一の傾斜面と、この第一の傾斜面の先端から底板に向かうにしたがい徐々に傾斜し、電子部品の部品本体に接触可能な第二の傾斜面とから形成することができる。   Also, a position restricting portion is provided at the center of at least one of the pair of facing walls forming the surrounding wall of the recess, and the position restricting portion is gradually increased from the opening side of the recess toward the bottom plate. It can be formed from a first inclined surface that is inclined and a second inclined surface that is gradually inclined from the front end of the first inclined surface toward the bottom plate and is capable of contacting the component main body of the electronic component.

また、凹部の包囲壁を形成する一対の対向壁のうち、少なくとも一の対向壁の中央部付近から隅部に亘る領域に位置規制部を設け、この位置規制部を、凹部の開口側から底板方向に向かうにしたがい徐々に傾斜する第一の傾斜面と、この第一の傾斜面の先端から底板に向かうにしたがい徐々に傾斜し、電子部品の部品本体に接触可能な第二の傾斜面とから形成することもできる。   Further, among the pair of opposing walls forming the surrounding wall of the recess, a position restricting portion is provided in a region extending from the vicinity of the central portion to the corner of at least one facing wall, and the position restricting portion is provided on the bottom plate from the opening side of the recess. A first inclined surface that gradually inclines as it goes in the direction, and a second inclined surface that inclines gradually as it goes from the tip of the first inclined surface toward the bottom plate and can contact the component body of the electronic component, It can also be formed from.

ここで、特許請求の範囲におけるテープ材は、成形法の他、単数種あるいは複数種の材料シートの積層等により形成することができる。このテープ材には、単数の凹部を設けたり、複数の凹部を設けることができる。また、電子部品には、少なくとも表面実装型の半導体パッケージ(例えば、QFPタイプ、HQFPタイプ、LQFPタイプ、TQFPタイプ等)が含まれる。   Here, the tape material in the claims can be formed by laminating a single kind or plural kinds of material sheets in addition to the forming method. This tape material can be provided with a single recess or a plurality of recesses. The electronic component includes at least a surface-mount type semiconductor package (for example, QFP type, HQFP type, LQFP type, TQFP type, etc.).

電子部品の所定のリード群は、一群のリード群、複数のリード群、全リード群でも良い。この所定のリード群に形成される空隙は、リードの本数を部分的に減少させることで生じたものでも良い。さらに、凹部の包囲壁を形成する一対の対向壁は、前後壁と両側壁のいずれでも良い。   The predetermined lead group of the electronic component may be a group of leads, a plurality of leads, or an entire lead group. The gap formed in the predetermined lead group may be generated by partially reducing the number of leads. Furthermore, the pair of opposing walls forming the surrounding wall of the recess may be either the front or rear wall or both side walls.

本発明によれば、テープ材の凹部に電子部品を収納する場合に、包囲壁から突き出た位置規制部の存在する方向に電子部品の空隙を向け、凹部内に電子部品を嵌め入れて台座に電子部品の部品本体を支持させれば、凹部に電子部品を収納することができる。この際、位置規制部が電子部品の空隙に干渉してクリアランスを埋めるとともに、部品本体の周囲に接触するので、電子部品が適切に位置決めされてそのリード群のリードが凹部の包囲壁に衝突することが少ない。   According to the present invention, when the electronic component is stored in the concave portion of the tape material, the gap of the electronic component is directed in the direction in which the position restricting portion protruding from the surrounding wall exists, and the electronic component is fitted in the concave portion to the pedestal. If the component body of the electronic component is supported, the electronic component can be stored in the recess. At this time, since the position restricting portion interferes with the gap of the electronic component to fill the clearance and contacts the periphery of the component main body, the electronic component is properly positioned and the lead of the lead group collides with the surrounding wall of the recess. There are few things.

本発明によれば、凹部に電子部品を高精度に位置決め収納することにより、凹部の壁と電子部品のリードとの衝突を回避してリードの損傷を抑制することができるという効果がある。   According to the present invention, by positioning and storing the electronic component in the recess with high accuracy, there is an effect that the collision between the wall of the recess and the lead of the electronic component can be avoided and damage to the lead can be suppressed.

また、請求項2記載の発明によれば、凹部の包囲壁を底板方向に向かうにしたがい徐々に狭まるよう傾斜させれば、成形時に凹部を傷付けることなく成形したり、凹部に収納した電子部品が外部に飛び出るのを防止することができる。また、電子部品を半導体パッケージとすれば、凹部に半導体パッケージを高精度に位置決めすることにより、凹部の包囲壁と半導体パッケージのリードとの衝突を防いでリードの損傷を抑制することができる。   According to the second aspect of the present invention, if the surrounding wall of the concave portion is inclined so as to be gradually narrowed in the direction of the bottom plate, the electronic component can be molded without damaging the concave portion during molding or stored in the concave portion. Jumping out can be prevented. Further, if the electronic component is a semiconductor package, the semiconductor package is positioned in the recess with high accuracy, thereby preventing a collision between the surrounding wall of the recess and the lead of the semiconductor package and suppressing damage to the lead.

また、請求項3記載の発明によれば、電子部品の空隙がリード群の中央に形成されている場合に、凹部の包囲壁と電子部品との衝突を回避することができる。また、位置規制部の第一の傾斜面が電子部品の空隙を誘導して対向するので、位置規制部と電子部品とを容易に位置合わせすることが可能になる。また、第二の傾斜面が電子部品の対向する空隙に嵌入して部品本体の周囲に接触するので、収納された電子部品を適切に位置決めすることが可能になる。   According to the third aspect of the present invention, when the gap of the electronic component is formed at the center of the lead group, the collision between the surrounding wall of the recess and the electronic component can be avoided. In addition, since the first inclined surface of the position restricting portion is opposed to the electronic component by guiding the air gap, the position restricting portion and the electronic component can be easily aligned. In addition, since the second inclined surface is fitted into the opposing gap of the electronic component and contacts the periphery of the component main body, the stored electronic component can be appropriately positioned.

また、請求項4記載の発明によれば、電子部品の空隙がリード群の中央ではなく、中央から隅部に亘る領域に形成されている場合に、凹部の包囲壁と電子部品との衝突を容易に回避することが可能になる。また、位置規制部の第一の傾斜面により、位置規制部と電子部品との簡単な位置合わせが期待できる。さらに、第二の傾斜面により、収納された電子部品の適正な位置決めが期待できる。   According to the invention described in claim 4, when the gap of the electronic component is formed not in the center of the lead group but in the region extending from the center to the corner, the collision between the surrounding wall of the recess and the electronic component is prevented. It can be easily avoided. Further, simple alignment between the position restricting portion and the electronic component can be expected by the first inclined surface of the position restricting portion. Furthermore, proper positioning of the stored electronic component can be expected by the second inclined surface.

本発明に係るキャリアテープの実施形態を模式的に示す全体斜視説明図である。It is a whole perspective explanatory view showing typically an embodiment of a carrier tape concerning the present invention. 本発明に係るキャリアテープの実施形態を模式的に示す部分平面説明図である。It is a partial plane explanatory view showing typically an embodiment of a carrier tape concerning the present invention. 本発明に係るキャリアテープの実施形態における半導体パッケージを模式的に示す裏面説明図である。It is back surface explanatory drawing which shows typically the semiconductor package in embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの実施形態におけるポケット穴を模式的に示す断面説明図である。It is a section explanatory view showing typically the pocket hole in the embodiment of the carrier tape concerning the present invention. 本発明に係るキャリアテープの実施形態におけるポケット穴に半導体パッケージを収納した状態を模式的に示す断面説明図である。It is a section explanatory view showing typically the state where a semiconductor package was stored in a pocket hole in an embodiment of a carrier tape concerning the present invention. 本発明に係るキャリアテープの実施形態におけるポケット穴に半導体パッケージを収納した状態を模式的に示す他の断面説明図である。It is another cross-sectional explanatory drawing which shows typically the state which accommodated the semiconductor package in the pocket hole in embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの第2の実施形態を模式的に示す部分平面説明図である。It is a partial plane explanatory view showing typically a 2nd embodiment of a carrier tape concerning the present invention. 本発明に係るキャリアテープの第2の実施形態におけるポケット穴を模式的に示す断面説明図である。It is sectional explanatory drawing which shows typically the pocket hole in 2nd Embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの第2の実施形態におけるポケット穴に半導体パッケージを収納した状態を模式的に示す断面説明図である。It is sectional explanatory drawing which shows typically the state which accommodated the semiconductor package in the pocket hole in 2nd Embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの第2の実施形態におけるポケット穴に半導体パッケージを収納した状態を模式的に示す他の断面説明図である。It is another cross-sectional explanatory drawing which shows typically the state which accommodated the semiconductor package in the pocket hole in 2nd Embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの第3の実施形態を模式的に示す部分平面説明図である。It is a partial plane explanatory view showing typically a 3rd embodiment of a carrier tape concerning the present invention. 本発明に係るキャリアテープの第3の実施形態におけるポケット穴を模式的に示す断面説明図である。It is sectional explanatory drawing which shows typically the pocket hole in 3rd Embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの第3の実施形態におけるポケット穴に半導体パッケージを収納した状態を模式的に示す断面説明図である。It is sectional explanatory drawing which shows typically the state which accommodated the semiconductor package in the pocket hole in 3rd Embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの第4の実施形態を模式的に示す部分平面説明図である。It is a partial plane explanatory view showing a 4th embodiment of a carrier tape concerning the present invention typically. 本発明に係るキャリアテープの第4の実施形態におけるポケット穴を模式的に示す断面説明図である。It is sectional explanatory drawing which shows typically the pocket hole in 4th Embodiment of the carrier tape which concerns on this invention. 本発明に係るキャリアテープの第4の実施形態におけるポケット穴に半導体パッケージを収納した状態を模式的に示す断面説明図である。It is sectional explanatory drawing which shows typically the state which accommodated the semiconductor package in the pocket hole in 4th Embodiment of the carrier tape which concerns on this invention.

以下、図面を参照して本発明の実施形態を説明すると、本実施形態におけるキャリアテープは、図1ないし図6に示すように、芯材であるリール1に巻回される可撓性のテープ材2に、HQFPタイプ等と呼称される表面実装型の半導体パッケージ10を収納するポケット穴20を複数形成し、各ポケット穴20の包囲壁21に、半導体パッケージ10の一対のリード群12にそれぞれ形成された空隙16内に嵌入する一対の位置規制部30を突設するようにしている。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. A carrier tape in the present embodiment is a flexible tape wound around a reel 1 as a core material as shown in FIGS. The material 2 is formed with a plurality of pocket holes 20 for housing a surface-mount type semiconductor package 10 called an HQFP type or the like, and each of the pair of lead groups 12 of the semiconductor package 10 is formed on the surrounding wall 21 of each pocket hole 20. A pair of position restricting portions 30 that are fitted into the formed gap 16 are projected.

テープ材2は、図1や図2に示すように、例えば所定の合成樹脂を含む成形材料を使用して連続した細長い帯形のシートに成形され、長手方向に平面略矩形のポケット穴20が所定の間隔で一列に配列形成されており、表面には、複数のポケット穴20を覆う薄いシートからなるトップテープ3が部分的に接着あるいは熱融着される。   As shown in FIGS. 1 and 2, the tape material 2 is formed into a continuous strip-shaped sheet using, for example, a molding material containing a predetermined synthetic resin, and a planar rectangular hole 20 is formed in the longitudinal direction. The top tape 3 made of a thin sheet covering the plurality of pocket holes 20 is partially bonded or heat-sealed to the surface.

テープ材2の成形材料としては、例えばポリ塩化ビニル、ポリスチレン、アモルファス、ポリエチレンテレフタレート、ポリカーボネート、ポリプロピレン、ポリブチレンテレフタレート、ABS樹脂等があげられる。これらは、単独で利用されたり、二種類以上のブレンドあるいはアロイ等が使用され、必要に応じてカーボン、金属酸化物、導電性高分子等の導電性材料が配合される。また、テープ材2を成形する場合の成形方法としては、例えばプレス成形法、真空成形法、圧空成形法、真空圧空成形法等があげられ、これらの成形方法により、テープ材2が0.2〜0.5mmの厚さに成形される。   Examples of the molding material for the tape material 2 include polyvinyl chloride, polystyrene, amorphous, polyethylene terephthalate, polycarbonate, polypropylene, polybutylene terephthalate, and ABS resin. These are used alone, or two or more kinds of blends or alloys are used, and conductive materials such as carbon, metal oxide, and conductive polymer are blended as necessary. Examples of the molding method for molding the tape material 2 include a press molding method, a vacuum molding method, a pressure air molding method, a vacuum pressure molding method, and the like. By these molding methods, the tape material 2 is 0.2. Molded to a thickness of ˜0.5 mm.

テープ材2の左右両側部のうち少なくとも一側部の長手方向には、複数の送り孔4が所定のピッチで一列に穿孔され、各送り孔4が平面円形に穿孔される。但し、図2に示すように、テープ材2の左右両側部の長手方向に複数の送り孔4がそれぞれ所定のピッチで穿孔される場合、各送り孔4は、平面円形でも良いが、送り装置との寸法誤差を吸収できるよう、平面小判形や楕円形に穿孔され、長軸がテープ材2の左右幅方向に向けられることが好ましい。   In the longitudinal direction of at least one side portion of the left and right side portions of the tape material 2, a plurality of feed holes 4 are drilled in a line at a predetermined pitch, and each feed hole 4 is drilled in a flat circular shape. However, as shown in FIG. 2, when a plurality of feed holes 4 are drilled at a predetermined pitch in the longitudinal direction of the left and right side portions of the tape material 2, each feed hole 4 may be a flat circular shape. Are preferably perforated into a flat oval shape or an oval shape, and the long axis is preferably oriented in the left-right width direction of the tape material 2.

半導体パッケージ10は、図2や図3に示すように、例えばLSIを保護する平面略矩形のパッケージ本体11を備え、このパッケージ本体11の前後左右の周面から電極であるリード群12がそれぞれ突出しており、各リード群12を形成する複数本のリード13がそれぞれ屈曲形成されてプリント基板の表面実装に供される。   As shown in FIGS. 2 and 3, the semiconductor package 10 includes, for example, a substantially rectangular package body 11 that protects an LSI, and lead groups 12 that are electrodes protrude from front, rear, left, and right peripheral surfaces of the package body 11. A plurality of leads 13 forming each lead group 12 are bent and provided for surface mounting of a printed circuit board.

パッケージ本体11は、例えばエポキシ樹脂等によりトランスファー成形され、底面には、放熱機能を発揮するヒートシンク14が装着される。このヒートシンク14は、例えば放熱作用を発揮する銅、アルミニウム、タングステン等の金属、これらの合金等を用いてパッケージ本体11の底面よりも小さい平面略矩形の平板に形成され、周縁部には一対の係合片15が180°の間隔をおいてそれぞれ一体形成されており、各係合片15がパッケージ本体11方向に屈曲される。   The package body 11 is, for example, transfer molded with an epoxy resin or the like, and a heat sink 14 that exhibits a heat dissipation function is attached to the bottom surface. The heat sink 14 is formed in a substantially rectangular flat plate that is smaller than the bottom surface of the package body 11 using, for example, a metal such as copper, aluminum, tungsten, or the like that exhibits a heat dissipation action, and an alloy thereof. The engagement pieces 15 are integrally formed with an interval of 180 °, and each engagement piece 15 is bent toward the package body 11.

複数のリード群12のうち、前後あるいは左右の相対向する一対のリード群12には、中央のリード13の省略により空隙16がそれぞれ区画形成され、各空隙16を介してヒートシンク14の屈曲した係合片15がパッケージ本体11の周面に係合して固定される。各リード群12は、複数本のリード13が所定のピッチで一列に配列されることにより形成されるが、近年の高密度実装の要請に応じ、リード13が低ピッチで多数化される。各リード13は、例えば銅や銅合金により略Z字形に屈曲形成され、図示しないプリント基板の表面にハンダリフローにより接合固定される。   Among the plurality of lead groups 12, a pair of lead groups 12 facing each other in the front-rear direction or the left-right direction is formed with a space 16 by omitting the central lead 13, and the heat sink 14 is bent through each space 16. The joining piece 15 is engaged with and fixed to the peripheral surface of the package body 11. Each lead group 12 is formed by arranging a plurality of leads 13 in a line at a predetermined pitch, but the number of leads 13 is increased at a low pitch in response to the recent demand for high-density mounting. Each lead 13 is bent and formed in a substantially Z shape by, for example, copper or a copper alloy, and is bonded and fixed to the surface of a printed board (not shown) by solder reflow.

各ポケット穴20は、図2、図4ないし図6に示すように、テープ材2の裏面から下方に突出して半導体パッケージ10を包囲する略枠形の包囲壁21と、この包囲壁21の開口した底を被覆する底板25とを一体に備えた断面略皿形(断面略トレイ形でもある)に形成され、半導体パッケージ10の大きさに対応する大きさに形成される。   As shown in FIGS. 2, 4 to 6, each pocket hole 20 protrudes downward from the back surface of the tape material 2 to surround the semiconductor package 10, and an opening of the surrounding wall 21. The bottom plate 25 that covers the bottom is integrally formed with a substantially dish-shaped cross section (also having a substantially cross-sectional tray shape), and has a size corresponding to the size of the semiconductor package 10.

包囲壁21は、その前壁22と後壁23、及び左右両側の側壁24がそれぞれ対向し、四隅部がそれぞれ面取り形成される。前後左右の壁22・23・24は、成形の便宜等を図る観点から、開口側から底板25方向に向かうにしたがい徐々に狭まるようそれぞれ傾斜形成される。   The surrounding wall 21 has a front wall 22, a rear wall 23, and left and right side walls 24 facing each other, and four corners are chamfered. The front, rear, left and right walls 22, 23, and 24 are formed so as to be gradually narrowed from the opening side toward the bottom plate 25 from the viewpoint of convenience of molding.

これら前後左右の壁22・23・24の傾斜角度は、例えば1〜20°の範囲に調整される。傾斜角度が1〜20°の範囲なのは、1°以上であれば、成形時の壁面に擦り傷が発生するのを有効に防止することができるからである。また、20°以下であれば、ポケット穴20に収納した半導体パッケージ10が飛び出るのを防ぐことができるからである。   The inclination angles of the front, rear, left and right walls 22, 23, and 24 are adjusted to a range of 1 to 20 °, for example. The reason why the inclination angle is in the range of 1 to 20 ° is that if it is 1 ° or more, it is possible to effectively prevent the generation of scratches on the wall surface during molding. Further, if it is 20 ° or less, the semiconductor package 10 accommodated in the pocket hole 20 can be prevented from popping out.

底板25の周縁部を除く中央部付近は、断面略逆すり鉢形に底上げされて台座26を区画形成し、この台座26が半導体パッケージ10のパッケージ本体11を着脱自在に支持搭載する。台座26は、面取りされた平面略矩形に形成され、必要に応じて表面が平坦化されたり、凹凸に形成されて半導体パッケージ10との接触面積を減少させる。   The vicinity of the central portion excluding the peripheral edge of the bottom plate 25 is raised to a substantially inverted mortar shape to define a pedestal 26, and the pedestal 26 detachably supports and mounts the package body 11 of the semiconductor package 10. The pedestal 26 is formed into a substantially rectangular chamfered flat surface, and the surface thereof is flattened as necessary, or formed to be uneven so as to reduce the contact area with the semiconductor package 10.

このような台座26は、半導体パッケージ10のヒートシンク14に接触することにより、半導体パッケージ10のリード群12が底板25の表面周縁部に接触しないよう僅かに離隔させ、リード群12が底板25に接触して磨耗したり、汚れて性能が低下するのを有効に防止する。   Such a pedestal 26 contacts the heat sink 14 of the semiconductor package 10, so that the lead group 12 of the semiconductor package 10 is slightly separated so as not to contact the surface periphery of the bottom plate 25, and the lead group 12 contacts the bottom plate 25. Therefore, it effectively prevents the performance from being worn or soiled.

一対の位置規制部30は、図2、図4ないし図6に示すように、包囲壁21の相対向する前壁22と後壁23の中央部にそれぞれ一体的に配設され、ポケット穴20の内方向、換言すれば、台座26方向に突出して相互に対向する。各位置規制部30は、成形性の向上を図る観点から、ポケット穴20の開口側から底板25方向に向かうにしたがい徐々に傾斜する第一の傾斜面31と、この第一の傾斜面31の先端から底板25に向かうにしたがい徐々に傾斜する第二の傾斜面32とを備えて一体形成される。   As shown in FIGS. 2, 4 to 6, the pair of position restricting portions 30 are integrally disposed at the center portions of the front wall 22 and the rear wall 23 facing each other of the surrounding wall 21, respectively. In other words, in other words, project in the direction of the pedestal 26 and face each other. From the viewpoint of improving the moldability, each position restricting portion 30 includes a first inclined surface 31 that is gradually inclined from the opening side of the pocket hole 20 toward the bottom plate 25, and the first inclined surface 31. A second inclined surface 32 that is gradually inclined from the front end toward the bottom plate 25 is integrally formed.

第一の傾斜面31は、少なくとも前壁22あるいは後壁23の上部に一体化され、半導体パッケージ10の収納時に半導体パッケージ10の空隙16を区画するリード13とリード13の間に挿入されるとともに、これらのリード13に側面が接触し、半導体パッケージ10の空隙16を誘導可能なように対向する。また、第二の傾斜面32は、少なくとも底板25の周縁部に一体化され、半導体パッケージ10の対向する空隙16に嵌入してパッケージ本体11の周面あるいはヒートシンク14の係合片15に接触し、収納された半導体パッケージ10を位置決めするよう機能する。   The first inclined surface 31 is integrated with at least the upper portion of the front wall 22 or the rear wall 23 and is inserted between the lead 13 and the lead 13 that define the gap 16 of the semiconductor package 10 when the semiconductor package 10 is stored. The side surfaces of these leads 13 are in contact with each other so that the gap 16 of the semiconductor package 10 can be guided. The second inclined surface 32 is integrated with at least the peripheral portion of the bottom plate 25 and is fitted into the opposing gap 16 of the semiconductor package 10 to contact the peripheral surface of the package body 11 or the engagement piece 15 of the heat sink 14. , And functions to position the stored semiconductor package 10.

上記構成において、キャリアテープのポケット穴20に半導体パッケージ10を収納する場合には、ポケット穴20の前後方向に半導体パッケージ10の一対の空隙16を向け、ポケット穴20に半導体パッケージ10を嵌入して台座26にヒートシンク14を搭載すれば、ポケット穴20に半導体パッケージ10を収納することができる。この際、各位置規制部30の傾いた第二の傾斜面32が半導体パッケージ10の空隙16に嵌入してパッケージ本体11の周面、又はヒートシンク14の係合片15に接触することにより、半導体パッケージ10が適切に位置決めされる。   In the above configuration, when the semiconductor package 10 is stored in the pocket hole 20 of the carrier tape, the pair of gaps 16 of the semiconductor package 10 are directed in the front-rear direction of the pocket hole 20 and the semiconductor package 10 is inserted into the pocket hole 20. If the heat sink 14 is mounted on the base 26, the semiconductor package 10 can be stored in the pocket hole 20. At this time, the inclined second inclined surface 32 of each position restricting portion 30 is fitted into the gap 16 of the semiconductor package 10 and contacts the peripheral surface of the package body 11 or the engagement piece 15 of the heat sink 14. Package 10 is properly positioned.

上記構成によれば、ポケット穴20の突き出た一対の位置規制部30が半導体パッケージ10のパッケージ本体11を位置決めしてその前後左右への位置ずれを防止するので、例えポケット穴20やその一部を高精度に形成できず、半導体パッケージ10のパッケージ本体11やリード13に寸法ばらつきが存在しても、ポケット穴20に半導体パッケージ10を高精度に位置決め収納することができる。   According to the above configuration, the pair of position restricting portions 30 projecting from the pocket holes 20 position the package body 11 of the semiconductor package 10 to prevent the front / rear / left / right misalignment. The semiconductor package 10 can be positioned and accommodated in the pocket hole 20 with high accuracy even if the package body 11 and the leads 13 of the semiconductor package 10 have dimensional variations.

したがって、ポケット穴20の包囲壁21と半導体パッケージ10のリード13との衝突を容易に回避することができ、衝突に伴い、半導体パッケージ10の姿勢が傾いてリード13の変形・損傷等を招く事態を防止することができる。また、一対の位置規制部30により半導体パッケージ10を挟んでその回転を抑制することができるので、リード群12の一部のリード13に応力が集中して損傷を招くのを防ぐことが可能になる。さらに、位置規制部30の第一、第二の傾斜面31・32がそれぞれ傾いているので、位置規制部30を成形して脱型する際の作業の容易化を図ることができる。   Therefore, the collision between the surrounding wall 21 of the pocket hole 20 and the lead 13 of the semiconductor package 10 can be easily avoided, and the posture of the semiconductor package 10 is inclined and the lead 13 is deformed / damaged due to the collision. Can be prevented. Further, since the rotation of the semiconductor package 10 can be suppressed by sandwiching the semiconductor package 10 by the pair of position restricting portions 30, it is possible to prevent stress from being concentrated on some leads 13 of the lead group 12 and causing damage. Become. Furthermore, since the first and second inclined surfaces 31 and 32 of the position restricting portion 30 are inclined, the work when the position restricting portion 30 is molded and removed can be facilitated.

次に、図7ないし図10は本発明の第2の実施形態を示すもので、この場合には、半導体パッケージ10の空隙16の位置変更に応じ、包囲壁21を形成する前壁22と後壁23の中央部から隅部27に亘る領域に位置規制部30をそれぞれ対設するようにしている。   Next, FIGS. 7 to 10 show a second embodiment of the present invention. In this case, the front wall 22 and the rear wall that form the surrounding wall 21 according to the position change of the gap 16 of the semiconductor package 10 are shown. The position restricting portions 30 are respectively provided in a region extending from the center portion to the corner portion 27 of the wall 23.

半導体パッケージ10は、前後あるいは左右の相対向する一対のリード群12の中央から隅部に亘るリード13の省略により空隙16がそれぞれ区画形成される。また、各位置規制部30は、上記実施形態同様、ポケット穴20の開口側から底板25方向に向かうにしたがい徐々に傾斜する第一の傾斜面31と、この第一の傾斜面31の先端から底板25に向かうにしたがい徐々に傾斜する第二の傾斜面32とから形成される。その他の部分については、上記実施形態と略同様であるので説明を省略する。   In the semiconductor package 10, the gaps 16 are defined by the omission of the leads 13 from the center to the corners of the pair of lead groups 12 facing each other in the front-rear or left-right direction. Similarly to the above-described embodiment, each position restricting portion 30 includes a first inclined surface 31 that gradually inclines from the opening side of the pocket hole 20 toward the bottom plate 25, and a tip of the first inclined surface 31. It forms from the 2nd inclined surface 32 which inclines gradually as it goes to the baseplate 25. As shown in FIG. The other parts are substantially the same as those in the above embodiment, and thus description thereof is omitted.

本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、半導体パッケージ10の空隙16がリード群12の中央ではなく、中央から隅部27に亘る領域に形成されていても、ポケット穴20の包囲壁21と半導体パッケージ10との衝突を容易に回避することができるのは明らかである。   Even in this embodiment, the same effect as the above embodiment can be expected, and even if the gap 16 of the semiconductor package 10 is formed not in the center of the lead group 12 but in the region extending from the center to the corner 27, the pocket Obviously, the collision between the surrounding wall 21 of the hole 20 and the semiconductor package 10 can be easily avoided.

次に、図11ないし図13は本発明の第3の実施形態を示すもので、この場合には、包囲壁21を形成する前壁22の中央部のみに位置規制部30を突設し、位置規制部30の数を減少させるようにしている。その他の部分については、上記実施形態と略同様であるので説明を省略する。   Next, FIG. 11 thru | or FIG. 13 shows the 3rd Embodiment of this invention, In this case, the position control part 30 is protrudingly provided only in the center part of the front wall 22 which forms the surrounding wall 21, The number of position restricting portions 30 is reduced. The other parts are substantially the same as those in the above embodiment, and thus description thereof is omitted.

本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、包囲壁21に位置規制部30が突設されない場合に比べ、がたつきを約1/2以下に抑えることができるので、半導体パッケージ10の回転や損傷を約1/2以下に抑制できるのは明らかである。また、位置規制部30の減少により、キャリアテープを成形する型構造の簡素化が期待できる。   In this embodiment, the same effect as that of the above embodiment can be expected, and the backlash can be suppressed to about ½ or less compared to the case where the position restricting portion 30 does not protrude from the surrounding wall 21. Clearly, the rotation and damage of the semiconductor package 10 can be suppressed to about ½ or less. Further, due to the decrease in the position restricting portion 30, it is possible to expect simplification of the mold structure for molding the carrier tape.

次に、図14ないし図16は本発明の第4の実施形態を示すもので、この場合には、包囲壁21を形成する前壁22の中央部から隅部27に亘る領域のみに位置規制部30を突設し、位置規制部30の数を減少させるようにしている。その他の部分については、上記実施形態と略同様であるので説明を省略する。
本実施形態においても上記実施形態と同様の作用効果が期待でき、しかも、位置規制部30の多様化を図ることができる。
Next, FIGS. 14 to 16 show a fourth embodiment of the present invention. In this case, the position is restricted only in the region extending from the center portion to the corner portion 27 of the front wall 22 forming the surrounding wall 21. The portions 30 are provided so as to reduce the number of position restricting portions 30. The other parts are substantially the same as those in the above embodiment, and thus description thereof is omitted.
Also in this embodiment, the same effect as the said embodiment can be anticipated, and also the position control part 30 can be diversified.

なお、上記実施形態におけるテープ材2の表面には導電コーティングを施しても良い。また、半導体パッケージ10は、空隙16があれば、パッケージ本体11の底面にヒートシンク14が装着されないタイプでも良い。また、ヒートシンク14の周縁部四辺から係合片15をそれぞれ伸長し、この係合片15の増加に応じ、各リード群12に空隙16を区画形成しても良い。また、台座26の中央部に貫通孔を穿孔し、この貫通孔を利用して半導体パッケージ10を光電センサで検出したり、半導体パッケージ10を押し出してポケット穴20から取り出すことも可能である。   In addition, you may give a conductive coating to the surface of the tape material 2 in the said embodiment. Further, the semiconductor package 10 may be of a type in which the heat sink 14 is not attached to the bottom surface of the package body 11 as long as there is a gap 16. Alternatively, the engagement pieces 15 may be extended from the four peripheral edges of the heat sink 14, and the gaps 16 may be defined in each lead group 12 as the number of the engagement pieces 15 increases. It is also possible to make a through hole in the center of the pedestal 26 and use the through hole to detect the semiconductor package 10 with a photoelectric sensor, or push the semiconductor package 10 out of the pocket hole 20.

また、半導体パッケージ10の空隙16の箇所に応じ、包囲壁21を形成する側壁24の中央部、あるいは側壁24の中央部から隅部27に亘る領域に位置規制部30を突設することも可能である。また、空隙16の数に応じ、包囲壁21を形成する前壁22、後壁23、側壁24の中央部等に位置規制部30をそれぞれ突設することも可能である。位置規制部30を複数個所に配設する場合、テープ材2の長手方向に直交するポケット穴20の中心線の線対称位置に配設箇所が限定されるものではなく、点対称位置でも良く、非対称位置でも良い。   Further, depending on the location of the gap 16 of the semiconductor package 10, it is possible to project the position restricting portion 30 in the central portion of the side wall 24 that forms the surrounding wall 21, or in the region extending from the central portion of the side wall 24 to the corner portion 27. It is. Further, depending on the number of the gaps 16, it is possible to project the position restricting portions 30 on the front wall 22, the rear wall 23, the central portion of the side wall 24, etc. that form the surrounding wall 21. When the position restricting portion 30 is disposed at a plurality of locations, the disposed portion is not limited to the line symmetrical position of the center line of the pocket hole 20 orthogonal to the longitudinal direction of the tape material 2, and may be a point symmetrical position, An asymmetric position is also acceptable.

また、第一の傾斜面31は、包囲壁21の上部ではなく、上下方向における中間部付近に一体化することができる。さらに、第二の傾斜面32は、パッケージ本体11の周面に直接的に接触しても良いし、ヒートシンク14の一部を介し間接的に接触するものでも良く、これら両者に接触するものでも良い。   Moreover, the 1st inclined surface 31 can be integrated not in the upper part of the surrounding wall 21, but in the intermediate part vicinity in the up-down direction. Further, the second inclined surface 32 may be in direct contact with the peripheral surface of the package body 11, may be in indirect contact with a part of the heat sink 14, or may be in contact with both of them. good.

本発明に係るキャリアテープは、電気、電子、半導体の製造分野等で使用することができる。   The carrier tape according to the present invention can be used in the fields of electrical, electronic, and semiconductor manufacturing.

1 リール
2 テープ材
10 半導体パッケージ(電子部品)
11 パッケージ本体(部品本体)
12 リード群
13 リード
14 ヒートシンク
15 係合片
16 空隙
20 ポケット穴(凹部)
21 包囲壁
22 前壁(対向壁)
23 後壁(対向壁)
24 側壁
25 底板
26 台座
27 隅部
30 位置規制部
31 第一の傾斜面
32 第二の傾斜面
1 reel 2 tape material 10 semiconductor package (electronic component)
11 Package body (component body)
12 Lead group 13 Lead 14 Heat sink 15 Engagement piece 16 Air gap 20 Pocket hole (concave portion)
21 Surrounding wall 22 Front wall (opposite wall)
23 Rear wall (opposite wall)
24 Side wall 25 Bottom plate 26 Pedestal 27 Corner portion 30 Position restricting portion 31 First inclined surface 32 Second inclined surface

Claims (4)

テープ材に、部品本体の周囲からリード群がそれぞれ突き出た電子部品を収納する凹部を設けたキャリアテープであって、
凹部は、電子部品を包囲する包囲壁と、この包囲壁の開口した底を被覆する底板とを含み、包囲壁に、電子部品の所定のリード群に形成された空隙内に嵌入する位置規制部を設けるとともに、この位置規制部を電子部品の部品本体に接触可能とし、底板には、電子部品の部品本体を搭載する台座を設け、この台座により、電子部品のリード群と底板とを離隔させるようにしたことを特徴とするキャリアテープ。
A carrier tape provided with a recess for storing electronic components in which a lead group protrudes from the periphery of the component body on the tape material,
The recess includes a surrounding wall that surrounds the electronic component and a bottom plate that covers an open bottom of the surrounding wall, and the position restricting portion that fits into the gap formed in the predetermined lead group of the electronic component on the surrounding wall. The position restricting portion can be brought into contact with the component body of the electronic component, and a base on which the component body of the electronic component is mounted is provided on the bottom plate, and the lead group of the electronic component and the bottom plate are separated by the base. A carrier tape characterized by that.
凹部を平面略矩形に形成してその包囲壁を底板方向に向かうにしたがい徐々に狭まるよう傾斜させ、
電子部品を表面実装型の半導体パッケージとしてその部品本体の底部にはヒートシンクを取り付け、このヒートシンクの周縁部に係合片を形成し、この係合片を所定のリード群の空隙を介して部品本体に固定した請求項1記載のキャリアテープ。
The concave portion is formed in a substantially rectangular plane, and the surrounding wall is inclined so that it gradually narrows in the direction of the bottom plate,
A heat sink is attached to the bottom of the component body as an electronic component as a surface-mount type semiconductor package, an engagement piece is formed on the peripheral edge of the heat sink, and the engagement piece is inserted into the component body via a gap of a predetermined lead group. The carrier tape according to claim 1, which is fixed to the tape.
凹部の包囲壁を形成する一対の対向壁のうち、少なくとも一の対向壁の中央部に位置規制部を設け、この位置規制部を、凹部の開口側から底板方向に向かうにしたがい徐々に傾斜する第一の傾斜面と、この第一の傾斜面の先端から底板に向かうにしたがい徐々に傾斜し、電子部品の部品本体に接触可能な第二の傾斜面とから形成した請求項1又は2記載のキャリアテープ。   A position restricting portion is provided at the center of at least one of the pair of facing walls forming the enclosing wall of the recess, and the position restricting portion is gradually inclined from the opening side of the recess toward the bottom plate. 3. The first inclined surface and a second inclined surface that is gradually inclined from the front end of the first inclined surface toward the bottom plate and can contact the component main body of the electronic component. Carrier tape. 凹部の包囲壁を形成する一対の対向壁のうち、少なくとも一の対向壁の中央部付近から隅部に亘る領域に位置規制部を設け、この位置規制部を、凹部の開口側から底板方向に向かうにしたがい徐々に傾斜する第一の傾斜面と、この第一の傾斜面の先端から底板に向かうにしたがい徐々に傾斜し、電子部品の部品本体に接触可能な第二の傾斜面とから形成した請求項1又は2記載のキャリアテープ。   Of the pair of opposing walls forming the surrounding wall of the recess, a position restricting portion is provided in a region extending from the vicinity of the central portion to the corner of at least one facing wall, and the position restricting portion is provided in the direction of the bottom plate from the opening side of the recess. Formed from a first inclined surface that gradually inclines as it goes and a second inclined surface that inclines gradually from the tip of the first inclined surface to the bottom plate and can contact the component body of the electronic component The carrier tape according to claim 1 or 2.
JP2011178204A 2011-08-17 2011-08-17 Carrier tape Pending JP2013039946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011178204A JP2013039946A (en) 2011-08-17 2011-08-17 Carrier tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011178204A JP2013039946A (en) 2011-08-17 2011-08-17 Carrier tape

Publications (1)

Publication Number Publication Date
JP2013039946A true JP2013039946A (en) 2013-02-28

Family

ID=47888734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011178204A Pending JP2013039946A (en) 2011-08-17 2011-08-17 Carrier tape

Country Status (1)

Country Link
JP (1) JP2013039946A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016120935A (en) * 2014-12-24 2016-07-07 信越ポリマー株式会社 Carrier tape for electronic component and method of manufacturing the same
WO2018157280A1 (en) * 2017-02-28 2018-09-07 3M Innovative Properties Company Carrier tape for electronic components

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016120935A (en) * 2014-12-24 2016-07-07 信越ポリマー株式会社 Carrier tape for electronic component and method of manufacturing the same
WO2018157280A1 (en) * 2017-02-28 2018-09-07 3M Innovative Properties Company Carrier tape for electronic components
CN110325457A (en) * 2017-02-28 2019-10-11 3M创新有限公司 Carrying belt for electronic component
CN110325457B (en) * 2017-02-28 2021-05-04 3M创新有限公司 Carrier tape for electronic components

Similar Documents

Publication Publication Date Title
US20210294392A1 (en) Memory devices
US7828152B2 (en) Carrier tape, electronic-component accommodating member and method of transporting electronic component
JP2013039946A (en) Carrier tape
JP4051200B2 (en) Container for electrical equipment
WO2021033398A1 (en) Wiring circuit board, container and board containing set
JP2001028391A (en) Tray for storing semiconductor integrated circuit device
JP2018082069A (en) Semiconductor device and semiconductor device manufacturing method
JP3148984U (en) Carrier tape
JP2009166876A (en) Electronic component storage tape
JP6446262B2 (en) Carrier tape for electronic parts and method for manufacturing the same
JPH09124092A (en) Electronic component carrier
KR101255582B1 (en) Heat radiating plate storage tray
JP4518707B2 (en) Carrier tape
JP6430811B2 (en) Carrier tape for electronic parts and method for manufacturing the same
JP4124516B2 (en) Carrier tape
JP7285898B2 (en) Wiring circuit board, container and board housing set
JP4133243B2 (en) Carrier tape
US11503722B2 (en) Enclosure for power supply circuit board and power supply unit
CN110213928B (en) Electronic device
JP2009007055A (en) Tray for semiconductor integrated circuit device, and manufacturing process for semiconductor device
JP7226682B2 (en) Carrier tape body and carrier tape
TWI424457B (en) Slide switch
JP2018041756A (en) Electronic circuit unit
JP2000327025A (en) Carrier tape
JP6762271B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150507