JP2009007055A - Tray for semiconductor integrated circuit device, and manufacturing process for semiconductor device - Google Patents
Tray for semiconductor integrated circuit device, and manufacturing process for semiconductor device Download PDFInfo
- Publication number
- JP2009007055A JP2009007055A JP2007172427A JP2007172427A JP2009007055A JP 2009007055 A JP2009007055 A JP 2009007055A JP 2007172427 A JP2007172427 A JP 2007172427A JP 2007172427 A JP2007172427 A JP 2007172427A JP 2009007055 A JP2009007055 A JP 2009007055A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- integrated circuit
- semiconductor integrated
- circuit device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stackable Containers (AREA)
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体集積回路装置、特にボールグリッドアレイやピングリッドアレイ等のパッケージ下面に接続用端子を多数有する半導体集積回路装置を収納するためのトレイおよび当該トレイを使用した半導体装置の製造方法に関する。 The present invention relates to a semiconductor integrated circuit device, in particular, a tray for housing a semiconductor integrated circuit device having a large number of connection terminals on the lower surface of a package such as a ball grid array or a pin grid array, and a method of manufacturing a semiconductor device using the tray. .
半導体集積回路装置(以下、半導体装置という。)のパッケージタイプとして、ボールグリッドアレイタイプやピングリッドアレイタイプ等のパッケージの一方の面に接続用端子が配置されたものがある。ボールグリッドアレイタイプは、接続用端子であるボール端子がパッケージの下面にマトリックス状に配置された構造を有する。また、ピングリッドアレイタイプは、接続用端子であるリードピンが、パッケージの下面にマトリックス状に配置された構造を有する。 As a package type of a semiconductor integrated circuit device (hereinafter, referred to as a semiconductor device), there is a type in which a connection terminal is arranged on one surface of a package such as a ball grid array type or a pin grid array type. The ball grid array type has a structure in which ball terminals as connection terminals are arranged in a matrix on the lower surface of a package. The pin grid array type has a structure in which lead pins as connection terminals are arranged in a matrix on the lower surface of the package.
図8は、ボールグリッドアレイタイプの半導体装置(以下、BGAという。)の構造を示す図である。図8(a)は側面図、図8(b)は平面図、図8(c)は底面図である。図8(a)および図8(b)に示すように、半導体装置5のパッケージ2は、図示しない半導体チップが実装される基板3と、基板3の半導体チップ実装面を被覆するモールドレジン4からなる。基板3には、半導体チップと電気的に接続する複数の配線が形成されており、各配線は、基板3の裏面(モールドレジン4で覆われた面が表面)で、ボール端子1とそれぞれ接続されている。基板3の裏面には、図8(c)に示すように、多数のボール端子1がマトリックス状に配置されている。なお、ピングリッドアレイタイプの半導体装置(以下、PGAという。)では、図8(a)および図8(c)のボール端子1に代えて接続用端子であるリードピンが配置されている。リードピンは、例えば、銀ロウ等の接着方法を用いて基板3の裏面に固定されている。BGAやPGAは、いずれも、パッケージの外周に接続用端子を備えるクアドフラットパッケージ(QFP)等に比較して接続用端子の数を多くでき、また、電気ノイズの発生が少ない等の特徴を有している。
FIG. 8 is a diagram showing a structure of a ball grid array type semiconductor device (hereinafter referred to as BGA). 8A is a side view, FIG. 8B is a plan view, and FIG. 8C is a bottom view. As shown in FIGS. 8A and 8B, the
BGAやPGAは、専用トレイに収納された状態で、工程間の搬送および出荷輸送等が行われる。近年、BGAのボール端子1を構成する半田ボールは、鉛半田ボールから、鉛を実質的に含有しない鉛フリー半田ボールへ移行している。このため、基板3の配線端子部と半田ボールとの接着強度が弱くなり、半田ボールが搬送中に離脱する等の接続用端子の損傷が顕著になっている。
BGA and PGA are transported between processes and shipped and transported in a state of being stored in a dedicated tray. In recent years, solder balls constituting the
図9は、従来の一般的なトレイの全体構成を示す図である。また、図10は、当該トレイの収納部(図9に破線P1で示す領域)の構造を拡大して示す図である。図9に示すように、トレイ100の表面101には、BGAやPGA等の半導体装置を収容する複数の収納部110が形成されている。図10に示すように、収納部110は、トレイ100の表面101に突設された、平面視において略長方形状の4体のブロック111を備える。各ブロック111は、半導体装置の外周を構成する4辺の各辺に対応してそれぞれ配置されている。
FIG. 9 is a diagram showing an overall configuration of a conventional general tray. FIG. 10 is an enlarged view showing the structure of the tray storage section (the area indicated by the broken line P1 in FIG. 9). As shown in FIG. 9, a plurality of
また、半導体装置に沿う方向の各ブロック111の両端部には、さらに上方に突出する突出部111aが形成されている。図10において、網掛けを付した領域が、突出部111aである。各ブロック111により囲まれた領域の中央部には、半導体装置の端子(ボール端子やリードピン)をトレイ表面に対して非接触状態とするための凹形状のポケット112が形成されている。この収納部110に半導体装置を収納した場合、各ブロック111の半導体装置側の壁面111bが、半導体装置の水平方向の移動を規制する。このため、半導体装置は、水平方向にほとんど移動しない。また、トレイ100は、半導体装置を収納した状態で、同型の空のトレイ100を重ねることにより、トレイ100に収納した半導体装置の飛び出しを防止する蓋として機能させることができるようになっている。また、例えば、半導体装置の接続用端子を検査する場合、半導体装置の接続用端子が配列された面を露出させる必要がある。この場合、空のトレイ100を重ねた状態で、トレイ100の表裏を反転させることにより、蓋として使用したトレイの裏側に半導体装置を、表裏を反転させた状態で移載する手法が用いられることが多い。このため、トレイ100の裏側にも、半導体装置を収納する収納部を設けることが一般的である。
Further, at both ends of each
図11は、トレイ100の裏面102を示す図である。また、図12は、トレイ100の裏面側の収納部(図11に破線P2で示す領域)の構造を拡大して示す図である。裏面側の収納部120は、通常、上述のように蓋として使用した際に、表面側の収納部110と位置が重なるように配置されている。すなわち、1つのトレイにおいて、裏面側の収納部120は、表面側の収納部110と同軸に位置が重なる状態で形成されている。表側の収納部110と同様に、裏面側の収納部120も、トレイ100の裏面に突設された、平面視において略長方形状の4体のブロック121を備える。各ブロック121は、トレイ100を重ねたときに、表側の各ブロック111と対向する位置にそれぞれ配置されている。各ブロック121の中央部には、さらに上方に突出する突出部121aが形成されている。図12において、網掛けを付した領域が、突出部121aである。各ブロック121により囲まれた領域の中央部には、半導体装置のモールドレジン4で覆われた部分をトレイ裏面102に対して非接触状態とするための凹形状のポケット122が形成されている。収納部120に収納された半導体装置は、各ブロック121の半導体装置側の壁面121bにより、水平方向の移動が規制される。
FIG. 11 is a view showing the
突出部121aは、トレイ100を重ねたときに、対向する表面側のブロック111に設けられた突出部111aの間に嵌合する。したがって、トレイ100を重ねた状態で表裏を反転させた場合、一方のトレイ100の表面側収納部110から他方のトレイ100の裏面側収納部120に半導体装置をスムーズに受け渡すことができる。同様に、一方のトレイ100の裏面側収納部120から他方のトレイ100の表面側収納部110に半導体装置5をスムーズに受け渡すことができる。
When the
後掲の特許文献1には、各収納部110、120を構成するブロック111、121の壁面111b、121bが1本の直線をなすようにしたトレイが開示されている。この場合、各ブロック111、121の半導体装置に沿う方向の長さが、図8(b)に示す半導体装置の一辺の長さa(図8参照。)より短く形成されている。このため、収納した半導体装置5の基板3のコーナー部(図8(b)、図8(c)の矢指部Eの部分)が、各ブロック111、121に接することがない。このため、コーナー部Eとブロック111、121の衝突に起因する基板3の破損やブロック111、121の破損が防止される。また、各ブロック111、121の壁面と半導体装置5の側面とは水平面内において線接触となるため、半導体装置の回転方向の移動も規制される。
また、後掲の特許文献2には、トレイに凹形状のポケット112を設けず、各ブロック111、121の壁面111b、121bに相当する部位から下方に傾斜面を形成したトレイが開示されている。当該トレイでは、傾斜面により、半導体装置の端子が配列された面の外縁部6a(図8(c)参照。)を支持するとともに、傾斜面の傾斜角度を適切に設定することにより、半導体装置の端子とトレイとを非接触状態にしている。
しかしながら、上述した従来のトレイ100は、半導体装置の端子とトレイ100とを非接触状態にするため、収納部110中央部の凹形状のポケット112で半導体装置の基板3の外周全体を支持している。したがって、接続用端子とトレイ100とは非接触状態であるが、基板3の端部下面がトレイ100と接触している。このため、トレイ100は、パッケージ2のコーナー部Eとも接することになり、コーナー部Eは、完全な非接触状態とはならない。
However, the above-described
また、傾斜面を用いたトレイでは、トレイの設計が複雑になる上、半導体装置が常に水平に支持されるとは限らない。すなわち、半導体装置の収納性および安定性に課題がある。特許文献2では、裏面側収納部のコーナー部にブロックを設け、半導体装置が水平に支持されるように、半導体装置の位置を規制するようにしている。したがって、本形態においても、半導体装置のコーナー部Eは、完全な非接触状態とならない。
In addition, in a tray using an inclined surface, the design of the tray is complicated, and the semiconductor device is not always supported horizontally. That is, there is a problem in the storage property and stability of the semiconductor device. In
すなわち、上記従来構造のトレイでは、パッケージ2のコーナー部EがBGA5を支持する支持部113(図10参照)または支持部123(図12参照)に接触する。そのため、BGA5を収納した状態でトレイを搬送したときの軽微な衝撃により、モールドレジン4に覆われていない比較的強度が弱い基板3のコーナー部に、上下振動による変形応力が発生する。この変形応力が基板3の配線端子部と半田ボールとが剥がされる方向の作用となり、半導体装置の接続用端子が破損するという問題があった。
That is, in the tray having the conventional structure, the corner portion E of the
本発明は、上記従来の事情を鑑みて提案されたものであって、半導体装置のコーナー部とトレイとの接触に起因する、半導体装置の接続用端子の破損を防止することができ、また、量産性に優れた半導体集積回路装置用トレイおよび当該トレイを使用した半導体装置の製造方法を提供することを目的とする。 The present invention has been proposed in view of the above-described conventional circumstances, and can prevent damage to the connection terminal of the semiconductor device due to contact between the corner portion of the semiconductor device and the tray. It is an object of the present invention to provide a semiconductor integrated circuit device tray excellent in mass productivity and a method for manufacturing a semiconductor device using the tray.
上記課題を解決するために、本発明は以下の技術的手段を採用している。まず、本発明は、方形の基板と、当該基板の一方面に規則的に配列され、当該一方面から突出する複数の端子を有する半導体集積回路装置を、前記端子を下向きにして1つずつ収納する第1の収納部を表面側に複数有するとともに、裏面側を上向きにした場合、半導体集積回路装置を上下反転した状態で1つずつ収納する第2の収納部を裏面側に複数有する半導体集積回路装置用トレイを前提としている。そして、本発明に係る半導体集積回路装置用トレイは、上記第1の収納部が、上記トレイの表面側にトレイ表面から突出して形成され、平面視において、上記基板の1辺の長さより短い辺を有する方形状の複数のブロックを備える。当該複数のブロックで囲まれた領域が、トレイ表面側の半導体集積回路装置の設置部である。当該複数のブロックの設置部側には、半導体集積回路装置を設置したときに、上記基板のコーナー部を除く外縁部を下方から支持する支持面と、上記基板の水平方向の移動を規制する規制面とを有するステップ部が形成されている。また、上記第2の収納部が、トレイの裏面側にトレイ裏面から突出して形成され、平面視において、上記基板の1辺の長さより短い辺を有する方形状の複数のブロックを備える。当該複数のブロックで囲まれた領域が、トレイ裏面側の半導体集積回路装置の設置部である。当該複数のブロックの設置部側には、裏面側を上向きにして半導体集積回路装置を設置したときに、上記基板のコーナー部を除く外縁部を下方から支持する支持面と、上記基板の水平方向の移動を規制する規制面とを有するステップ部が形成されている。 In order to solve the above problems, the present invention employs the following technical means. First, according to the present invention, a semiconductor integrated circuit device having a rectangular substrate and a plurality of terminals regularly arranged on one surface of the substrate and protruding from the one surface is stored one by one with the terminals facing downward. A plurality of first storage portions on the front surface side, and a semiconductor integrated circuit having a plurality of second storage portions on the back surface side for storing the semiconductor integrated circuit devices one by one in a state where the semiconductor integrated circuit device is turned upside down. The circuit device tray is assumed. In the tray for a semiconductor integrated circuit device according to the present invention, the first storage portion is formed on the surface side of the tray so as to protrude from the surface of the tray, and has a side shorter than the length of one side of the substrate in plan view. A plurality of rectangular blocks having A region surrounded by the plurality of blocks is an installation portion of the semiconductor integrated circuit device on the tray surface side. When the semiconductor integrated circuit device is installed on the side where the plurality of blocks are installed, a support surface that supports the outer edge portion excluding the corner portion of the substrate from below, and a regulation that regulates horizontal movement of the substrate A step portion having a surface is formed. The second storage portion includes a plurality of rectangular blocks that are formed on the back surface side of the tray so as to protrude from the back surface of the tray and have sides shorter than one side of the substrate in plan view. A region surrounded by the plurality of blocks is an installation portion of the semiconductor integrated circuit device on the back side of the tray. On the side where the plurality of blocks are installed, when the semiconductor integrated circuit device is installed with the back side facing upward, a support surface that supports the outer edge portion excluding the corner portion of the substrate from below, and the horizontal direction of the substrate The step part which has the control surface which controls the movement of is formed.
本構成によれば、収納した半導体集積回路装置は、ステップ部以外の部分ではトレイと接することがない。このため、収納した半導体装置、特に、鉛フリー化された接続用端子を備える半導体装置の接続用端子の損傷を防止することができる。 According to this configuration, the accommodated semiconductor integrated circuit device does not contact the tray at portions other than the step portion. For this reason, it is possible to prevent damage to the connection terminals of the housed semiconductor device, in particular, the semiconductor device including the connection terminal made lead-free.
上記第1および第2の収納部の各ブロックの数は、例えば、1つの収納部に対して4個とし、当該4個のブロックの各ステップ部が、上記基板の4辺に対応して配置する構成を採用することができる。 The number of each block of the first and second storage units is, for example, four for one storage unit, and each step unit of the four blocks is arranged corresponding to the four sides of the substrate. It is possible to adopt a configuration to
また、上記第1の収納部のブロックに形成された支持面の、トレイ表面からの高さは、半導体集積回路装置の端子の、上記基板からの突出量よりも大きくすることができる。同様に、上記第2の収納部のブロックに形成された支持面の、トレイ裏面からの高さは、半導体集積回路装置の、上記基板の他方面における上記基板からの突出量よりも大きくすることができる。さらに、上記第1の収納部のブロックに形成された支持面の、設置部側端部から規制面側端部までの長さは、上記基板端部から最も外側の上記端子までの最短距離よりも小さくすることができる。 The height of the support surface formed on the block of the first storage unit from the tray surface can be made larger than the protruding amount of the terminal of the semiconductor integrated circuit device from the substrate. Similarly, the height of the support surface formed on the block of the second storage unit from the back surface of the tray is larger than the protruding amount of the semiconductor integrated circuit device from the substrate on the other surface of the substrate. Can do. Furthermore, the length of the support surface formed on the block of the first storage unit from the end on the installation unit side to the end on the regulation surface side is shorter than the shortest distance from the substrate end to the outermost terminal. Can also be reduced.
上述の半導体集積回路用トレイに半導体集積回路装置を収納して、半導体集積回路装置を運搬する工程を含む半導体装置の製造方法においては、半導体集積回路装置の端子が鉛を実質的に含有しない場合に、特に好適である。また、半導体集積回路装置の端子は、ボール端子やピン端子である場合に特に好適である。 In the method of manufacturing a semiconductor device including the step of storing the semiconductor integrated circuit device in the above-described semiconductor integrated circuit tray and transporting the semiconductor integrated circuit device, the terminal of the semiconductor integrated circuit device does not substantially contain lead Particularly suitable. Further, the terminal of the semiconductor integrated circuit device is particularly suitable when it is a ball terminal or a pin terminal.
本発明によれば、半導体装置のコーナー部とトレイとが全く接する部分がない状態で、半導体装置を収納することができる。この結果、収納した半導体装置、特に、鉛フリー化がなされた接続用端子を備える半導体装置を収容する場合に、接続用端子の離脱等の損傷の発生を防止することができる。 According to the present invention, the semiconductor device can be stored in a state where there is no portion where the corner portion of the semiconductor device and the tray are in contact with each other. As a result, when a stored semiconductor device, in particular, a semiconductor device including a connection terminal that has been made lead-free, can be prevented from being damaged such as detachment of the connection terminal.
また、本発明に係る半導体集積回路装置用トレイは、収納部がステップ部を有するブロックにより構成されており、従来のトレイのように、トレイ表面にポケットを形成する必要がない。このため、従来に比べて、成形や切削加工等の製造方法に拘らず、容易に製造することができる。 In addition, the tray for a semiconductor integrated circuit device according to the present invention is configured by a block having a storage portion having a step portion, and there is no need to form a pocket on the surface of the tray unlike a conventional tray. For this reason, compared with the past, it can manufacture easily irrespective of manufacturing methods, such as shaping | molding and cutting.
以下、本発明に係る半導体集積回路用トレイの一実施形態を図面を参照しながら詳細に説明する。以下の実施形態では、図8に示したようなBGAを収納する半導体集積回路装置用トレイにより本発明を具体化している。なお、以下では、トレイの通常の使用状態、すなわちトレイを水平においた状態を基準状態として、鉛直上方向を上と表現し、鉛直下方向を下と表現する。また、本実施形態のトレイは、従来のトレイ100と同様に、複数の同型のトレイを積み重ねて使用するものであり、半導体装置を収納した状態で空のトレイを重ねることにより、上方に重ねたトレイが蓋として機能する。
Hereinafter, an embodiment of a tray for a semiconductor integrated circuit according to the present invention will be described in detail with reference to the drawings. In the following embodiments, the present invention is embodied by a tray for a semiconductor integrated circuit device that houses a BGA as shown in FIG. In the following description, the normal use state of the tray, that is, the state in which the tray is placed horizontally, is referred to as a reference state, and the vertical upward direction is expressed as up and the vertical downward direction is expressed as down. In addition, the tray of this embodiment is used by stacking a plurality of trays of the same type, like the
図1は、本実施形態のトレイの全体構成を示す平面図である。図1に示すように本実施形態のトレイ10は、略長方形のプレート形状を有する。トレイ10の表面11には、BGA5を収納する複数の収納部(第1の収納部)12が配列されている。各収納部12は、トレイ10の長手方向(長辺)および短手方向(短辺)に沿って一定のピッチで配列されている。図1の例では、14個の収納部12が配列されおり、1つのトレイ10に14個のBGA5を収納することができる。なお、表面側の収納部12は、BGA5の端子を下方に向けた状態でBGA5を収納する。
FIG. 1 is a plan view showing the overall configuration of the tray of this embodiment. As shown in FIG. 1, the
図2は、1つの収納部12を含む領域(図1に破線Q1で示す領域)を拡大して示す平面図である。また、図3は、図2に示すA−Aにおける断面図である。図2および図3に示すように、各収納部12は、トレイ10の表面11に、平面視において略長方形状の4体のブロック14(14a、14b)を備える。各ブロック14は、BGA5の外周を構成する各辺(基板3の各辺)に対応して配置されている。すなわち、各収納部12は、一定の間隔をおいて互いに平行に対向配置された1対のブロック14aと、一定の間隔をおいて互いに平行に対向配置された1対のブロック14bとを備える。本実施形態では、ブロック14aの長辺がトレイ10の短辺と平行に配置されており、ブロック14bの長辺がトレイ10の長辺と平行に配置されている。したがって、1対のブロック14aと、1対のブロック14bとは互いに直交する方向に配置されている。なお、図2において、4体のブロック14により囲まれた領域がBGA5の設置部になる。また、収納部12に、BGA5を収納した状態において、基板3の各辺の中央部に、各ブロック14の中心が正対するように、各ブロック14が配置されている。なお、以下では、1対のブロック14a、14bのそれぞれに属する部位に、適宜、対応する符号(aまたはb)を付して説明する。
FIG. 2 is an enlarged plan view showing a region including one storage portion 12 (region indicated by a broken line Q1 in FIG. 1). 3 is a cross-sectional view taken along line AA shown in FIG. As shown in FIGS. 2 and 3, each
各ブロック14の設置部側には、それぞれステップ部が形成されている。各ステップ部は、トレイ10の表面11に略平行な支持面17(17a、17b)と、当該支持面17から略垂直に立ち上がる規制面16(16a、16b)とにより構成されている。支持面17は、表面11を上向きにしたトレイ状態で、BGA5を下方から支持する。すなわち、基板3の接続用端子が配列された端子配列面6の外縁部6a(図8(c)参照。)を支持する。ここで、外縁部6aとは、最も外側に配置されているボール端子1よりも外側に位置するパッケージ2(基板3)の外縁領域を指す。また、規制面16は、BGA5の水平方向の移動を規制する。なお、以下では、各ブロック14の支持面17の設置部側の端部を構成する壁面を壁面18(18a、18b)という。
A step portion is formed on each
また、本実施形態では、各ブロック14は突出部15(15a、15b)を備える。突出部15は、各ブロック14において、収納部12に収納されるBGA5に沿う方向の両端に形成されている。図2において、網掛けを付した領域が突出部15である。図3に示すように、突出部15は、突出部15の先端に向かうほど、規制面16に垂直な方向の幅が狭くなる形状を有している。すなわち、突出部15の配置部側の側面が、突出部15の先端に向かうにつれて、配置部と反対方向に傾斜している。このため、突出部15の配置部側の側面は、収納部12にBGA5を収納する際に、BGA5を配置部に案内するガイドの機能も有している。
Moreover, in this embodiment, each
本実施形態では、平面形状が正方形のパッケージ2を有するBGA5を収納する。このため、ブロック14a、14bは同一形状であり、1対のブロック14a間の距離と、1対のブロック14b間の距離とが同一になっている。すなわち、各ブロック14のBGA5に沿う方向の長さは全て同一(長さK1)になっている。また、互いに対向する壁面18a間の距離と、互いに対向する壁面18b間の距離とが同一(長さK2)になっている。さらに、互いに対向する規制面16a間の距離と、互いに対向する規制面16b間の距離とが同一(長さK3)になっている。
In this embodiment, the
ここで、各ブロック14のBGA5に沿う方向の長さK1は、BGA5の一辺の長さa(図8(b)参照。)よりも短くなっている。本実施形態では、特に、モールドレジン4の長さL(図8(b)参照。)より短くしている。また、互いに対向する壁面18a間の距離K2は、BGA5の一辺の長さaよりも短く、かつ、ボール端子1群形成領域の1辺の長さc(図8(a)参照。)よりも大きくなっている。さらに、互いに対向する規制面16間の距離K3は、BGA5一辺の長さaよりも僅かに大きくなっている。
Here, the length K1 of each
なお、本実施形態では、支持面17の設置部側端部から規制面16側端部までの長さが、基板3の端部から最も外側の接続用端子までの最短距離よりも小さくするため、長さK2と長さcとの差(K2−c)は、長さK3と長さaとの差(K3−a)よりも大きくなっている。また、壁面18の高さd1(図3参照)は、ボール端子1の基板3からの突出量h1(図8(a)参照。)よりも大きくなっている。なお、平面形状が長方形のパッケージを有するBGAを収納する場合も、当該パッケージの寸法に応じて同様に設計することができる。
In the present embodiment, the length of the support surface 17 from the end on the installation portion side to the end on the regulation surface 16 side is made shorter than the shortest distance from the end of the
このような構成の収納部12にBGA5を収納した場合、基板3の端子配設面の外縁部6aが、ブロック14の支持面17に支持される。そして、収納部12に収納されたBGA5が水平方向に移動しようとした場合、BGA5の側面の中央部がブロック14の規制面16と接触し、それ以上の移動が規制される。また、BGA5の側面は、規制面16に対して線接触するため、BGA5の回転移動も規制される。
When the
本実施形態では、ブロック14のBGA5に沿う方向の長さK1が、BGA5の一辺の長さaよりも短く、基板3の外周を構成する各辺の中央部のみに対応して配置されている。このため、BGA5のコーナー部Eはブロック14およびトレイ10の他の部位に接することはない。
In the present embodiment, the length K1 of the
また、ブロック14の規制面16間の長さK3とBGA5の一辺の長さaとの差は、ブロック14の壁面18間の長さK2とボール端子1群形成領域の一辺の長さcとの差よりも小さい。このため、収納部12に収納したBGA5が規制面16に接しても、ボール端子1がブロック14の壁面18に接することがない。したがって、収納部12の中央部のトレイ表面に従来のポケット112(図10参照。)を形成することなく、ボール端子1とトレイ10の表面11とを非接触状態にすることができる。
Further, the difference between the length K3 between the regulating surfaces 16 of the
一方、トレイ10の裏面には、表面側の収納部12と同数の収納部22が形成されている。図4は、トレイの裏面を上向きにした状態のトレイ10の構成を示す平面図である。トレイ10の裏面21の収納部22は、表面11側の収納部12と同軸に重なる状態で、トレイ10の長辺および短辺に沿って、表面側の収容部12と同一のピッチ、および同一の向きに配列されている。図4の例では、表面側の14個の収納部12に対応する、14個の収納部22が配列されており、1つのトレイ10に14個のBGA5を収納することができる。なお、裏面側の収納部22は、BGA5の端子を上方に向けた状態で、BGA5を収納する。
On the other hand, the same number of
図5は、1つの収納部22を含む領域(図4に破線Q2で示す領域)を拡大して示す平面図である。また、図6は、図5に示すB−Bにおける断面図である。なお、図1に破線Q1で示す領域と、図4に破線Q2で示す領域とは、トレイ10において、表裏の関係にある。 FIG. 5 is an enlarged plan view showing a region including one storage portion 22 (region indicated by a broken line Q2 in FIG. 4). 6 is a cross-sectional view taken along line BB shown in FIG. Note that the area indicated by the broken line Q1 in FIG. 1 and the area indicated by the broken line Q2 in FIG.
図5および図6に示すように、各収納部22は、表面側収納部12と同様に、トレイ10の裏面21に、平面視において略長方形状の4体のブロック24(24a、24b)を備える。各ブロック24は、BGA5の外周を構成する各辺に対応して配置されている。すなわち、各収納部22は、一定の間隔をおいて互いに平行に対向配置された1対のブロック24aと、一定の間隔をおいて互いに平行に対向配置された1対のブロック24bとを備える。本実施形態では、ブロック24aの長辺がトレイ10の短辺と平行に配置されており、ブロック24bの長辺がトレイ10の長辺と平行に配置されている。したがって、1対のブロック24aと、1対のブロック24bとは互いに直交する方向に配置されている。なお、図5において、4体のブロック24により囲まれた領域がBGA5の設置部になる。また、収納部22に、BGA5を収納した状態において、基板3の各辺の中央部に、各ブロック24の中心が正対するように、各ブロック24が配置されている。なお、以下では、1対のブロック24a、24bのそれぞれに属する部位に、適宜、対応する符号(aまたはb)を付して説明する。
As shown in FIGS. 5 and 6, each
各ブロック24の設置部側には、それぞれステップ部が形成されている。各ステップ部は、トレイ10の裏面21に略平行な支持面27(27a、27b)と、当該支持面17から立ち上がる規制面26(26a、26b)とにより構成されている。支持面27は、裏面21を上向きにしたトレイ状態で、BGA5を下方から支持する。すなわち、基板3のモールドレジン4が設けられたモールド配置面7の外縁部7a(図8(b)参照。)を支持する。また、規制面26は、基板3の水平方向の移動を規制する。なお、以下では、各ブロック24の支持面27の設置部側端部を構成する壁面を壁面28(28a、28b)という。
A step portion is formed on each
また、本実施形態では、各ブロック24は突出部25(25a、25b)を備える。突出部25は、各ブロック24において、収納部22に収納されるBGA5に沿う方向の中央部に形成されている。図5において、網掛けを付した領域が突出部25である。図5に破線で示すように、突出部25は、トレイ10を重ねたときに、対向する表面側のブロック14に設けられた突出部15の間に嵌合するようになっている。また、図6に示すように、突出部25は、突出部25の先端に向かうほど、平面視において規制面26に垂直な方向の幅が細くなる形状を有している。すなわち、突出部25の配置部側の側面が、突出部25の先端に向かうにつれて、配置部と反対方向に傾斜している。このため、突出部25の配置部側の側面は、収納部22にBGA5を収納する際に、BGA5を配置部に案内するガイドの機能も有している。なお、本実施形態では、表面側の突出部15とは異なり、突出部25の側面が、規制面26になっている。
Moreover, in this embodiment, each
上述のように、本実施形態では、平面形状が正方形のパッケージ2を有するBGA5を収納する。また、本実施形態では、モールドレジン4は、水平断面形状も略正方形となっている。このため、ブロック24a、24bは同一形状であり、1対のブロック24a間の距離と、1対のブロック24b間の距離とが同一になっている。すなわち、各ブロック24のBGA5に沿う方向の長さは全て同一(長さK4)になっている。また、互いに対向する壁面28a間の距離と、互いに対向する壁面28b間の距離とが同一(長さK5)になっている。さらに、互いに対向する規制面26a間の距離と、互いに対向する規制面26b間の距離とが同一(長さK6)になっている。
As described above, in this embodiment, the
ここで、各ブロック24のBGA5に沿う方向の長さK4は、BGA5の一辺の長さa(図8(b)参照。)よりも短くなっている。また、本実施形態では、長さK4は、表面側の各ブロック14のBGA5に沿う方向の長さK1と同一になっている。また、互いに対向する壁面28間の距離K5は、BGA5の一辺の長さaよりも短くなっている。さらに、互いに対向する規制面26間の距離K6は、BGA5の一辺の長さaよりも僅かに大きくなっている。
Here, the length K4 of each
また、壁面28の高さd2(図6参照)は、モールドレジン4の基板3からの突出量h2(図8(a)参照。)よりも大きくなっている。なお、平面形状が長方形のパッケージを有するBGAを収納する場合も、当該パッケージの寸法に応じて同様に設計することができる。
Further, the height d2 (see FIG. 6) of the wall surface 28 is larger than the protruding amount h2 of the
このような構成の収納部22にBGA5を、トレイ10の裏面21を上向きにした状態で、ボール端子1を上向きにして収納した場合、基板3のモールド配置面7の外縁部7aが、ブロック24の支持面27に支持される。そして、収納部22に収納されたBGA5が搬送中などに水平方向に移動しようとした場合、BGA5の側面の中央部がブロック24の規制面26と接触し、それ以上の移動が規制される。また、BGA5の側面は、規制面26に対して線接触するため、BGA5の回転移動も規制される。
When the
本実施形態では、ブロック24のBGA5に沿う方向の長さK4が、BGA5の一辺の長さaよりも短く、基板3の外周を構成する各辺の中央部のみに対応して配置されている。このため、BGA5のコーナー部Eはブロック24およびトレイ10の他の部位に接することはない。また、収納部22の中央部のトレイ表面に従来のポケット122(図12参照。)を形成することなく、モールドレジン4とトレイ10の裏面21とを非接触状態にすることができる。
In the present embodiment, the length K4 of the
図7は、以上の構成を有するトレイ10を重ね合わせた状態を示す部分断面図である。図7では、表面側のブロック14の突出部15と、裏面側のブロック22の突出部25とが嵌合する状態で、2つのトレイ10が重ねられている。重ね合わせるトレイ10間の位置合わせは、両者間の位置合わせを行う公知の位置決め手段を備えることにより容易に実現することができる。図7の例では、トレイ10の表面側の外縁31が、トレイ10の裏面側の外縁32と嵌合する構成を採用している。ここでは、裏面側外縁32のトレイ内方側の側面が垂直面で構成され、表面側外縁31のトレイ外方側の側面が先端に向かってトレイ内方側に傾斜する傾斜面により構成されている。このため、両トレイ10の外縁が重なるようにして、下側のトレイ10に上側のトレイ10を重ねるだけで、正確に位置合わせを行うことができる。
FIG. 7 is a partial cross-sectional view showing a state in which the
図7に示すように、本実施形態のトレイ10は、下側のトレイ10の各表面側収納部12と上側のトレイ10の対応する裏面側収納部22との間で1個のBGA5を収納することができる。このように、本実施形態のトレイ10では、重ね合わせた場合であっても、半導体装置は、パッケージ2の外周を構成する各辺の中央部のみがトレイ10と接する。すなわち、パッケージ2のコーナー部Eは、トレイ10と非接触状態にある。したがって、収納した半導体装置の保護、特に近年採用されるようになった鉛フリー化がなされた接続用端子を有する半導体装置の、接続用端子の損傷を防止することができる。
As shown in FIG. 7, the
以上説明したように、本発明によれば、半導体装置のコーナー部とトレイとが全く接する部分がない状態で、半導体装置を収納することができる。この結果、収納した半導体装置、特に、鉛フリー化がなされた接続用端子を備える半導体装置において、接続用端子の離脱等の損傷の発生を防止することができる。 As described above, according to the present invention, the semiconductor device can be accommodated in a state where there is no portion where the corner portion of the semiconductor device and the tray are in contact with each other. As a result, it is possible to prevent damage such as detachment of the connection terminal in the housed semiconductor device, in particular, the semiconductor device including the connection terminal made lead-free.
また、本発明に係る半導体集積回路装置用トレイは、収納部がステップ部を有するブロックにより構成されており、従来のトレイのように、トレイ表面にポケットを形成する必要がない。このため、従来に比べて、容易に製造することができる。 In addition, the tray for a semiconductor integrated circuit device according to the present invention is configured by a block having a storage portion having a step portion, and there is no need to form a pocket on the surface of the tray unlike a conventional tray. For this reason, it can manufacture easily compared with the past.
なお、トレイ10は、成形や切削加工等の製造方法に拘らず、製造することができる。また、トレイ10は、製造が容易、かつ軽量とするため、耐熱性のある合成樹脂により一体成型されることが好ましい。さらに、収納された半導体装置の静電破壊を防止するため、トレイ10は導電性を有していることが好ましい。耐熱性のある導電性合成樹脂としては、例えば、炭素粒子、炭素繊維、金属粒子、金属繊維等の導電性充填剤が混入されたポリフェニレンエーテル系樹脂、ポリエーテルスルホン系樹脂、ポリエーテルイミド系樹脂、ポリアクリルスルホン系樹脂またはポリエステル系樹脂等を使用することができる。加えて、第1の収納部(第2の収納部)の底面の中央部分に貫通孔を設けてもよい。これにより、トレイを軽量化することができる。
The
また、トレイを使用して、BGAやPGA等の半導体装置を運搬する工程を含む半導体装置の製造工程では、本発明のトレイを使用して、半導体装置を搬送することにより、搬送中の半導体装置の破損を防止することができる。当該製造方法は、特に、鉛フリー化がなされた接続用端子を備える半導体装置の製造方法として、特に有効である。 Moreover, in the manufacturing process of a semiconductor device including the step of transporting a semiconductor device such as a BGA or PGA using a tray, the semiconductor device is being transported by transporting the semiconductor device using the tray of the present invention. Can be prevented from being damaged. This manufacturing method is particularly effective as a method for manufacturing a semiconductor device including a connection terminal made lead-free.
なお、本発明は、以上で説明した実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲において、種々の変形および応用が可能である。例えば、上記では、表面側のブロックと裏面側のブロックとにそれぞれ突出部を設け、両者が嵌合する構成としたが、本願において当該突出部は必須の要素ではない。また、上記では、半導体装置の外周を構成する基板の各辺にそれぞれ1つのブロックを配置した構成を説明したが、各辺に配置されるブロックの数は複数でもよい。すなわち、半導体装置のコーナー部と接することのない配置であればブロック数は任意である。 The present invention is not limited to the embodiment described above, and various modifications and applications are possible without departing from the technical idea of the present invention. For example, in the above description, the protrusions are provided on the front-side block and the back-side block, respectively, and the two are fitted to each other. However, in the present application, the protrusions are not essential elements. In the above description, the configuration in which one block is arranged on each side of the substrate constituting the outer periphery of the semiconductor device has been described. However, a plurality of blocks may be arranged on each side. That is, the number of blocks is arbitrary as long as the arrangement does not contact the corner portion of the semiconductor device.
加えて、上記では、BGAを収納するトレイについて説明したが、本発明は、PGAのほか、パッケージの一方面に接続用端子を有する、いかなる半導体装置を収納するトレイにも適用可能である。 In addition, the tray for storing the BGA has been described above. However, the present invention can be applied to a tray for storing any semiconductor device having a connection terminal on one side of the package in addition to the PGA.
本発明による半導体集積回路装置用トレイは、パーソナルコンピュータのCPU(Central Processing Unit)、DVD(Digital Versatile Disc)やPDP(Plasma Display Panel)の画像処理用にシステム化された多ピンのBGAやPGAパッケージ等の下面に接続用端子を有する半導体装置の搬送や輸送する際のトレイおよび接続用端子の破損を防止できる半導体装置の製造方法として有用である。 The tray for a semiconductor integrated circuit device according to the present invention is a multi-pin BGA or PGA package systemized for image processing of a CPU (Central Processing Unit), DVD (Digital Versatile Disc) or PDP (Plasma Display Panel) of a personal computer. It is useful as a method for manufacturing a semiconductor device that can prevent the tray and the connection terminal from being damaged when the semiconductor device having the connection terminal on the lower surface thereof is transported or transported.
1 ボール端子(接続用端子)
2 パッケージ
3 基板
4 モールドレジン
5 BGA(半導体集積回路装置)
10 トレイ
12 表面側収納部(第1の収納部)
14、14a、14b ブロック
16、16a、16b 規制面
17、17a、17b 支持面
18、18a、18b 壁面
22 裏面側収納部(第2の収納部)
24、24a、24b ブロック
26、26a、26b 規制面
27、27a、27b 支持面
28、18a、28b 壁面
1 Ball terminal (terminal for connection)
2
10
14, 14a,
24, 24a,
Claims (8)
前記第1の収納部が、
前記トレイの表面側にトレイ表面から突出して形成され、平面視において、前記基板の1辺の長さより短い辺を有する方形状の複数のブロックと、
当該複数のブロックで囲まれた、前記トレイ表面側の前記半導体集積回路装置の設置部と、
当該複数のブロックの設置部側に形成された、前記半導体集積回路装置を設置したときに、前記基板のコーナー部を除く外縁部を下方から支持する支持面と、前記基板の水平方向の移動を規制する規制面とを有するステップ部と、
を備えるとともに、
前記第2の収納部が、
前記トレイの裏面側にトレイ裏面から突出して形成され、平面視において、前記基板の1辺の長さより短い辺を有する方形状の複数のブロックと、
当該複数のブロックで囲まれた、前記トレイ裏面側の前記半導体集積回路装置の設置部と、
当該複数のブロックの設置部側に形成された、裏面側を上向きにして前記半導体集積回路装置を設置したときに、前記基板のコーナー部を除く外縁部を下方から支持する支持面と、前記基板の水平方向の移動を規制する規制面とを有するステップ部と、
を備えたことを特徴とする半導体集積回路装置用トレイ。 A first storage portion for storing a semiconductor substrate having a rectangular substrate and a plurality of terminals regularly arranged on one surface of the substrate and projecting from the one surface, with the terminals facing downward. A tray for a semiconductor integrated circuit device having a plurality of second storage portions on the back surface side for storing the semiconductor integrated circuit devices one by one in a state where the semiconductor integrated circuit device is turned upside down. There,
The first storage portion is
A plurality of rectangular blocks formed on the surface side of the tray so as to protrude from the surface of the tray and having sides shorter than the length of one side of the substrate in plan view;
An installation portion of the semiconductor integrated circuit device on the tray surface side surrounded by the plurality of blocks;
When the semiconductor integrated circuit device formed on the installation part side of the plurality of blocks is installed, a support surface that supports an outer edge part excluding a corner part of the substrate from below, and a horizontal movement of the substrate A step part having a regulating surface to regulate;
With
The second storage portion is
A plurality of rectangular blocks formed on the back side of the tray so as to protrude from the back side of the tray and having sides shorter than the length of one side of the substrate in plan view;
An installation portion of the semiconductor integrated circuit device on the back side of the tray, surrounded by the plurality of blocks;
A support surface that is formed on the installation portion side of the plurality of blocks, and supports the outer edge portion excluding the corner portion of the substrate from below when the semiconductor integrated circuit device is installed with the back surface side facing upward; A step portion having a restricting surface for restricting horizontal movement of
A tray for a semiconductor integrated circuit device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172427A JP2009007055A (en) | 2007-06-29 | 2007-06-29 | Tray for semiconductor integrated circuit device, and manufacturing process for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172427A JP2009007055A (en) | 2007-06-29 | 2007-06-29 | Tray for semiconductor integrated circuit device, and manufacturing process for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009007055A true JP2009007055A (en) | 2009-01-15 |
Family
ID=40322556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007172427A Pending JP2009007055A (en) | 2007-06-29 | 2007-06-29 | Tray for semiconductor integrated circuit device, and manufacturing process for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009007055A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154767A (en) * | 2013-02-12 | 2014-08-25 | Dainippon Printing Co Ltd | Substrate holding member |
-
2007
- 2007-06-29 JP JP2007172427A patent/JP2009007055A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154767A (en) * | 2013-02-12 | 2014-08-25 | Dainippon Printing Co Ltd | Substrate holding member |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10362693B2 (en) | Electronic apparatus, electronic apparatus manufacturing method, and die | |
US9848518B2 (en) | Integrated power module packaging structure | |
JP3771084B2 (en) | Tray for semiconductor integrated circuit device | |
US9385109B2 (en) | Semiconductor packages having trench-shaped opening and methods for fabricating the same | |
US7652367B2 (en) | Semiconductor package on package having plug-socket type wire connection between packages | |
JP6750872B2 (en) | Printed wiring boards, printed circuit boards and electronic equipment | |
JP4429823B2 (en) | Tray for semiconductor device | |
US20140182925A1 (en) | Shield-can and jig for manufacturing shield-can | |
US20150115476A1 (en) | Module with Stacked Package Components | |
US20100182744A1 (en) | Thermal spacer for stacked die package thermal management | |
TWM526169U (en) | Transformer seat and electronic device using the same | |
US20140292474A1 (en) | Chip resistor | |
US20050090125A1 (en) | Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts | |
US20120188737A1 (en) | Motherboard and memory connector thereof | |
JP2009007055A (en) | Tray for semiconductor integrated circuit device, and manufacturing process for semiconductor device | |
US10529688B1 (en) | Integrated circuit device system with elevated configuration and method of manufacture thereof | |
JPS6251501B2 (en) | ||
WO2021033398A1 (en) | Wiring circuit board, container and board containing set | |
CN106169438B (en) | Semiconductor chip tray | |
JP2001028391A (en) | Tray for storing semiconductor integrated circuit device | |
JP3314918B2 (en) | Tray for storing semiconductor integrated circuit devices | |
JP2005132438A (en) | Tray for storing electronic component | |
JP2013039946A (en) | Carrier tape | |
JP7285898B2 (en) | Wiring circuit board, container and board housing set | |
US8453843B1 (en) | Tray for transporting semiconductor devices of a BGA type |