JP2013030759A - Packaged device, packaging method and production method of package material - Google Patents
Packaged device, packaging method and production method of package material Download PDFInfo
- Publication number
- JP2013030759A JP2013030759A JP2012137254A JP2012137254A JP2013030759A JP 2013030759 A JP2013030759 A JP 2013030759A JP 2012137254 A JP2012137254 A JP 2012137254A JP 2012137254 A JP2012137254 A JP 2012137254A JP 2013030759 A JP2013030759 A JP 2013030759A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- connection
- package
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、電子回路、ＭＥＭＳ（Micro Electro Mechanical Systems）などをパッケージした、いわゆるパッケージドデバイスと、パッケージング方法及びそれに用いるパッケージ材の製造方法に関する。 The present invention relates to a so-called packaged device in which an electronic circuit, MEMS (Micro Electro Mechanical Systems) or the like is packaged, a packaging method, and a manufacturing method of a package material used therefor.
電子回路、ＭＥＭＳ構造体のパッケージング方法として、例えば、電子回路、ＭＥＭＳが形成された基板をカバーで覆い封止材を用いてシールする方法や、その基板にガラス基板やＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板を用いて陽極接合する方法がある。陽極接合の場合について説明すると、電子回路やＭＥＭＳ構造体は、例えば各種の電子回路やＭＥＭＳ構造体が形成された第１の基板にガラス基板などの第２の基板を接合して封止されている。具体的には、薄膜作製工程やエッチング工程などの微細加工により半導体基板に各種電子回路又はＭＥＭＳを設ける。その後、その半導体基板とガラス基板とを合わせた状態で加熱しながら、マイナスの電圧をガラス基板側に、プラスの電圧を半導体基板にそれぞれ印加するよう電圧を加えると、半導体基板とガラス基板とが共有結合により接合される。 As a packaging method of an electronic circuit and a MEMS structure, for example, a substrate on which the electronic circuit and the MEMS are formed is covered with a cover and sealed with a sealing material, or a glass substrate or LTCC (Low Temperature Co−) is used for the substrate. There is a method of anodic bonding using a fired ceramics) substrate. The case of anodic bonding will be described. An electronic circuit and a MEMS structure are sealed by bonding a second substrate such as a glass substrate to a first substrate on which various electronic circuits and MEMS structures are formed, for example. Yes. Specifically, various electronic circuits or MEMS are provided on a semiconductor substrate by fine processing such as a thin film manufacturing process or an etching process. Then, while heating the semiconductor substrate and the glass substrate together, applying a voltage so that a negative voltage is applied to the glass substrate side and a positive voltage is applied to the semiconductor substrate, the semiconductor substrate and the glass substrate are Joined by covalent bond.
本発明者らは、二つの基板を陽極接合する際、同時に電気的な接続を歩留まりよく確立させることを検討してきた。その中で、特許文献１において開示した技術は、貫通配線を有するＬＴＣＣ基板と電子回路が形成されたＳｉ基板とを陽極接合する前に、ＬＴＣＣ基板の貫通配線とＳｉ基板の各対向面であって電気接続部となる領域に、低融点金属を含んだ多層膜を形成しておき、陽極接合時に当該多層膜を金属間化合物に変化させることにより電気接続を行うというものである。錫やインジウムなどの低融点金属は、接合温度、例えば４００℃程度未満で融解するが、他の金属と反応して融点の高い金属間化合物を形成する。よって、一度陽極接合をすると、再度接合温度以上に昇温しても、電気的接続部が溶解しない。また、陽極接続中低融点金属が融解するため、電気的接続部の金属膜の厚さを高い精度で制御する必要がない点で、陽極接合と電気的接続とを同時に行うことができ歩留まりが向上する。 The inventors of the present invention have studied to establish an electrical connection with a high yield at the same time when anodically bonding two substrates. Among them, the technology disclosed in Patent Document 1 is a method for forming the through-wires of the LTCC substrate and the opposing surfaces of the Si substrate before anodic bonding the LTCC substrate having the through-wires and the Si substrate on which the electronic circuit is formed. Thus, a multilayer film containing a low melting point metal is formed in a region to be an electrical connection portion, and electrical connection is performed by changing the multilayer film to an intermetallic compound during anodic bonding. Low melting point metals such as tin and indium melt at a bonding temperature, for example, less than about 400 ° C., but react with other metals to form an intermetallic compound with a high melting point. Therefore, once anodic bonding is performed, the electrical connection portion does not melt even if the temperature is raised again to the bonding temperature or higher. In addition, since the low melting point metal melts during anode connection, it is not necessary to control the thickness of the metal film in the electrical connection portion with high accuracy, and anodic bonding and electrical connection can be performed at the same time. improves.
一方、従来はパッケージ材としてホウケイ酸ガラスに代表されるアルカリ金属を含むガラスが用いられていた。ガラス基板と陽極接合するものとしてはシリコンだけではなく、ＧａＡｓ、コバール、Ａｌ、Ｔｉなども接合可能な技術であり、またパッケージ材として本発明者の一部により、セラミック粉末と陽極接合可能な可動イオンを含むガラス粉末から成る組成物を成形して焼成することにより、陽極接合可能な基板も開発されている。ここで、セラミック粉末としては、アルミナ粉末、コージェライト粉末、ジルコニア粉末、ステアタイト粉末、フォルステライト粉末、ジルコン粉末などが用いられ、ここに列挙した粉末を単独又は二種以上混合して用いられる（特許文献２参照）。 On the other hand, conventionally, glass containing an alkali metal typified by borosilicate glass has been used as a package material. A technology that can bond not only silicon but also GaAs, Kovar, Al, Ti, etc. as a material to be anodically bonded to a glass substrate, and a movable part that can be anodically bonded to a ceramic powder by a part of the present inventors as a packaging material. A substrate capable of anodic bonding by molding and baking a composition made of glass powder containing ions has also been developed. Here, as the ceramic powder, alumina powder, cordierite powder, zirconia powder, steatite powder, forsterite powder, zircon powder and the like are used, and the powders listed here are used alone or in combination of two or more ( Patent Document 2).
また、ＭＥＭＳ基板とパッケージ材とを陽極接合する場合、ＭＥＭＳに与える影響が少なくなるように３５０℃以下の低温が好適であり、そのため、陽極接合時の伝導イオンをＮａからよりイオン半径の小さいＬｉに換えて、次の式（１）
（１−ｘ）（αＬｉ2Ｏ−βＭｇＯ-γＡｌ2Ｏ3−δＳｉＯ2）・ｘＢｉ2Ｏ3 （１）
（式中、ｘは質量比で０．０１〜０．１であり、α、β、γ及びδはモル比で、α：β：γ：δ＝２〜５：１〜２：１〜２：７〜１７である。）
で示される組成を有する複合酸化物によってＬＴＣＣ基板を形成することが本発明者らの一部によりなされている（特許文献３参照）。
Further, when anodic bonding of the MEMS substrate and the package material, a low temperature of 350 ° C. or less is suitable so as to reduce the influence on the MEMS. Therefore, the conductive ions at the time of anodic bonding are changed from Li to Li having a smaller ion radius. Instead of the following formula (1)
(1-x) (αLi 2 O—βMgO—γAl 2 O 3 —δSiO 2 ) · xBi 2 O 3 (1)
(In the formula, x is a mass ratio of 0.01 to 0.1, and α, β, γ and δ are molar ratios, and α: β: γ: δ = 2 to 5: 1 to 2: 1 to 2). : 7 to 17)
A part of the present inventors has formed an LTCC substrate with a complex oxide having a composition represented by (see Patent Document 3).
しかしながら、特許文献１に開示した方法にあっては、陽極接合が開始される前に金属間化合物が形成されるのを防ぐ必要があり、接合時の昇温を素早く行うことが必要である。そのために特別なウエハボンダが必要となる。また、所望の金属間化合物を形成するため、接続前の金属膜の層構成を適切に制御する必要がある。
さらに、パッケージングされるデバイス、具体的には電子回路、ＭＥＭＳ等を収める空間を作るために、それが形成された基板を掘り下げる必要があるが、掘り下げられた基板上にデバイスを形成しようとすると、作製工程上、不便な点が多い。デバイスによっては、そのような作製工程が許されないことも少なくない。
However, in the method disclosed in Patent Document 1, it is necessary to prevent the formation of an intermetallic compound before anodic bonding is started, and it is necessary to quickly raise the temperature during bonding. Therefore, a special wafer bonder is required. Moreover, in order to form a desired intermetallic compound, it is necessary to appropriately control the layer structure of the metal film before connection.
Furthermore, in order to create a space for housing a device to be packaged, specifically, an electronic circuit, a MEMS, etc., it is necessary to dig up the substrate on which it is formed. There are many inconveniences in the manufacturing process. Depending on the device, such a manufacturing process is often not allowed.
そこで、本発明は、特殊な技術や装置を必要とせず、しかも、より多くのデバイスに適用可能で、接合の際に電気的な接続を歩留まりよく確立可能な、パッケージされたデバイス及びパッケージング方法並びにそれに用いられるパッケージ材の製造方法を提供することを目的とする。 Therefore, the present invention does not require a special technique or apparatus, and can be applied to more devices and can establish an electrical connection with a high yield at the time of bonding. It is another object of the present invention to provide a method for manufacturing a package material used therefor.
上記目的を達成するために、本発明のパッケージされたデバイスは、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板と、ビア配線を配設してかつキャビティを有するパッケージ材とを接合して成り、ビア配線と一体化した接続用バンプがキャビティ内に突出しており、かつデバイスに接続された配線接続用パッドが接続用バンプと対向して接続されていることにより、接続用バンプを経由してデバイスがビア配線に配線接続されている。これにより、キャビティにデバイスの全部又は一部が収納されると共に配線接続がされている。 In order to achieve the above object, a packaged device of the present invention is formed by joining a device substrate on which an electronic circuit, a MEMS or other device is mounted, and a package material having via wiring and having a cavity. The connection bump integrated with the via wiring protrudes into the cavity, and the wiring connection pad connected to the device is connected to the connection bump so as to pass through the connection bump. Device is wired to via wiring. As a result, all or part of the device is accommodated in the cavity, and wiring connection is made.
上記構成において、好ましくは、接続用バンプは、キャビティをエッチングで形成する際に残った導体を突き出して形成して成る。
好ましくは、接続用バンプは、貴金属から成るか又は貴金属を含んだ混合物から成る。好ましくは、接続用バンプは多孔質からなる。
好ましくは、デバイス基板とパッケージ材とで画成された内部空間が気密封止されている。
好ましくは、配線接続用パッドがデバイス基板のパッケージ材との接合面よりもｘの長さだけ突き出しており、キャビティの深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たす。
パッケージ材は、ガラス基板又はＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板であることが好ましい。
好ましくは、ビア配線が、貴金属を含んだ混合物から成る貫通配線又は内部配線として形成されている。
デバイス基板とパッケージ材とは、好ましくは陽極接合して成る。
In the above configuration, the connection bump is preferably formed by protruding a conductor remaining when the cavity is formed by etching.
Preferably, the connecting bump is made of a noble metal or a mixture containing the noble metal. Preferably, the connection bump is made of a porous material.
Preferably, the internal space defined by the device substrate and the package material is hermetically sealed.
Preferably, the wiring connection pad protrudes by a length x from the bonding surface of the device substrate with the package material, and when the cavity depth is y, the relationship between x and y before bonding is 0.05y. ≦ x ≦ 0.7y is satisfied.
The package material is preferably a glass substrate or a LTCC (Low Temperature Co-fired Ceramics) substrate.
Preferably, the via wiring is formed as a through wiring or an internal wiring made of a mixture containing a noble metal.
The device substrate and the package material are preferably formed by anodic bonding.
上記目的を達成するために、本発明のパッケージング方法は、接合面から窪んだキャビティ内においてビア配線と一体化した接続用バンプを有するパッケージ材と、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板とを重ね合わせて接続用バンプとデバイスの配線接続用パッドとを接続して圧接することにより、接続用バンプを押し潰してパッケージ材とデバイス基板との接合部同士を合わせ、接続用バンプを介してデバイスの配線接続用パッドとビア配線とを電気的に接続してパッケージングすることを特徴とする。これにより、キャビティにデバイスの全部又は一部が収納されると同時に配線接続を確立させることができる。 In order to achieve the above object, a packaging method of the present invention is a device in which a packaging material having a connection bump integrated with a via wiring in a cavity recessed from a joint surface, an electronic circuit, a MEMS, and other devices are mounted. By superimposing the board and connecting and pressing the connection bumps and the device wiring connection pads, the connection bumps are crushed so that the joint portions of the package material and the device substrate are aligned with each other. The wiring connection pad of the device and the via wiring are electrically connected to each other for packaging. Thereby, all or a part of the device is accommodated in the cavity, and at the same time, the wiring connection can be established.
上記構成において、好ましくは、パッケージ材とデバイス基板との接合部同士を合わせた後、昇温して所定の温度に維持しながらデバイス基板とパッケージ材との間に直流電圧を印加することにより、接合部同士を陽極接合する。 In the above configuration, preferably, after joining the joint portions of the package material and the device substrate, by applying a DC voltage between the device substrate and the package material while raising the temperature and maintaining the predetermined temperature, Anodically bond the joints.
上記目的を達成するために、本発明のパッケージ材の製造方法は、貴金属もしくは貴金属と無機質とから成る導体が表面に露出した無機質のパッケージ基材上に、レジストをパターン形成し、パッケージ基材のうちレジストで覆われていない部分をエッチングすることにより、パッケージ基材のうちレジストで保護されている部分の表面粗さを維持しながらパッケージ基材にキャビティを形成すると同時に該キャビティ内に導体の一部を露出させることで導体の残部からなるビア配線と一体化した接続用バンプを形成することを特徴とする。 In order to achieve the above object, a method for producing a package material according to the present invention comprises patterning a resist on an inorganic package substrate having a surface exposed with a noble metal or a conductor composed of a noble metal and an inorganic material. By etching the portion not covered with the resist, a cavity is formed in the package substrate while maintaining the surface roughness of the portion of the package substrate that is protected by the resist, and at the same time, one of the conductors in the cavity is formed. By exposing the portion, a connection bump integrated with the via wiring made of the remaining portion of the conductor is formed.
上記構成において、パッケージ基材にレジストをパターン形成する前にパッケージ基材表面を研磨して陽極接合可能な表面粗さを形成することが好ましい。
また、ビア配線が、貴金属又は貴金属を含んだ金属混合物とガラスその他の無機粉末とから成り、パッケージ基材のエッチングプロセスによって、キャビティを形成すると共に導体の先端部中の無機成分の一部を溶かして多孔質の接続用バンプをビア配線と一体化して形成することを特徴とする。
In the above configuration, it is preferable to polish the surface of the package base material to form a surface roughness capable of anodic bonding before patterning the resist on the package base material.
In addition, the via wiring is composed of a noble metal or a metal mixture containing a noble metal and glass or other inorganic powder, and the etching process of the package base material forms a cavity and dissolves a part of the inorganic components in the tip of the conductor. A porous connection bump is formed integrally with the via wiring.
本発明によれば、パッケージ材がキャビティ内に接続用バンプを多孔質で形成されているため、デバイス基板とパッケージ材とを対向して重ね合わせ接続用バンプとデバイス基板における配線接続用パッドとが接触した状態でデバイス基板とパッケージ材との接合面同士が接触していなくても、両者を押圧することで接続用バンプが潰れて接合部同士を接触させることができる。これにより、この接合の際、デバイス基板の配線接続用パッドとパッケージ材のビア配線とを接続用バンプを介在して電気的に接続することができる。よって、配線接続用パッドの高さやビア配線の突出度合いを調整したり、接続用バンプの厚さを調整したりする必要がない。また、特許文献１に開示されているように金属間化合物を形成しつつ陽極接合しないため、設計や接合工程上の制約がなく、しかも特別なウエハボンダなどが必要とならない。デバイス基板に形成されているＭＥＭＳは加速度センサ、圧力センサなど各種センサなど、利用される分野が広範になっている。一般にＭＥＭＳは平らな基板上に形成されるため、ＭＥＭＳ構造の全部または一部が基板表面から飛び出しているが、本発明によれば、これらは上記キャビティに収められるため、デバイス設計やデバイス作製上の制約も少ない。結果的に、歩留まりのよい電子部品やＭＥＭＳを提供することができる。 According to the present invention, since the package material is formed with a porous connection bump in the cavity, the device substrate and the package material are opposed to each other, and the connection connection bump and the wiring connection pad on the device substrate are formed. Even if the bonding surfaces of the device substrate and the package material are not in contact with each other, the bumps for connection can be crushed and the bonding portions can be brought into contact with each other by pressing them. Thereby, at the time of this joining, the wiring connection pad of the device substrate and the via wiring of the package material can be electrically connected via the connection bump. Therefore, it is not necessary to adjust the height of the wiring connection pad and the degree of protrusion of the via wiring or the thickness of the connection bump. In addition, as disclosed in Patent Document 1, since an anodic bonding is not performed while an intermetallic compound is formed, there is no restriction on the design and the bonding process, and a special wafer bonder is not required. The MEMS formed on the device substrate is widely used in various fields such as various sensors such as an acceleration sensor and a pressure sensor. In general, since MEMS is formed on a flat substrate, all or a part of the MEMS structure protrudes from the surface of the substrate. However, according to the present invention, these are accommodated in the cavity. There are few restrictions. As a result, an electronic component or a MEMS with a high yield can be provided.
以下図面を参照しながら、本発明の実施形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
〔パッケージされたデバイス〕
図１は、本発明の実施形態に係るパッケージされたデバイス（以下、「パッケージドデバイス」と呼ぶ。）を模式的に示す断面図である。ここで、デバイスとしては多様なものが考えられるが、デバイス基板１０上に形成されるデバイス構造は別の断面にあり図１には示されておらず、デバイスに繋がった配線接続用パッド１２のみが示されている。図１に示すように、本発明の実施形態に係るパッケージドデバイス１は、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板１０と、ビア配線２１を配設しかつキャビティ２２を有するパッケージ材２０とを接合して成る。デバイス基板１０とパッケージ材２０とは無端形状にシールされており、内部空間２を画成している。別の断面にあり図１には示されていないデバイス構造の全部又は一部は、この内部空間２に収納されうる。図示のものはデバイス基板１０とパッケージ材２０とが接合面３で陽極接合されているが、接合方法は陽極接合に限らず、図示しないシール材などにより封止されて接合されていてもよい。
[Packaged device]
FIG. 1 is a cross-sectional view schematically showing a packaged device (hereinafter referred to as “packaged device”) according to an embodiment of the present invention. Here, various devices are conceivable, but the device structure formed on the device substrate 10 is in a different cross section and is not shown in FIG. 1, and only the wiring connection pads 12 connected to the device. It is shown. As shown in FIG. 1, a packaged device 1 according to an embodiment of the present invention includes a device substrate 10 on which an electronic circuit, a MEMS, and other devices are mounted, a package material 20 on which a via wiring 21 is disposed and which has a cavity 22. It is made by joining. The device substrate 10 and the package material 20 are sealed in an endless shape, and define the internal space 2. All or part of the device structure in a different cross section and not shown in FIG. 1 can be accommodated in this internal space 2. In the illustrated example, the device substrate 10 and the package material 20 are anodically bonded at the bonding surface 3. However, the bonding method is not limited to anodic bonding, and the device substrate 10 and the package material 20 may be sealed and bonded by a sealing material (not illustrated).
ビア配線２１は、パッケージ基材２３に配設されており、例えば図示するように貫通して形成されていても又は外部に接続されず所謂内部配線のように形成されていてもよい。ビア配線２１のうち、内部空間２３側の先端と接続用バンプ２４とが一体化されており、接続用バンプ２４はキャビティ２２内に突出している。 The via wiring 21 is disposed on the package base 23 and may be formed, for example, so as to penetrate therethrough or may be formed as a so-called internal wiring without being connected to the outside. In the via wiring 21, the tip on the inner space 23 side and the connection bump 24 are integrated, and the connection bump 24 protrudes into the cavity 22.
デバイス基板１０は、Ｓｉ基板などの半導体基板上に微細加工を施して電子回路、ＭＥＭＳ構造体その他のデバイスを形成したものである。図ではそのデバイスの一部として絶縁層１１と配線接続用パッド１２のみを示しており、そのデバイスが配線接続用パッド１２に電気的に接続されている。図示の場合、配線接続用パッド１２は絶縁層１１に設けられている。配線接続用パッド１２は、図示するように配線層１２ａと密着層１２ｂとで成り、配線層１２ａにはＡｕ、Ｐｔなどの貴金属やその組み合わせ、密着層１２ｂにはＣｒ、Ｔｉなどの易酸化金属を用いることが多いが、材料はこれらに限ったものではなく、また、配線接続用パッド１２が単層や３層以上から成っていてもよい。 The device substrate 10 is obtained by performing fine processing on a semiconductor substrate such as a Si substrate to form an electronic circuit, a MEMS structure, and other devices. In the figure, only the insulating layer 11 and the wiring connection pad 12 are shown as a part of the device, and the device is electrically connected to the wiring connection pad 12. In the illustrated case, the wiring connection pads 12 are provided on the insulating layer 11. The wiring connection pad 12 includes a wiring layer 12a and an adhesion layer 12b as shown in the figure. The wiring layer 12a has a noble metal such as Au or Pt or a combination thereof, and the adhesion layer 12b has an easily oxidizable metal such as Cr or Ti. However, the material is not limited to these, and the wiring connection pad 12 may be composed of a single layer or three or more layers.
本発明の実施形態に係るパッケージドデバイス１においては、デバイス基板１０とパッケージ材２０との接合面３よりも配線接続用パッド１２が内部空間２３に突出しており、配線接続用パッド１２がパッケージ材２０の接続用バンプ２４と接続されている。これにより、デバイスの配線接続用パッド１２が接続用バンプ２４を経由してビア配線２１と電気的に配線接続されている。 In the packaged device 1 according to the embodiment of the present invention, the wiring connection pad 12 protrudes from the bonding surface 3 between the device substrate 10 and the package material 20 into the internal space 23, and the wiring connection pad 12 is the package material. It is connected to 20 connection bumps 24. As a result, the wiring connection pads 12 of the device are electrically connected to the via wiring 21 via the connection bumps 24.
本発明の実施形態にあっては、接続用バンプ１２が、キャビティ２２をエッチングで形成する際に残った導体をキャビティ２２内に突き出して形成されている。そのため、エッチングされた導体は多孔質のままとなっていてもよく、配線接続用パッド１２とビア配線２１との導通が確保されていればよい。接続用バンプ２４は、金、白金その他の貴金属から成るか又はそれらの貴金属を含んだ混合物で成っていてもよい。ビア配線２１が金、白金その他の貴金属とガラスその他の無機質とから成り、接続用バンプ２４がビア配線２１となる導体先端部分をエッチングにより形成されるためである。 In the embodiment of the present invention, the connection bump 12 is formed by protruding the conductor remaining when the cavity 22 is formed by etching into the cavity 22. Therefore, the etched conductor may remain porous, and it is only necessary to ensure conduction between the wiring connection pad 12 and the via wiring 21. The connection bump 24 may be made of gold, platinum, or other noble metal, or may be made of a mixture containing such noble metal. This is because the via wiring 21 is made of gold, platinum or other precious metal and glass or other inorganic material, and the connection bump 24 is formed by etching the conductor tip portion that becomes the via wiring 21.
また、本発明の実施形態にあっては、配線接続用パッド１２がデバイス基板１０とパッケージ材２０との接合面３より内部空間２に突出していればよい。ただし、配線接続用パッド１２の接合面３を基準面としての高さがパッケージ材２０のキャビティ２２の深さより小さくなくてはならない。たとえば、キャビティ２２を形成する上での制約等からキャビティの深さが数μｍから数十μｍであるとすると、配線接続用パッド１２の高さは接合面３を基準面として１μｍから十数μｍとするとよいが、一般的に、キャビティ２２が深くなると、それに応じて配線接続用パッド１２の高さを接合面３を基準面として高くした方がよい。そのために、配線接続用パッドを厚くしても、絶縁層を厚くしても、また別の方法で配線接続用パッドをかさ上げしてもよい。また、図１では配線接続用パッド１２は絶縁層１１上に設けられているが、上記の条件を満たしていれば必ずしもその必要はなく、たとえば、後に実施例（図６）に示すように、配線接続用パッド直下に絶縁層がない形態もある。ここで、配線接続用パッド１２がデバイス基板１０のパッケージ材２０との接合面よりもｘの長さだけ突き出しており、キャビティ２２の深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たすとよい。この関係を満たせば、接続用バンプ２４の潰れによる配線接続の信頼性を確保できる。キャビティ２２が深い場合、例えばｙ≧５０μｍの場合には上記関係式を満たせばよいが、キャビティ２２が浅い場合、例えば０＜ｙ＜５０μｍの場合には、０．１ｙ≦ｘ≦０．７ｙになることが好ましい。 Further, in the embodiment of the present invention, it is only necessary that the wiring connection pad 12 protrudes into the internal space 2 from the joint surface 3 between the device substrate 10 and the package material 20. However, the height with the joint surface 3 of the wiring connection pad 12 as a reference surface must be smaller than the depth of the cavity 22 of the package material 20. For example, when the depth of the cavity is several μm to several tens of μm due to restrictions on forming the cavity 22, the height of the wiring connection pad 12 is 1 μm to several ten μm with the bonding surface 3 as a reference plane. In general, however, when the cavity 22 becomes deeper, it is better to increase the height of the wiring connection pads 12 with the bonding surface 3 as a reference surface. Therefore, the wiring connection pad may be thickened, the insulating layer may be thickened, or the wiring connection pad may be raised by another method. Further, in FIG. 1, the wiring connection pad 12 is provided on the insulating layer 11, but it is not always necessary if the above conditions are satisfied. For example, as shown in an embodiment (FIG. 6) later, There is also a form in which there is no insulating layer directly under the wiring connection pad. Here, when the wiring connection pad 12 protrudes by a length x from the bonding surface of the device substrate 10 to the package material 20 and the depth of the cavity 22 is y, the relationship between x and y before bonding. May satisfy 0.05y ≦ x ≦ 0.7y. If this relationship is satisfied, the reliability of wiring connection due to the crushing of the connection bumps 24 can be ensured. When the cavity 22 is deep, for example, y ≧ 50 μm, the above relational expression should be satisfied. However, when the cavity 22 is shallow, for example, 0 <y <50 μm, 0.1y ≦ x ≦ 0.7y It is preferable to become.
パッケージ材２０については、ビア配線２１を配設したガラス基板やＬＴＣＣ基板などであればよい。
図１に示す形態では、デバイス基板１０には何ら窪みが形成されていないが、窪みを設けてその窪みにデバイスが形成されており、配線接続用パッド１２の高さが接合面３となる面よりも突出していればよい。
図１に示す形態では、接合面３は、デバイス１０とパッケージ材２０との対向面付近が共有結合により接合した、所謂陽極接合した面を想定しているが、別にこれに限ることなく、デバイス基板１０とパッケージ材２０との対向面にシール材を挟むなどして接合されていてもよい。
また、図１に示す形態において、配線接続用パッド１２と接続用バンプ２４とが共に同じ金属材料を含んでいる場合、例えば何れもＡｕを含んでいる場合には、配線接続用パッド１２中のＡｕが接続用バンプ２３中に拡散し、また逆に接続用バンプ２３中のＡｕが配線接続用パッド１２中に拡散して、所謂拡散接合することにより、より安定した接合状態を得ることができる。
The package material 20 may be a glass substrate or LTCC substrate on which the via wiring 21 is disposed.
In the form shown in FIG. 1, no depression is formed in the device substrate 10, but a device is formed in the depression by providing the depression, and the height of the wiring connection pad 12 becomes the bonding surface 3. What is necessary is just to protrude rather than.
In the embodiment shown in FIG. 1, the bonding surface 3 is assumed to be a so-called anodic bonded surface in which the vicinity of the facing surface of the device 10 and the package material 20 is bonded by a covalent bond. The substrate 10 and the package material 20 may be joined to each other by sandwiching a sealing material therebetween.
In the embodiment shown in FIG. 1, when both the wiring connection pad 12 and the connection bump 24 contain the same metal material, for example, when both contain Au, Au diffuses into the connection bumps 23, and conversely, Au in the connection bumps 23 diffuses into the wiring connection pads 12, and so-called diffusion bonding is performed, so that a more stable bonding state can be obtained. .
〔パッケージ材〕
次に、本発明の実施形態に係るパッケージドデバイス１の作製に必要となるパッケージ材２０について説明する。
[Packaging material]
Next, the package material 20 required for manufacturing the packaged device 1 according to the embodiment of the present invention will be described.
図２は、本発明の実施形態に係るパッケージ材２０の断面図である。接合前のパッケージ材２０は、例えば、図２に示すように、ビア配線２１が形成されたパッケージ基材２３であって、接合する面２３ａから窪んだキャビティ２２内に接続用バンプ２４を備えたものである。即ち、キャビティ２２は、ビア配線２１を配設したパッケージ基材２３の表面であって接合する面２３ａに画成されており、そのキャビティ２２内に接続用バンプ２４がビア配線２１と一体化して形成されている。 FIG. 2 is a cross-sectional view of the package material 20 according to the embodiment of the present invention. For example, as shown in FIG. 2, the package material 20 before bonding is a package base material 23 on which a via wiring 21 is formed, and includes a connection bump 24 in a cavity 22 that is recessed from a surface 23 a to be bonded. Is. That is, the cavity 22 is defined on the surface 23a of the package base 23 on which the via wiring 21 is disposed, and the connection bump 24 is integrated with the via wiring 21 in the cavity 22. Is formed.
ビア配線２１は図２に示すように、貫通配線であっても図示しない内部配線であっても、その双方であってもよい。ビア配線２１としての貫通配線は、図２に示すように二本である必要はなく、デバイス基板１０における配線接続用パッド１２の数に依存する。内部配線は、電子回路、ＭＥＭＳ中の各素子と共振回路を形成するコイル等をも含む用語として用いることがあるものとする。 As shown in FIG. 2, the via wiring 21 may be a through wiring, an internal wiring (not shown), or both. The through wiring as the via wiring 21 does not need to be two as shown in FIG. 2 and depends on the number of wiring connection pads 12 in the device substrate 10. The internal wiring may be used as a term including an electronic circuit, a coil that forms a resonance circuit with each element in the MEMS, and the like.
ビア配線２１は、金、白金その他の貴金属と無機質とから成っている。 The via wiring 21 is made of gold, platinum or other noble metal and an inorganic material.
パッケージ基材２３はガラス単体もしくはガラス、アルミナ、コージェライトその他の酸化物系セラミックス粉末で成っているものに限らず、ムライト、シリカ、ジルコニア、ジルコン、ステアタイト、エンスタタイト、スポジュメン、リチウムシリケートなどの無機質で成っていてもよい。 The package substrate 23 is not limited to glass alone or glass, alumina, cordierite or other oxide ceramic powders, such as mullite, silica, zirconia, zircon, steatite, enstatite, spodumene, lithium silicate, etc. It may be made of an inorganic material.
接続用バンプ２４は、金、白金その他の貴金属から成っている場合と、貴金属と無機質とから成っている場合とがある。これは、接続用バンプ２４は、パッケージ基材２３となるセラミック材にキャビティ２２を形成する際、ビア配線２１となる導体の先端部をエッチングして無機質の一部又は全部を溶かして形成されるためである。よって、接合前の接続用バンプ２４にあっては、多孔質となっている。そのため、接続用バンプ２４は、厚み方向の寸法について押圧等によって調整自在となっている。 The connection bump 24 may be made of gold, platinum or other noble metal, or may be made of a noble metal and an inorganic material. This is because the connection bump 24 is formed by etching a tip portion of a conductor to be the via wiring 21 and melting a part or all of the inorganic material when the cavity 22 is formed in the ceramic material to be the package base material 23. Because. Therefore, the connection bump 24 before bonding is porous. For this reason, the connection bump 24 can be adjusted by pressing or the like with respect to the dimension in the thickness direction.
また、ビア配線２１及び接続用バンプ２４を形成する導体は、パッケージ材２０の厚さ方向に沿って同一の素材、例えば金、銀等で形成されていてもよい。逆に、パッケージ材２０の厚さ方向に沿って異なる素材で形成されていてもよい。つまり、例えば、ビア配線２１については金、白金から成り、接続用バンプ２４についてはＡｇとＰｄの合金で成っていてもよい。パッケージ材２０が陽極接合用パッケージ材である場合には、接続用バンプ２４は金や白金等の酸化され難い素材でなっていることが好ましい。 The conductor forming the via wiring 21 and the connection bump 24 may be formed of the same material, for example, gold, silver, or the like along the thickness direction of the package material 20. Conversely, the package material 20 may be formed of different materials along the thickness direction. That is, for example, the via wiring 21 may be made of gold or platinum, and the connection bump 24 may be made of an alloy of Ag and Pd. When the package material 20 is an anodic bonding package material, the connection bumps 24 are preferably made of a material that is difficult to be oxidized, such as gold or platinum.
ここで、ビア配線２１、接続用バンプ２４は配線通路として用いられるため、これを形成する導体は、金ペーストの場合、金以外の無機成分は金成分に対してビア配線２１では０〜１５％で、接続用バンプ２４では５％以内であることが好ましいが、これらの範囲に限定されるものではない。なぜなら、本発明のように、接続用バンプ２４をエッチングして形成する場合には、高軟化点ガラスを用いて、アルミナなどの無機添加物と同様に導体の焼結抑制効果を焼結時に生起させながら、焼成後ではエッチングにより多孔質度を調整することもできるからである。また、接続用バンプ２４となる導体部分が金成分だけから成っていてエッチングされる場合、接続用バンプ２４は金の展性、延性によって変形性能はあるものの十分ではなくエッチング時にある程度の量の無機成分が溶けて多孔質化し変形しやくなるのが好ましい。添加されるガラス等のエッチングで溶解する成分は質量比で１．５％前後が適量である。この程度の添加量であれば、エッチングにより多孔質化して厚み方向に押圧されることで、厚さ調整可能である。一方、アルミナ等のエッチングされにくい無機添加物は質量比で０〜１％前後が適量である。 Here, since the via wiring 21 and the connection bump 24 are used as a wiring path, when the conductor forming this is gold paste, the inorganic component other than gold is 0 to 15% in the via wiring 21 with respect to the gold component. In the connection bump 24, it is preferably within 5%, but is not limited to these ranges. This is because, when the connection bumps 24 are formed by etching as in the present invention, the high softening point glass is used to produce a conductor sintering suppression effect during sintering as in the case of inorganic additives such as alumina. This is because the porosity can be adjusted by etching after firing. Further, when the conductor portion to be the connection bump 24 is made of only a gold component and is etched, the connection bump 24 has a deformability due to the malleability and ductility of the gold, but is not sufficient, and a certain amount of inorganic material is etched. It is preferable that the components dissolve and become porous and easily deform. An appropriate amount of the component dissolved by etching such as added glass is about 1.5% by mass ratio. With this amount of addition, the thickness can be adjusted by making it porous by etching and pressing in the thickness direction. On the other hand, an inorganic additive such as alumina, which is difficult to be etched, is an appropriate amount of about 0 to 1% by mass ratio.
ここで、接続用バンプ２４の先端は、接合前の状態にあっては、図２に示すように接合する面２３ａ近傍まで達している。これにより、デバイス基板１０上に接合面から突出して配線接続用パッド１２が設けられていれば、一括したプロセスにより、確実にパッケージ材２０をデバイス基板１０に接合すると共に配線接続用パッド１２と接続用バンプ２４とを配線接続することができる。 Here, in the state before joining, the tip of the connection bump 24 reaches the vicinity of the surface 23a to be joined as shown in FIG. Thus, if the wiring connection pad 12 is provided on the device substrate 10 so as to protrude from the bonding surface, the package material 20 is reliably bonded to the device substrate 10 and connected to the wiring connection pad 12 by a batch process. The bumps 24 for wiring can be connected by wiring.
図２に示すパッケージ材２０が陽極接合用パッケージである場合には、パッケージ材２０における面２３ａ，つまり陽極接合する面は無端形状を有する。図１に示すように、デバイス基板１０とパッケージ材２０とがこの無端形状の接合面で接合することでデバイス基板１０とパッケージ材２０で内部空間２を画成し、この内部空間２がデバイス基板１０上のデバイスを収容する。よって、デバイス基板１０上の電子回路、ＭＥＭＳその他のデバイスを気密封止することができる。 When the package material 20 shown in FIG. 2 is an anodic bonding package, the surface 23a of the package material 20, that is, the surface to be anodically bonded has an endless shape. As shown in FIG. 1, the device substrate 10 and the package material 20 are joined to each other at the endless joint surface, whereby an internal space 2 is defined by the device substrate 10 and the package material 20. Accommodates 10 devices. Therefore, the electronic circuit, MEMS and other devices on the device substrate 10 can be hermetically sealed.
また、陽極接合される面２３ａは陽極接合可能な表面粗さを有しており、その表面粗さは例えば少なくとも５０ｎｍＲａ前後以下であればよい。パッケージ基板２０は、ビア配線２１を配設したパッケージ材であり、接続用バンプ２４がビア配線２１と一体化していれば、ガラス基板でもＬＴＣＣ基板（低温焼成積層セラミックス基板とも呼ぶ。）でもよい。表面粗さは、例えば１０ｎｍＲａであれば好ましい。 Further, the surface 23a to be anodically bonded has a surface roughness capable of anodic bonding, and the surface roughness may be at least about 50 nmRa or less, for example. The package substrate 20 is a package material in which the via wiring 21 is provided, and may be a glass substrate or an LTCC substrate (also referred to as a low-temperature fired laminated ceramic substrate) as long as the connection bumps 24 are integrated with the via wiring 21. The surface roughness is preferably 10 nmRa, for example.
パッケージ材２０は、図２に示すようにキャビティ２２が一つ設けられている場合のみならず、後述の製造方法で説明するように複数のキャビティ２２を備えていてもよい。これにより、デバイス基板に同種類の電子回路又はＭＥＭＳが形成されている場合であっても、このデバイス基板と陽極接合用基板とが陽極接合して、後に個片化してワンチップとすることができる。 The package material 20 may include a plurality of cavities 22 as described in the manufacturing method described later, as well as the case where one cavity 22 is provided as shown in FIG. As a result, even when the same type of electronic circuit or MEMS is formed on the device substrate, the device substrate and the anodic bonding substrate may be anodic bonded, and later separated into one chip. it can.
〔パッケージ材の製造方法〕
図３及び図４は図２に示すパッケージ材２０の製造方法を示す工程図である。本発明の実施形態に係るパッケージ材２０は、次のプロセスによって作製される。
[Method of manufacturing packaging material]
3 and 4 are process diagrams showing a method for manufacturing the package material 20 shown in FIG. The package material 20 according to the embodiment of the present invention is manufactured by the following process.
最初にＳＴＥＰ１として、図３（ａ）に示すグリーンシート３１に対して、貫通配線や内部配線のパターンに沿ってビア３２となる孔を開口する（図３（ｂ））。グリーンシート３１は、セラミック粉末とガラスその他の無機質とを一定の比率で配合してなる混合材料に有機系のバインダー及び溶剤を加えて均一になるまで分散してスラリーとし、有機系のフィルムに一定の厚みでスラリーを塗布して乾燥することによって得られる。その後、ビア３２となる孔へ貴金属もしくは貴金属と無機質とから成る導体３３を充填して配線印刷を行って一層を作製する（図３（ｃ）〜（ｅ））。このステップを配線パターンに応じて複数層を作製する。図３（ｃ）〜（ｅ）はそれぞれ上層３４ａ、中層３４ｂ、下層３４ｃの各層を示している。 First, as STEP 1, a hole to be a via 32 is opened along the pattern of the through wiring and the internal wiring in the green sheet 31 shown in FIG. 3A (FIG. 3B). The green sheet 31 is a slurry obtained by adding an organic binder and solvent to a mixed material in which ceramic powder and glass or other inorganic substances are blended at a certain ratio, and dispersing the mixture until it is uniform. It is obtained by applying a slurry with a thickness of and drying. After that, a hole to be the via 32 is filled with a noble metal or a conductor 33 made of a noble metal and an inorganic material, and wiring printing is performed to produce one layer (FIGS. 3C to 3E). This step is to produce a plurality of layers according to the wiring pattern. FIGS. 3C to 3E show the upper layer 34a, the middle layer 34b, and the lower layer 34c, respectively.
ＳＴＥＰ２として、ＳＴＥＰ１で作製した各層３４ａ，３４ｂ，３４ｃを順に積層して積層体３５とし（図３（ｆ））、金型等を用いてこの積層体３５を所定の形状に加工する（図３（ｇ））。 As STEP2, each layer 34a, 34b, 34c produced in STEP1 is laminated in order to form a laminated body 35 (FIG. 3 (f)), and this laminated body 35 is processed into a predetermined shape using a mold or the like (FIG. 3). (G)).
ＳＴＥＰ３として、ＳＴＥＰ２において形状加工した積層体３５を焼成する。 As STEP 3, the laminate 35 processed in STEP 2 is fired.
ＳＴＥＰ４として、ＳＴＥＰ３において焼成して得たものを所定の表面粗さ以下となるように鏡面研磨を行う。ここでいう所定の表面粗さは、接合形式によって定まり、陽極接合の場合には陽極接合可能な値であればよく、５０ｎｍＲａ以下、特に１０ｎｍＲａ以下が好ましい。このようにして例えばＬＴＣＣ基板３６が得られる。 As STEP 4, mirror polishing is performed so that the product obtained by firing in STEP 3 has a predetermined surface roughness or less. The predetermined surface roughness herein is determined by the bonding type, and in the case of anodic bonding, it may be a value that allows anodic bonding, and is preferably 50 nmRa or less, particularly preferably 10 nmRa or less. In this way, for example, the LTCC substrate 36 is obtained.
ＳＴＥＰ５として、ＳＴＥＰ４にて表面研磨して得たＬＴＣＣ基板３６上にレジストを形成し、所定のパターンを有するマスクでレジストを覆ってリソグラフィー法を用いてレジスト３７にパターン形成を行う。その際、キャビティ２２の形状及び寸法に対応する領域３８には、レジスト３７を設けない。 As STEP 5, a resist is formed on the LTCC substrate 36 obtained by surface polishing in STEP 4, and the resist is covered with a mask having a predetermined pattern, and a pattern is formed on the resist 37 using a lithography method. At this time, the resist 37 is not provided in the region 38 corresponding to the shape and size of the cavity 22.
上述のレジストの代わりとして、金属とレジストとの複合膜も利用できる。この場合、ＳＴＥＰ４にて表面研磨して得たＬＴＣＣ基板３６上に金属膜を成膜し、その上にレジストを形成し、所定のパターンを有するマスクでレジストを覆ってリソグラフィー法を用いてレジストにパターン形成を行い、このレジストをマスクにして上記金属膜をエッチングする。金属膜としてはＣｒなどを利用できる。この場合、レジストに強力な耐酸性は必要なく、また、金属膜によってサイドエッチングが抑えられるため、精密なエッチングが可能である。 As a substitute for the above-described resist, a composite film of metal and resist can also be used. In this case, a metal film is formed on the LTCC substrate 36 obtained by surface polishing in STEP 4, a resist is formed thereon, the resist is covered with a mask having a predetermined pattern, and the resist is formed using a lithography method. A pattern is formed, and the metal film is etched using the resist as a mask. Cr or the like can be used as the metal film. In this case, the resist does not need strong acid resistance, and side etching is suppressed by the metal film, so that precise etching is possible.
ＳＴＥＰ６として、図４（ｂ）に示すように、ＳＴＥＰ５でパターン形成したレジスト３７又は金属とレジストとの複合膜で覆われていないＬＴＣＣ基板３６のパッケージ材２３ａの領域をエッチングにより除去する。本実施形態にあってはパッケージ材２３ａが無機材料であるので、エッチング液としては例えばフッ酸系のものが用いられる。エッチング液としては、好ましくは、パッケージ基材２３のみをエッチングし、導体３３の貴金属はほとんどまたは全くエッチングしないものを用いる。たとえば、フッ化水素酸、フッ化水素酸とフッ化アンモニウムとの混合液、フッ化水素酸と硝酸との混合液、フッ化水素酸と硫酸との混合液などを用いれば、金や白金からできている導体３３はエッチングされない。 As STEP 6, as shown in FIG. 4B, the region of the package material 23 a of the LTCC substrate 36 not covered with the resist 37 patterned with STEP 5 or the composite film of metal and resist is removed by etching. In the present embodiment, since the package material 23a is an inorganic material, for example, a hydrofluoric acid-based one is used as the etchant. As the etching solution, it is preferable to use an etchant that etches only the package base material 23 and little or no precious metal of the conductor 33. For example, using hydrofluoric acid, a mixture of hydrofluoric acid and ammonium fluoride, a mixture of hydrofluoric acid and nitric acid, a mixture of hydrofluoric acid and sulfuric acid, etc. The formed conductor 33 is not etched.
これにより、パッケージ基材２３のうちレジスト３７又は金属とレジストとの複合膜で保護されている部分の表面粗さを維持しながら、パッケージ基材２３にキャビティ２３を形成すると同時に、キャビティ２３内に導体３３の一部を露出することにより導体３３の残部からなるビア配線２１と一体化した接続用バンプ２４が形成される。或る一つの形態においては、ＬＴＣＣ基板２６にキャビティ２３、即ち窪みが形成されると共に、導体３３の先端部であってキャビティ２２内に突出した部分がエッチング液により無機材料が溶解して多孔質化し、ビア配線２１と一体化した接続用バンプ２４が形成される。このエッチングの際、レジスト３７が形成された領域はエッチングにより荒らされないため、レジストを剥離することによって後述するように接合する際の表面粗さの精度は維持される。エッチング用マスクとして金属とレジストとの複合膜を用いた場合、レジストを剥離した後、必要に応じて金属膜をエッチングして除去する。金属膜としてＣｒを用いた場合、そのエッチングによってＬＴＣＣ基板表面と接続用バンプ（金や白金）が損傷を受けることはない。なお、その後、必要に応じて個片化してもよい。 Thus, while maintaining the surface roughness of the portion of the package base material 23 protected by the resist 37 or the composite film of metal and resist, the cavity 23 is formed in the package base material 23 and at the same time, By exposing a part of the conductor 33, the connection bump 24 integrated with the via wiring 21 composed of the remaining part of the conductor 33 is formed. In one embodiment, the LTCC substrate 26 is formed with a cavity 23, that is, a depression, and the portion of the conductor 33 that protrudes into the cavity 22 is porous because the inorganic material is dissolved by the etching solution. Thus, the connection bump 24 integrated with the via wiring 21 is formed. In this etching, since the region where the resist 37 is formed is not roughened by etching, the accuracy of the surface roughness at the time of bonding as described later is maintained by peeling the resist. When a composite film of a metal and a resist is used as an etching mask, the resist film is removed, and then the metal film is etched and removed as necessary. When Cr is used as the metal film, the LTCC substrate surface and connection bumps (gold and platinum) are not damaged by the etching. In addition, after that, you may divide into pieces as needed.
なお、本発明の実施形態におけるパッケージの製造方法にあっては、図３に示す工程のみならず、その他の手法、例えば特許文献２に記載されている手法を適宜用いてもよい。 In the package manufacturing method according to the embodiment of the present invention, not only the steps shown in FIG. 3 but also other methods such as the method described in Patent Document 2 may be used as appropriate.
〔パッケージング方法〕
次に、本発明の実施形態に係るパッケージング方法について説明する。パッケージ材１０が陽極接合用のパッケージの場合を前提として説明する。
[Packaging method]
Next, a packaging method according to an embodiment of the present invention will be described. Description will be made assuming that the package material 10 is a package for anodic bonding.
図５は、本発明の実施形態に係るパッケージング方法を模式的に示す工程図である。本発明の実施形態に係るパッケージング方法では、図５（ａ）に示すように、パッケージ材１０に接合されるデバイス基板１０は、Ｓｉ基板などの半導体基板に電子回路、ＭＥＭＳなどのデバイスが形成されたものである。デバイス基板１０は無端形状の接合面１３ａを有し、その接合面１３ａに囲まれるように電子回路又はＭＥＭＳ１４が形成されている。図では、電子回路又はＭＥＭＳ３３の積層構造のうちパッケージ材２０側の絶縁層１２、配線接続用パッド１２のみ示している。図示の場合にあっては、配線接続用パッド１２は複数の層からなっている。 FIG. 5 is a process diagram schematically showing the packaging method according to the embodiment of the present invention. In the packaging method according to the embodiment of the present invention, as shown in FIG. 5A, the device substrate 10 bonded to the package material 10 is formed with a device such as an electronic circuit or MEMS on a semiconductor substrate such as a Si substrate. It has been done. The device substrate 10 has an endless joining surface 13a, and an electronic circuit or MEMS 14 is formed so as to be surrounded by the joining surface 13a. In the figure, only the insulating layer 12 and the wiring connection pad 12 on the package material 20 side of the stacked structure of the electronic circuit or the MEMS 33 are shown. In the case shown in the figure, the wiring connection pad 12 is composed of a plurality of layers.
図５（ａ）に示すように、接続用バンプ２４とデバイス基板１０における配線接続用パッド１２とを対向するように、デバイス基板１０とパッケージ材２０とを重ね合わせて両者を互いに圧接する。図示の場合、デバイス基板１０において接合される面１３ａから配線接続用パッド１２が突出しているため、接続用バンプ２４と配線接続用パッド１２とを物理的に接続しても、接合される面同士は接しない。しかし、デバイス基板１０とパッケージ材２０とを圧接することにより、多孔質の接続用バンプ２４が押し潰されて厚みが小さくなり、デバイス基板１０とパッケージ材２０の接合面となる対向面１３ａ，２３ａ同士が接触する。 As shown in FIG. 5A, the device substrate 10 and the package material 20 are overlapped and pressed against each other so that the connection bumps 24 and the wiring connection pads 12 on the device substrate 10 face each other. In the illustrated case, since the wiring connection pads 12 protrude from the surfaces 13a to be bonded in the device substrate 10, even if the connection bumps 24 and the wiring connection pads 12 are physically connected, the surfaces to be bonded together. Does not touch. However, when the device substrate 10 and the package material 20 are pressed against each other, the porous connection bumps 24 are crushed to reduce the thickness, and the facing surfaces 13a and 23a that serve as the joint surfaces of the device substrate 10 and the package material 20 are reduced. Contact each other.
その後、デバイス基板１０とパッケージ材２０とを押さえ付けた状態で、陽極接合温度まで昇温し、昇温した状態で、デバイス基板１０とパッケージ材２０との間に直流電圧を印加する。その際、デバイス基板１０を＋極とし、パッケージ材２０を−極とする。すると、デバイス基板１０とパッケージ材２０の各対向面１３ａ，２３ａとが共有結合により接合される。即ち、パッケージ材２０に含まれるＮａイオンが３００℃程度以上の温度条件下で動きやすくなり、パッケージ材２０内のＮａイオンが−極に引っ張られて移動し、デバイス基板１０とパッケージ材２０との接合面近傍にはそれぞれプラス電荷が集まった層とＮａイオンが欠乏した所謂、空間電荷層とが形成され、接合面で静電引力により共有結合が生じて、デバイス基板１０とパッケージ材２０とが接合される。なお、パッケージ材２０、特にパッケージ基材２３中にＮａイオンの代わりにＬｉイオン等が含まれている場合には、より低温で陽極接合することができる。 Thereafter, the temperature is raised to the anodic bonding temperature in a state where the device substrate 10 and the package material 20 are pressed, and a DC voltage is applied between the device substrate 10 and the package material 20 in the heated state. At that time, the device substrate 10 is a positive electrode and the package material 20 is a negative electrode. Then, the device substrate 10 and the facing surfaces 13a and 23a of the package material 20 are joined by covalent bonding. That is, Na ions contained in the package material 20 easily move under a temperature condition of about 300 ° C. or more, and Na ions in the package material 20 move by being pulled to the negative electrode. A layer in which positive charges are collected and a so-called space charge layer deficient in Na ions are formed in the vicinity of the bonding surface, and a covalent bond is generated by electrostatic attraction at the bonding surface, so that the device substrate 10 and the package material 20 are connected. Be joined. In addition, when Li ion etc. are contained instead of Na ion in the package material 20, especially the package base material 23, anodic bonding can be performed at a lower temperature.
このように陽極接合によってデバイス基板１０とパッケージ材２０とが内部空間２を画成し、内部空間２内にデバイス基板１０における電子回路又はＭＥＭＳ１４を気密封止することができる。デバイス基板１０とパッケージ材２０との接合面３が無端形状を有するからである。 Thus, the device substrate 10 and the package material 20 define the internal space 2 by anodic bonding, and the electronic circuit or the MEMS 14 in the device substrate 10 can be hermetically sealed in the internal space 2. This is because the bonding surface 3 between the device substrate 10 and the package material 20 has an endless shape.
なお、陽極接合のため、デバイス基板１０とパッケージ材２０との間に直流電圧を印加する際には、貫通配線を有するパッケージ材２０の上に、例えばダミーガラス基板（図示しない）を置き、ダミーガラス基板を介在して直流電圧をかける。すると、貫通配線状のビア配線２１を通って電子回路又はＭＥＭＳ１４に電流が流れることはなく、高電圧の印加を要する陽極接合によって電子回路、ＭＥＭＳ１４が損傷するのを防ぐことができる。 When applying a DC voltage between the device substrate 10 and the package material 20 for anodic bonding, for example, a dummy glass substrate (not shown) is placed on the package material 20 having the through wiring, and the dummy A DC voltage is applied through a glass substrate. Then, current does not flow to the electronic circuit or the MEMS 14 through the through-wire-like via wiring 21, and it is possible to prevent the electronic circuit and the MEMS 14 from being damaged by anodic bonding that requires application of a high voltage.
図５（ａ）に示すように、パッケージ材２０におけるキャビティ２２の深さＬ１は、接合面２３ａを基準に５〜５０μｍの範囲が好ましく、デバイス基板１０における配線接続用パッド１２の高さＬ２は、接合面１３ａを基準に０．５〜３５μｍ、特に１〜３０μｍの範囲が好ましい。ただし、Ｌ２＜Ｌ１の関係を満たす範囲でなければならない。Ｌ１、Ｌ２がこのような数値範囲にあれば、接続用バンプ２４が潰れて配線接続用パッド２４に確実に接続することができる。 As shown in FIG. 5A, the depth L1 of the cavity 22 in the package material 20 is preferably in the range of 5 to 50 μm with reference to the bonding surface 23a, and the height L2 of the wiring connection pad 12 in the device substrate 10 is The range of 0.5 to 35 μm, particularly 1 to 30 μm is preferable based on the bonding surface 13a. However, it must be in a range satisfying the relationship of L2 <L1. If L1 and L2 are within such a numerical range, the connection bumps 24 are crushed and can be reliably connected to the wiring connection pads 24.
図５に示すパッケージング方法では陽極接合を前提としているが、例えば、接合面１３ａ，１３ｂにシール材を塗布した状態で、接続用バンプ２４とデバイス基板１０における配線接続用パッド１２とを対向させ、デバイス基板１０とパッケージ材２０とを重ね合わせて両者を互いに圧接することなどによっても、パッケージングできる。 The packaging method shown in FIG. 5 assumes anodic bonding. For example, the bonding bumps 24 and the wiring connection pads 12 on the device substrate 10 face each other in a state where a sealing material is applied to the bonding surfaces 13a and 13b. Alternatively, the device substrate 10 and the package material 20 may be overlapped and pressed together so as to be packaged.
以上説明したように、本発明の実施形態にあっては、接続用バンプ２４は、パッケージ材２３にキャビティ２２を形成する際にビア配線２１の一部であった導体を、キャビティ２２内に突き出して形成したものである。そのため、その導体は接合面３と同じ高さまで達している。一方、デバイス基板１０における配線接続用パッド１２が接合面３よりも突出した構造を有している。そのため、導体と配線接続用パッド１２との端面同士が接触しても、デバイス基板１０及びパッケージ材３の各対向面は接合することができない。しかしながら、本発明の実施形態においては、配線接続用パッド１２がデバイス基板１０の対向面よりも突出していれば、配線接続用パッド１２、接続用バンプ２４の何れの高さも精密に制御する必要はない。 As described above, in the embodiment of the present invention, the connection bump 24 protrudes the conductor that was part of the via wiring 21 when forming the cavity 22 in the package material 23 into the cavity 22. Is formed. Therefore, the conductor reaches the same height as the joint surface 3. On the other hand, the wiring connection pad 12 in the device substrate 10 has a structure protruding from the bonding surface 3. Therefore, even if the end surfaces of the conductor and the wiring connection pad 12 are in contact with each other, the opposing surfaces of the device substrate 10 and the package material 3 cannot be bonded. However, in the embodiment of the present invention, if the wiring connection pad 12 protrudes from the facing surface of the device substrate 10, it is necessary to precisely control the heights of the wiring connection pad 12 and the connection bump 24. Absent.
また、ビア配線２１は金、白金その他の貴金属材料とガラス成分その他の無機質とから成り、配線接続用パッド１２はその無機質の一部又は全部をエッチングして形成されているため、接合前の配線接続用パッド１２はデバイス基板１０とパッケージ材２０とを押圧することで容易に変形する。 Further, the via wiring 21 is made of gold, platinum or other noble metal material and a glass component or other inorganic material, and the wiring connection pad 12 is formed by etching a part or all of the inorganic material. The connection pad 12 is easily deformed by pressing the device substrate 10 and the package material 20.
〔他のパッケージデバイスの例〕
図１〜図５にあっては、デバイス基板上に形成されるデバイス構造は、図示した断面切り口にはなく別の切り口に存在し、配線接続用パッドのみが示されている。図６はデバイス基板４０がＳＯＩ（Silicon on Insulator）基板であって、デバイスがＳＯＩ基板のデバイス層で形成されるＭＥＭＳである場合のパッケージング方法を示す断面図である。
[Examples of other package devices]
In FIG. 1 to FIG. 5, the device structure formed on the device substrate exists not in the illustrated cross-sectional cut but in another cut, and only the wiring connection pads are shown. FIG. 6 is a cross-sectional view showing a packaging method when the device substrate 40 is an SOI (Silicon on Insulator) substrate and the device is a MEMS formed by a device layer of the SOI substrate.
デバイス基板４０は、図６（ａ）に示すように、ＳＯＩにおける絶縁層（ＢＯＸ層）を犠牲層として用いて絶縁層の一部を残し、残した絶縁層をそれぞれ支持部４１ａ，４１ｂとして、一方の支持部４１ａに可動部４２ａを設け、他方の支持部４２ｂに固定部４２ｂを設けたものである。可動部４２ａには該可動部４２ａを挟んで支持部４１aに対向するように配線接続用パッド４３ａが設けられ、固定部４２ｂには該固定部４２ｂを挟んで支持部４１ｂに対向するように配線接続用パッド４３ｂが設けられている。 As shown in FIG. 6A, the device substrate 40 uses the insulating layer (BOX layer) in the SOI as a sacrificial layer to leave a part of the insulating layer, and the remaining insulating layers as support portions 41a and 41b, respectively. One support portion 41a is provided with a movable portion 42a, and the other support portion 42b is provided with a fixed portion 42b. The movable part 42a is provided with a wiring connection pad 43a so as to face the support part 41a across the movable part 42a, and the fixed part 42b is wired so as to face the support part 41b across the fixed part 42b. A connection pad 43b is provided.
一方、パッケージ材２０は、図６（ａ）に示すように、図１に示す実施形態と同様、キャビティ２２がパッケージ材２３に形成されており、配線ビア２１の一端がキャビティ２２に達しており、接続用バンプ２４が上記デバイス基板４０における配線接続用パッド４３ａ，４３ｂに対向するように配線ビア２１と一体化して設けられているものである。 On the other hand, as shown in FIG. 6A, the package material 20 has a cavity 22 formed in the package material 23 as in the embodiment shown in FIG. 1, and one end of the wiring via 21 reaches the cavity 22. The connection bump 24 is provided integrally with the wiring via 21 so as to face the wiring connection pads 43a and 43b in the device substrate 40.
接続用バンプ２４と配線接続用パッド４３ａ，４３ｂとを対向するように、デバイス基板４０をパッケージ材２０に重ね合わせて両者を互いに圧接する。図５に示す場合と同様、デバイス基板４０において接合される面４５から配線接続用パッド４３ａが突出しているため、接続用バンプ２４と配線接続用パッド４３ａ，４３ｂとを物理的に接続しても、接合される面同士は接しない。しかし、デバイス基板４０とパッケージ材２０とを圧接することにより、多孔質の接続用バンプ２４が押し潰されて厚みが小さくなり、デバイス基板４０とパッケージ材２０の接合面となる対向面２３ａ,４５同士が接触する。 The device substrate 40 is overlaid on the package material 20 so that the connection bumps 24 and the wiring connection pads 43a and 43b face each other, and the two are pressed against each other. Similarly to the case shown in FIG. 5, since the wiring connection pad 43a protrudes from the surface 45 to be joined in the device substrate 40, even if the connection bump 24 and the wiring connection pads 43a and 43b are physically connected. The surfaces to be joined do not touch each other. However, by pressing the device substrate 40 and the package material 20, the porous connection bumps 24 are crushed to reduce the thickness, and the opposing surfaces 23 a and 45 that serve as the bonding surfaces of the device substrate 40 and the package material 20. Contact each other.
このようにして、デバイス基板４０における可動部４２a及び固定部４２ｂをキャビティ２２内に収容してデバイス基板４０とパッケージ材２０とが接合され、可動部４２ａ及び固定部４２ｂからなるＭＥＭＳ４４をパッケージしている。 Thus, the movable part 42a and the fixed part 42b of the device substrate 40 are accommodated in the cavity 22, the device substrate 40 and the package material 20 are joined, and the MEMS 44 composed of the movable part 42a and the fixed part 42b is packaged. Yes.
図６に示すＭＥＭＳ４４は、各種センサ、例えば加速度センサやジャイロセンサとして用いられる。即ち、可動部４２ａと固定部４２ｂとの容量等の電気的特性を配線ビアから外部に取り出して検出することができる。よって、パッケージドデバイス５それ自体が動かされると、可動部４２ａが変位し、それに伴う電気的特性の検出値の変化をモニタリングすればよい。なお、図６と図１は一見違うようであるが、図６の配線接続用パッド４３ａと可動部４２ａ、及び配線接続用パッド４３ｂと固定部４２ｂをそれぞれ一体と考えると、これらの構造は図１と等価である。 The MEMS 44 shown in FIG. 6 is used as various sensors, for example, an acceleration sensor or a gyro sensor. That is, electrical characteristics such as capacitance between the movable portion 42a and the fixed portion 42b can be taken out from the wiring via and detected. Therefore, when the packaged device 5 itself is moved, the movable portion 42a is displaced, and the change in the detected value of the electrical characteristics is monitored. 6 and FIG. 1 seem to be different from each other. However, when the wiring connection pad 43a and the movable portion 42a, and the wiring connection pad 43b and the fixed portion 42b in FIG. Is equivalent to 1.
実施例を示して更に詳細に説明する。
図７（ａ）は実施例として作製したパッケージドデバイスの断面図であり、（ｂ）はパッケージドデバイス中の配線構造を示す図である。図７（ａ）の断面は図７（ｂ）のＡ１−Ａ２線に沿う断面図である。
Examples will be described in more detail.
FIG. 7A is a cross-sectional view of a packaged device manufactured as an example, and FIG. 7B is a diagram illustrating a wiring structure in the packaged device. 7A is a cross-sectional view taken along line A1-A2 of FIG. 7B.
実施例として、デバイス基板５０はＭＥＭＳ基板であって、基材５１にはドライエッチングで穴５２が形成され、基材５１には８μｍ程度の厚みのダイヤフラム５３が形成されている。デバイス基板５０において上記ダイヤフラム５３の逆側の面、つまり、パッケージ材６０となるＬＴＣＣ基板と対向する面には、穴５２を取り囲むように厚み１０μｍ程度の絶縁膜５４が形成されている。その絶縁膜５４上には、穴５２の開口を挟んで縦方向に延びる複数の電極５５がそれぞれ分離して４５ｎｍのＣｒ層、７５ｎｍのＰｔ層、２００ｎｍのＡｕ層の各薄膜を順次積層して形成されている。図示するように、第１電極５５ａと第２電極５５ｂとが貫通穴５２の左側に縦方向に延設しており、第３電極５５ｃと第４電極５５ｄとが貫通穴５２の右側に縦方向に延設している。その絶縁膜５４上には貫通穴５２の開口で第１乃至第４電極５５ａ〜５５ｄを設けていない側に、第２電極５５ｂと第４電極５５ｄの一端部に重なるように第５電極５５ｅが横方向に延設している。第１乃至第５電極５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅは図１及び図２において配線接続用パッドと呼んでいる。 As an example, the device substrate 50 is a MEMS substrate. A hole 52 is formed in the base material 51 by dry etching, and a diaphragm 53 having a thickness of about 8 μm is formed in the base material 51. In the device substrate 50, an insulating film 54 having a thickness of about 10 μm is formed so as to surround the hole 52 on the surface opposite to the diaphragm 53, that is, the surface facing the LTCC substrate serving as the package material 60. On the insulating film 54, a plurality of electrodes 55 extending in the vertical direction across the opening of the hole 52 are separated, and a 45 nm Cr layer, a 75 nm Pt layer, and a 200 nm Au layer are sequentially stacked. Is formed. As shown in the drawing, the first electrode 55a and the second electrode 55b extend vertically on the left side of the through hole 52, and the third electrode 55c and the fourth electrode 55d extend vertically on the right side of the through hole 52. It is extended to. On the insulating film 54, the fifth electrode 55 e is formed on the side where the first to fourth electrodes 55 a to 55 d are not provided in the opening of the through hole 52 so as to overlap the one end portions of the second electrode 55 b and the fourth electrode 55 d. It extends in the horizontal direction. The first to fifth electrodes 55a, 55b, 55c, 55d, and 55e are called wiring connection pads in FIGS.
一方、パッケージ材としてＬＴＣＣ基板６０を用いた。このＬＴＣＣ基板６０には厚さ方向に沿って門型の形状を有する第１内部配線６１，第２内部配線６２，第３内部配線６３及び第４内部配線６４が配設されており、厚さ方向に沿ってクランク形状を有する第１外部配線６５，第２外部配線６６を有する。第１乃至第４の内部配線６１〜６４及び第１乃至第２の外部配線６５，６６は何れもＬＴＣＣ基板６０の厚さ方向の中ほどに所定の方向に延びる水平部６７を備えており、その水平部６７の端部の対に柱部６８が設けられている。内部配線の場合には、両柱部６８ａ，６８ａが互いに同じ方向に延びており、外部配線の場合には、両柱部６８ａ，６８ｂが互いに逆の方向に延びている。 On the other hand, the LTCC substrate 60 was used as a package material. The LTCC substrate 60 is provided with a first internal wiring 61, a second internal wiring 62, a third internal wiring 63, and a fourth internal wiring 64 having a gate shape along the thickness direction. A first external wiring 65 and a second external wiring 66 having a crank shape are provided along the direction. Each of the first to fourth internal wirings 61 to 64 and the first to second external wirings 65 and 66 includes a horizontal portion 67 extending in a predetermined direction in the middle of the thickness direction of the LTCC substrate 60. A column portion 68 is provided at a pair of ends of the horizontal portion 67. In the case of internal wiring, both column portions 68a and 68a extend in the same direction, and in the case of external wiring, both column portions 68a and 68b extend in directions opposite to each other.
ここで、第１内部配線６１の両端の柱部６８ａ，６８ａと第１外部配線６５の外側の柱部６８ａ，第２内部配線６２の外側の柱部６８ａとは第１の方向、即ち列状に並んで設けられている。第４内部配線６４の両端の柱部６８ａ，６８ａと第２外部配線６６の外側の柱部６８ａ，第３内部配線６３の外側の柱部６８ａとは第１の方向に並んで設けられている。第２内部配線６２の両端の柱部６８ａ，６８ａと第３内部配線６３の両端の柱部６８ａ，６８ａが第１の方向と直交する第２の方向に並んで設けられている。第１外部配線６５の両端の柱部６８ａ，６８ｂと第２外部配線６６の両端の柱部６８ａ，６８ｂとが第２の方向に並んで設けられている。 Here, the column portions 68a and 68a at both ends of the first internal wiring 61, the column portion 68a on the outside of the first external wire 65, and the column portion 68a on the outside of the second internal wire 62 are in the first direction, that is, in a column shape. It is provided side by side. The column portions 68a and 68a at both ends of the fourth internal wiring 64, the column portion 68a on the outside of the second external wire 66, and the column portion 68a on the outside of the third internal wire 63 are provided side by side in the first direction. . The column portions 68a and 68a at both ends of the second internal wiring 62 and the column portions 68a and 68a at both ends of the third internal wiring 63 are provided side by side in a second direction orthogonal to the first direction. The column portions 68a and 68b at both ends of the first external wiring 65 and the column portions 68a and 68b at both ends of the second external wiring 66 are provided side by side in the second direction.
このＬＴＣＣ基板６０にレジスト（図示せず）をパターニングし、基材と各内部配線の先端部とをエッチングしてガラス成分等を溶解することにより、約３０μｍ深さのキャビティ６９を形成し、各柱部６８ａの先端部を接続用バンプ７０とした。 By patterning a resist (not shown) on the LTCC substrate 60 and etching the base material and the tip of each internal wiring to dissolve glass components and the like, a cavity 69 having a depth of about 30 μm is formed. The tip of the column portion 68a was used as a connection bump 70.
次に接続用バンプ７０と第１乃至第５電極５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅの両端部とが対向するようにデバイス基板５０とＬＴＣＣ基板６０とを位置合わせし、真空中で４００℃まで加熱した後、約１００ｍＮ／バンプの圧力を加えて８００Ｖ、３０分間の条件で陽極接合した。装置から取り出したパッケージドデバイスのダイヤフラム５３には凹みが形成され、第１外部配線６５の柱部６８ｂと第２外部配線６６の柱部６８ｂとの間が電気的に接続されていることを確認した。 Next, the device substrate 50 and the LTCC substrate 60 are aligned so that the connection bump 70 and both end portions of the first to fifth electrodes 55a, 55b, 55c, 55d, and 55e face each other, and the temperature is increased to 400 ° C. in a vacuum. After heating, anodic bonding was performed under the condition of 800 V for 30 minutes by applying a pressure of about 100 mN / bump. It is confirmed that a recess is formed in the diaphragm 53 of the packaged device taken out from the apparatus, and the column portion 68b of the first external wiring 65 and the column portion 68b of the second external wiring 66 are electrically connected. did.
図８は、内部配線の柱部、即ちビア配線の表面のＳＥＭ像を示すものであり、（ａ）はエッチング前の状態、（ｂ）はエッチング後の状態を示す図である。図から、内部配線の柱部としてのビア配線に添加されているガラスやシリカ粉末がエッチングされて多孔質化していることが分かる。 8A and 8B show SEM images of the pillar portions of the internal wiring, that is, the surface of the via wiring. FIG. 8A shows a state before etching, and FIG. 8B shows a state after etching. From the figure, it can be seen that the glass or silica powder added to the via wiring as the pillar portion of the internal wiring is etched and made porous.
図９は、エッチング後のビア配線及び接続用バンプのＳＥＭ像の図であり、図１０は陽極接合後のビア配線及び接続用バンプの断面ＳＥＭ像の図である。これらの像から金ビアは潰れた状態となっており、ＭＥＭＳ側の電極、即ちＣｒ層とＰｔ層とＡｕ層の積層電極と金ビアとの接合界面には、明確な隙間は確認されなかった。 FIG. 9 is a SEM image of via wiring and connection bumps after etching, and FIG. 10 is a cross-sectional SEM image of via wiring and connection bumps after anodic bonding. From these images, the gold via is in a crushed state, and no clear gap was confirmed at the bonding interface between the electrode on the MEMS side, that is, the laminated electrode of the Cr layer, the Pt layer, the Au layer, and the gold via. .
作製したパッケージドデバイス６に対して熱衝撃試験を行った。−４０℃の状態と＋１２５℃の状態とにそれぞれ３０分ずつ繰り返し配置して、ダイヤフラム５３の凹み、電気抵抗の値が維持されるかを確認した。 A thermal shock test was performed on the fabricated packaged device 6. It repeatedly arranged for 30 minutes each in the state of -40 degreeC and +125 degreeC, and it was confirmed whether the dent of the diaphragm 53 and the value of electrical resistance were maintained.
図１１は熱衝撃試験の結果のうち、ダイヤフラムの凹み量の熱衝撃回数依存性を示す図である。縦軸はダイヤフラムの凹み量ｄ（μｍ）、横軸は熱衝撃回数（サイクル数）である。熱衝撃の回数を増加させても、ダイヤフラムの凹み量に有意な変化はなかった。 FIG. 11 is a diagram showing the thermal shock frequency dependence of the dent amount of the diaphragm among the results of the thermal shock test. The vertical axis represents the diaphragm recess d (μm), and the horizontal axis represents the number of thermal shocks (number of cycles). Even when the number of thermal shocks was increased, there was no significant change in the amount of dents in the diaphragm.
図１２は熱衝撃試験の結果のうち、第１外部配線と第２外部配線との間の電気抵抗の熱衝撃回数依存性を示す図である。縦軸は電気抵抗（Ω）、横軸は熱衝撃回数（サイクル数）である。熱衝撃の回数を増加させても、電気抵抗には有意な変化はなかった。 FIG. 12 is a diagram showing the thermal shock frequency dependence of the electrical resistance between the first external wiring and the second external wiring among the results of the thermal shock test. The vertical axis represents electrical resistance (Ω), and the horizontal axis represents the number of thermal shocks (cycle number). There was no significant change in electrical resistance with increasing number of thermal shocks.
以上の熱衝撃試験の結果から、気密封止と電気的接続が維持できていることが分かる。 From the above thermal shock test results, it can be seen that the hermetic sealing and electrical connection can be maintained.
デバイス基板とＬＴＣＣ基板とを陽極接合した後に、デバイス基板のキャビティ部を剥離したところ、ＭＥＭＳ側の電極にＬＴＣＣ基板の金ビアバンプが付着した状態で剥離した。 After anodically bonding the device substrate and the LTCC substrate, the cavity portion of the device substrate was peeled off, and peeling was performed with the gold via bumps of the LTCC substrate attached to the MEMS side electrode.
以上のことから、ＭＥＭＳ側のＡｕ薄膜とＬＴＣＣ基板側の金ビアバンプは、拡散接合のように安定した接合状態となっているものと推察される。 From the above, it is speculated that the Au thin film on the MEMS side and the gold via bump on the LTCC substrate side are in a stable bonding state like diffusion bonding.
本発明の実施形態によれば、パッケージ材の接続用バンプ、デバイス基板の配線接続用パッド等の配線接続部の厚みを厳密に管理しなくても、接合と同時に配線接続を確立することができる。本実施形態においては、図１及び図５に示すように、エッチングにより形成したキャビティ内に、デバイス基板の電子回路、ＭＥＭＳ構造体の全部を収容する場合のみならず、例えば図７のようにＭＥＭＳ構造体の一部を収容したり、図示しないが電子回路その他のデバイスの一部を収容したりしてもよい。
本発明の実施形態は、図１、図６、図７に示すデバイスのみならず、デバイス基板における接合面よりも配線接続用パッドが突出していれば、如何なる構造のデバイスであっても、パッケージ材と対向していれば収容することができる。配線接続用パッド自体は薄膜でも厚膜であってもよい。
According to the embodiment of the present invention, wiring connection can be established at the same time as bonding without strictly managing the thickness of wiring connection portions such as connection bumps of a package material and wiring connection pads of a device substrate. . In this embodiment, as shown in FIG. 1 and FIG. 5, not only the case where the entire electronic circuit and MEMS structure of the device substrate are accommodated in the cavity formed by etching, but also, for example, as shown in FIG. A part of the structure may be accommodated, or an electronic circuit or other device may be accommodated although not shown.
The embodiment of the present invention is not limited to the device shown in FIGS. 1, 6, and 7, and the package material can be used for any device as long as the wiring connection pad protrudes from the bonding surface of the device substrate. Can be accommodated as long as they face each other. The wiring connection pad itself may be a thin film or a thick film.
１，５，６：パッケージドデバイス
２：内部空間
３：接合面
１０：デバイス基板
１１：絶縁層
１２，１２ａ,１２ｂ：配線接続用パッド
１３ａ：接合面
１４：デバイス
２０：陽極接合用基板
２１：パッケージ材
２１：ビア配線
２２：キャビティ
２３：パッケージ基材
２３ａ：接合する面（接合面）
２４：接続用バンプ
３１：グリーンシート
３２：ビア
３３：導体
３４ａ，３４ｂ,３４ｃ：各層
３５：積層体
３６：ＬＴＣＣ基板
３７：レジスト
４０：デバイス基板
４１ａ，４１ｂ：支持部
４２ａ：可動部
４２ｂ：固定部
４３ａ，４３ｂ：配線接続用パッド
４４：ＭＥＭＳ
５０：デバイス基板
５１：基材
５２：穴
５３：ダイヤフラム
５４：絶縁膜
５５，５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅ：電極
６０：パッケージ材（ＬＴＣＣ基板）
６１：第１内部配線
６２：第２内部配線
６３：第３内部配線
６４：第４内部配線
６５：第１外部配線
６６：第２外部配線
６７：水平部
６８，６８ａ，６８ｂ：柱部
６９：キャビティ
７０：接続用バンプ
1, 5, 6: Packaged device 2: Internal space 3: Bonding surface 10: Device substrate 11: Insulating layers 12, 12a, 12b: Wiring connection pads 13a: Bonding surface 14: Device 20: Anode bonding substrate 21: Package material 21: Via wiring 22: Cavity 23: Package base material 23a: Surface to be joined (joint surface)
24: Connection bump 31: Green sheet 32: Via 33: Conductors 34a, 34b, 34c: Each layer 35: Laminate 36: LTCC substrate 37: Resist 40: Device substrate 41a, 41b: Support portion 42a: Movable portion 42b: Fixed Parts 43a and 43b: wiring connection pads 44: MEMS
50: Device substrate 51: Base material 52: Hole 53: Diaphragm 54: Insulating film 55, 55a, 55b, 55c, 55d, 55e: Electrode 60: Package material (LTCC substrate)
61: 1st internal wiring 62: 2nd internal wiring 63: 3rd internal wiring 64: 4th internal wiring 65: 1st external wiring 66: 2nd external wiring 67: Horizontal part 68, 68a, 68b: Column part 69: Cavity 70: Bump for connection
Claims (14)
上記ビア配線と一体化した接続用バンプが上記キャビティ内に突出しており、かつ上記デバイスに接続された配線接続用パッドが上記接続用バンプと対向して接続されていることにより、上記接続用バンプを経由して上記デバイスが上記ビア配線に配線接続されている、パッケージされたデバイス。 A device substrate on which an electronic circuit, a MEMS or other device is mounted, and a package material having a cavity provided with via wiring are joined,
The connection bump integrated with the via wiring protrudes into the cavity, and the wiring connection pad connected to the device is connected to face the connection bump, whereby the connection bump. A packaged device in which the device is wired to the via wiring via
前記キャビティの深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たす、請求項１に記載のパッケージされたデバイス。 The wiring connection pad protrudes with a length x from the bonding surface of the device substrate with the package material,
The packaged device according to claim 1, wherein a relationship between x and y before bonding satisfies 0.05y ≦ x ≦ 0.7y, where y is a depth of the cavity.
上記パッケージ基材のうち上記レジストで覆われていない部分をエッチングすることにより、上記パッケージ基材のうち上記レジストで保護されている部分の表面粗さを維持しながら上記パッケージ基材にキャビティを形成すると同時に該キャビティ内に上記導体の一部が露出することにより上記導体の残部からなるビア配線と一体化した接続用バンプを形成する、パッケージ材の製造方法。 A resist pattern is formed on an inorganic package substrate with a noble metal or noble metal and inorganic conductor exposed on the surface.
By etching the portion of the package base material that is not covered with the resist, a cavity is formed in the package base material while maintaining the surface roughness of the portion of the package base material that is protected by the resist. At the same time, a part of the conductor is exposed in the cavity to form a connection bump integrated with the via wiring composed of the remainder of the conductor.
前記パッケージ基材のエッチングプロセスによって、前記キャビティが形成されると共に前記導体の先端部中の無機成分の一部が溶けて多孔質な前記接続用バンプがビア配線と一体化して形成される、請求項１２に記載のパッケージ材の製造方法。 The via wiring is composed of a noble metal or a metal mixture containing a noble metal and glass or other inorganic powder,
The cavity is formed by the etching process of the package base material, and a part of the inorganic component in the tip portion of the conductor is melted to form the porous connection bump integrally with the via wiring. Item 13. A method for producing a package material according to Item 12.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012137254A JP5892378B2 (en) | 2011-06-20 | 2012-06-18 | Manufacturing method of package material |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011136772 | 2011-06-20 | ||
| JP2011136772 | 2011-06-20 | ||
| JP2012137254A JP5892378B2 (en) | 2011-06-20 | 2012-06-18 | Manufacturing method of package material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013030759A true JP2013030759A (en) | 2013-02-07 |
| JP5892378B2 JP5892378B2 (en) | 2016-03-23 |
Family
ID=47787471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012137254A Active JP5892378B2 (en) | 2011-06-20 | 2012-06-18 | Manufacturing method of package material |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5892378B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016004848A (en) * | 2014-06-16 | 2016-01-12 | 三菱電機株式会社 | Package and method of manufacturing package |
| JP2016111083A (en) * | 2014-12-03 | 2016-06-20 | 三菱電機株式会社 | Power module and manufacturing method of the same |
| JP2016523729A (en) * | 2013-07-08 | 2016-08-12 | モーション・エンジン・インコーポレーテッド | MEMS device and method of manufacturing |
| US10160636B2 (en) | 2015-01-23 | 2018-12-25 | Mitsubishi Electric Corporation | Ceramic substrate, bonded body, module, and method for manufacturing ceramic substrate |
| EP3413695A4 (en) * | 2016-02-01 | 2019-03-13 | Mitsubishi Electric Corporation | Ceramic substrate and manufacturing method therefor |
| US10273147B2 (en) | 2013-07-08 | 2019-04-30 | Motion Engine Inc. | MEMS components and method of wafer-level manufacturing thereof |
| US10407299B2 (en) | 2015-01-15 | 2019-09-10 | Motion Engine Inc. | 3D MEMS device with hermetic cavity |
| US20200077526A1 (en) | 2018-08-30 | 2020-03-05 | Nichia Corporation | Wiring board manufacturing method and wiring board |
| US10654710B2 (en) | 2016-05-25 | 2020-05-19 | Mitsubishi Electric Corporation | Semiconductor apparatus having flexible connecting members and method for manufacturing the same |
| US10768065B2 (en) | 2014-04-10 | 2020-09-08 | Mei Micro, Inc. | MEMS pressure sensor |
| WO2020246115A1 (en) * | 2019-06-06 | 2020-12-10 | 国立大学法人 東京大学 | Electrostatic device and method for manufacturing electrostatic device |
| US10892392B2 (en) | 2018-08-31 | 2021-01-12 | Nichia Corporation | Method for manufacturing semiconductor device |
| US11287486B2 (en) | 2014-12-09 | 2022-03-29 | Motion Engine, Inc. | 3D MEMS magnetometer and associated methods |
| US11674803B2 (en) | 2014-06-02 | 2023-06-13 | Motion Engine, Inc. | Multi-mass MEMS motion sensor |
| US11852481B2 (en) | 2013-08-02 | 2023-12-26 | Motion Engine Inc. | MEMS motion sensor and method of manufacturing |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH034592A (en) * | 1989-06-01 | 1991-01-10 | Fujitsu Ltd | Manufacture of ceramic board |
| JPH10321746A (en) * | 1997-05-16 | 1998-12-04 | Murata Mfg Co Ltd | Electronic component packaging structure |
| JP2007250996A (en) * | 2006-03-17 | 2007-09-27 | Kyocera Corp | Wiring board, electronic device equipped with wiring board, and probe card |
| JP2008288388A (en) * | 2007-05-17 | 2008-11-27 | Tdk Corp | Packaging method of electronic component, and manufacturing method of electronic component incorporated substrate |
| JP2009140799A (en) * | 2007-12-07 | 2009-06-25 | Panasonic Corp | Switch and its manufacturing method |
-
2012
- 2012-06-18 JP JP2012137254A patent/JP5892378B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH034592A (en) * | 1989-06-01 | 1991-01-10 | Fujitsu Ltd | Manufacture of ceramic board |
| JPH10321746A (en) * | 1997-05-16 | 1998-12-04 | Murata Mfg Co Ltd | Electronic component packaging structure |
| JP2007250996A (en) * | 2006-03-17 | 2007-09-27 | Kyocera Corp | Wiring board, electronic device equipped with wiring board, and probe card |
| JP2008288388A (en) * | 2007-05-17 | 2008-11-27 | Tdk Corp | Packaging method of electronic component, and manufacturing method of electronic component incorporated substrate |
| JP2009140799A (en) * | 2007-12-07 | 2009-06-25 | Panasonic Corp | Switch and its manufacturing method |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016523729A (en) * | 2013-07-08 | 2016-08-12 | モーション・エンジン・インコーポレーテッド | MEMS device and method of manufacturing |
| US10273147B2 (en) | 2013-07-08 | 2019-04-30 | Motion Engine Inc. | MEMS components and method of wafer-level manufacturing thereof |
| US11852481B2 (en) | 2013-08-02 | 2023-12-26 | Motion Engine Inc. | MEMS motion sensor and method of manufacturing |
| US11579033B2 (en) | 2014-04-10 | 2023-02-14 | Mei Micro, Inc. | MEMS pressure sensor |
| US10768065B2 (en) | 2014-04-10 | 2020-09-08 | Mei Micro, Inc. | MEMS pressure sensor |
| US11674803B2 (en) | 2014-06-02 | 2023-06-13 | Motion Engine, Inc. | Multi-mass MEMS motion sensor |
| JP2016004848A (en) * | 2014-06-16 | 2016-01-12 | 三菱電機株式会社 | Package and method of manufacturing package |
| JP2016111083A (en) * | 2014-12-03 | 2016-06-20 | 三菱電機株式会社 | Power module and manufacturing method of the same |
| US11287486B2 (en) | 2014-12-09 | 2022-03-29 | Motion Engine, Inc. | 3D MEMS magnetometer and associated methods |
| US10407299B2 (en) | 2015-01-15 | 2019-09-10 | Motion Engine Inc. | 3D MEMS device with hermetic cavity |
| US10160636B2 (en) | 2015-01-23 | 2018-12-25 | Mitsubishi Electric Corporation | Ceramic substrate, bonded body, module, and method for manufacturing ceramic substrate |
| US10347553B2 (en) | 2016-02-01 | 2019-07-09 | Mitsubishi Electric Corporation | Ceramic substrate and method for manufacturing the same |
| EP3413695A4 (en) * | 2016-02-01 | 2019-03-13 | Mitsubishi Electric Corporation | Ceramic substrate and manufacturing method therefor |
| US10654710B2 (en) | 2016-05-25 | 2020-05-19 | Mitsubishi Electric Corporation | Semiconductor apparatus having flexible connecting members and method for manufacturing the same |
| US20200077526A1 (en) | 2018-08-30 | 2020-03-05 | Nichia Corporation | Wiring board manufacturing method and wiring board |
| US11026335B2 (en) | 2018-08-30 | 2021-06-01 | Nichia Corporation | Wiring board manufacturing method and wiring board |
| US10892392B2 (en) | 2018-08-31 | 2021-01-12 | Nichia Corporation | Method for manufacturing semiconductor device |
| JP2020202613A (en) * | 2019-06-06 | 2020-12-17 | 国立大学法人 東京大学 | Electrostatic device and manufacturing method thereof |
| WO2020246115A1 (en) * | 2019-06-06 | 2020-12-10 | 国立大学法人 東京大学 | Electrostatic device and method for manufacturing electrostatic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5892378B2 (en) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5892378B2 (en) | Manufacturing method of package material | |
| RU2371378C2 (en) | Micromechanical component and method of its manufacturing | |
| JP5610177B2 (en) | Functional device and manufacturing method thereof | |
| JP4539155B2 (en) | Manufacturing method of sensor system | |
| JP2008046078A (en) | Micro electromechanical system element and manufacturing method thereof | |
| CN105314592A (en) | Method of fabrication of AL/GE bonding in a wafer packaging environment and a product produced therefrom | |
| WO2008023465A1 (en) | Microelectronic machine mechanism device, and its manufacturing method | |
| JP2008105162A (en) | Functional element | |
| JP5330697B2 (en) | Functional element package and manufacturing method thereof | |
| WO2012102291A1 (en) | Glass-embedded silicon substrate and method for manufacturing same | |
| JP2008051685A (en) | Sensor unit and its manufacturing method | |
| JP5839326B2 (en) | Packaged device, packaging material manufacturing method and packaging method | |
| US20040263186A1 (en) | Capacitance type dynamic quantity sensor | |
| JP2010509087A (en) | Method and apparatus for localized coupling | |
| JP2006186357A (en) | Sensor device and its manufacturing method | |
| JP2006201158A (en) | Sensor | |
| JP2015122413A (en) | Package and manufacturing method of the same | |
| JP2014205235A (en) | Functional device | |
| JP5151085B2 (en) | Sensor unit and manufacturing method thereof | |
| JP4964505B2 (en) | Semiconductor device, manufacturing method thereof, and electronic component | |
| JP2008039595A (en) | Capacitance acceleration sensor | |
| JP2012049298A (en) | Device using porous metal for electrical connection and wiring connection method | |
| JP2004202604A (en) | Package structure and manufacturing method | |
| JP2005039078A (en) | Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element | |
| WO2012102252A1 (en) | Substrate with though electrode and method for producing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140916 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150225 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5892378 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |