JP2013030314A - Wiring connection tool between substrates, device having wiring structure, and chassis type switch - Google Patents
Wiring connection tool between substrates, device having wiring structure, and chassis type switch Download PDFInfo
- Publication number
- JP2013030314A JP2013030314A JP2011164248A JP2011164248A JP2013030314A JP 2013030314 A JP2013030314 A JP 2013030314A JP 2011164248 A JP2011164248 A JP 2011164248A JP 2011164248 A JP2011164248 A JP 2011164248A JP 2013030314 A JP2013030314 A JP 2013030314A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connector
- substrate
- wirings
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、基板間の配線接続具,配線構造を有する装置、及びシャーシ型スイッチに関する。 The present invention relates to a wiring connector between substrates, a device having a wiring structure, and a chassis type switch.
通信装置の分野では、シェルフ(shelf)と呼ばれる筐体に複数のプラグインユニット
(PIU)が収容されたシャーシ型装置(シャーシ型スイッチと呼ばれる)がある。シェルフは、各PIUを収容するための複数のスロットを有し、各スロット内にはPIUとシェルフに実装されたバックボード(Back Wiring Board:BWB)とを電気的に接続するためのコネクタが設けられている。
In the field of communication devices, there is a chassis type device (referred to as a chassis type switch) in which a plurality of plug-in units (PIUs) are housed in a housing called a shelf. The shelf has a plurality of slots for accommodating each PIU, and a connector for electrically connecting the PIU and a back board (BWB) mounted on the shelf is provided in each slot. It has been.
PIUは、所定の機能を有するデバイスが搭載されたプリント基板である。シャーシ型スイッチに適用されるPIUには、例えば、通信回線を収容するインタフェースユニット(IFユニット)と、IFユニット間で送受信される信号に対するスイッチングを行うためのスイッチユニット(SWユニット)が含まれる。 The PIU is a printed board on which a device having a predetermined function is mounted. The PIU applied to the chassis type switch includes, for example, an interface unit (IF unit) that accommodates a communication line and a switch unit (SW unit) that performs switching for signals transmitted and received between the IF units.
コネクタによってシェルフに実装されるPIU(IFユニット)及びSWユニットは、BWBを介して電気的に接続される。各PIU(IFユニット)から送信された信号は、SWユニットに集められ、SWユニットが有するスイッチング機能によって、目的のIFユニットへ転送される。このようなSWユニットを中心として各PIU(IFユニット)がSWユニットに接続される配線形態は、スター型配線と呼ばれている。 The PIU (IF unit) and SW unit mounted on the shelf by the connector are electrically connected via the BWB. Signals transmitted from each PIU (IF unit) are collected in the SW unit and transferred to the target IF unit by the switching function of the SW unit. A wiring configuration in which each PIU (IF unit) is connected to the SW unit with the SW unit as a center is called a star-type wiring.
SWユニットには、各PIU(IFユニット)からの信号をスイッチングするための複数のデバイス(スイッチングデバイス)が実装されることが少なくない。全PIU(IFユニット)からの信号の処理に要求されるスイッチング容量を確保できない可能性があるからである。また、スイッチングデバイスが有するピンの数に限りがあるからである。 A plurality of devices (switching devices) for switching signals from each PIU (IF unit) are often mounted on the SW unit. This is because the switching capacity required for processing signals from all PIUs (IF units) may not be secured. This is also because the number of pins that the switching device has is limited.
複数のスイッチングデバイスを有するSWユニットと複数のPIU(IFユニット)とが接続される場合には、各PIU(IFユニット)は、各スイッチングデバイスとスター型配線によって接続される。 When a SW unit having a plurality of switching devices and a plurality of PIUs (IF units) are connected, each PIU (IF unit) is connected to each switching device by a star wiring.
上述したように、各スイッチングデバイスと各PIU(IFユニット)とがBWBを介してスター型に接続されると、平面視状態において、スター型配線間で配線のクロス(交差)部分が生じる。クロス部分は、SWユニットに搭載されるスイッチングデバイスの数の増加に応じて増加する。 As described above, when each switching device and each PIU (IF unit) are connected in a star shape via the BWB, a cross portion of the wiring is generated between the star type wirings in a plan view state. The cross portion increases as the number of switching devices mounted on the SW unit increases.
一般に、PIU(IFユニット及びSWユニット)は、要求される機能を実現する複数の半導体回路(半導体回路チップ)が実装されたプリント基板によって実現される。また、BWBも、IFユニットとSWユニットと電気的に接続する配線パターンが形成された
プリント基板によって実現される。
Generally, a PIU (IF unit and SW unit) is realized by a printed circuit board on which a plurality of semiconductor circuits (semiconductor circuit chips) that realize required functions are mounted. The BWB is also realized by a printed circuit board on which a wiring pattern that is electrically connected to the IF unit and the SW unit is formed.
従って、IFユニットとSWユニットとを結ぶ配線は、ケーブルのような線材ではなく、プリント基板に形成された配線パターンによって実現される。このため、上述したクロス部分における配線間の物理接触の回避は、SWユニット又はBWBに多層プリント基板を適用し、クロス部分の配線間の絶縁状態を確保することによって実現される。 Accordingly, the wiring connecting the IF unit and the SW unit is realized by a wiring pattern formed on the printed circuit board, not a wire material such as a cable. For this reason, avoidance of physical contact between the wirings in the cross portion described above can be realized by applying a multilayer printed board to the SW unit or BWB and ensuring an insulation state between the wirings in the cross portion.
しかしながら、SWユニット又はBWBの層数増加は、SWユニット又はBWBの製造コスト上昇を招来する。また、SWユニットの層数増加は、SWユニットの大型化を招来し、シャーシ型スイッチ(シャーシ型装置)の小型化を阻害する要因となり得る。 However, an increase in the number of layers of the SW unit or BWB causes an increase in the manufacturing cost of the SW unit or BWB. In addition, an increase in the number of SW unit layers leads to an increase in the size of the SW unit, which may be a factor that hinders downsizing of the chassis type switch (chassis type device).
本発明の一態様は、クロスする配線間を絶縁するための基板層数増加を回避可能な技術を提供することを目的とする。 An object of one embodiment of the present invention is to provide a technique capable of avoiding an increase in the number of substrate layers for insulating between crossed wirings.
本発明の一態様は、第1基板に形成された複数の第1配線と、第2基板に形成された、前記複数の第1配線と夫々対をなす複数の第2配線とを電気的に接続する基板間の配線接続具であって、
前記複数の対に夫々対応する、第1接続部,第2接続部,及び前記第1接続部と前記第2接続部とを電気的に接続する中間部を含む複数の組を備え、
前記複数の組は相互に絶縁されており、
前記第1基板と前記第2基板との物理的な接続時に、前記各第1接続部が対応する前記複数の第1配線の一つと電気的に接続され、且つ前記各第2接続部が前記複数の第1配線の一つと対をなす前記複数の第2配線の一つと電気的に接続される
基板間の配線接続具である。
According to one embodiment of the present invention, a plurality of first wirings formed on a first substrate and a plurality of second wirings formed on a second substrate and respectively paired with the plurality of first wirings are electrically connected. A wiring connector between connected boards,
A plurality of sets including a first connection portion, a second connection portion, and an intermediate portion that electrically connects the first connection portion and the second connection portion, each corresponding to the plurality of pairs,
The plurality of sets are insulated from each other;
At the time of physical connection between the first substrate and the second substrate, the first connection portions are electrically connected to one of the corresponding first wirings, and the second connection portions are A wiring connector between substrates that is electrically connected to one of the plurality of second wirings paired with one of the plurality of first wirings.
本発明の一態様によれば、クロスする配線間を絶縁するための基板層数増加を回避することができる。 According to one embodiment of the present invention, an increase in the number of substrate layers for insulating between crossed wirings can be avoided.
以下、本発明の一実施形態を、図面を参照して説明する。実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. The configuration of the embodiment is an exemplification, and the present invention is not limited to the configuration of the embodiment.
〔第1実施形態〕
図1は、第1実施形態に係るシャーシ型装置(プラグインユニット収容装置)の1例であるシャーシ型スイッチの基板又は回路間の配線トポロジを模式的に示す。第1実施形態では、プラグインユニット(PIU)として、1つのSWユニット11と、8つのIFユニット12(#1〜#8)を筐体(シェルフ)に収容するシャーシ型スイッチを例示する。以下の説明において、IFユニットを指して“PIU”と表記することもある。SWユ
ニットはPIUの1種であるが、“SWユニット”との表記を用いる。PIUは、プリント基板に要求される機能を実現するための電気・電子回路群(IC,LSI,ASICなど)が搭載された、板状又はカード状の外形状を有する機能モジュールである。
[First Embodiment]
FIG. 1 schematically shows a wiring topology between substrates or circuits of a chassis type switch which is an example of a chassis type device (plug-in unit accommodating device) according to the first embodiment. The first embodiment exemplifies a chassis type switch that houses one
各PIU(IFユニット)12は、1以上の通信回線を収容し、シャーシ型スイッチの外部と信号の送受信を行う。また、各PIU12は、外部から受信された信号を、信号の宛先に応じてSWユニット11に送信する。SWユニット11は、各PIU12から受信される信号のスイッチング処理を実行する。このため、SWユニット11は、スイッチング機能を実現する半導体回路チップである複数のスイッチングデバイス(以下、単に「デバイス」と表記することもある)D1〜D4を有する。但し、複数のスイッチングデバイスは、物理的に1以上のチップに集約されていても良い。
Each PIU (IF unit) 12 accommodates one or more communication lines, and transmits and receives signals to and from the outside of the chassis type switch. Each
SWユニット11に実装された各デバイスD1〜D4には、各PIU12(#1〜#8)がスター型接続される。但し、図1には、デバイスD1,D2に対するPIU12(#1〜#8)のスター型配線のみが例示されている。各デバイスD1〜D4は、各PIU12から受信される信号を、当該信号の宛先に対応するPIU12へ転送する。
Each PIU 12 (# 1 to # 8) is star-connected to each device D1 to D4 mounted on the
各デバイスD1〜D4を中心とするスター型接続(スター型配線)によって、各スイッチングデバイスに対するスター型配線間で、複数のクロス部分が生じる。例えば、図1に示すPIU12(#2)に着目すると、PIU12(#2)とデバイスD1とを結ぶ配線にはクロス部分が生じない。しかし、PIU12(#2)とデバイスD2とを結ぶ配線は、各PIU12(#1,#5,#6)とデバイスD1とを結ぶ各配線との間でクロスする。以下、このようなクロス部分における配線間の絶縁を確保する構成乃至機構について説明する。 A star-shaped connection (star-shaped wiring) centering on each device D1 to D4 causes a plurality of cross portions between the star-shaped wirings for each switching device. For example, paying attention to the PIU 12 (# 2) shown in FIG. 1, no cross portion occurs in the wiring connecting the PIU 12 (# 2) and the device D1. However, the wiring connecting the PIU 12 (# 2) and the device D2 crosses between each wiring connecting the PIU 12 (# 1, # 5, # 6) and the device D1. Hereinafter, a configuration or mechanism for ensuring insulation between wirings in such a cross portion will be described.
なお、図1に示すような、各PIU12と各デバイスD1〜D4とを結ぶ配線は、実際には配線の束である。但し、説明を簡単にするため、以下の説明では、各PIU12から各デバイスD1〜D4へ信号を送信するための配線は夫々1本であると仮定する。
Note that the wirings connecting the
また、図1では、4つのデバイスD1〜D4を有する1つのSWユニットと8つのPIU(IFユニット)とを収容可能なシャーシ型スイッチ10を一例として示す。1つのシャーシ型スイッチに搭載されるSWユニットの数、IFユニットの最大収容数、1つのSWユニットに搭載されるスイッチングデバイスの数は適宜設定可能である。また、シャーシ型スイッチ10が、IFユニット及びSWユニット以外のPIU(例えば制御ユニット)を収容することは妨げられない。
In FIG. 1, a
図2Aは、図1に示したSWユニット11及びPIU(IFユニット)12を収容するシャーシ型スイッチ10の正面図を模式的に示す。図2Aにおいて、符号10Aで示す外枠部分の矩形は、シャーシ型スイッチ10の筐体(シェルフ)10Aを示す。シェルフ10Aは、SWユニット11PIU(IFユニット)12を収容する複数のスロットを有している。SWユニット11及びPIU12は、要求される機能を実現する複数の半導体回路チップが搭載されたプリント基板である。SWユニット11及びPIU(IFユニット)12の外形状がカード型であることから、SWユニット11及びIFユニットは、それぞれ、SWカード、IFカードと呼ばれることもある。
FIG. 2A schematically shows a front view of the
図2Bは、図2Aに示した状態から、SWユニット11及びPIU12(#1〜#8)を取り外した状態を模式的に示す。図2Bに示すように、シェルフ10Aの奥側には、各PIU12をSWユニット11へ電気的に接続するためのバックボード(BWB)13が配置されている。なお、シェルフ10Aを示す外枠矩形の内側に示した直線の破線は、SWユニット11及び各PIU12が挿入されるスロットを示す。なお、BWB13は第1
基板の一例であり、SWユニット11は第2基板の一例である。
FIG. 2B schematically shows a state where the
The
BWB13は、各スロットに挿入されるPIU12と物理的且つ電気的な接続を行うためのコネクタCN1〜CN8を備えている。また、BWB13は、スロットに挿入されるSWユニット11と物理的且つ電気的な接続を行うためのコネクタC1〜C8を備えている。
The
各コネクタCN1〜CN8は、PIU12からデバイスD1〜D4へ送信される信号を伝送するための4つの電気接点(出力ポートに相当)を有している。PIU12のスロット挿入側の端部には、コネクタCN1〜CN8の何れかと接続されるコネクタが設けられており、コネクタ間接続によって、PIU12がBWB13の正面側に、BWB13平面に対して垂直な状態で物理的に固定接続される。このとき、コネクタCN1〜CN8に設けられた電気接点(端子群)が、PIU12が有する端子群と接触することで、PIU12とBWB13との電気的な接続が図られる。
Each of the connectors CN1 to CN8 has four electrical contacts (corresponding to output ports) for transmitting signals transmitted from the
なお、第1実施形態では、BWB13のコネクタCN1〜CN8,C1〜C8にメス型コネクタを適用し、SWユニット11及びPIU12に設けられたコネクタにオス型コネクタを適用している。但し、コネクタのオス・メスは逆であっても良い。
In the first embodiment, female connectors are applied to the connectors CN1 to CN8 and C1 to C8 of the
図2Bに示すように、BWB13において、コネクタCN1〜CN8とコネクタC1〜CN8と間には、以下のような配線が形成されている。すなわち、コネクタCN2とコネクタC1との間には配線群L1が形成され、コネクタCN3とコネクタC2との間には配線群L2が形成されている。また、コネクタCN1とコネクタC3との間には配線群L3が形成され、コネクタCN4とコネクタC4との間には、配線群L4が形成されている。同様に、コネクタCN5とコネクタC5との間には、配線群L5が形成され、コネクタCN6とコネクタC6との間には、配線群L6が形成されている。さらに、コネクタCN7とコネクタC7との間には、配線群L7が形成され、コネクタCN8とコネクタC8との間には、配線群L8が形成されている。配線群L1〜L8の夫々は、コネクタCN1〜CN8に夫々4つ設けられた電気接点に対応する信号線S1〜S4を含む。信号線S1からS4は、各デバイスD1〜D4に向けて出力された信号の伝送に使用される。なお、図2Bにおいて、配線群L5〜L8は、信号線S1〜S4が1本の破線で簡略化された状態で図示されている。なお上記CN1〜CN8とC1〜C8の接続の組み合わせは一例であり、BWB13上で配線がクロスしなければ、例えばCN2とC2との間に配線群を設定して、CN3とC1との間に配線群を設定しても良い。信号線S1〜S4は、第1配線の一例である。
As shown in FIG. 2B, in the
図3A及び図3Bは、第1実施形態に係るBWB13、SWユニット11及びクロス解消板14の説明図である。クロス解消板14は、基板間の接続具(配線接続調整板)の一例である。第1実施形態では、SWユニット11とBWB13との物理的な接続は、コネクタ同士の接続によって行われる。一方、SWユニット11とBWB13との電気的な接続は、クロス解消板14を介して行われる。
3A and 3B are explanatory diagrams of the
図3Aは、BWB13を正面から見たときのSWユニット11,BWB13及びクロス解消板14の配置関係を示し、図3Bは、BWB13を背面から見たときのBWB13及びクロス解消板14の配置関係を模式的に示す。
3A shows the arrangement relationship between the
図3Aに示すように、SWユニット11は、BWB13の正面において、BWB13の上下方向に直列配置された複数のコネクタC1〜C8(メス型)に対応するコネクタCN11〜CN18(オス型)を備えている。コネクタCN11〜CN18がコネクタC1〜C8に夫々嵌め込まれることによって、SWユニット11は、BWB13に対して垂直に
固定接続された状態となる。
As shown in FIG. 3A, the
一方、BWB13の背面には、コネクタC1〜C8に対応する位置(BWB13の平面視においてコネクタC1〜C8と重なる位置)に、クロス解消板14との接続のためのコネクタC11〜C18(メス型)が設けられている(図3B)。
On the other hand, on the back surface of the
クロス解消板14は、複数のPIU12が複数のスイッチングデバイスにスター型接続されることによって生じる配線間のクロス部分の絶縁確保をBWB13又はSWユニット11で実施することを回避するために設けられるプリント基板である。クロス解消板14の正面には、コネクタC11〜C18に対応するコネクタC21〜C28が設けられている。コネクタC21〜C28がコネクタC11〜C18に嵌め込まれることによって、クロス解消板14はBWB13に対して平行な状態で固定配置された状態となる。
The
図3Cは、コネクタC21及びコネクタC1を部分的に拡大した状態を模式的に示す。コネクタC21は、クロス解消板14の上下方向に並べて配置されたコネクタピン(ピン)P1〜P4と、ピンP1〜P4と平行に配置されたコネクタピン(ピン)P11〜P14とを備えている。コネクタC22〜C28も、コネクタC21と同様に、ピンP1〜P4,P11〜P14を有している。
FIG. 3C schematically shows a state in which the connector C21 and the connector C1 are partially enlarged. The connector C21 includes connector pins (pins) P1 to P4 arranged side by side in the vertical direction of the
ピンP1〜P4は、ピンP11〜P14よりも短く、コネクタC21がコネクタC11(図3B)に正常に嵌め込まれた状態で、ピンP1〜P4の先端はBWB13内に止まる(図5Aの(A)参照)。ピンP1〜P4は、BWB13に形成されたPIU用のコネクタからの配線群と電気的に接続される。例えば、コネクタC21のピンP1〜P4は、BWB13において、PIU12用のコネクタCN2(図2B)からの配線群L2(信号線S1〜S4)と夫々電気的に接続される。
The pins P1 to P4 are shorter than the pins P11 to P14, and the tips of the pins P1 to P4 stop in the
これに対し、ピンP11〜14は、コネクタC21がコネクタC11に正常に嵌め込まれた状態で、コネクタC11及びBWB13に形成された貫通孔17(図4)、及び図3Cに図示するコネクタC1の貫通孔15を通ってコネクタC1内に突出する(図5Aの(A))。ピンP11〜P14の夫々は、コネクタC11,BWB13及びコネクタC1内部で夫々絶縁されており、コネクタC1に嵌め込まれるSWユニット11のコネクタCN11に設けられた各デバイスD1〜D4へ向かう配線と夫々電気的に接続される。他のコネクタC22〜28、これらに対応するコネクタC2〜C8に係る構成は、コネクタC21に係る構成と同様である。
On the other hand, the pins P11 to 14 are the through holes 17 (FIG. 4) formed in the connectors C11 and BWB13 and the connector C1 shown in FIG. 3C when the connector C21 is normally fitted in the connector C11. It protrudes into the connector C1 through the hole 15 ((A) of FIG. 5A). Each of the pins P11 to P14 is insulated inside the connectors C11 and BWB13 and the connector C1, and is electrically connected to each of the devices D1 to D4 provided in the connector CN11 of the
図4は、クロス解消板14及びコネクタC21をピンP1及びP11を含む左右方向の平面で切断する一方で、コネクタC11,BWB13,及びコネクタC1をクロス解消板14(ピンP1及びP11)と高さ位置を合わせて切断したときの切断面を平面視した図である。
FIG. 4 shows the
図4に示すように、コネクタC11は、ピンP1,P11が貫通する貫通孔16及び17が形成されている。また、BWB13には、ピンP1が挿入される貫通孔(ビア)18と、ピンP11が貫通する貫通孔(ビア)19とが形成されている。図示はしないが、ピンP2〜P4,ピンP12〜P14が挿入される貫通孔16及び17、及びビア18及び19も形成されている。コネクタC1には、ピンP11のみが貫通する貫通孔15が形成されている。ビア18の内面は金属膜で覆われており、金属膜はBWB13に形成された適宜の配線パターンと接触している。金属膜とピンP1(P2〜P4)が接触することで、BWB13とクロス解消板14とが電気的に接続される。一方、ビア19は、単なる貫通孔で、ビア19の内面は金属膜で覆われていない。すなわち、ビア19に挿入されるピンP11(P12〜P14)はBWB13の配線パターンと絶縁された状態となる。もっ
とも、ビア19の絶縁が確保されていれば、ビア19内面が金属膜で覆われていても良い。
As shown in FIG. 4, the connector C11 is formed with through
図5Aの(A)は、図4に示したコネクタC21がコネクタC11に嵌め込まれた(接続された)ときの状態を平面視した図であり、図5Aの(B)は、図5Aの(A)の状態におけるBWB13の一部を正面から見た図である。図5Bは、図5(A)のF−F線での切断面をクロス解消板14の正面から見た図である。図5Bに示すように、各コネクタC21〜C28は、クロス解消板14の上下方向に平行に配列されたピンP1〜P4,及びP11〜P14を夫々有している。
5A is a plan view of the state when the connector C21 shown in FIG. 4 is fitted (connected) to the connector C11, and FIG. 5A is a diagram (B) of FIG. It is the figure which looked at a part of BWB13 in the state of A) from the front. FIG. 5B is a view of the cut surface taken along line FF in FIG. As shown in FIG. 5B, each of the connectors C21 to C28 has pins P1 to P4 and P11 to P14 arranged in parallel to the vertical direction of the
図5Aに示すように、コネクタC21がコネクタC11に嵌め込まれるとき、ピンP1(P2〜P4)はビア18に挿入され、ピンP11(P12〜P14)はビア19に挿入される。ピンP1(P2〜P4)の先端はビア18と接触してビア18内(BWB13)に止まる。これに対し、ピンP11(P12〜P14)は、貫通孔17,ビア19及び貫通孔15を貫通し、コネクタC1内に突出した状態となる。
As shown in FIG. 5A, when the connector C21 is fitted into the connector C11, the pins P1 (P2 to P4) are inserted into the
図6Aは、図5Aの(B)に示したBWB13をピンP1〜P4を含むA−A線で切断したときの断面を右側面から見たときの様子を示し(コネクタC11〜C18の図示は省略)。図6Bは、図6AのコネクタC21付近を拡大して示す。図7Aは、図5Aの(B)に示したBWB13をピンP11〜P14を含むB−B線で切断したときの断面を右側面から見たときの様子を示す(コネクタC11〜C18の図示は省略)。図7Bは、図7AのコネクタC21付近を拡大して示す。
6A shows a state when the cross section when the
図6A及び図6Bに示すように、各コネクタC21〜C28のピンP1〜P4の先端(一端)は、BWB13内部に挿入された状態となる。ピンP1〜P4の他端側は、クロス解消板14内部に達している。これに対し、図7A及び図7Bに示すように、各コネクタC21〜C28のピンP11〜P14の先端(一端)は、コネクタC1〜C8内に突出した状態となる。
As shown in FIGS. 6A and 6B, the tips (one ends) of the pins P1 to P4 of the connectors C21 to C28 are inserted into the
図8は、BWB13のコネクタC1〜C8に、SWユニット11のコネクタCN11〜CN18を嵌め込んだ状態における、BWB13とSWユニット11との配線接続の様子を示す。図8に示すように、コネクタC1〜C8とコネクタCN11〜CN18との接続によって、各コネクタC1〜C8内に突出したピンP11〜P14と、各コネクタCN11〜CN18内に設けられた信号線とが電気的に接続される。
FIG. 8 shows a state of wiring connection between the
SWユニット11に搭載されたデバイスD1〜D4の夫々には、PIU12(#1〜#8)からの信号を受信するための配線S11〜S18が接続されている(デバイスD3,D4に対応する信号線S11〜S18の符号は省略)。各デバイスD1〜D4に対応する信号線S11〜S18は、SWユニット11の平面上でクロスしない配線配置で形成されている。そして、各信号線S11〜S18は、クロス解消板14から延びる、対応するピンP11〜P14の何れかと接続される。
Wirings S11 to S18 for receiving signals from the PIU 12 (# 1 to # 8) are connected to the devices D1 to D4 mounted on the SW unit 11 (signals corresponding to the devices D3 and D4). The reference numerals of the lines S11 to S18 are omitted). The signal lines S11 to S18 corresponding to the devices D1 to D4 are formed in a wiring arrangement that does not cross on the plane of the
例えば、コネクタCN11に挿入されるピンP11〜P14は、デバイスD1の信号線S11〜S14と夫々電気的に接続される。また、コネクタCN12に挿入されるピンP11〜P14は、デバイスD1の信号線S15〜S18と夫々電気的に接続される。コネクタCN11,CN12に接続される各ピンP11〜P14は、対応するPIU12からの信号を伝達する。これによって、各PIU12からの信号がデバイスD1に集められる。
For example, the pins P11 to P14 inserted into the connector CN11 are electrically connected to the signal lines S11 to S14 of the device D1, respectively. The pins P11 to P14 inserted into the connector CN12 are electrically connected to the signal lines S15 to S18 of the device D1, respectively. Each of the pins P11 to P14 connected to the connectors CN11 and CN12 transmits a signal from the corresponding
同様に、コネクタCN13に挿入されるピンP11〜P14は、デバイスD2の信号線
S11〜S14と夫々電気的に接続される。また、コネクタCN14に挿入されるピンP11〜P14は、デバイスD2の信号線S15〜S18と夫々電気的に接続される。コネクタCN13,CN14に接続される各ピンP11〜P14は、対応するPIU12からの信号を伝達する。これによって、各PIU12からの信号がデバイスD2に集められる。
Similarly, the pins P11 to P14 inserted into the connector CN13 are electrically connected to the signal lines S11 to S14 of the device D2, respectively. Further, the pins P11 to P14 inserted into the connector CN14 are electrically connected to the signal lines S15 to S18 of the device D2, respectively. Each of the pins P11 to P14 connected to the connectors CN13 and CN14 transmits a signal from the corresponding
コネクタCN15,CN16に挿入されるピンP11〜P14と、デバイスD3の信号線S11〜S18との接続関係、及びコネクタCN17,CN18に挿入されるピンP11〜P14と、デバイスD4の信号線S11〜S18との接続関係は、上述したデバイスD1,D2に係る接続関係と同様である。信号線S11〜S14,信号線S15〜S18の夫々は、第2配線の例示である。 The connection relationship between the pins P11 to P14 inserted into the connectors CN15 and CN16 and the signal lines S11 to S18 of the device D3, the pins P11 to P14 inserted into the connectors CN17 and CN18, and the signal lines S11 to S18 of the device D4 Is the same as the connection relationship related to the devices D1 and D2. Each of the signal lines S11 to S14 and the signal lines S15 to S18 is an example of the second wiring.
図9は、図8に示すC−C線での切断面の一部を平面視した状態を模式的に示す。図9に示すように、ピンP1は、BWB13において、ビア18内に挿入される。ビア18はBWB13に形成されたPIU12からの信号線S1と電気的に接続される。ピンP1とピンP11とは、クロス解消板14に形成された中継線21を介して電気的に接続される。ピンP11は、コネクタCN11内に設けられたコネクタ内配線22を介してSWユニット11に形成されたビア23と電気的に接続される。ビア23には、デバイスD1からの信号線S11が電気的に接続される。ピンP11は、BWB13内において絶縁されている。
FIG. 9 schematically shows a state in which a part of the cut surface along the line CC shown in FIG. As shown in FIG. 9, the pin P <b> 1 is inserted into the via 18 in the
このような構成によって、第1配線である信号線S1を流れる信号は、第1接続部であるピンP1を介してクロス解消板14に至り、中間部である中継線21を介して第2接続部であるピンP11を流れる。当該ピンP11を流れる信号は、コネクタ内配線22,ビア23を介して第1配線と対をなす第2配線である信号線S11を流れ、デバイスD1に至る。クロス解消板14において、各ピンP1〜P4と、これに対応するピンP11〜P14の何れかと、対応するピン間を結ぶ中継線21とは1つの組をなし、各組は相互に絶縁された状態となっている。
With such a configuration, the signal flowing through the signal line S1 that is the first wiring reaches the
図10は、図8に示すD−D線での切断面の一部をBWB13の正面から見た状態を模式的に示す。図11は、図8に示すE−E線での切断面の一部をクロス解消板14の正面から見た状態を模式的に示す。
FIG. 10 schematically shows a state in which a part of the cut surface along the line DD shown in FIG. 8 is viewed from the front of the
図10に示すように、クロス解消板14のコネクタC21〜C28の各ピンP1〜P4は、対応するPIU12からの信号線S1〜S4が接続される。図11に示すように、コネクタC21のピンP1は、コネクタC21のピンP11に中継線21を介して接続される。コネクタC25のピンP1は、コネクタC21のピンP12に中継線21を介して接続される。コネクタC24のピンP1は、コネクタC21のピンP13に中継線21を介して接続される。コネクタC23のピンP1は、コネクタC21のピンP14に中継線21を介して接続される(図8に示す凡例は、図10にも適用される)。
As shown in FIG. 10, signal lines S <b> 1 to S <b> 4 from the corresponding
また、コネクタC22のピンP1は、コネクタC22のピンP11に中継線21を介して接続される。コネクタC26のピンP1は、コネクタC22のピンP12に中継線21を介して接続される。コネクタC27のピンP1は、コネクタC22のピンP13に中継線21を介して接続される。コネクタC28のピンP1は、コネクタC22のピンP14に中継線21を介して接続される。
The pin P1 of the connector C22 is connected to the pin P11 of the connector C22 via the
このようにして、デバイスD1に近いコネクタC21及びC22のピンP11〜P14に各PIU12(#1〜#8)からの信号線S1が夫々接続される。これによって、図8に示したように、SWユニット11のデバイスD1用の信号線S11〜S18は、他のデ
バイス用の信号線S11〜S18とクロスすることなく、SWユニット11にレイアウトされることができる。
In this way, the signal lines S1 from the PIUs 12 (# 1 to # 8) are connected to the pins P11 to P14 of the connectors C21 and C22 close to the device D1, respectively. As a result, as shown in FIG. 8, the signal lines S11 to S18 for the device D1 of the
図11に示す中継線21が相互に絶縁されるように、クロス解消板14は、複数の層数を有するプリント基板を用いて形成される。換言すれば、中間部をなす複数の中継線21は、クロス解消板14を構成する複数の層を有するプリント基板の配線パターンで形成されている。
The
また、図11では、デバイスD1に対応する信号線S1に係る配線構造のみを図示した。しかし、他のデバイスD2〜D4に対応する信号線S2〜S4についても、同様の配線構造が適用されている。すなわち、デバイスD2に対応する各PIU12の信号線S2は、クロス解消板14を介してコネクタC23,C24のピンP11〜P14と接続され、デバイスD2の信号線S11〜S18と接続される。
In FIG. 11, only the wiring structure related to the signal line S1 corresponding to the device D1 is illustrated. However, the same wiring structure is applied to the signal lines S2 to S4 corresponding to the other devices D2 to D4. That is, the signal line S2 of each
また、デバイスD3に対応する各PIU12の信号線S3は、クロス解消板14を介してコネクタC25,C26のピンP11〜P14と接続され、デバイスD3の信号線S11〜S18と接続される。また、デバイスD4に対応する各PIU12の信号線S4は、クロス解消板14を介してコネクタC27,C28のピンP11〜P14と接続され、デバイスD4の信号線S11〜S18と接続される。
Further, the signal line S3 of each
このようにして、クロス解消板14を介してBWB13とSWユニット11との間の配線が接続されることによって、BWB13又はSWユニット11においてデバイス間配線のクロスが生じることが回避(解消)されている。
In this way, by connecting the wiring between the
<BWBとクロス解消板との接合構造例1>
以下、上述したBWB13とクロス解消板14との接合構造の例を示す。図12A及び図12Bは、BWBとクロス解消板との接合構造例1を示す。図12Aは、接合構造例1の平面図を示し、図12Bは、接合構造例1の正面図を示す。図12Aは、図12BにおけるX1−X1線の切断面を上方から平面視した図である。
<Joint structure example 1 of BWB and cloth release plate>
Hereinafter, an example of a joint structure between the above-described
図12A及び図12Bに示すように、クロス解消板14及びBWB13は、図5A、図5Bなどに示した構造に類似する構造を有しているが、以下の点で異なっている。
As shown in FIGS. 12A and 12B, the
すなわち、構造例1は、コネクタC21〜C24の夫々に相当するコネクタC20を有する。コネクタC20は、ピンP11〜P14に相当するピン群P41と、ピンP1〜P4に相当するピン群P31を有する。ピン群P31は、一端がクロス解消板14内に埋め込まれており、図示しない中継線21を介してピン群41の何れかに接続される。ピン群P41は、一端がクロス解消板14内に埋め込まれており、コネクタC20を貫通してコネクタC20から突出している。
That is, the structural example 1 includes the connector C20 corresponding to each of the connectors C21 to C24. The connector C20 has a pin group P41 corresponding to the pins P11 to P14 and a pin group P31 corresponding to the pins P1 to P4. One end of the pin group P31 is embedded in the
BWB13は、コネクタC11〜C18の夫々(図5Aなど)に相当するコネクタC10と、コネクタC1〜C8に相当するコネクタC0と、ピン群P31が挿入される内面が金属膜で覆われた複数のビア18と、ピン群P41が挿入される複数のビア19とを備えている。ピン群P31及びP41の外径は、複数のビア18,19の内径とほぼ同様の大きさに形成されており、コネクタC20とコネクタC10とが接続され、ピン群P31及びP41がBWB13内に挿入されることで、クロス解消板14がBWB13に固定接続された状態となる。ピン群P31は、ビア18を介してBWB13に形成されたPIU12からの信号を伝達するための配線パターンと接続される。ピン群P41は、BWBを貫通してコネクタC0内に突出し、SWユニット11の配線と接続される。
The
<BWBとクロス解消板との接合構造例2>
図13A及び図13Bは、BWBとクロス解消板との接合構造例2を示す。図13Aは、接合構造例2の平面図を示し、図13Bは、接合構造例2の正面図を示す。図13Aは、図13BにおけるX2−X2線の切断面を上方から平面視した図である。
<Example 2 of the bonding structure between the BWB and the cloth release plate>
13A and 13B show a bonding structure example 2 between the BWB and the cloth release plate. FIG. 13A shows a plan view of the joint structure example 2, and FIG. 13B shows a front view of the joint structure example 2. FIG. FIG. 13A is a plan view of the cut surface of line X2-X2 in FIG. 13B from above.
接合構造例2は、接合構造例1の変形例に相当する。接合構造例2では、BWB13とクロス解消板14との間のコネクタが省略される。図13Aに示すように、接合構造例2では、クロス解消板14の、接合構造例1におけるピン群P31に対応する位置に、ピン群P31の代わりの複数のビア43が形成されている。また、クロス解消板14のピン群P41に対応する位置には、ピン群P41をなす各ピンに対応する複数のビア44が形成されている。各ビア43及び各ビア44の内面は、金属膜で覆われており、クロス解消板14内に形成された適宜の配線パターン(中継線21)と接続される。
The joint structure example 2 corresponds to a modification of the joint structure example 1. In the joint structure example 2, the connector between the
接合構造例2では、ピン群P31は省略され、ピン群P41は、一端部がBWB13のビア19への挿入により植え込まれた状態にされ、他端部がコネクタC0から突出する。接合構造例2のビア19の内面には、ビア18と同様に金属膜が形成されている。BWB13とクロス解消板14との電気的な接続は、ソルダーボール45でビア44とビア19とをハンダ付けによって夫々電気的に接続する一方で、ソルダーボール46でビア43とビア18とをハンダ付けによって夫々電気的に接続することによって行われる。
In the joint structure example 2, the pin group P31 is omitted, and the pin group P41 has one end portion implanted by inserting the
ソルダーボール46でビア43とビア18とが電気的に接続されることで、ピン群P31と各ビア18とが電気的に接続されたのと等価な状態となる。一方、ソルダーボール45でビア44とビア19とが夫々電気的に接続されることで、接合構造例1におけるピン群P41と同様の電気的な接続関係が生じる。接合構造例2ではコネクタレスの構造が採用されることで、BWB13及びクロス解消板14の部品点数を減らすことができる。
When the via 43 and the via 18 are electrically connected by the
<BWBとクロス解消板との接合構造例3>
図14A及び図14Bは、BWBとクロス解消板との接合構造例3を示す。図14Aは、接合構造例3の平面図を示し、図14Bは、接合構造例3の正面図を示す。図14Aは、図14BにおけるX3−X3線の切断面を上方から平面視した図である。
<Joint structure example 3 of BWB and cloth release plate>
14A and 14B show a bonding structure example 3 between the BWB and the cloth release plate. 14A shows a plan view of the joint structure example 3, and FIG. 14B shows a front view of the joint structure example 3. FIG. 14A is a plan view of the cut surface along line X3-X3 in FIG. 14B as viewed from above.
接合構造例3は、接合構造例2の変形例に相当する。接合構造例3では、クロス解消板14とBWB13との間に挟まれる接続板48を用いてクロス解消板14とBWB13とが連結される。接続板48は、接続板48の両面から突出する複数のシャフト49と、複数のシャフト50とを備えている。
The joint structure example 3 corresponds to a modification of the joint structure example 2. In the bonding structure example 3, the
BWB13とクロス解消板14との接合時には、接続板48が両者の間に配置され、各シャフト49がビア43及びビア18に挿入される一方で、各シャフト50がビア44及びビア19に挿入される(ダブルプレスフィット構造)。
At the time of joining the
各シャフト49,50は導体を用いて形成されており、ビア43とビア18との間、ビア44とビア19との間が電気的に接続される。接合構造例3の他の構成は、接合構造例2と同様であるので、説明を省略する。接合構造例3のように、複数のシャフト49、50を有する接続板48を用い、各シャフト49,50の両端を対応するビアに嵌め込むことで、BWB13とクロス解消板14とを強固に連結できる一方で、要求される電気的接続を確保することができる。
Each
<BWBとクロス解消板との接合構造例4>
図15A及び図15Bは、BWBとクロス解消板との接合構造例4を示す。図15Aは、接合構造例4の平面図を示し、図15Bは、接合構造例4の正面図を示す。図15Aは
、図15BにおけるX4−X4線の切断面を上方から平面視した図である。
<Example 4 of bonding structure between BWB and cross release plate>
15A and 15B show a joint structure example 4 of the BWB and the cloth release plate. 15A shows a plan view of the joint structure example 4, and FIG. 15B shows a front view of the joint structure example 4. FIG. FIG. 15A is a plan view of the cut surface of the X4-X4 line in FIG. 15B from above.
接合構造例4は、接合構造例3の変形例に相当する。接合構造例3との差異について説明する。接合構造例4では、接合構造例3と同様に、複数のビア43及び複数のビア44を有するクロス解消板14が適用される。但し、接合構造例4では、接続板48は適用されない。ピン群P41の夫々の一端は、対応するビア44に嵌め込まれて固定される。一方、ピン群P41の夫々の他端は、BWB13のビア19を通ってコネクタC0から突出する。一方、ビア43とビア18は、一端がビア43に嵌め込まれ、他端がビア18に嵌め込まれるシャフト(ピン)51を用いて電気的に接続される。接続板48の省略により、部品点数が減ることによるコスト低減効果がある。
The junction structure example 4 corresponds to a modification of the junction structure example 3. A difference from the bonding structure example 3 will be described. In the junction structure example 4, as in the junction structure example 3, the
<BWBとクロス解消板との接合構造例5>
図16A及び図16Bは、BWBとクロス解消板との接合構造例5を示す。図16Aは、接合構造例5の平面図を示し、図16Bは、接合構造例5の正面図を示す。図16Aは、図16BにおけるX5−X5線の切断面を上方から平面視した図である。
<Joint structure example 5 of BWB and cloth release plate>
16A and 16B show a bonding structure example 5 between the BWB and the cloth release plate. FIG. 16A shows a plan view of the joining structure example 5, and FIG. 16B shows a front view of the joining structure example 5. FIG. FIG. 16A is a plan view of the cut surface taken along line X5-X5 in FIG. 16B from above.
接合構造例5は、接合構造例4の変形例に相当する。接合構造例5では、クロス解消板14がBWB13の正面側に配置される。接合構造例5では、ピン群P41をなす各ピンの一端は、BWB13に形成されたビア19に挿入される。各ピンの一端は、クロス解消板14に形成されたビア44を通り、クロス解消板14の前面(正面側)に配置されたコネクタC0から突出する。一方、BWB13に形成された各ビア18は、シャフト51を介して対応するビア43と電気的に接続される(ダブルプレスフィット構造)。このように、クロス解消板14がBWBの前面に配置される構造を採用することもできる。
The junction structure example 5 corresponds to a modification of the junction structure example 4. In the bonding structure example 5, the
上述した接合構造例1〜5の何れであっても、BWB13を流れる各PIU12からの信号を、SWユニット11でデバイス配線間のクロスが生じないように、クロス解消板14の中継線21を介してピン群P41の適宜のピンに接続することができる。
In any of the bonding structure examples 1 to 5 described above, the signal from each
〔第1実施形態の作用効果〕
以上説明した第1実施形態によるシャーシ型スイッチ10では、各PIU12とSWユニット11の各デバイスD1〜D4とのスター型接続が、BWB13とSWユニット11との直接の配線接続ではなく、クロス解消板14を介して行われることによって、SWユニット11で生じるデバイス配線間のクロス発生を回避する。
[Effects of First Embodiment]
In the
図17は、第1実施形態の比較例(参考図)であって、図2Bに示したようなBWB13からの配線をSWユニットに直接接続する例を示す。図17では、コネクタCN−1は、PIU12(#2)から各デバイスD1〜D4への信号線(信号線P2−D1,P2−D2,P2−D3,P2−D4)をSWユニット111に接続する。一方、コネクタCN−8は、PIU12(#8)から各デバイスD1〜D4への信号線(信号線P8−D1,P8−D2,P8−D3,P8−D4)をSWユニット111に接続する。この場合、図17に示すように、SWユニット111において、デバイス間配線のクロスが発生する。デバイス間配線の相互の絶縁性を確保するには、SWユニット111として複数の層を有するプリント基板を適用することが要求される。
FIG. 17 is a comparative example (reference diagram) of the first embodiment, and shows an example in which the wiring from the
これに対し、第1実施形態では、クロス解消板14を適用して、SWユニット11の層数が増加することを抑える。すなわち、クロスする配線間を絶縁するための基板層数増加を回避することができる。
On the other hand, in 1st Embodiment, the cross cancellation | release
また、第1実施形態によれば、製造コストの低減を図ることができる。すなわち、クロス解消板14の平面の面積は、SWユニット11の平面の面積よりも小さくすることがで
きる。面積を小さくする事ができる理由の一つとして、SWユニットなどのPIUは必要とされる機能を達成するための部品(スイッチングデバイスのような半導体チップ,電気・電子回路部品、コネクタなど)を必要とするのに対し、クロス解消板14はコネクタ以外の部品を搭載する必要が無いことが挙げられる。
Moreover, according to 1st Embodiment, reduction of manufacturing cost can be aimed at. That is, the area of the plane of the
一般的に、プリント基板は、所定の製造基板面積を有する基本基板に対して割り付け可能な回路基板単位の数が増加する程製造コストが低減される。すなわち、面積が小さい程、1つの基本基板から製作できる回路基板単位が多くなる。このため、SWユニット11の層数と同じ層数を有するクロス解消板14を製造する場合に要求される基本基板(材料)の量は、SWユニット11を製造する場合に比べて少なくなる。
In general, as the number of circuit board units that can be allocated to a basic board having a predetermined manufacturing board area increases, the manufacturing cost of the printed board decreases. That is, the smaller the area, the more circuit board units that can be manufactured from one basic board. For this reason, the amount of basic substrates (materials) required when manufacturing the
具体的に説明すると、例えば、プリント基板(PT板)の層数が4層、面積1m×0.5mのSWユニットを仮定する。PWBメーカで規定されたPT基板の製造基板面積が1m×1mの場合、1層あたり2枚分の同じSWユニットの回路パターンを1m×1mの製造基板内に形成し、それを4層分作成する。次にその4層を積層し1ユニットの大きさに
カットして4層のプリント基板を完成させる。この場合のSWユニット材料費は、製造基板単価×4(層)÷2(枚)。となる。これを同じ4層ではあるが上述の理由で面積を小さく設計したクロス解消板の面積が0.5m×0.5mとなる場合、クロス解消板材料費は、製造基板単価×4(層)÷4(枚)となる。クロス解消板を設けたことによりSWユニットの層数を1層にする事ができた場合のSWユニットの材料費は、製造基板単価×1(層)÷2(枚)。4層SWユニット 対 1層SWユニット+4層クロス解消板の材料費の比は、2:1.5となる。このように、クロス解消板の適用によって材料費が低減されるので、製造コストを低減することができる。
More specifically, for example, a SW unit having a printed circuit board (PT board) having four layers and an area of 1 m × 0.5 m is assumed. When the manufacturing board area of the PT board specified by the PWB manufacturer is 1m x 1m, the same SW unit circuit pattern for 2 sheets per layer is formed in the 1m x 1m manufacturing board, and it is created for 4 layers To do. Next, the four layers are stacked and cut into a unit size to complete a four-layer printed circuit board. The SW unit material cost in this case is the manufacturing substrate unit price × 4 (layers) / 2 (sheets). It becomes. If this is the same four layers, but the area of the cross release plate designed to be small for the above reasons is 0.5 m x 0.5 m, the cross release plate material cost will be the unit cost of manufacturing substrate x 4 (layers) / 4 (sheets). The material cost of the SW unit when the number of SW unit layers can be reduced to 1 by providing the cross release plate is the manufacturing substrate unit price × 1 (layer) / 2 (sheets). The ratio of the material cost of the 4-layer SW unit to the 1-layer SW unit + 4-layer cross release plate is 2: 1.5. As described above, since the material cost is reduced by the application of the cloth release plate, the manufacturing cost can be reduced.
また、SWユニットの層数が低減されることで、SWユニットの厚さ増大を回避できる。図18に示す参考図のように、図17に示したSWユニット111について、実装される部品31及び32を考慮したSWユニット111のスロット幅がW1であると仮定する。
Moreover, an increase in the thickness of the SW unit can be avoided by reducing the number of layers of the SW unit. As shown in the reference diagram of FIG. 18, the
これに対し、図19に示すように、クロス解消板14が適用される場合には、SWユニット11の厚さを薄くできるので、スロット幅W2をスロット幅W1より小さくすることができる。これによって、シャーシ型装置(シャーシ型装置)の大型化を抑えることができる。また、スロット幅W2とスロット幅W1とが同等の状態において、SWユニット11に実装される部品として、部品31より厚さ(高さ)のある部品31Aを適用することが可能となる。
On the other hand, as shown in FIG. 19, when the
〔第2実施形態〕
次に、第2実施形態について説明する。第2実施形態は、第1実施形態と共通点を有するので、主として相違点について説明し、同様の構成については、同一の符号を付して説明を省略する。
[Second Embodiment]
Next, a second embodiment will be described. Since the second embodiment has common points with the first embodiment, differences will be mainly described, and the same components are denoted by the same reference numerals and description thereof is omitted.
第1実施形態では、BWB13と接合されるクロス解消板14について説明した。第2実施形態では、SWユニットと接合されるクロス解消板について説明する。図17に示したような、デバイス配線間でクロスが生じる配線配置に代えて、図20の参考図に示すように、デバイス配線間でクロスが生じない配線配置を考えることができる。図20の例では、デバイスD1からの配線がコネクタCN−1,CN−2に接続される、すなわち、第1実施形態におけるSWユニット11と同様の配線配置とすることで、SWユニットにおける、デバイス配線間のクロスを回避している。しかし、このような配線がBWBに直接接続されると、図21の参考図に示すように、BWBにおける配線のクロスが発生してしまう。
In the first embodiment, the
図22Aは、第2実施形態におけるクロス解消構造、すなわち、SWユニットに接合されたクロス解消板の構造を、シャーシ型スイッチ10の右側面から見た状態を示す。図22Bは、図22Aに示した図を底面から見た様子を模式的に示す。
FIG. 22A shows a state of the cross release structure in the second embodiment, that is, the structure of the cross release plate joined to the SW unit, as viewed from the right side surface of the
第2実施形態に係るBWB13Aは、図2Bに示したような、コネクタCN1〜CN8と、コネクタC1〜C8とを結ぶ配線構造を有している。但し、第2実施形態におけるコネクタC1〜C8の夫々からは、コネクタCN1〜CN8の何れかからの信号線S1〜S4と夫々接続されるピン91〜94が突出している。
The
具体的には、コネクタC1から突出するピン91〜94は、PIU12(#2)の信号線S1〜S4と接続される。コネクタC2から突出するピン91〜94は、PIU12(#3)の信号線S1〜S4と接続される。コネクタC3から突出するピン91〜94は、PIU12(#1)の信号線S1〜S4と接続される。コネクタC4から突出するピン91〜94は、PIU12(#4)の信号線S1〜S4と接続される。コネクタC5から突出するピン91〜94は、PIU12(#5)の信号線S1〜S4と接続される。コネクタC6から突出するピン91〜94は、PIU12(#6)の信号線S1〜S4と接続される。コネクタC7から突出するピン91〜94は、PIU12(#7)の信号線S1〜S4と接続される。コネクタC8から突出するピン91〜94は、PIU12(#8)の信号線S1〜S4と接続される。
Specifically, the
各コネクタC1〜C8が有するピン91〜94は、SWユニット11Aの対応するコネクタ(コネクタCN11〜CN18の何れか)との接続時に、対応するコネクタ内に設けられたコネクタ内配線と接続される。
The
クロス解消板14Aは、コネクタC21〜C28(図3A)に相当するコネクタ81〜88を有している。コネクタ81〜88は、SWユニット11Aに設けられたコネクタ101〜108と接続される(図22Bにはコネクタ108のみ図示)。コネクタ81〜88の夫々は、第1実施形態と同様に、ピンP1〜P4と、ピンP11〜P14とを有している。ピンP1〜P4は、対応するコネクタ(コネクタCN11〜C18の何れか)と接続されたピン91〜94と電気的に接続される。
The
また、ピンP1〜P4の夫々は、中継線21を介して、同一又は他のコネクタ(コネクタ81〜88の何れか)におけるピンP11〜P14の何れかと電気的に接続される。各コネクタ81〜88のピンP11〜P14は、デバイスD1〜D4毎に形成された信号線S11〜S18の何れかと接続される。各デバイスD1〜D4に対応する信号線S11〜S18は、他の信号線S11〜S18とクロスしないように配置されている。
In addition, each of the pins P1 to P4 is electrically connected to any of the pins P11 to P14 in the same or another connector (any of the
図22Aに示す例では、コネクタ81のピンP1は、コネクタ81のピンP11と中継線21を介して接続される。コネクタ85のピンP1は、コネクタ81のピンP12と中継線21を介して接続される。コネクタ84のピンP1は、コネクタ81のピンP13と中継線21を介して接続される。コネクタ83のピンP1は、コネクタ81のピンP14と中継線21を介して接続される。そして、コネクタ81のピンP11〜P14は、デバイスD1と接続された信号線S11〜S14と接続される。クロス解消板14Aにおいて、ピンP1〜P4の何れかと、対応するピンP11〜P14と、両者を結ぶ中継線21とは組をなし、各組は相互に絶縁された状態となっている。
In the example shown in FIG. 22A, the pin P1 of the
また、コネクタ82のピンP1は、コネクタ82のピンP11と中継線21を介して接続される。コネクタ86のピンP1は、コネクタ82のピンP12と中継線21を介して接続される。コネクタ87のピンP1は、コネクタ82のピンP13と中継線21を介し
て接続される。コネクタ88のピンP1は、コネクタ82のピンP14と中継線21を介して接続される。そして、コネクタ82のピンP11〜P14は、デバイスD1と接続された信号線S15〜S18と接続される。このようにして、各PIU12(#1〜#8)の信号線S1が、クロス解消板14Aを介してデバイスD1にスター型接続される。
The pin P1 of the
同様に、デバイスD2は、コネクタ83及び84のピンP11〜P14と信号線S11〜S18を介して接続される。デバイスD3は、コネクタ85及び86のピンP11〜P14と信号線S11〜S18を介して接続される。デバイスD4は、コネクタ87及び88のピンP11〜P14と信号線S11〜S18を介して接続される。
Similarly, the device D2 is connected to pins P11 to P14 of the
以上の第2実施形態によっても、第1実施形態と同様に、SWユニットやBWBを複数の層で形成する場合に比べて、製造コストを抑えることができる。SWユニット11Aに対して平行にクロス解消板14Aが接合されることで、スロット幅を小さくできる利点は、第1実施形態より劣る。但し、シェルフの奥行きサイズを第1実施形態よりも小さくすることができる。
Also in the second embodiment described above, as in the first embodiment, the manufacturing cost can be reduced compared to the case where the SW unit and the BWB are formed of a plurality of layers. The advantage that the slot width can be reduced by bonding the
なお、第1及び第2実施形態では、各PIU12からの信号を各デバイスD1〜D4へ伝達するための配線に関して説明したが、各デバイスD1〜D4から各PIU12へ信号を伝達するための配線についても、同様の構成が適用される。なお、第1及び第2実施形態では、複数の信号線S1〜S4、S11〜S18が夫々1層で形成されたBWB及びSWユニットについて説明したが、複数の層を有するBWBやSWユニットが適用されることは妨げられない。
In the first and second embodiments, the wiring for transmitting the signal from each
C0,C1〜C8,CN1〜CN8,C10,C11〜C18,CN11〜CN18,C20,C21〜C28,81〜88,101〜108・・・コネクタ
D1〜D4・・・スイッチングデバイス
L1〜L4・・・配線群
P1〜P4,P11〜P14,91〜94・・・コネクタピン
P31,P41・・・ピン群
S1〜S4,S11〜S18・・・信号線
10・・・シャーシ型スイッチ
10A・・・シェルフ
11,11A・・・スイッチユニット(SWユニット)
12・・・PIU(IFユニット)
13,13A・・・バックワイヤリングボード(BWB)
14,14A・・・クロス解消板
15,16,17・・・貫通孔
18,19,23,43,44・・・ビア
21・・・中継線(中間部)
22・・・コネクタ内配線
45,46・・・ソルダーボール
49,50,51・・・シャフト(ピン)
C0, C1-C8, CN1-CN8, C10, C11-C18, CN11-CN18, C20, C21-C28, 81-88, 101-108 ... Connectors D1-D4 ... Switching devices L1-L4 ...・ Wiring groups P1 to P4, P11 to P14, 91 to 94... Connector pins P31, P41... Pin groups S1 to S4, S11 to S18.
12 ... PIU (IF unit)
13, 13A ... Back wiring board (BWB)
14, 14A:
22 ...
Claims (7)
前記複数の対に夫々対応する、第1接続部,第2接続部,及び前記第1接続部と前記第2接続部とを電気的に接続する中間部を含む複数の組を備え、
前記複数の組は相互に絶縁されており、
前記第1基板と前記第2基板との物理的な接続時に、前記各第1接続部が対応する前記複数の第1配線の一つと電気的に接続され、且つ前記各第2接続部が前記複数の第1配線の一つと対をなす前記複数の第2配線の一つと電気的に接続された状態とする
基板間の配線接続具。 Wiring connection between substrates for electrically connecting a plurality of first wirings formed on the first substrate and a plurality of second wirings formed on the second substrate and respectively paired with the plurality of first wirings Tools,
A plurality of sets including a first connection portion, a second connection portion, and an intermediate portion that electrically connects the first connection portion and the second connection portion, each corresponding to the plurality of pairs,
The plurality of sets are insulated from each other;
At the time of physical connection between the first substrate and the second substrate, the first connection portions are electrically connected to one of the corresponding first wirings, and the second connection portions are A wiring connector between substrates that is electrically connected to one of the plurality of second wirings paired with one of the plurality of first wirings.
前記第1接続部は、前記逆側の面側で前記第1配線と接続され、
前記第2接続部は、前記第1基板に形成された前記逆側の面と前記取付面とを結ぶ貫通孔を用いて前記第2配線と接続される
請求項1に記載の基板間の配線接続具。 The wiring connector is attached to the surface of the second substrate opposite to the attachment surface to the first substrate,
The first connection portion is connected to the first wiring on the opposite surface side,
2. The wiring between substrates according to claim 1, wherein the second connection portion is connected to the second wiring by using a through hole that connects the opposite surface formed on the first substrate and the mounting surface. Connection tool.
請求項1に記載の基板間の配線接続具。 The wiring connector between substrates according to claim 1, which is interposed between the first substrate and the second substrate.
前記複数の第1配線は、前記各インタフェースユニット基板と接続され、
前記第2基板は、前記インタフェースユニット基板からの信号に対するスイッチングを行う複数のスイッチングデバイスが搭載されたスイッチユニット基板であり、
前記複数の第2配線は、前記各スイッチングデバイスが前記各インタフェースユニット基板と信号を送受信するために使用される配線である
請求項1に記載の基板間の配線接続具。 The first substrate is a back wiring board to which a plurality of interface unit substrates are connected,
The plurality of first wires are connected to the interface unit substrates,
The second substrate is a switch unit substrate on which a plurality of switching devices that perform switching with respect to a signal from the interface unit substrate are mounted.
2. The wiring connector between substrates according to claim 1, wherein the plurality of second wirings are wirings used by the switching devices to transmit and receive signals to and from the interface unit substrates.
請求項1に記載の基板間の配線接続具。 The wiring connector between substrates according to claim 1, which is mounted on the second substrate.
前記複数の第1配線と夫々対をなす複数の第2配線が形成された第2基板と、
前記複数の対に夫々対応する、第1接続部,第2接続部,及び前記第1接続部と前記第2接続部とを電気的に接続する中間部を含む複数の組を備え、前記複数の組は相互に絶縁されており、前記第1基板と前記第2基板との物理的な接続時に、前記第1接続部が前記第1配線の一つと電気的に接続され、且つ前記第2接続部が前記第2配線の一つと電気的に接続された状態とする配線接続具と
を含む、配線構造を有する装置。 A first substrate on which a plurality of first wirings are formed;
A second substrate on which a plurality of second wirings each paired with the plurality of first wirings are formed;
A plurality of sets each including a first connection portion, a second connection portion, and an intermediate portion that electrically connects the first connection portion and the second connection portion, each of which corresponds to the plurality of pairs. The first connection portion is electrically connected to one of the first wirings when the first substrate and the second substrate are physically connected, and the second substrate A device having a wiring structure, including a wiring connector in which a connecting portion is electrically connected to one of the second wirings.
前記バックワイヤリングボード又は前記スイッチユニットと接続され、前記バックワイヤリングボードに形成された前記各インタフェースユニットと電気的に接続される第1配線群と接続される第1接続部,前記スイッチユニットに形成され、前記各スイッチングデバイスと接続された第2配線群と接続される第2接続部,及び前記第1配線群の夫々を対
応する前記第2配線群の何れかに電気的に接続する中間部と含む配線接続具であって、前記バックワイヤリングボード又は前記スイッチユニットより小さい平面面積を有し、前記中間部が複数の層を有するプリント基板の配線パターンで形成された配線接続具と
を含むシャーシ型スイッチ。 A back wiring board to which a plurality of interface units and a switch unit having a plurality of switching devices to be star-connected to each interface unit are connected;
A first connection portion connected to the back wiring board or the switch unit and connected to a first wiring group electrically connected to the interface units formed on the back wiring board, formed on the switch unit. A second connection portion connected to a second wiring group connected to each of the switching devices, and an intermediate portion for electrically connecting each of the first wiring groups to the corresponding second wiring group. A wiring connector including a wiring connector having a plane area smaller than that of the back wiring board or the switch unit, and the intermediate portion formed of a wiring pattern of a printed circuit board having a plurality of layers. switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011164248A JP2013030314A (en) | 2011-07-27 | 2011-07-27 | Wiring connection tool between substrates, device having wiring structure, and chassis type switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011164248A JP2013030314A (en) | 2011-07-27 | 2011-07-27 | Wiring connection tool between substrates, device having wiring structure, and chassis type switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013030314A true JP2013030314A (en) | 2013-02-07 |
Family
ID=47787169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011164248A Pending JP2013030314A (en) | 2011-07-27 | 2011-07-27 | Wiring connection tool between substrates, device having wiring structure, and chassis type switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013030314A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0274787U (en) * | 1988-11-28 | 1990-06-07 | ||
JP2002289291A (en) * | 2001-03-22 | 2002-10-04 | Fukui Byora Co Ltd | Spring connector parts and spring connector |
JP2002298948A (en) * | 2001-03-28 | 2002-10-11 | Seiko Epson Corp | Board connection structure and flat panel display |
-
2011
- 2011-07-27 JP JP2011164248A patent/JP2013030314A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0274787U (en) * | 1988-11-28 | 1990-06-07 | ||
JP2002289291A (en) * | 2001-03-22 | 2002-10-04 | Fukui Byora Co Ltd | Spring connector parts and spring connector |
JP2002298948A (en) * | 2001-03-28 | 2002-10-11 | Seiko Epson Corp | Board connection structure and flat panel display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6392142B1 (en) | Printed wiring board mounting structure | |
US8823177B2 (en) | Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal | |
JP2007071980A (en) | Optical module | |
JP6137360B2 (en) | High frequency lines and electronic equipment | |
JP2009038112A (en) | Printed wiring board structure and electronic equipment | |
WO2014190645A1 (en) | Stacked packaging structure | |
JP2000031617A (en) | Memory module and its manufacture | |
JP2013030314A (en) | Wiring connection tool between substrates, device having wiring structure, and chassis type switch | |
CN108733615B (en) | Apparatus and method for multiplexing multipath multimode data transmission | |
CN110611990A (en) | Printed circuit board assembly and electronic device using same | |
CN111384609B (en) | Interconnection device for chip and backplane connector | |
CN113179579A (en) | Circuit board and electronic equipment | |
CN116936557A (en) | Photoelectric co-packaging structure and communication equipment | |
JP5006168B2 (en) | Board-to-board connection structure and circuit board | |
JP2011134789A (en) | Semiconductor device, and printed circuit board | |
EP2892179B1 (en) | Connecting apparatus and system | |
CN111787690A (en) | Circuit board | |
CN100487529C (en) | Flexible circuit board and flat display having said flexible circuit board | |
JP7302869B2 (en) | Communication module and communication circuit | |
US9565765B2 (en) | Printed circuit board | |
JP2000195586A (en) | Circuit board for card connector | |
JP4876655B2 (en) | Mounting structure and electronic device | |
JP2016126937A (en) | Plug connector, communication system, and circuit board | |
JP2002042926A (en) | Layered electronic circuit package structure | |
JP6477894B2 (en) | Resin circuit board, component-mounted resin circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |