JP2013029900A - Dma制御装置 - Google Patents
Dma制御装置 Download PDFInfo
- Publication number
- JP2013029900A JP2013029900A JP2011163826A JP2011163826A JP2013029900A JP 2013029900 A JP2013029900 A JP 2013029900A JP 2011163826 A JP2011163826 A JP 2011163826A JP 2011163826 A JP2011163826 A JP 2011163826A JP 2013029900 A JP2013029900 A JP 2013029900A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- pipeline
- index
- update
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【解決手段】複数のDMA設定に対し、設定単位ごとに時分割スケジューリングを行う。自らのDMAの指標と接続するDMAの指標との比較結果を用いた起動制御を行い、さらに処理の順序関係を保証する。
【選択図】図1
Description
101 更新管理装置
102 調停装置
103 計算装置
104 パラメータメモリ
105 共有メモリ
111 パイプライン
112 パイプライン
113 パイプライン
114 パイプライン
Claims (9)
- 更新管理装置と、調停装置と、計算装置と、パラメータメモリと、共有メモリと、複数のパイプライン装置で構成するDMA制御装置であって、
前記パラメータメモリは複数のDMA情報を保持し、前記更新装置は前記DMA情報に記載されるDMAの状態を前記調停装置に与え、前記調停装置は起動状態のDMA番号を1つ選択し前記計算装置に与え、前記計算装置はDMA番号に対応するDMA情報を前記パラメータメモリから取り出しDMA情報に記載されるパイプライン番号に対応する前記パイプライン装置にDMA実施用の入力指標を与え前記更新管理装置にDMA更新用の入力指標を与え、前記パイプライン装置は指標に従って前記共有メモリをアクセスし前記更新管理装置にDMA更新用の出力指標を与え、
前記更新管理装置は前記計算装置が示す入力指標と前記パイプライン装置が示す出力指標を前記パラメータメモリに対して更新し、出力指標の最終更新時もしくは外部アクセスによる該当DMAの起動・停止操作もしくはパラメータ操作により前記パラメータメモリの内容を更新することを特徴としたDMA制御装置。 - 請求項1記載のDMA制御装置であって、
前記調停装置は前記パラメータメモリから起動状態でありDMA情報に記載されるパイプライン番号がラウンドロビン方式で管理する番号に一致し起動状態であるDMAを全て選択し、その中から別のラインロビン方式でDMA番号を1つ選択することを特徴としたDMA制御装置。 - 請求項1記載のDMA制御装置であって、
前期更新管理装置は、DMAが終了する時点でDMA情報に記載される次のDMA情報のポインタを前記パラメータメモリから取り出し、前記ポインタが示すDMA情報を前記共有メモリから取り出して前記パラメータメモリに該当DMA情報として書き込むことを特徴としたDMA制御装置。 - 請求項1記載のDMA制御装置であって、
前記計算装置はDMA情報に記載される参照DMA番号に対応するDMA情報を前記パラメータメモリから取り出しその中の出力指標と処理中の入力指標とを比較し前記パイプライン装置が実行できるか否かに従って前記パイプラインを起動し、
前記計算装置の比較において入力準備が整ったか否かを更新後の入力指標が出力指標より大きいかで判断し、出力準備が整ったか否かを更新後の入力指標が出力指標+転送量より大きいかで判断し、前記の2つの判断が真になる場合のみ前記パイプラインを起動することを特徴としたDMA制御装置。 - 請求項1記載のDMA制御装置であって、
前記入力指標と出力指標はN-1次元を示すN個を用意し、前記計算装置はDMA情報に記載されるN-1次元の転送量と転送単位に従って0次元からN-1次元までの転送量の積を転送単位ごとに分割し入力指標を生成することを特徴としたDMA制御装置。 - 請求項4記載および請求項5記載のDMA制御装置であって、
前記計算装置はDMA情報に記載される参照次元だけの前記出力指標と前記入力指標とを比較し前記パイプライン装置を起動するか否かを決定することを特徴としたDMA制御装置。 - 請求項4記載のDMA制御装置であって、
前記計算装置はDMA情報に記載されるストール参照DMA番号があればそれに対応するDMA情報を前記パラメータメモリから取り出しその中のストールフラグが真でかつストールの発生源が処理中のDMAでなければ前記パイプライン装置を起動せず、また前記指標の比較で前記パイプライン装置を起動しない条件になる場合のみ前記パラメータメモリに対して処理中のDMAに対応するストールフラグを真にすることを特徴としたDMA制御装置。 - 請求項4記載のDMA制御装置であって、
前記計算装置は前記パラメータメモリに対し前記出力指標の参照と同時に参照済フラグを真にし、また該当する出力指標の更新済フラグが真であった場合前記パイプラインを起動せず、
前記更新管理装置は前記パラメータメモリに対し前記出力指標の更新と同時に前記参照済みフラグが真であった場合は前記更新済みフラグを真にし、
前記調停装置の調停の周期ごとに前記フラグをクリアすることを特徴としたDMA制御装置。 - 請求項6記載のDMA制御装置であって、
前記計算装置はDMA情報に記載される更新待ち参照DMA番号があればそれに対応するDMA情報を前記パラメータメモリから取り出しその中の更新待ちフラグが真で、かつ更新待ち次元に対応した前記入力指標が同じく更新待ち次元に対応した転送量に達する場合にのみ前記パラメータメモリに対して処理中のDMAに対応する更新待ちフラグを真にすることを特徴としたDMA制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011163826A JP5630396B2 (ja) | 2011-07-27 | 2011-07-27 | Dma制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011163826A JP5630396B2 (ja) | 2011-07-27 | 2011-07-27 | Dma制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013029900A true JP2013029900A (ja) | 2013-02-07 |
JP5630396B2 JP5630396B2 (ja) | 2014-11-26 |
Family
ID=47786910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011163826A Active JP5630396B2 (ja) | 2011-07-27 | 2011-07-27 | Dma制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5630396B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6349983A (ja) * | 1986-08-20 | 1988-03-02 | Canon Inc | デ−タ処理装置 |
JPH07141288A (ja) * | 1993-11-15 | 1995-06-02 | Fuji Xerox Co Ltd | Dma転送方式 |
JP2000348002A (ja) * | 1999-04-21 | 2000-12-15 | Texas Instr Inc <Ti> | ハブおよびポートを持つ転送コントローラ・アーキテクチャ |
JP2006065453A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | データ処理装置 |
JP2007207026A (ja) * | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | Dma転送装置 |
JP2008146503A (ja) * | 2006-12-12 | 2008-06-26 | Sony Computer Entertainment Inc | 分散処理方法、オペレーティングシステムおよびマルチプロセッサシステム |
JP2009129288A (ja) * | 2007-11-27 | 2009-06-11 | Yokogawa Electric Corp | データバッファリング装置 |
JP2009267837A (ja) * | 2008-04-25 | 2009-11-12 | Panasonic Corp | 復号化装置 |
WO2010082100A1 (en) * | 2009-01-15 | 2010-07-22 | Altair Semiconductors Ltd | Enhancing processing efficiency in large instruction width processors |
-
2011
- 2011-07-27 JP JP2011163826A patent/JP5630396B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6349983A (ja) * | 1986-08-20 | 1988-03-02 | Canon Inc | デ−タ処理装置 |
JPH07141288A (ja) * | 1993-11-15 | 1995-06-02 | Fuji Xerox Co Ltd | Dma転送方式 |
JP2000348002A (ja) * | 1999-04-21 | 2000-12-15 | Texas Instr Inc <Ti> | ハブおよびポートを持つ転送コントローラ・アーキテクチャ |
JP2006065453A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | データ処理装置 |
JP2007207026A (ja) * | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | Dma転送装置 |
JP2008146503A (ja) * | 2006-12-12 | 2008-06-26 | Sony Computer Entertainment Inc | 分散処理方法、オペレーティングシステムおよびマルチプロセッサシステム |
JP2009129288A (ja) * | 2007-11-27 | 2009-06-11 | Yokogawa Electric Corp | データバッファリング装置 |
JP2009267837A (ja) * | 2008-04-25 | 2009-11-12 | Panasonic Corp | 復号化装置 |
WO2010082100A1 (en) * | 2009-01-15 | 2010-07-22 | Altair Semiconductors Ltd | Enhancing processing efficiency in large instruction width processors |
Also Published As
Publication number | Publication date |
---|---|
JP5630396B2 (ja) | 2014-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7908416B2 (en) | Data processing unit and bus arbitration unit | |
JP5895840B2 (ja) | マルチプロセッサシステム、実行制御方法、実行制御プログラム | |
JPWO2008087779A1 (ja) | アレイ型プロセッサおよびデータ処理システム | |
JP2008293484A (ja) | バッファメモリ共有装置 | |
US20090313402A1 (en) | FIFO device and method of storing data in FIFO buffer | |
JP2006195714A (ja) | リソース管理装置 | |
US20060047874A1 (en) | Resource management apparatus | |
US8793420B2 (en) | System on chip, electronic system including the same, and method of operating the same | |
CN116028413A (zh) | 一种总线仲裁器、总线仲裁的方法、装置及介质 | |
US6795075B1 (en) | Graphic processor having multiple geometric operation units and method of processing data thereby | |
US8812783B2 (en) | Operation apparatus, cache apparatus, and control method thereof | |
CN116719761A (zh) | 一种任务数据传输控制方法、系统及电子设备 | |
JP5630396B2 (ja) | Dma制御装置 | |
US20120011295A1 (en) | Method and apparatus for wireless broadband systems direct data transfer | |
US20180225115A1 (en) | Signal processing circuit | |
JP5404294B2 (ja) | データ演算装置の制御回路及びデータ演算装置 | |
CN109344105B (zh) | 总线接口系统 | |
US9672168B2 (en) | System interconnection of system-on-chip | |
US9747231B2 (en) | Bus access arbiter and method of bus arbitration | |
KR20130066399A (ko) | 메모리 컨트롤러 및 메모리 컨트롤 방법 | |
JP4882116B2 (ja) | バッファ制御装置およびバッファ制御方法 | |
KR19980056298A (ko) | 환형 큐를 이용한 동적 데이터 블럭 전송 장치 및 방법 | |
CN110383259B (zh) | 计算处理装置和信息处理系统 | |
JP2006285724A (ja) | 情報処理装置および情報処理方法 | |
JP2009059276A (ja) | 情報処理装置およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5630396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |