JP2013026333A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013026333A
JP2013026333A JP2011158052A JP2011158052A JP2013026333A JP 2013026333 A JP2013026333 A JP 2013026333A JP 2011158052 A JP2011158052 A JP 2011158052A JP 2011158052 A JP2011158052 A JP 2011158052A JP 2013026333 A JP2013026333 A JP 2013026333A
Authority
JP
Japan
Prior art keywords
region
film
silicon substrate
amorphous
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011158052A
Other languages
English (en)
Other versions
JP5659098B2 (ja
Inventor
Tomonori Aoyama
山 知 憲 青
Kiyotaka Miyano
野 清 孝 宮
Hiroshi Nakazawa
澤 寛 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011158052A priority Critical patent/JP5659098B2/ja
Priority to US13/415,628 priority patent/US8658520B2/en
Publication of JP2013026333A publication Critical patent/JP2013026333A/ja
Application granted granted Critical
Publication of JP5659098B2 publication Critical patent/JP5659098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】寄生抵抗が低く、接合リーク電流が抑制されたトランジスタを容易に形成することができる半導体装置の製造方法を提供する。
【解決手段】実施形態にかかる半導体装置の製造方法は、シリコン基板中のチャネル領域上にゲート絶縁膜を介してゲート電極を形成し、シリコン基板に所望の不純物を注入することにより、チャネル方向に沿ってチャネル領域を挟むようにシリコン基板中にソース領域とドレイン領域とを形成し、ソース領域及びドレイン領域の表面をアモルファス化することにより、それぞれの表面に不純物を含むアモルファス領域を形成し、アモルファス領域の上にニッケル膜を形成し、マイクロ波を照射して、アモルファス領域とニッケル膜とを反応させてニッケルシリサイド膜を形成しつつ、アモルファス領域を固相成長させてアモルファス領域に含まれる不純物を活性化し、未反応のニッケル膜を除去する。
【選択図】図２

Description

本発明の実施形態は、半導体装置の製造方法に関する。
トランジスタの微細化は、従来、ロジックデバイスが牽引してきたが、約２年毎に１世代微細化するメモリデバイスにおいて、ロジックデバイスよりも高性能なトランジスタが要望され始めている。
微細なトランジスタにおいては、例えばソース／ドレイン領域の厚さが１０ｎｍ以下といった、薄いソース／ドレイン領域が形成されている。このようなトランジスタであっても、トランジスタの寄生抵抗を下げる必要があるため、ソース／ドレイン領域の上に自己整合的にニッケルシリサイド膜を形成し、このニッケルシリサイド膜によりソース／ドレイン領域の抵抗を下げている。
特開２００２−１４１５０４号公報 特開２０１１−３５３７１号公報 特開２００９−１１１２１４号公報 特開２００６−３５１５８１号公報
T.Yamaguchi, Y.Kawasaki, T.Yamashita, Y.Yamamoto, Y.Goto,J.Tsuchimoto, S.Kudo, K.Maekawa, M.Fujisawa, and K.Asai: "Low-Resistive and Homogenous NiPt-Silicide Formation using Ultra-Low Temperature Annealing with Microwave System for 22nm-node CMOS and beyond"IEDM p576-579,(2010)
本発明は、寄生抵抗が低く、接合リーク電流が抑制されたトランジスタを容易に形成することができる半導体装置の製造方法を提供することである。
本発明の実施形態によれば、半導体装置の製造方法は、シリコン基板中のチャネル領域上に、ゲート絶縁膜を介してゲート電極を形成し、前記シリコン基板に所望の不純物を注入することにより、チャネル方向に沿って前記チャネル領域を挟むように前記シリコン基板中にソース領域とドレイン領域とを形成し、前記ソース領域及び前記ドレイン領域の表面をアモルファス化することにより、それぞれの表面に前記不純物を含むアモルファス領域を形成し、前記アモルファス領域の上に、ニッケル膜を形成し、マイクロ波を照射して、前記アモルファス領域と前記ニッケル膜とを反応させてニッケルシリサイド膜を形成しつつ、前記アモルファス領域を固相成長させて前記アモルファス領域に含まれる前記不純物を活性化し、未反応の前記ニッケル膜を除去する。
第１の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第１の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第１及び第２の実施形態の製造装置を模式的に示す図である。 第１及び第２の実施形態におけるメカニズムを説明するための図（その１）である。 第１及び第２の実施形態におけるメカニズムを説明するための図（その２）である。 第１及び第２の実施形態におけるメカニズムを説明するための図（その３）である。 第１の実施形態の変形例にかかる半導体装置の断面図である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
（第１の実施形態）
図１及び図２を用いて本実施形態の製造方法を説明する。この図１及び図２は、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)のチャネル方向に沿った断面に対応し、シリコン基板１０１上に設けられるＭＯＳＦＥＴの製造工程を示す。それぞれの図において、左側が、Ｐ型ＭＯＳＦＥＴが形成されるＰ型ＭＯＳＦＥＴ領域１０であり、右側が、Ｎ型ＭＯＳＦＥＴが形成されるＮ型ＭＯＳＦＥＴ領域１１である。ここでは、ＭＯＳＦＥＴの製造方法を例に説明するが、本発明は、このような半導体装置に限られるものではなく、他の半導体装置であっても良い。
まず、周知の方法により、Ｐ型ＭＯＳＦＥＴ領域１０においては、シリコン基板１０１上のＳＴＩ（Shallow Trench Isolation）１０２に挟まれたＮ型拡散層１０３のチャネル領域上に、Ｎ型ＭＯＳＦＥＴ領域１１においては、ＳＴＩ１０２に挟まれたＰ型拡散層１０４のチャネル領域上に、シリコン酸化膜（ＳｉＯ２）やハフニウムシリコン酸化窒化膜（ＨｆＳｉＯＮ）等からなるゲート絶縁膜１０５を形成する。次に、ゲート絶縁膜１０５の上に、ＴｉＮ等の仕事関数を制御する金属膜１０６と、多結晶シリコン膜１０７とを堆積し、これらの膜をゲート電極１２として加工する。さらに、チャネル方向に沿ってそれぞれのチャネル領域を挟むようなシリコン基板１０１の表面の２つの部分に不純物を注入して、Extension拡散層１０８、１０９を形成する。詳細には、Ｐ型ＭＯＳＦＥＴ領域１０においては、Ｐ型のExtension拡散層１０８を、Ｎ型ＭＯＳＦＥＴ領域１１においては、Ｎ型のExtension拡散層１０９を形成する。そして、例えばシリコン酸化膜やシリコン窒化膜（ＳｉＮ）あるいはこれらの積層構造からなり、且つ、ゲート電極１２の側壁を覆うようなゲート側壁膜１１０を形成する。次に、ゲート電極１２とゲート側壁膜１１０とをマスクとして用いて、Extension拡散層１０８、１０９を介してＮ型拡散層１０３とＰ型拡散層１０４とに不純物を注入する。このようにして、図１（ａ）に示されるように、Ｐ型ＭＯＳＦＥＴ領域１０においては、Ｐ型層であるソース／ドレイン領域１１１を、Ｎ型ＭＯＳＦＥＴ領域１１においては、Ｎ型層であるソース／ドレイン領域１１２を形成する。ここでは、簡単のために、ＭＯＳＦＥＴの形成の際に通常行われるＨａｌｏイオン注入やＰＴＳ(Punch Through Stopper)注入についての説明は省略する。
上記の説明においては、シリコン基板１０１の表面からの深さが例えば６ｎｍであるようなExtension拡散層１０８、１０９を形成した後に、例えば深さ１０ｎｍのソース／ドレイン領域１１１、１１２を形成しているが、本実施形態はこれに限るものではなく、例えば深さ１６ｎｍのソース／ドレイン領域１１１、１１２を形成した後に、側壁１１０を除去してからExtension拡散層１０８、１０９を形成し、その後、側壁１１０をもう一度形成しても良い。
次に、図１（ｂ）に示されるように、シリコン基板１０１にバイアスを印加しながら、Ｘｅ、Ｋｒ、Ａｒ、ＧｅＨ４等の雰囲気中でのプラズマ処理を行うことにより、ソース／ドレイン領域１１１、１１２の上面とゲート電極１２の一部をなす多結晶シリコン膜１０７の上面とに、アモルファス領域１１３、１１４、１１５を形成する。このようにプラズマ処理を用いることにより、結晶欠陥を少なくすることができる。この際、ソース／ドレイン領域１１１、１１２の上面に形成されるアモルファス領域１１３、１１４の深さは、ソース／ドレイン領域１１１、１１２の深さを超えないように形成することが好ましい。
図２（ｃ）に示されるように、シリコン基板１０１の上に、詳細には、ソース／ドレイン領域１１１、１１２やゲート電極１２を覆うように、白金を５〜１０％含むニッケル膜１１７をＰＶＤ（Physical Vapor Deposition）法を用いて５〜７ｎｍ堆積する。この際、ＣＶＤ（Chemical Vapor Deposition）法を用いても行うことができる。なお、ニッケル膜１１７は、耐熱性、抵抗値等を改善するためにコバルト等の不純物を含んだものでも良く、このような不純物を含まないものであっても良い。
次に、Ｎ２やＡｒ等を含む雰囲気中、１０Ｗ／ｃｍ２から１０００Ｗ／ｃｍ２のパワーで５．８０ＧＨｚのマイクロ波を照射する。詳細には、シリコン基板１０１の基板温度が１５０〜３５０℃、好ましくは２００〜３００℃で飽和するようなパワーで、マイクロ波を３０秒から１５分間照射する。このようにして、アモルファス領域１１３、１１４、１１５とニッケル膜１１７とがシリサイド化反応を起こし、ソース／ドレイン領域１１１、１１２の上面と多結晶シリコン膜１０７の上面とに、ニッケルシリサイド膜１１８、１１９が形成される。このようにマイクロ波を用いて低温度で反応させることにより、ニッケルシリサイド膜１１８、１１９は、そのほとんどが低抵抗なニッケルモノシリサイド（ＮｉＳｉ）からなるものとして形成される。そして、同時に、アモルファス領域１１３、１１４が結晶化（固相成長）し、これらに含まれる不純物が活性化される。なお、この際のシリコン基板１０１の基板温度は、シリコン基板１０１の裏面に設けられた熱電対を用いて確認することができる。
さらに詳細には、マイクロ波の照射パワーについては、以下のようにすることが好ましい。図３に示されるように、マイクロ波を照射する際に用いられる製造装置２０は、１つ又は複数の導波管２１を有する（例えば、図３中では、製造装置２０は４つの導波管２１を有する）。この導波管２１は、マグネトロン等のマイクロ波発振装置（不図示）から出力されたマイクロ波Ｗｎ（図３中では、Ｗ１からＷ４）をシリコン基板１０１が設置される製造装置２０の内部に導くためのものである。そして、マイクロ波の照射パワー、詳細には、各導波管２１から出力される各マイクロ波ＷｎのパワーＰＷｎを対応する各導波管２１の断面積Ｓｎで割ったものの総和Σ（ＰＷｎ／Ｓｎ）が、１０Ｗ／ｃｍ２から１０００Ｗ／ｃｍ２となるように調整することが好ましい。例えば、図３で示される４つの導波管２１を有する製造装置２０を用いて説明すると、各導波管２１の断面積をＳ１からＳ４とし、各導波管２１から出力されるマイクロ波Ｗ１からＷ４のパワーをＰＷ１からＰＷ４とした場合、各導波管２１から出力されるマイクロ波のパワーを各導波管２１の断面積で割ったもの（ＰＷ１〜４／Ｓ１〜４）の総和、すなわち、ＰＷ１／Ｓ１＋ＰＷ２／Ｓ２＋ＰＷ３／Ｓ３＋ＰＷ４／Ｓ４が、１０Ｗ／ｃｍ２から１０００Ｗ／ｃｍ２となるように、マイクロ波の照射パワーを調整することが好ましい。よって、上記のように定義されたマイクロ波の照射パワーは、製造装置２０の有する導波管２１が増えるにしたがい、増えることとなる。
また、上記の実施形態では、５．８０ＧＨｚを中心とする周波数帯のマイクロ波を用いたが、この周波数帯は、ＩＳＭ (Industry-Science-Medical)バンド（(産業科学医療用バンド)）に指定されているため、容易にマグネトロンが入手しやすいためであり、２．４５ＧＨｚから２５ＧＨｚまでの周波数を中心とする周波数帯を持つマイクロ波でも同様に実施することができる。
また、マイクロ波を照射してニッケルシリサイド膜１１８、１１９を形成する際には、マイクロ波の照射と同時に、Ｎ２ガスやＨｅガス等を基板に吹き付けたり、石英板の上にシリコン基板１０１を載せたりすることにより、シリコン基板１０１を冷却して基板温度の上昇を抑えても良い。このようにシリコン基板１０１の基板温度の上昇を抑えることにより、マイクロ波の照射パワーをより高くすることが可能となり、よってシリサイド化反応と不純物の活性化とを容易に行うことができる。
次いで、未反応のニッケル膜１１７を王水等によりエッチング除去すると、図２（ｄ）に示されるように、ソース／ドレイン領域１１１、１１２の上面と多結晶シリコン膜１０７の上面との上に、ニッケルシリサイド膜１１８、１１９が残存する。
ところで、従来から用いられているＲＴＡ（Rapid Thermal annealing） によるニッケルシリサイド膜の形成においては、４００℃から５００℃程度の温度が必要であった。しかし、この温度では、アモルファス領域を結晶化し、且つ、そこに含まれる不純物を活性化することは難しいものであった。そこで、さらに高い温度にしてこの２つを両立させることもできるが、そうなると、低抵抗なニッケルシリサイド膜を得ることが難しい。
さらに、ソース／ドレイン領域上に、非常に薄いニッケルシリサイド膜をＲＴＡにより形成した場合は、ニッケルシリサイド膜が非常に薄いことに起因して、ニッケルシリサイド膜が形成された後に印加される熱により凝集が起こり、ニッケルシリサイド膜のシート抵抗が増加してしまう。一方、ソース／ドレイン領域上に、厚いニッケルシリサイド膜をＲＴＡにより形成した場合には、ニッケルシリサイド膜が深さ方向に向かって（シリコン基板の表面とは反対の方向に向かって）異常成長等を起こし、さらにソース／ドレイン領域を突き抜け、接合リークを増大させてしまう恐れがある。
しかしながら、本実施形態によれば、マイクロ波を用いることにより、上記のようなニッケルシリサイド膜１１８、１１９の異常成長を避けることができる。マイクロ波は、紫外線、可視光、赤外線等とくらべて５ｃｍ程度と波長が長く、膜内部への浸透性が高いという性質を有する。本実施形態においては、このような性質を持つマイクロ波が、必要な箇所にエネルギーを届け、ニッケル膜１１７とアモルファス領域１１３、１１４、１１５との界面に存在する双極子を回転振動させることにより、熱による凝集や異常成長を抑制しつつ、ニッケルシリサイド膜１１８、１１９の形成とソース／ドレイン領域１１１、１１２に含まれる不純物の活性化との両方を行うことができる。さらに、ＲＴＡ等においてはニッケルリッチシリサイドが形成されてしまうような低温領域であっても、マイクロ波を照射することによりニッケルモノシリサイドを多く含む低抵抗なニッケルシリサイド膜１１８、１１９を形成することができることから、トランジスタの寄生抵抗をより下げることができる。
さらに、本実施形態によれば、ニッケルシリサイド膜１１８の異常成長を抑制し、ニッケルシリサイド膜１１８がソース／ドレイン領域１１１、１１２を突き抜けることを避けることができる。従って、接合リーク電流が抑制されたトランジスタを形成することができる。例えば、ニッケルシリサイド膜１１８とソース／ドレイン領域１１１、１１２との界面が１ｎｍ以下の荒さを持つような、平滑なニッケルシリサイド膜１１８を得ることができる。
このメカニズムについて、本発明者らは以下のように考えている。以下、図４から図６を用いて説明する。図４から図６は、図２（ｃ）から図２（ｄ）に対応する、アモルファス領域２０３（図２（ｃ）及び（ｄ）中では１１３、１１４、１１５）とニッケル膜２０４（図２（ｃ）及び（ｄ）中では１１７）とがシリサイド化反応を起こし、ニッケルシリサイド膜２０５（図２（ｃ）及び（ｄ）中では１１８、１１９）が形成される過程を示すものである。
まず、図４（ａ）に示すように、マイクロ波を照射することにより、ニッケル膜２０４がアモルファス領域２０３とシリサイド化反応を起こす。このシリサイド化反応は、深さ方向に向かって（シリコン基板２０１に向かって）進行する。さらに同時に、このシリサイド化反応の進行方向と反対の方向に、アモルファスシリコンの結晶化、すなわち、シリコン基板２０１を成長核（シード）としてシリコンの固相成長が進み、アモルファス領域２０３が単結晶層２０２となる。
そして、図４（ｂ）に示すように、この固相成長に起因して、アモルファス領域２０３と単結晶層２０２との界面でシリサイド化反応が一旦停止すると考えられる。詳細には、２００℃程度でマイクロ波を用いた場合、シリサイド化反応のスピードが固相成長のスピードよりも速いが、アモルファス領域２０３と単結晶層２０２との界面で、深さ方向のシリサイド化反応が一旦停止し、さらに、図５（ｃ）に示すように、この界面に沿って、横方向へのシリサイド化反応が進む。そして、図５（ｄ）に示すように、アモルファス領域２０３での横方向のシリサイド化が完了すると、図６（ｅ）に示すように、深さ方向のシリサイド化反応が再開する。
図２（ｃ）及び（ｄ）に示される本実施形態においては、図５（ｄ）のような横方向のシリサイド化反応が完了した段階で、シリサイド化反応を終了させることにより、シリコン基板１０１の表面から遠くに位置するソース／ドレイン領域１１１、１１２の底部よりもシリコン基板１０１の表面側にニッケルシリサイド膜１１８が形成されるため、ニッケルシリサイド膜１１８がソース／ドレイン領域１１１、１１２を突き抜けることを避けることができ、よって、接合リーク電流が十分抑制されたトランジスタを形成することができる。
なお、上記の本実施形態の説明では述べていないが、ソース／ドレイン領域１１１、１１２にＳｉやＳｉＧｅ等を選択的にエピタキシャル成長させた場合でも、本実施形態を適用することができる。
また、本実施形態によれば、図７に示されるようなExtension拡散層１０８、１０９のない構造にも適用することができる。
（第２の実施形態）
図８から図１０を用いて、第２の実施形態にかかるＦｉｎ型トランジスタ（ＦｉｎＦＥＴ)の製造方法を説明する。ＦｉｎＦＥＴは、シリコン基板を短冊状に細く切り出して突起状領域を形成し（この突起状領域をＦｉｎと呼ぶ）、これにゲート電極を立体交差させることで、切り出した突起状領域の上面及び側面をチャネルとするようなＭＯＳＦＥＴである。ここでは、Ｎ型のＦｉｎＦＥＴの製造方法について説明するが、本発明は、このような半導体装置に限られるものではなく、他の半導体装置やＰ型のＦｉｎＦＥＴであっても良い。
図８から図１０は、ＦｉｎＦＥＴにおけるＦｉｎ中のソース／ドレイン領域（不図示）におけるＦｉｎの断面に対応し、Ｐ型ＦｉｎＦＥＴの製造工程を示す。なお、図８から図１０には図示しないが、ＦｉｎＦＥＴは、Extension拡散層やゲート側壁膜等を有しても良い。
まず、例えば幅１２ｎｍのＦｉｎ３０４が複数形成されたシリコン基板３０１を準備し、Ｆｉｎ３０４の間に絶縁膜を埋め込んでＳＴＩ３０２を形成する。さらに、Ｆｉｎ３０４を覆うように側壁膜３０３を形成した後に、反応性イオンエッチングにより、Ｆｉｎ３０４の上部を覆う側壁膜３０３を除去する。このようにして、図８（ａ）に示すような、下部が側壁膜３０３で覆われ、上部が露出されたＦｉｎ３０４を形成する。
次に、図８（ｂ）に示すように、Ｆｉｎ３０４の露出された上部の表面にある自然酸化膜を除去し、例えば９ｎｍの厚みのエピタキシャルシリコン層３０５を選択的にＦｉｎ３０４が露出した箇所に成長させる。結晶が均一なエピタキシャルシリコン層３０５を形成する。
次に、図９（ｃ）に示すように、ＰＨ３等のドーピング用ガスとＡｒ、Ｋｒ、Ｘｅ等の不活性ガスとを含む雰囲気でプラズマドーピングプロセスを用い、エピタキシャルシリコン層３０５が形成されたＦｉｎ３０４の表面に、リン（Ｐ）を含むアモルファス領域３０６を形成する。言い換えると、プラズマドーピングプロセスを用いて、不純物のドーピングとＦｉｎ３０４の表面のアモルファス化とを同時に行っている。この場合、アモルファス領域３０６の厚みを例えば１０ｎｍとし、Ｆｉｎ３０４の中央部に単結晶部３０７が残るようにすることが好ましい。Ｆｉｎ３０４の全てがアモルファス化されてしまうと、次の工程において、再結晶化を行うことが難しくなるためである。また、イオン注入よりも粒子のエネルギーの小さいプラズマでドーピングを行うことにより、結晶欠陥を少なくすることができ、加えて、浅く、広い面積にドーピングを行うことができることから、Ｆｉｎ３０４のような三次元構造の対してはプラズマドーピングプロセスを用いることが好ましい。
次に、図９（ｄ）に示すように、シリコン基板３０１の上に、詳細には、Ｆｉｎ３０４を覆うように、コバルトを５〜４０％含むニッケル膜３０８をＣＶＤ法で５〜７ｎｍ堆積する。微細構造のＦｉｎ３０４を覆うように形成するためには、ＣＶＤ法を用いることが望ましい。しかしながら、ＣＶＤ法を用いると有機ソースを使用することとなるため、ニッケル膜３０８に炭素等の不純物が含まれやすい。従って、この炭素等の不純物を除去するために、次の工程で水素を用いることが好ましい。また、本実施形態においては、コバルトを含むニッケル膜３０８を用いているが、リン等の不純物を含んだものでも良く、このような不純物を含まないものであっても良い。
次に、Ｈ２、Ｎ２、又はＡｒを含む雰囲気中、１０Ｗ／ｃｍ２から１０００Ｗ／ｃｍ２のパワーで５．８０ＧＨｚのマイクロ波を照射する。詳細には、シリコン基板３０１の基板温度が２００〜３５０℃、好ましくは２５０〜３００℃で飽和するようなパワーで、マイクロ波を３０秒から１５分間照射する。なお、この際のシリコン基板３０１の基板温度は、第１の実施形態と同様に、シリコン基板３０１の裏面に設けられた熱電対を用いて確認することができる。
このようにマイクロ波を照射することにより、アモルファス領域３０６とニッケル膜３０８とがシリサイド化反応を起こし、Ｆｉｎ３０４の上部を覆うようなニッケルシリサイド膜３０９が形成される。マイクロ波を用いて低温度で反応させることにより、ニッケルシリサイド膜３０９は、そのほとんどが低抵抗なニッケルモノシリサイド（ＮｉＳｉ）からなるものとして形成される。そして、同時に、アモルファス領域３０６が結晶し、これらに含まれる不純物が活性化される。すなわち、先に、図４から図６を用いて説明した第１の実施形態のメカニズムと同様に、Ｆｉｎ３０４の立体構造の側壁及び上面においては、アモルファス領域３０６とニッケル膜３０８とのシリサイド化反応と同時に、Ｆｉｎ３０４の中央部にある単結晶部３０７が再結晶化の成長核（シード）として働き、アモルファス領域３０６の固相成長が起きることとなる。従って、第１の実施形態と同様に、ニッケルシリサイド膜３０９の異常成長を抑制して、ニッケルシリサイド膜３０９がソース／ドレイン領域（不図示）を突き抜けることを避けることができる。
なお、本実施形態においても、第１の実施形態と同様のマイクロ波の照射パワーの定義を用いており、さらに、周波数についても、第１の実施形態と同様に２．４５ＧＨｚから２５ＧＨｚまでの周波数を中心とする周波数帯を持つマイクロ波でも同様に実施することができる。
また、マイクロ波を照射してニッケルシリサイド膜３０９を形成する際には、第１の実施形態と同様に、マイクロ波の照射と同時に、Ｎ２ガスやＨｅガス等を基板に吹き付けたり、石英板の上にシリコン基板３０１を載せたりすることにより、シリコン基板３０１を冷却して基板温度の上昇を抑えても良い。
次いで、未反応のニッケル膜３０８を硫酸及び過酸化水素水の混合液等によりエッチング除去すると、図１０（ｅ）に示されるような、ソース／ドレイン領域（不図示）上にニッケルシリサイド膜３０９を有するＦｉｎ３０４を得ることができる。ニッケルシリサイド膜３０９の膜厚は、例えば７〜８ｎｍである。
本実施形態によれば、第１の実施形態と同様に、マイクロ波を用いることにより、熱による凝集や異常成長を抑制しつつ、ニッケルシリサイド膜３０９の形成と不純物の活性化との両方を行うことができる。さらに、低温で行うことができるため、ニッケルモノシリサイドを多く含む低抵抗なニッケルシリサイド膜３０９を形成することができることから、トランジスタの寄生抵抗を下げることができる。加えて、ニッケルシリサイド膜３０９の異常成長を抑制し、ニッケルシリサイド膜３０９がソース／ドレイン領域を突き抜けることを避け、よって、接合リーク電流が十分抑制されたトランジスタを形成することができる。
なお、本実施形態では、Ｎ型のＦｉｎＦＥＴについて説明したが、先に述べたようにＰ型のＦｉｎＦＥＴに対しても適用することができ、その場合には、プラズマドーピングプロセスで用いるドーピングガスをＰＨ３等からＢ２Ｈ６等に変更すればよい。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ Ｐ型ＭＯＳＦＥＴ領域
１１ Ｎ型ＭＯＳＦＥＴ領域
１２ ゲート電極
２０ 製造装置
２１ 導波管
１０１、２０１、３０１ シリコン基板
１０２、３０２ ＳＴＩ
１０３ Ｎ型拡散層
１０４ Ｐ型拡散層
１０５ ゲート絶縁膜
１０６ 金属膜
１０７ 多結晶シリコン膜
１０８、１０９ Extension拡散層
１１０ ゲート側壁膜
１１１、１１２ ソース／ドレイン領域
１１３、１１４、１１５、２０３、３０６ アモルファス領域
１１７、２０４、３０８ ニッケル膜
１１８、１１９、２０５、３０９ ニッケルシリサイド膜
２０２ 単結晶層
３０３ 側壁膜
３０４ Ｆｉｎ
３０５ エピタキシャルシリコン層
３０７ 単結晶部

Claims (4)

  1. シリコン基板中のチャネル領域上に、ゲート絶縁膜を介してゲート電極を形成し、
    前記シリコン基板に所望の不純物を注入することにより、チャネル方向に沿って前記チャネル領域を挟むように前記シリコン基板中にソース領域とドレイン領域とを形成し、
    前記ソース領域及び前記ドレイン領域の表面をアモルファス化することにより、それぞれの表面に前記不純物を含むアモルファス領域を形成し、
    前記アモルファス領域の上に、ニッケル膜を形成し、
    マイクロ波を照射して、前記アモルファス領域と前記ニッケル膜とを反応させてニッケルシリサイド膜を形成しつつ、前記アモルファス領域を固相成長させて前記アモルファス領域に含まれる前記不純物を活性化し、
    未反応の前記ニッケル膜を除去する、
    ことを特徴とする半導体装置の製造方法。
  2. 前記マイクロ波の照射は、前記シリコン基板の基板温度が１５０℃から３５０℃となるように行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記マイクロ波の照射は、前記シリコン基板を冷却しながら行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記アモルファス領域の形成は、プラズマ処理により行われることを特徴とする請求項１から３のいずれか１つに記載の半導体装置の製造方法。
JP2011158052A 2011-07-19 2011-07-19 半導体装置の製造方法 Expired - Fee Related JP5659098B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011158052A JP5659098B2 (ja) 2011-07-19 2011-07-19 半導体装置の製造方法
US13/415,628 US8658520B2 (en) 2011-07-19 2012-03-08 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011158052A JP5659098B2 (ja) 2011-07-19 2011-07-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013026333A true JP2013026333A (ja) 2013-02-04
JP5659098B2 JP5659098B2 (ja) 2015-01-28

Family

ID=47556057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011158052A Expired - Fee Related JP5659098B2 (ja) 2011-07-19 2011-07-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8658520B2 (ja)
JP (1) JP5659098B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5856545B2 (ja) * 2012-07-06 2016-02-09 株式会社東芝 半導体装置及びその製造方法
JP2014063897A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置の製造方法、アニール装置及びアニール方法
US8872225B2 (en) * 2012-12-20 2014-10-28 Intel Corporation Defect transferred and lattice mismatched epitaxial film
GB201309333D0 (en) * 2013-05-23 2013-07-10 Agency Science Tech & Res Purine diones as WNT pathway modulators
US9093379B2 (en) * 2013-05-29 2015-07-28 International Business Machines Corporation Silicidation blocking process using optically sensitive HSQ resist and organic planarizing layer
US9853148B2 (en) * 2016-02-02 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Power MOSFETs and methods for manufacturing the same
FR3073976B1 (fr) * 2017-11-23 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Methode de fabrication de couples de transistors cmos de type " fin-fet " a basse temperature

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321304A (ja) * 1996-03-22 1997-12-12 Seiko Epson Corp Ｍｏｓ素子を含む半導体装置およびその製造方法
JPH10189473A (ja) * 1996-11-12 1998-07-21 Internatl Business Mach Corp <Ibm> マイクロ波アニールによる極浅半導体接合の形成
JPH11251591A (ja) * 1998-02-13 1999-09-17 Sharp Corp 浅いソース／ドレイン接合を形成する部分的シリサイド化方法
JP2002141504A (ja) * 2000-07-12 2002-05-17 Internatl Business Mach Corp <Ibm> 極浅い接合の形成方法
JP2007524242A (ja) * 2004-02-19 2007-08-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US6051283A (en) * 1998-01-13 2000-04-18 International Business Machines Corp. Microwave annealing
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2006351581A (ja) 2005-06-13 2006-12-28 Fujitsu Ltd 半導体装置の製造方法
JP2009111214A (ja) 2007-10-31 2009-05-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2011035371A (ja) 2009-07-07 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP5537102B2 (ja) 2009-09-11 2014-07-02 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321304A (ja) * 1996-03-22 1997-12-12 Seiko Epson Corp Ｍｏｓ素子を含む半導体装置およびその製造方法
JPH10189473A (ja) * 1996-11-12 1998-07-21 Internatl Business Mach Corp <Ibm> マイクロ波アニールによる極浅半導体接合の形成
JPH11251591A (ja) * 1998-02-13 1999-09-17 Sharp Corp 浅いソース／ドレイン接合を形成する部分的シリサイド化方法
JP2002141504A (ja) * 2000-07-12 2002-05-17 Internatl Business Mach Corp <Ibm> 極浅い接合の形成方法
JP2007524242A (ja) * 2004-02-19 2007-08-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20130023102A1 (en) 2013-01-24
US8658520B2 (en) 2014-02-25
JP5659098B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
JP5659098B2 (ja) 半導体装置の製造方法
TWI260091B (en) Semiconductor device and method of manufacturing the same
US10347762B1 (en) Field effect transistor contact with reduced contact resistance using implantation process
KR102018101B1 (ko) 반도체 소자 및 이의 제조 방법
TWI570913B (zh) 半導體裝置以及形成鰭式場效電晶體裝置的方法
US8785286B2 (en) Techniques for FinFET doping
US9449848B2 (en) Manufacturing method for semiconductor device, annealing device, and annealing method
TWI543269B (zh) 以應力記憶技術製造半導體裝置的方法
JP5537102B2 (ja) 半導体装置の製造方法
US20180294195A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5559639B2 (ja) 半導体装置およびその製造方法
US20070267660A1 (en) Method and apparatus for forming a semiconductor substrate with a layer structure of activated dopants
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
TW201125043A (en) FinFET LDD and source drain implant technique
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
TW201225161A (en) Producing method for semiconductor device
JP2011181842A (ja) 半導体装置の製造方法
JP2010021525A (ja) 半導体装置の製造方法
US8546259B2 (en) Nickel silicide formation for semiconductor components
Kasirajan et al. Low-hole concentration polycrystalline germanium by CO2 laser annealing for the fabrication of an enhancement-mode nMOSFET
KR101714613B1 (ko) 반도체 소자 및 이의 제조 방법
US20160056268A1 (en) Method for fabricating semiconductor device improving the process speed
JP5287539B2 (ja) 半導体装置の製造方法
JP5338042B2 (ja) 電界効果トランジスタの製造方法
JP4923419B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R151 Written notification of patent or utility model registration

Ref document number: 5659098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees