JP2013026236A - Circuit device and manufacturing method of the same - Google Patents
Circuit device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013026236A JP2013026236A JP2011156055A JP2011156055A JP2013026236A JP 2013026236 A JP2013026236 A JP 2013026236A JP 2011156055 A JP2011156055 A JP 2011156055A JP 2011156055 A JP2011156055 A JP 2011156055A JP 2013026236 A JP2013026236 A JP 2013026236A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit device
- line
- outer periphery
- supply pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、回路装置を構成する多層プリント配線基板のパターン形状に関するものである。 The present invention relates to a pattern shape of a multilayer printed wiring board constituting a circuit device.
部品実装密度の向上に伴い、近年では複数のレイヤを備えた多層プリント配線基板が主流となり、内層に電源専用のレイヤを配置することが多い。電源専用のレイヤには、複数の電源系統のランドが用意され、各電源ランドの端部(外周辺)はインピーダンスが大きく変化する。電源ランドを伝送してきた進行波は反射されるが、外周辺同士が対向して平行に存在する場合、その反射波が重畳されるため、特定の周波数にて定在波が発生する。すなわち、電源回路に共振周波数が存在することにより、特定の周波数で不要輻射が発生することになる。図9はその様子を模式的に示す説明図である。電源ランド200の長さをLとし、定在波の波長をλとする。長さLが(1/4)・λ、(3/4)・λ、(5/4)・λ、…、つまり、4分の1波長の奇数倍に相当する周波数の定在波が発生する。
これに対処するために、接地部(GND)へのパス・コンデンサを電源ランド内に配置する方法が知られている。また、特許文献1には、抵抗等の内部損失を持つ素子を配置することにより定在波に対するインピーダンスを上げてQ(先鋭度)を抑える方法が提案されている。或いは、電源ランドのサイズを小さくして、前記した特定の周波数を高い周波数に追いやる方法や、特許文献2に開示されるように、電源ランドの外周形状を短い辺で構成したり、円形とする方法も提案されている。また、特許文献3には、電源層ではなく信号層にスリットを設ける構成が開示されている。
In recent years, multilayer printed wiring boards having a plurality of layers have become mainstream as the component mounting density increases, and a dedicated layer for power supply is often disposed on the inner layer. In the power supply dedicated layer, lands of a plurality of power supply systems are prepared, and the impedance of the end portions (outer periphery) of each power supply land changes greatly. The traveling wave transmitted through the power supply land is reflected, but when the outer peripheries face each other in parallel, the reflected wave is superimposed, so that a standing wave is generated at a specific frequency. In other words, the presence of a resonance frequency in the power supply circuit causes unnecessary radiation at a specific frequency. FIG. 9 is an explanatory view schematically showing the state. The length of the
In order to cope with this, a method of placing a pass capacitor to the ground (GND) in the power supply land is known.
ところで、近年では更なる高密度化のためにBGA(Ball Grid Array)と称する、例えば1mm間隔といった狭ピッチで格子状に数百ピンもの端子を持つデバイスが存在する。この場合、各端子から引き出す配線の制約を受けるために、電源ランドから表層に接続するためのVia(層間接続用のメッキ穴)を任意に設けることが出来ない。そのため、電源ランド内にGNDへのパス・コンデンサを配置する方法については、効果的な位置にコンデンサを配置することが難しい。また、抵抗等の内部損失を持つ素子を配置する方法は、線状の給電ラインには有効であっても、正方形のBGA用電源ランドには適さない。 By the way, in recent years, there is a device called BGA (Ball Grid Array) for further higher density, which has a terminal of several hundred pins in a lattice pattern with a narrow pitch of, for example, a 1 mm interval. In this case, in order to be restricted by the wiring drawn out from each terminal, it is impossible to arbitrarily provide Via (interlayer connection plating hole) for connecting from the power supply land to the surface layer. For this reason, it is difficult to place a capacitor at an effective position with respect to a method of arranging a pass capacitor to GND in the power supply land. In addition, the method of arranging an element having an internal loss such as a resistor is effective for a linear power supply line, but is not suitable for a square BGA power land.
また、電源ランドのサイズを小さくすることで、発生する定在波の周波数を高い周波数に追いやる方法では、近年、電源ランドをさらに小型化する必要性に迫られている。これは、不要輻射の規制対象とされる周波数帯域が高域に広がって来ているからである。しかし、回路設計上、BGAパッケージのサイズ以下の電源ランドには出来ない。そしてまた、電源ランドの外周形状を短い辺で構成したり円形とする方法でも、BGAパッケージ形状よりも一回り大きい電源パターンが必要となるため、高密度化には適さない。この場合、対向する平行な外周辺による定在波の発生を根本的に防止することはできない。
本発明は、電源用パターンでの定在波の発生を防ぎ、不要輻射のレベルを抑えることを目的とする。
Further, in recent years, the method of driving the generated standing wave frequency to a higher frequency by reducing the size of the power supply land has been required to further reduce the size of the power supply land. This is because the frequency band that is subject to regulation of unwanted radiation has spread to a high frequency range. However, due to the circuit design, it is not possible to make a power land smaller than the size of the BGA package. Also, the method of configuring the outer peripheral shape of the power supply land with short sides or making it circular is not suitable for high density because a power supply pattern that is slightly larger than the BGA package shape is required. In this case, it is impossible to fundamentally prevent the occurrence of standing waves by the opposing parallel outer periphery.
An object of the present invention is to prevent the generation of standing waves in a power supply pattern and to suppress the level of unnecessary radiation.
上述した課題を解決するために本発明に係る装置は、電源用パターンを形成した多層プリント配線基板を備える回路装置であって、前記電源用パターンに形成した任意の2つの欠落部分の境界線は、両者間に同一の垂線を引くことのできる線分をもたないことを特徴とする。 In order to solve the above-described problem, an apparatus according to the present invention is a circuit device including a multilayer printed wiring board in which a power supply pattern is formed, and a boundary line between any two missing portions formed in the power supply pattern is In addition, there is no line segment that can draw the same perpendicular line between them.
本発明によれば、電源用パターンでの定在波の発生を防ぎ、不要輻射のレベルを抑えることができる。 According to the present invention, it is possible to prevent the occurrence of standing waves in the power supply pattern and to suppress the level of unnecessary radiation.
以下、本発明の各実施形態について添付図面を参照しつつ説明する。
図1は多層プリント配線基板を用いた回路装置として、6層プリント配線基板を例示した分解斜視図である。本例では、5枚の基材100乃至104を上下方向に重ね合わせて構成した配線基板を示し、各基材の上面には配線パターンが形成されている。尚、図では隠れているが基材104の裏面にも配線パターンが形成されているので、合計6つの配線パターンレイヤが存在する。基材103の上面の配線パターンレイヤ103Aは電源専用のレイヤである。尚、図には説明の便宜のため、各基材100乃至104の上面に配線パターンを示しているが、実際の製造にて、基材の片側面にのみに配線パターンを形成して重ね合わせるとは限らない。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is an exploded perspective view illustrating a six-layer printed wiring board as a circuit device using a multilayer printed wiring board. In this example, a wiring board is shown in which five
[第1実施形態]
次に、本発明の第1実施形態を説明する。第1実施形態は、電源用パターンに形成した欠落部分の境界線、つまり、導電性を有する領域と欠落した領域との境界線の形状に関する。この欠落部分は、例えば電源用パターンの外周辺のうち、対向する平行な2辺の間に複数のスリットを配置することにより形成される。この場合、任意の2つの欠落部分は、両者の境界線同士の間に同一の垂線を引くことができない形状を有する。
[First Embodiment]
Next, a first embodiment of the present invention will be described. The first embodiment relates to the boundary line of the missing portion formed in the power supply pattern, that is, the shape of the boundary line between the conductive region and the missing region. This missing portion is formed, for example, by arranging a plurality of slits between two opposing parallel sides in the outer periphery of the power supply pattern. In this case, any two missing portions have a shape in which the same perpendicular cannot be drawn between the boundary lines of the two.
図2(A)は、本発明の第1実施形態に係る電源ランドパターンを例示する。
銅箔による電源ランド1内には、直線状をした複数本(図1では8本)のスリット2が形成されている。これらのスリット2は、電源ランド1の外周辺同士で平行に向かい合った部分により発生する定在波を、すべて遮断する様に配置されている。つまり、任意の2つのスリット2は基本的に、互いに同一の垂線を引くことができない相対位置関係をもつ。図2(B)および(C)を用いてこの関係を説明する。
FIG. 2A illustrates a power land pattern according to the first embodiment of the present invention.
In the
図2(B)は、第1のスリット2Aと第2のスリット2Bとの間に垂線9を引くことのできる相対位置関係を示す。この場合、両者間で進行波の反射が繰り返されるため、定在波が発生する。一方、図2(C)は、第1のスリット2Aと第2のスリット2Bが互いに平行ではあるが、両者の間に同一の垂線9を引けない相対位置関係を示す。つまり、本例では、第2のスリット2Bには垂線9の足が決まるが、第1のスリット2Aには、その延長線上にしか垂線9をおろせない。このような相対位置関係では、定在波は発生しない。また、図2(A)に示すいずれのスリット2も、電源ランド1の外周辺に対して傾斜した線状に形成されるので、電源ランド1の外周辺に対しても平行にはならない。
スリット2の長さ(図2のS参照)については必要以上に長くなると電源ランドを分断することとなり、電源インピーダンスが上がってしまうので、回路の特性上好ましくない。このため、電源ランドの1辺の長さの3分の1以下とされる。またスリット2の幅(図2のW参照)については、進行波の反射防止が目的であるため、例えば0.5mm以下でも充分な効果が得られる。
尚、図示は省略するが、電源ランドパターンは他のレイヤにVia接続されており、電源供給を受ける電子部品や、回路上、電源とGNDの間に配置されるコンデンサ等に接続されている。電源の供給部への線状の配線パターンは何れかのレイヤに配置されている。
第1実施形態によれば、欠落部分の境界線同士の任意の組み合わせにおいて同一の垂線を引くことができない相対位置関係となるように複数のスリットを形成することにより、定在波の発生を防ぐことができる。よって、矩形状の電源用パターンでも定在波の発生を防ぎ、不要輻射のレベルを抑えることが可能となる。
FIG. 2B shows a relative positional relationship in which a
If the length of the slit 2 (see S in FIG. 2) is longer than necessary, the power land is divided and the power impedance increases, which is not preferable in terms of circuit characteristics. For this reason, it is set to 1/3 or less of the length of one side of a power supply land. Further, with respect to the width of the slit 2 (see W in FIG. 2), a sufficient effect can be obtained even if it is 0.5 mm or less, for example, because it is intended to prevent traveling waves from being reflected.
Although illustration is omitted, the power land pattern is connected to other layers via, and is connected to an electronic component that receives power supply, a capacitor disposed between the power source and GND on the circuit, or the like. The linear wiring pattern to the power supply unit is arranged in any layer.
According to the first embodiment, the occurrence of standing waves is prevented by forming a plurality of slits so as to have a relative positional relationship in which the same perpendicular cannot be drawn in any combination of the boundary lines of the missing portions. be able to. Therefore, the generation of standing waves can be prevented even with a rectangular power supply pattern, and the level of unnecessary radiation can be suppressed.
次に、第1実施形態の各変形例を説明する。 Next, modifications of the first embodiment will be described.
(第1変形例)
図3(A)は第1変形例に係る電源ランドパターンを例示する。以下では前記した例との相違点を説明し、同様の構成要素については既に使用した符号を用いることでそれらの説明を省略する。尚、このような説明の省略の仕方は後述する別の実施形態でも同様とする。
電源ランド1内には、円弧状をした複数本(本例では7本)のスリット3が形成されている。これらのスリット3は、電源ランド1の外周辺同士で平行に向かい合った部分により発生する定在波を、すべて遮断する様に配置されている。スリット3は円弧状をなしているので、任意のスリット間で互いに平行となる部分は存在せず、外周辺に対しても平行にはならない。
第1変形例によれば、電源ランドパターンに円弧状のスリットを形成することで、電源ランドパターンが存在する部分と欠落部分との境界線が互いに平行とならない関係にすることができる。
(First modification)
FIG. 3A illustrates a power land pattern according to the first modification. Hereinafter, differences from the above-described example will be described, and the description of the same components will be omitted by using the already used reference numerals. Note that the method of omitting such description is the same in other embodiments described later.
A plurality of arc-shaped slits 7 (seven in this example) are formed in the
According to the first modification, by forming an arc-shaped slit in the power land pattern, the boundary line between the portion where the power land pattern exists and the missing portion can be in a relationship that is not parallel to each other.
(第2変形例)
図3(B)は、第2変形例に係る電源ランドパターンを例示する。電源ランド1内には、曲線状に屈曲した複数本(本例では6本)のスリット4が形成されている。これらスリット4は、への字状に屈曲した形状やS字状に湾曲した形状を有しており、その中には直線部分も存在する。しかし、任意の2つの直線部分は基本的には互いに平行では無い。あるいは、互いに平行な直線部分があったとしても、図2(C)にて説明したように、2つの直線部分に対して同一の垂線を引くことができない相対位置関係となっている。また、任意のスリット4の曲線部分には互いに平行となる部分は存在せず、電源ランド1の外周辺に対しても平行にはならない。
第2変形例によれば、電源ランドパターンに屈曲したスリットを設け、それらの直線部分同士の間で同一の垂線を引くことができない相対位置関係とすることができる。
(Second modification)
FIG. 3B illustrates a power land pattern according to the second modification. In the
According to the second modification, a slit that is bent in the power land pattern is provided, and a relative positional relationship in which the same perpendicular cannot be drawn between the straight portions can be obtained.
[第2実施形態]
次に、本発明の第2実施形態を説明する。第2実施形態は電源用パターンの外周辺の形状に関し、任意の2つの外周辺同士の間に同一の垂線を引くことができないという特徴を有する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. The second embodiment relates to the shape of the outer periphery of the power supply pattern, and is characterized in that the same perpendicular cannot be drawn between any two outer periphery.
図4は、本発明の第2実施形態に係る電源ランドパターンを例示する。
電源ランド1の4辺(外周辺)の形状は鋸歯状とされ、いずれもジグザグラインとなっている。このジグザグラインを構成する線分の傾きは、各辺内では揃っているが、4辺ごとにそれぞれ異なっている。例えば、ジグザグラインの構成線分のうち、図4の左上から右下に向かう線分については、上辺での線分11、下辺での線分21、左辺での線分31、右辺での線分41の4通りが存在する。これらの線分の傾きはそれぞれ異なる値となるように設定している。これにより、各辺の線分同士が平行とならない関係が得られる。同様に、図4の左下から右上に向かう線分については、上辺での線分12、下辺での線分22、左辺での線分32、右辺での線分42の4通りが存在し、それぞれ異なる傾きをもつため、任意の2つの線分同士は平行とならない。
FIG. 4 illustrates a power land pattern according to the second embodiment of the invention.
The shape of the four sides (outer periphery) of the
図5は電源ランドの外周辺のうち、対向する2辺(本例では左辺30と右辺40)の構成線分に、同一の傾きをもつ線分が存在する場合を例示する。図5の例では、左上から右下に向かう線分が互いに平行な関係にあり、線分同士の間に同一の垂線50を引くことができる。つまり、左辺30を構成する右下がりの線分と、右辺40を構成する右下がりの線分とが同一の傾きであれば、互いに対向した平行な線分となるので、反射を繰り返す定在波が発生してしまう。このように、対向する外周辺をそれぞれ構成する線分のうち、幾つかの組み合わせにて、互いに垂線が引ける関係(以下、「対向する平行な線分関係」という)が存在すると、定在波が発生する。同様に隣接する外周辺同士、例えば上辺と左辺についても、同一の傾きの線分が存在して「対向する平行な線分関係」が生じる場合には、定在波が発生してしまう。換言すれば、各辺を構成する線分の傾きを4辺ごとにそれぞれ異なる値とすれば、「対向する平行な線分関係」が生じなくなるので、定在波の発生を防止できることになる。
FIG. 5 exemplifies a case where line segments having the same inclination exist in the constituent line segments of two opposing sides (in this example, the
ジグザグラインの振れ幅(山と谷との距離差)については、特に制約は存在しない。但し、実装するデバイスのサイズに比べて、必要以上に大きな振れ幅では実装密度の低下を招くおそれがあるため、実用上は数mmから10mm程度が好ましい。
第2実施形態によれば、電源ランドの外周辺を鋸歯状とし、その構成線分を辺ごとに異なる傾きとすることにより、「対向する平行な線分関係」が生じなくなる。よって、定在波の発生を防ぎ、不要輻射の発生を防止できる。
次に第2実施形態の各変形例を説明する。
There is no particular restriction on the zigzag line run-out width (distance difference between peaks and valleys). However, since there is a possibility that the mounting density may be lowered when the swing width is larger than necessary as compared with the size of the device to be mounted, it is preferable to be about several mm to 10 mm in practical use.
According to the second embodiment, the outer periphery of the power supply land is formed in a sawtooth shape, and the constituent line segments are inclined differently for each side, so that the “opposite parallel line segment relationship” does not occur. Therefore, generation of standing waves can be prevented and generation of unnecessary radiation can be prevented.
Next, modified examples of the second embodiment will be described.
(第1変形例)
図6は、第2変形例に係る電源ランドパターンを例示する。電源ランド60の外周辺のうち、2辺(上辺61と右辺62参照)だけがジグザグラインであり、残りの2辺(左辺63と下辺64参照)は直線である。ジグザグラインを構成する線分の傾きは、辺ごとにそれぞれ異なる値とする。電源ランド60の対向する2辺のうち、一方の辺をジグザグラインとすれば、「対向する平行な線分関係」が生じないので定在波の発生を防止できる。
(First modification)
FIG. 6 illustrates a power land pattern according to the second modification. Of the outer periphery of the
(第2変形例)
図7(A)は、第2変形例に係る電源ランドパターンを例示する。電源ランド70の外周辺は、いずれも曲線の組み合わせで波状に形成されている。よって、任意の2辺の間に平行な部分は存在せず、直線部はないので「対向する平行な線分関係」も勿論存在しない。この様に、電源ランド70の各辺を曲線状に形成することで、定在波の発生を防止できる。
図7(B)は、電源ランド71の外周辺のうち、隣り合う2辺(上辺72と右辺73参照)のみを、曲線の組み合わせで形成した例を示す。残りの2辺(左辺74と下辺75参照)は直線状とする。電源ランド71の対向する2辺のうち、一方の辺を曲線状にすれば、「対向する平行な線分関係」が生じないので定在波の発生を防止できる。
(Second modification)
FIG. 7A illustrates a power land pattern according to the second modification. The outer periphery of the
FIG. 7B shows an example in which only two adjacent sides (see the
(第3変形例)
図8は、第3変形例に係る電源ランドパターンを例示する。電源ランド80の4辺中、対向する2辺のうちの一方(右辺81と下辺82参照)は屈曲したライン(折れ線)である。該ラインの構成線分の傾きはそれぞれ異なる値とする。残りの2辺(上辺83と左辺84参照)は直線状であるが、対向する2辺の間に「対向する平行な線分関係」は生じないので定在波の発生を防止できる。尚、このような屈曲ラインに代えて、緩やかに湾曲した曲線形状を用いることもできる。
(Third Modification)
FIG. 8 illustrates a power land pattern according to the third modification. Of the four sides of the
1 電源ランド
2,3,4 スリット
2A 第1のスリット
2B 第2のスリット
9,50 垂線
11,12 線分(上辺)
21,22 線分(下辺)
31,32 線分(左辺)
41,42 線分(右辺)
DESCRIPTION OF
21 and 22 line segment (bottom side)
31, 32 line segment (left side)
41, 42 line segment (right side)
Claims (10)
前記電源用パターンに形成した任意の2つの欠落部分の境界線は、両者間に同一の垂線を引くことのできる線分をもたないことを特徴とする回路装置。 A circuit device comprising a multilayer printed wiring board on which a power supply pattern is formed,
The circuit device characterized in that the boundary line between any two missing portions formed in the power supply pattern does not have a line segment that can draw the same perpendicular line therebetween.
前記電源用パターンの外周辺の形状は、任意の2つの外周辺の間に同一の垂線を引くことのできる線分をもたないことを特徴とする回路装置。 A circuit device comprising a multilayer printed wiring board on which a power supply pattern is formed,
The circuit device according to claim 1, wherein the shape of the outer periphery of the power supply pattern does not have a line segment that can draw the same perpendicular line between any two outer periphery.
前記電源用パターンに欠落部分を形成する工程にて、任意の2つの欠落部分の境界線は、両者間に同一の垂線を引くことのできる線分をもたないように形成することを特徴とする回路装置の製造方法。 A method of manufacturing a circuit device including a multilayer printed wiring board on which a power supply pattern is formed,
In the step of forming a missing portion in the power supply pattern, a boundary line between any two missing portions is formed so as not to have a line segment that can draw the same perpendicular line therebetween. Circuit device manufacturing method.
前記電源用パターンを形成する工程にて、その外周辺の形状は、任意の2つの外周辺の間に同一の垂線を引くことのできる線分をもたないように形成することを特徴とする回路装置の製造方法。
A method of manufacturing a circuit device including a multilayer printed wiring board on which a power supply pattern is formed,
In the step of forming the power supply pattern, the outer peripheral shape is formed so as not to have a line segment that can draw the same perpendicular line between any two outer peripherals. A method of manufacturing a circuit device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156055A JP2013026236A (en) | 2011-07-14 | 2011-07-14 | Circuit device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156055A JP2013026236A (en) | 2011-07-14 | 2011-07-14 | Circuit device and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013026236A true JP2013026236A (en) | 2013-02-04 |
Family
ID=47784284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011156055A Pending JP2013026236A (en) | 2011-07-14 | 2011-07-14 | Circuit device and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013026236A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216586A (en) * | 1999-01-26 | 2000-08-04 | Hitachi Ltd | Multilayer printed circuit board |
JP2008251805A (en) * | 2007-03-30 | 2008-10-16 | Nec Corp | Wiring substrate and semiconductor device |
-
2011
- 2011-07-14 JP JP2011156055A patent/JP2013026236A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216586A (en) * | 1999-01-26 | 2000-08-04 | Hitachi Ltd | Multilayer printed circuit board |
JP2008251805A (en) * | 2007-03-30 | 2008-10-16 | Nec Corp | Wiring substrate and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10306761B2 (en) | Printed wiring board, printed circuit board, and electronic apparatus | |
TWI388274B (en) | Electromagnetic bandgap structure and printed circuit board | |
US9326370B2 (en) | Printed circuit board | |
JP2016063188A (en) | Printed wiring board | |
US9699887B2 (en) | Circuit board and electronic device | |
JP6272173B2 (en) | Wiring board | |
JP2008153542A (en) | Multilayer wiring board | |
JP5533881B2 (en) | Electronic device and noise suppression method | |
JP5556162B2 (en) | Electronic device and noise suppression method | |
CN103081576B (en) | Wiring substrate and electronic equipment | |
JP5136131B2 (en) | Structure, printed circuit board | |
JP2007335618A (en) | Printed circuit board | |
JP5981265B2 (en) | Wiring board | |
JP2013026236A (en) | Circuit device and manufacturing method of the same | |
JP6146071B2 (en) | Printed circuit board, printed circuit board unit, and printed circuit board manufacturing method | |
JP5618029B2 (en) | Resin multilayer substrate and manufacturing method thereof | |
JP5533953B2 (en) | Wiring board | |
JP2008034755A (en) | Build-up printed wiring board | |
JP2012257084A (en) | Ebg structure and printed board | |
JP2012089541A (en) | Multilayer circuit board | |
JP2019075444A (en) | Circuit board | |
JP2010010413A (en) | Multilayer printed wiring board, and multilayer printed wiring board device | |
JP5388081B2 (en) | Semiconductor device | |
JP2009032907A (en) | Wiring board and electronic circuit module | |
TWI543678B (en) | Circuit layout structure and layout method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150331 |