JP5533953B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP5533953B2 JP5533953B2 JP2012173666A JP2012173666A JP5533953B2 JP 5533953 B2 JP5533953 B2 JP 5533953B2 JP 2012173666 A JP2012173666 A JP 2012173666A JP 2012173666 A JP2012173666 A JP 2012173666A JP 5533953 B2 JP5533953 B2 JP 5533953B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring board
- insulator
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、絶縁層と導体配線層が交互に積層してなる多層構造を有する配線基板に関し、特に、半導体素子搭載用インターポーザ等に用いられ、同一層内に配置される高周波遮断等のための導電膜(金属プレーン)間の間隙部に配置される樹脂絶縁部の強度不足に起因する脆弱性を補う構造に関する。 The present invention relates to a wiring board having a multilayer structure in which insulating layers and conductor wiring layers are alternately laminated, and particularly used for a semiconductor element mounting interposer, etc., for high-frequency blocking etc. disposed in the same layer. The present invention relates to a structure that compensates for weakness caused by insufficient strength of a resin insulating portion disposed in a gap portion between conductive films (metal planes).
近年、半導体の性能が飛躍的に進歩し、半導体が高速化(高周波駆動)、多端子化してきている。しかしながら、コンピュータのハードディスク内のプリント配線板(マザーボード)や携帯端末機及び携帯電話におけるプリント配線版は面積が限られているため、半導体を実装する配線基板(半導体パッケージ)のサイズには制限がある。
また、高速化、多端子化した半導体を実装するために配線を微細化、多層化、配線設計の最適化を行ってきた。
In recent years, the performance of semiconductors has dramatically improved, and semiconductors have become faster (high frequency drive) and have more terminals. However, since the printed wiring board (motherboard) in the hard disk of the computer and the printed wiring board in the portable terminal and mobile phone have a limited area, the size of the wiring board (semiconductor package) on which the semiconductor is mounted is limited. .
In addition, in order to mount high-speed, multi-terminal semiconductors, wiring has been miniaturized, multilayered, and wiring design has been optimized.
例えば高速化に対し、配線技術の面では、図3に示すように、ストリップライン等の構造を配し、高周波信号伝送時の電磁放射を考慮した電気特性を有する配線技術が提案されている。これは信号伝送用の配線103を絶縁層102内に配置し、その上下を電源並びにグランド配線膜(金属プレーン)101、104で包囲した構造である。なお、以下の説明において、例えば図4に示す導電膜201、203のような、比較的単純形状で大面積の導体膜パターンをプレーンという。
また、絶縁層の膜厚や配線の膜厚、並びに配線幅等の寸法をインピーダンス整合のために設計することも高周波駆動に対しての技術である。
For example, with respect to speeding up, in terms of wiring technology, as shown in FIG. 3, a wiring technology has been proposed in which a structure such as a strip line is provided and electric characteristics are taken into account for electromagnetic radiation during high-frequency signal transmission. This is a structure in which
Designing dimensions such as the insulating layer thickness, wiring thickness, and wiring width for impedance matching is also a technique for high-frequency driving.
上記のように高周波信号伝送時の電磁放射を考慮すると、図4に示すように、銅面積の広い導電膜による電源プレーン203と接地プレーン201を配置することが好ましい。そして、このような電源プレーン203と接地プレーン201の間には絶縁性の合成樹脂等による絶縁体202が配置されている。なお、以下の説明において、このような隣接する2つのプレーン間の間隙部に配置される絶縁体202をスペース部という。
Considering the electromagnetic radiation at the time of high-frequency signal transmission as described above, it is preferable to arrange a
このような金属プレーンの配置に関して要求される仕様は、例えば電源電圧の多様化のために同一層内に多数の電源プレーン203を配置する仕様や、基板の省スペース化を目的として接地プレーン201と電源プレーン203を同じ層内に配置する仕様等がある。
このとき、各プレーン間を絶縁するための絶縁体202は金属膜が無い領域であるため、基板の熱伸縮に対する強度が低下する。特に、このようなスペース部が複数の層にわたって位置、角度が重なり合った場合には、製造の熱処理工程における基板の変形や、反りへの耐性が著しく低下し、損傷の原因となるといった問題が発生する。
The specifications required for the arrangement of such metal planes include, for example, specifications for arranging a large number of
At this time, since the
すなわち、基板の反りは基板内における配線の断線、半導体素子の実装不良の原因となるため、従来は、基板表裏の銅箔の残存率を最適化する設計を施すといった対策がとられてきた(たとえば特許文献1参照)。この従来技術では、反り量低減に対して、銅箔の残存率だけではなく、配線設計の改善を行ってきた。 In other words, since the warpage of the substrate causes disconnection of the wiring in the substrate and mounting failure of the semiconductor element, conventionally, measures have been taken to optimize the remaining ratio of the copper foil on the front and back of the substrate ( For example, see Patent Document 1). In this conventional technique, not only the remaining rate of the copper foil but also the wiring design has been improved to reduce the warpage.
上述のように、複数の樹脂絶縁層と金属配線層からなる従来の多層配線基板において、同一層にある導体プレーン間の絶縁のためのスペースが、積層された他層の導体プレーン間のスペース位置と重なり合うことにより、基板の品質等の様々な劣化要因となり、種々の対策が必要になるといった問題があった。 As described above, in the conventional multilayer wiring board composed of a plurality of resin insulation layers and metal wiring layers, the space for insulation between the conductor planes in the same layer is the space position between the laminated conductor planes in the other layers. As a result, it causes various deterioration factors such as the quality of the substrate and requires various countermeasures.
そこで本発明は、同一層にある導体プレーン間の絶縁のためのスペース部による強度の低下を補強し、信頼性を向上した配線基板を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring board with improved reliability by reinforcing a decrease in strength due to a space portion for insulation between conductor planes in the same layer.
上述の目的を達成するため、本発明の配線基板は、複数の配線層と、前記配線層の間に配置される絶縁体よりなる層間絶縁層とを交互に積層した多層配線を有する配線基板であって、前記複数の配線層は、間隙を介在させることで互いに分離した複数の金属プレーンと、前記間隙に配置される絶縁体パターンと、を有する複数の第1の配線層と、前記第1の配線層の間に積層され信号伝送用の信号配線を有する少なくとも1つの第2の配線層とを備え、前記各第1の配線層における前記絶縁体パターンが多層配線の積層方向に連続的に重なり合うとともに、前記絶縁体パターンが連続的に重なり合う部分を横切るように前記第2の配線層の前記信号配線が補強用の導体パターンとして配置されている、ことを特徴とする。 In order to achieve the above object, a wiring board of the present invention is a wiring board having a multilayer wiring in which a plurality of wiring layers and interlayer insulating layers made of an insulator disposed between the wiring layers are alternately stacked. there are, the plurality of wiring layers, and a plurality of metal planes separated from one another by an intervening gap, an insulator pattern arranged in the gap, a plurality of first wiring layer having a first At least one second wiring layer having a signal wiring for signal transmission, and the insulator pattern in each of the first wiring layers is continuously arranged in the stacking direction of the multilayer wiring. The signal wiring of the second wiring layer is arranged as a reinforcing conductor pattern so as to overlap and cross a portion where the insulator pattern continuously overlaps .
本発明の配線基板によれば、複数の配線層における絶縁体パターンが多層配線の積層方向に重なり合う場合でも、他の配線層に補強用の導体パターンが配置されていることから、同一層にある導体プレーン間のスペース部による強度の低下を緩和し、信頼性を向上した配線基板を提供できる効果がある。
また本発明の配線基板によれば、複数の配線層における絶縁体パターンが多層配線の積層方向に重なり合う場合でも、絶縁体パターンの重なり合う部分が断続的に配置されていることから、同一層にある導体プレーン間のスペース部による強度の低下を緩和し、信頼性を向上した配線基板を提供できる効果がある。
また本発明の配線基板によれば、複数の配線層における絶縁体パターンが多層配線の積層方向に重なり合う場合でも、絶縁体パターンの重なり合う部分が連続的に配置される領域に対し、他の配線層の配線が前記絶縁体パターンを横切るように配置されていることから、同一層にある導体プレーン間のスペース部による強度の低下を緩和し、信頼性を向上した配線基板を提供できる効果がある。
According to the wiring board of the present invention, even when the insulator patterns in the plurality of wiring layers overlap in the stacking direction of the multilayer wiring, the reinforcing conductor patterns are arranged in the other wiring layers, so that they are in the same layer. There is an effect that a reduction in strength due to a space portion between the conductor planes can be mitigated and a wiring board with improved reliability can be provided.
Further, according to the wiring board of the present invention, even when the insulator patterns in the plurality of wiring layers overlap in the stacking direction of the multilayer wiring, the overlapping portions of the insulator patterns are intermittently arranged, so that they are in the same layer. There is an effect that a reduction in strength due to a space portion between the conductor planes can be mitigated and a wiring board with improved reliability can be provided.
Further, according to the wiring board of the present invention, even when the insulator patterns in the plurality of wiring layers overlap in the stacking direction of the multilayer wiring, the other wiring layers are disposed in the region where the overlapping portions of the insulator patterns are continuously arranged. Since the wiring is arranged so as to cross the insulator pattern, there is an effect that a reduction in strength due to a space portion between conductor planes in the same layer can be mitigated and a wiring board with improved reliability can be provided.
以下、本発明の本実施の形態を図面に基づいて説明する。
図1は本発明を実施した多層配線基板の構造を示す模式図である。
本発明の実施の形態は、複数の樹脂絶縁層と金属配線層からなる多層配線基板において、同一層にある導体プレーン間の絶縁のためのスペースが、積層された他層の導体プレーン間のスペース位置と重なり合わない構造(図1(a))、もしくは、導体プレーン間のスペースの位置が積層された他層のスペースと重なりあった場合でも、図1(b)に示すように別の信号配線層に補強用導体プレーンを配置する構造を提供するものである。
Hereinafter, the present embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing the structure of a multilayer wiring board embodying the present invention.
In an embodiment of the present invention, in a multilayer wiring board composed of a plurality of resin insulation layers and metal wiring layers, a space for insulation between conductor planes in the same layer is a space between conductor layers in other layers stacked. Even if the structure does not overlap with the position (FIG. 1 (a)), or the position of the space between the conductor planes overlaps with the space of another layer stacked, another signal as shown in FIG. 1 (b). The present invention provides a structure in which a reinforcing conductor plane is arranged in a wiring layer.
なお、図1に示す例では金属プレーン(導体パターン)301がある層を第1層とし、同様に金属プレーン303がある層を第3層とし、中間の信号線307を含む層を第2層とした例を示したが、層数はこの限りではない。また、配線層の膜厚は特性インピーダンス等の特性を考慮して決定するが、概ね10〜15μmが望ましい。
また、第1層、第3層においてスペース部(絶縁体パターン)302、304は主に同一層に配置された金属プレーン間の絶縁のために配置されており、その幅は層間絶縁層の膜厚よりも大きくすることが望ましい。特に、図1(d)に示すように、絶縁部304間に信号線308を配置した場合は、スペース幅を層間絶縁層の膜圧以下にすると、信号への影響が起こるため、寸法の採り方は重要である。
In the example shown in FIG. 1, the layer having the metal plane (conductor pattern) 301 is the first layer, the layer having the
Further, in the first layer and the third layer, the space portions (insulator patterns) 302 and 304 are arranged mainly for insulation between metal planes arranged in the same layer, and the width thereof is the film of the interlayer insulating layer. It is desirable to make it larger than the thickness. In particular, as shown in FIG. 1D, when the
また、各層は層間絶縁層305で隔てられており、層間絶縁層の膜厚は特性インピーダンス等の特性を考慮して決定するが、概ね10〜30μm程度が望ましい。
スペース部302、304の絶縁体は樹脂で構成されるため、折り曲げに対する強度が金属プレーン301、303と比較して低い。そのため、スペース部302、304が複数の層間において、積層方向に重なり合った部分の面積が、基板の全面積に対し100ppmを超える場合、このスペース部の重なり合った部分に応力が集中し、熱処理時等に反りや、断線が発生することもある。
Each layer is separated by an
Since the insulators of the
そこで、図1(a)に示すようにスペース部302、304を板面方向にずらすことで、応力の集中を緩和できる。
言い換えると、図1(a)の配線基板は、複数の配線層と、配線層の間に配置される絶縁体よりなる層間絶縁層305とを交互に積層した多層配線を有する配線基板であって、複数の配線層のうちのいくつかの配線層は、間隙を介在させることで互いに分離した複数の金属プレーン301、304と、間隙に配置される絶縁体パターン302、304とを有する第1の配線層として設けられ、各第1の配線層における絶縁体パターン302、304が多層配線の積層方向に重なり合わないように構成されている。
また、図1(b)に示すように、スペース部302、304が重なり合う設計が避けられない場合においても、他の配線層に補強用の金属導体プレーン(補強用金属プレーン306)を設けることで、応力の集中を防ぐことができる。
言い換えると、図1(b)の配線基板は、複数の配線層と、配線層の間に配置される絶縁体よりなる層間絶縁層305とを交互に積層した多層配線を有する配線基板であって、複数の配線層のうちのいくつかの配線層は、間隙を介在させることで互いに分離した複数の金属プレーン301、303と、間隙に配置される絶縁体パターン302、304とを有する第1の配線層として設けられ、各第1の配線層における絶縁体パターン302、304が多層配線の積層方向に重なり合うとともに、第1の配線層を除く他の配線層に補強用金属プレーン306が配置されている。
また、図1(c)に示すように、他の配線層にスペース部302、304を横切るように信号線307を設けることで、スペース302、304の重なりを、基板面積に対して100ppm以下の断続的な部分に分けることが可能となり、応力の集中を防ぐことができる。
言い換えると、図1(c)の配線基板は、複数の配線層と、配線層の間に配置される絶縁体よりなる層間絶縁層305とを交互に積層した多層配線を有する配線基板であって、複数の配線層のうちのいくつかの配線層は、間隙を介在させることで互いに分離した複数の金属プレーン301、303と、間隙に配置される絶縁体パターン302、304とを有する第1の配線層として設けられ、各第1の配線層における絶縁体パターン302、304が多層配線の積層方向に重なり合うとともに、絶縁体パターン302、304の重なり合う部分が断続的に配置されている。
さらに、言い換えると、図1(c)の配線基板は、複数の配線層と、配線層の間に配置される絶縁体よりなる層間絶縁層305とを交互に積層した多層配線を有する配線基板であって、複数の配線層は、複数の第1の配線層と、少なくとも1つの第2の配線層とを備え、第1の配線層は、間隙を介在させることで互いに分離した複数の金属プレーン301、303と、間隙に配置される絶縁体パターン302、304とを有し、第2の配線層は、信号伝送用の信号配線307を有し、各第1配線層における絶縁体パターン302、304が多層配線の積層方向に重なり合うとともに、絶縁体パターン302、304の重なり合う部分が連続的に配置される領域を有し、絶縁体パターン302、304の重なり合う部分が連続的に配置される領域に対して第2の配線層の信号配線307が絶縁体パターン302、304を横切るように配置されている。
Therefore, the stress concentration can be alleviated by shifting the
In other words, the wiring board of FIG. 1A is a wiring board having a multilayer wiring in which a plurality of wiring layers and an
In addition, as shown in FIG. 1B, even when a design in which the
In other words, the wiring board of FIG. 1B is a wiring board having a multilayer wiring in which a plurality of wiring layers and an
Further, as shown in FIG. 1C, by providing a
In other words, the wiring board of FIG. 1C is a wiring board having a multilayer wiring in which a plurality of wiring layers and an interlayer insulating
Furthermore, in other words, the wiring board of FIG. 1C is a wiring board having a multilayer wiring in which a plurality of wiring layers and an interlayer insulating
また、図1(d)に示すように、金属プレーン301、303によって挟まれた信号線308があるような場合(言い換えると、第1配線層にある金属プレーン301、303の間隙に配置される絶縁体パターンに信号伝送用の信号配線308が設けられている場合)も同様に、スペース部304と複数の層間において、スペース部が重なり合わないように、金属プレーン301を配置することで、スペース部304に応力が集中することを防ぐことができる。
言い換えると、図1(d)の配線基板は、複数の配線層と、配線層の間に配置される絶縁体よりなる層間絶縁層305とを交互に積層した多層配線を有する配線基板であって、複数の配線層のうちのいくつかの配線層は、間隙を介在させることで互いに分離した複数の金属プレーン301、303と、間隙に配置される絶縁体パターン302、304とを有する第1の配線層として設けられ、各第1の配線層における絶縁体パターン302、304が多層配線の積層方向に重なり合うとともに、第1の配線層を除く他の配線層に補強用の金属プレーン301が配置されている。
Further, as shown in FIG. 1D, when there is a
In other words, the wiring board of FIG. 1D is a wiring board having a multilayer wiring in which a plurality of wiring layers and an interlayer insulating
以下、本発明の具体的な実施例について説明する。
まず、ここでは基板のそり量の変化を評価するために、図2(a)、(b)に示すような評価基板を作成した。この評価基板は、1辺40mmの正方形であり、配線層と層間絶縁層を交互に積層し、配線層を6層とし、総厚250μmとした。ただし、能動部品、受動部品は共に実装していない。
Hereinafter, specific examples of the present invention will be described.
First, in order to evaluate the change in the warp amount of the substrate, an evaluation substrate as shown in FIGS. 2A and 2B was prepared. This evaluation board was a square with a side of 40 mm, and wiring layers and interlayer insulating layers were alternately laminated to form six wiring layers with a total thickness of 250 μm. However, neither active parts nor passive parts are mounted.
そして、金属プレーン401とそれらを絶縁するための樹脂絶縁スペース部402を配置した。金属プレーン401の厚みは12μmとし、スペース部402の幅を40μmとした。配線層間を絶縁するための絶縁層404はポリイミドを使用し、厚みは25μmとした。
And the
次に、図2(a)は本実施の形態による機能を有する多層評価基板を示しており、図ではその一部を切り出して示している。ここでは、各層における金属プレーン間のスペース部402が複数の層間において、断続的に重なり合う部分の面積が基板全体の面積に対し、100ppm以下になるように設計した。
ここで断続的に重なり合うとは、絶縁体パターンが重なる部分と重ならない部分とが交互に位置している場合をいう。
言い換えると、図2(a)の配線基板は、複数の配線層と、配線層の間に配置される絶縁体よりなる層間絶縁層401とを交互に積層した多層配線を有する配線基板であって、複数の配線層のうちのいくつかの配線層は、間隙を介在させることで互いに分離した複数の金属プレーン401と、間隙に配置される絶縁体パターン402とを有する第1の配線層として設けられ、各第1の配線層における絶縁体パターン402が多層配線の積層方向に重なり合う部分の面積が基板全体の面積に対し100ppm以下となっている。
ここで絶縁体パターン402が多層配線の積層方向に重なり合う部分の面積が基板全体の面積に対して100ppmを超えると、前述したようにスペース部の重なり合った部分に応力が集中し、熱処理時等に反りや、断線が発生する点で不利があり、100ppm以下であると、そのような応力よる反りや断線の発生を防止する上で有利となる。
Next, FIG. 2A shows a multilayer evaluation board having a function according to the present embodiment, and a part of the board is shown in the drawing. Here, the
Here, intermittently overlapping means that the portions where the insulator patterns overlap and the portions where they do not overlap are alternately positioned.
In other words, the wiring board of FIG. 2A is a wiring board having a multilayer wiring in which a plurality of wiring layers and an interlayer insulating
Here, when the area of the portion where the
また、図2(b)は本実施の形態を適用しない多層評価基板を示しており、図ではその一部を模式図としたものである。金属プレーン401のスペース部402が隣り合った層で位置が重なり合っている。また、重なりあった距離は20mmとし、基板全体の面積に対するこのスペース部が重なり合った部分の面積の割合は、500ppmであった。
FIG. 2B shows a multilayer evaluation board to which the present embodiment is not applied, and a part of the board is a schematic diagram. The positions of the
このように作成した2種類の評価基板に対して、実装後の基板の反りを測定した。なお、反りの測定方法は、基板をステージに設置し、そのステージからの高さの変位量を基板の対角方向に40箇所測定し、最も高い所と最も低いところの差を比較した。測定結果は、本実施の形態による機能を有する基板が213μmに対し、本実施の形態による機能を持たない基板は304μmで、反り量の比較において、30%程度の効果が確認できた。
このように本実施の形態を適用することにより、信頼性の高い配線基板を提供できる効果がある。
The warpage of the substrate after mounting was measured for the two types of evaluation substrates prepared in this manner. The warpage was measured by placing a substrate on a stage, measuring 40 height displacements from the stage in the diagonal direction of the substrate, and comparing the difference between the highest and lowest locations. As a result of the measurement, the substrate having the function according to the present embodiment is 213 μm, whereas the substrate not having the function according to the present embodiment is 304 μm, and an effect of about 30% can be confirmed in the comparison of the warpage amount.
By applying this embodiment in this manner, there is an effect that a highly reliable wiring board can be provided.
101、104、201、203、301、303、401……金属プレーン、102、305、404……層間絶縁層、202、302、304、402……スペース部、103、307、308……信号配線、306……補強用金属プレーン。
101, 104, 201, 203, 301, 303, 401 ... Metal plane, 102, 305, 404 ... Interlayer insulating layer, 202, 302, 304, 402 ... Space part, 103, 307, 308 ...
Claims (7)
前記複数の配線層は、間隙を介在させることで互いに分離した複数の金属プレーンと、前記間隙に配置される絶縁体パターンと、を有する複数の第1の配線層と、前記第1の配線層の間に積層され信号伝送用の信号配線を有する少なくとも1つの第2の配線層とを備え、
前記各第1の配線層における前記絶縁体パターンが多層配線の積層方向に連続的に重なり合うとともに、前記絶縁体パターンが連続的に重なり合う部分を横切るように前記第2の配線層の前記信号配線が補強用の導体パターンとして配置されている、
ことを特徴とする配線基板。 A wiring board having a multilayer wiring in which a plurality of wiring layers and an interlayer insulating layer made of an insulator disposed between the wiring layers are alternately stacked,
Wherein the plurality of wiring layers, and the plurality of metal planes separated from one another by an intervening gap, an insulator pattern arranged in the gap, a plurality of first wiring layer having a first interconnection layer And at least one second wiring layer having a signal wiring for signal transmission laminated between,
The signal wiring of the second wiring layer crosses a portion where the insulator pattern in each first wiring layer continuously overlaps in the stacking direction of the multilayer wiring and the insulator pattern continuously overlaps. It is arranged as a conductor pattern for reinforcement,
A wiring board characterized by that.
ことを特徴とする請求項1記載の配線基板。 The overlapping portions of the insulator pattern are intermittently arranged by the conductor pattern,
The wiring board according to claim 1 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173666A JP5533953B2 (en) | 2012-08-06 | 2012-08-06 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173666A JP5533953B2 (en) | 2012-08-06 | 2012-08-06 | Wiring board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008085421A Division JP2009239137A (en) | 2008-03-28 | 2008-03-28 | Wiring substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227552A JP2012227552A (en) | 2012-11-15 |
JP5533953B2 true JP5533953B2 (en) | 2014-06-25 |
Family
ID=47277313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012173666A Expired - Fee Related JP5533953B2 (en) | 2012-08-06 | 2012-08-06 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5533953B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019079987A (en) * | 2017-10-26 | 2019-05-23 | 京セラ株式会社 | Electronic element mounting substrate, electronic device, and electronic module |
KR20210101675A (en) * | 2020-02-10 | 2021-08-19 | 삼성전자주식회사 | Electronic device including printed circuit board having shielding structure |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3626354B2 (en) * | 1998-09-21 | 2005-03-09 | 株式会社東芝 | Wiring board |
JP2004031828A (en) * | 2002-06-27 | 2004-01-29 | Ibiden Co Ltd | Multi-layer printed circuit board |
JP2004200266A (en) * | 2002-12-17 | 2004-07-15 | Nikon Corp | Multilayer printed-wiring board |
-
2012
- 2012-08-06 JP JP2012173666A patent/JP5533953B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012227552A (en) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11387016B2 (en) | Transmission line substrate and electronic device | |
US9674941B2 (en) | Printed circuit board for mobile platforms | |
JP6190345B2 (en) | Printed wiring board | |
WO2017170535A1 (en) | Circuit module | |
US9699887B2 (en) | Circuit board and electronic device | |
US20110067901A1 (en) | Package substrate | |
US20170142826A1 (en) | Liquid discharge head | |
JP5533953B2 (en) | Wiring board | |
JP2014192321A (en) | Electronic component built-in wiring board and method of manufacturing the same | |
US20140293559A1 (en) | Wiring board | |
KR101483874B1 (en) | Printed Circuit Board | |
KR20170022208A (en) | Printed circuit board and manufacturing method thereof | |
JP6383830B2 (en) | Printed wiring board | |
JP2009239137A (en) | Wiring substrate | |
JP6006527B2 (en) | Semiconductor device | |
JP4550774B2 (en) | Wiring board built-in capacitor, wiring board, laminated body, capacitor assembly, wiring board built-in capacitor manufacturing method | |
JP2015026747A (en) | Resin multilayer substrate | |
JP6001917B2 (en) | Semiconductor device | |
JP6006528B2 (en) | Semiconductor device | |
CN111149177B (en) | Inductor and method for manufacturing the same | |
US20220414415A1 (en) | Circuit module and rfid tag | |
CN108093562B (en) | A kind of circuit board and preparation method thereof | |
JP5575730B2 (en) | Multilayer wiring board for semiconductor devices | |
CN116528461A (en) | Printed circuit board, preparation method thereof and circuit board module | |
JP2014130865A (en) | Multilayer circuit board and electronic apparatus having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5533953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
LAPS | Cancellation because of no payment of annual fees |