本実施形態の赤外線センサは、図１に示すように、赤外線センサチップ１００と、赤外線センサチップ１００の出力信号を信号処理するＩＣチップ２００と、パッケージ３００とを備えている。
As shown in FIG. 1, the infrared sensor of the present embodiment includes an infrared sensor chip 100, an IC chip 200 that performs signal processing on an output signal of the infrared sensor chip 100, and a package 300.
赤外線センサチップ１００は、後述のように複数の熱型赤外線検出部３（図７、図８など参照）が半導体基板１（図７、図８など参照）の一表面側においてアレイ状に配置されたものである。
As will be described later, the infrared sensor chip 100 has a plurality of thermal infrared detectors 3 (see FIGS. 7 and 8 and the like) arranged in an array on one surface side of the semiconductor substrate 1 (see FIGS. 7 and 8 and the like). It is a thing.
パッケージ３００は、赤外線センサチップ１００が一面側に実装されＩＣチップ２００が他面側に実装されるベース基板部３０１を備えている。また、パッケージ３００は、ベース基板部３０１の上記一面側でベース基板部３０１から突設され赤外線センサチップ１００を囲む第１壁部３０２を備えている。また、パッケージ３００は、ベース基板部３０１の上記他面側でベース基板部３０１から突設されＩＣチップ２００を囲む第２壁部３０３とを備えている。
The package 300 includes a base substrate portion 301 on which the infrared sensor chip 100 is mounted on one side and the IC chip 200 is mounted on the other side. Further, the package 300 includes a first wall portion 302 that protrudes from the base substrate portion 301 on the one surface side of the base substrate portion 301 and surrounds the infrared sensor chip 100. The package 300 includes a second wall portion 303 that protrudes from the base substrate portion 301 on the other surface side of the base substrate portion 301 and surrounds the IC chip 200.
パッケージ３００は、ベース基板部３０１と第１壁部３０２とで構成される第１パッケージ本体部３３２の第１凹所３３４を閉塞する第１パッケージ蓋３０４を備える。また、パッケージ３００は、ベース基板部３０１と第２壁部３０３とで構成される第２パッケージ本体部３３３の第２凹所３３５を閉塞する第２パッケージ蓋３０５とを備えている。
The package 300 includes a first package lid 304 that closes the first recess 334 of the first package main body 332 including the base substrate 301 and the first wall 302. The package 300 also includes a second package lid 305 that closes the second recess 335 of the second package main body 333 configured by the base substrate 301 and the second wall 303.
パッケージ３００は、第１パッケージ蓋３０４が、赤外線センサチップ１００での検知対象の赤外線を透過する機能を有している。
In the package 300, the first package lid 304 has a function of transmitting infrared rays to be detected by the infrared sensor chip 100.
本実施形態の赤外線センサは、赤外線センサチップ１００とＩＣチップ２００とが、ベース基板部３０１を介して対向している。
In the infrared sensor of this embodiment, the infrared sensor chip 100 and the IC chip 200 are opposed to each other with the base substrate portion 301 interposed therebetween.
以下、赤外線センサの各構成要素について詳細に説明する。
Hereinafter, each component of the infrared sensor will be described in detail.
まず、赤外線センサチップ１００について図１〜図１７に基づいて説明する。
First, the infrared sensor chip 100 will be described with reference to FIGS.
赤外線センサチップ１００は、図２に示すように、ｉ×ｊ個（図示例では、８×８個）の画素部２が、半導体基板１の一表面側においてｉ行ｊ列（図示例では、８行８列）の２次元アレイ状に配置されている。なお、図示例では、ｉ＝８、ｊ＝８としてあるが、ｉ≧２、ｊ≧２であればよい。
As shown in FIG. 2, the infrared sensor chip 100 includes i × j (8 × 8 in the illustrated example) pixel units 2, i rows and j columns (in the illustrated example, in the illustrated example). They are arranged in a two-dimensional array of 8 rows and 8 columns. In the illustrated example, i = 8 and j = 8, but i ≧ 2 and j ≧ 2 may be satisfied.
画素部２は、図３〜図８に示すように、赤外線による熱エネルギを電気エネルギに変換する熱電変換部である感温部３０および感温部３０の出力電圧を取り出すためのＭＯＳトランジスタ４を具備している。
As shown in FIGS. 3 to 8, the pixel unit 2 includes a temperature sensing unit 30 that is a thermoelectric conversion unit that converts thermal energy from infrared rays into electrical energy, and a MOS transistor 4 for extracting the output voltage of the temperature sensing unit 30. It has.
上述のＭＯＳトランジスタ４は、図７、図８および図１５に示すように、半導体基板１の上記一表面側に形成された第１導電形のウェル領域４１内で、第２導電形のソース領域４４と第２導電形のドレイン領域４３とが離間して形成されている。本実施形態では、ウェル領域４１がチャネル形成用領域を構成している。なお、図３には、第１導電形をｐ形、第２導電形をｎ形としてＭＯＳトランジスタ４をｎチャネルＭＯＳトランジスタとした場合の赤外線センサチップ１００の等価回路図を示してある。また、図３の等価回路図では、感温部３０を抵抗の図記号で表してある。
As shown in FIGS. 7, 8 and 15, the MOS transistor 4 described above has a second conductivity type source region in the first conductivity type well region 41 formed on the one surface side of the semiconductor substrate 1. 44 and the drain region 43 of the second conductivity type are formed apart from each other. In the present embodiment, the well region 41 constitutes a channel formation region. FIG. 3 shows an equivalent circuit diagram of the infrared sensor chip 100 when the first conductivity type is p-type, the second conductivity type is n-type, and the MOS transistor 4 is an n-channel MOS transistor. In the equivalent circuit diagram of FIG. 3, the temperature sensing unit 30 is represented by a resistance symbol.
図３、図５および図７から分かるように、赤外線センサチップ１００は、各列のｊ個（８個）の画素部２の感温部３０の一端がＭＯＳトランジスタ４のソース領域４４−ドレイン領域４３を介して各列ごとに共通接続されたｊ個の第１の配線１０１を備えている。
As can be seen from FIGS. 3, 5, and 7, in the infrared sensor chip 100, one end of the temperature sensing unit 30 of j (eight) pixel units 2 in each column is the source region 44 -drain region of the MOS transistor 4. J first wirings 101 are commonly connected to each column via 43.
また、赤外線センサチップ１００は、各行の感温部３０に対応するＭＯＳトランジスタ４のゲート電極４６が各行ごとに共通接続されたｉ個（８個）の第２の配線１０２を備えている。また、赤外線センサチップ１００は、各行のＭＯＳトランジスタ４のウェル領域４１が各列ごとに共通接続されたｊ個の第３の配線１０３と、各列のｉ個の感温部３０の他端が各列ごとに共通接続されたｊ個の第４の配線１０４とを備えている。
In addition, the infrared sensor chip 100 includes i (eight) second wirings 102 in which the gate electrodes 46 of the MOS transistors 4 corresponding to the temperature sensing units 30 in each row are commonly connected for each row. In addition, the infrared sensor chip 100 has j third wirings 103 in which the well regions 41 of the MOS transistors 4 in each row are commonly connected for each column, and the other ends of the i temperature sensing units 30 in each column. And j fourth wirings 104 commonly connected to each column.
また、赤外線センサチップ１００は、第１の配線１０１が各別に接続された出力用のｊ個の第１のパッドＶout1〜Ｖout8と、第２の配線１０２が各別に接続された画素部選択用のｉ個の第２のパッドＶsel1〜Ｖsel8とを備えている。さらに、赤外線センサチップ１００は、各第３の配線１０３が共通接続された第３のパッドＶchと、第４の配線１０４が共通接続された基準バイアス用の第４のパッドＶrefinとを備えている。しかして、赤外線センサチップ１００は、全ての感温部３０の出力を時系列的に読み出すことができるようになっている。赤外線センサでは、ＩＣチップ２００によって、ＭＯＳトランジスタ４が順次、オン状態になるように各画素部２を選択するための第２のパッドＶsel1〜Ｖsel8の電位を制御することで、ＩＣチップ２００が、各画素部２の出力電圧を順次読み出すことができる。なお、各パッドＶout1〜Ｖout8、Ｖsel1〜Ｖsel8、Ｖch、Ｖrefinそれぞれについて区別する必要がない場合には、説明の便宜上、各パッドＶout1〜Ｖout8、Ｖsel1〜Ｖsel8、Ｖch、Ｖrefinのいずれも、パッド８０として説明する。
In addition, the infrared sensor chip 100 is used for selecting a pixel unit in which the j first pads Vout1 to Vout8 for output to which the first wiring 101 is connected individually and the second wiring 102 are connected to each other. i second pads Vsel1 to Vsel8 are provided. Further, the infrared sensor chip 100 includes a third pad Vch to which each third wiring 103 is connected in common, and a reference bias fourth pad Vrefin to which the fourth wiring 104 is connected in common. . Therefore, the infrared sensor chip 100 can read the outputs of all the temperature sensing units 30 in time series. In the infrared sensor, the IC chip 200 controls the potential of the second pads Vsel1 to Vsel8 for selecting each pixel unit 2 so that the MOS transistors 4 are sequentially turned on by the IC chip 200. The output voltage of each pixel unit 2 can be read sequentially. If it is not necessary to distinguish between the pads Vout1 to Vout8, Vsel1 to Vsel8, Vch, and Vrefin, the pads Vout1 to Vout8, Vsel1 to Vsel8, Vch, and Vrefin are all referred to as pads 80 for convenience of explanation. explain.
ここで、第１のパッドＶout1〜Ｖout8の電位をＶout、第２のパッドＶsel1〜Ｖsel8の電位をＶs、第３のパッドＶchの電位をＶwell、第４のパッドＶrefinの電位をＶrefとする。また、感温部３０の出力電圧をＶo、チャネル形成用領域であるウェル領域４１とソース領域４４とで構成される第１の寄生ダイオードおよびウェル領域４１とドレイン領域４３とで構成される第２の寄生ダイオードのしきい値電圧をＶthとする。
Here, the potential of the first pads Vout1 to Vout8 is Vout, the potential of the second pads Vsel1 to Vsel8 is Vs, the potential of the third pad Vch is Vwell, and the potential of the fourth pad Vrefin is Vref. The output voltage of the temperature sensing unit 30 is Vo, and a first parasitic diode composed of a well region 41 and a source region 44, which are channel forming regions, and a second parasitic diode composed of a well region 41 and a drain region 43. Let Vth be the threshold voltage of the parasitic diode.
ＩＣチップ２００は、ＭＯＳトランジスタ４がｎＭＯＳトランジスタである場合、第２の配線１０２に接続されたｉ個のＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶonとする。また、ＩＣチップ２００は、第２の配線１０２に接続されたｉ個のＭＯＳトランジスタをオフ状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶoffとする。ＩＣチップ２００は、第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶonとしたときに、
−Ｖth＜｛Ｖwell−（Ｖref＋Ｖo）｝＜Ｖth
の関係を満たすように設定されたＶref、Ｖwellの条件で赤外線センサチップ１００を制御することが好ましい。
When the MOS transistor 4 is an nMOS transistor, the IC chip 200 sets the potential Vs of the second pads Vsel1 to Vsel8 when the i number of MOS transistors 4 connected to the second wiring 102 are turned on to Von. To do. Further, the IC chip 200 sets the potential Vs of the second pads Vsel1 to Vsel8 to Voff when the i MOS transistors connected to the second wiring 102 are turned off. When the IC chip 200 sets the potential Vs of the second pads Vsel1 to Vsel8 to Von,
−Vth <{Vwell− (Vref + Vo)} <Vth
It is preferable to control the infrared sensor chip 100 under the conditions of Vref and Vwell set so as to satisfy the relationship.
また、ＩＣチップ２００は、ＭＯＳトランジスタ４がｐＭＯＳトランジスタである場合、
−Ｖth＜｛（Ｖref＋Ｖo）−Ｖwell｝＜Ｖth
の関係を満たすように設定されたＶref、Ｖwellの条件で赤外線センサチップ１００を制御することが好ましい。
In addition, the IC chip 200 is configured such that when the MOS transistor 4 is a pMOS transistor,
−Vth <{(Vref + Vo) −Vwell} <Vth
It is preferable to control the infrared sensor chip 100 under the conditions of Vref and Vwell set so as to satisfy the relationship.
本実施形態では、半導体基板１として第２導電形のシリコン基板を用いており、第１の寄生ダイオードおよび第２の寄生ダイオードの逆方向のブレークダウン電圧が−１０Ｖ程度になる一方で、Ｖthが０．６Ｖ〜０．７Ｖ程度となる。したがって、ＩＣチップ２００が、例えば、第４のパッドＶrefの電位Ｖrefを１．２Ｖ、第３のパッドＶchの電位Ｖwellを１．２Ｖ、第２の配線１０２に接続されたｉ個のＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶｓであるＶonを５Ｖとすれば、ＭＯＳトランジスタ４がオンとなり、第１のパッドＶout1〜Ｖout8から画素部２の出力電圧（Ｖref＋Ｖo）を読み出すことが可能となる。また、第２の配線１０２に接続されたｉ個のＭＯＳトランジスタ４をオフ状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶｓであるＶoffを０Ｖとすれば、ＭＯＳトランジスタ４がオフとなり、第１のパッドＶout1〜Ｖout8から画素部２の出力電圧は読み出されない。
In the present embodiment, a silicon substrate of the second conductivity type is used as the semiconductor substrate 1, and the reverse breakdown voltage of the first parasitic diode and the second parasitic diode is about −10V, while Vth is It becomes about 0.6V to 0.7V. Therefore, the IC chip 200 includes, for example, i MOS transistors 4 connected to the second wiring 102 and the potential Vref of the fourth pad Vref being 1.2 V, the potential Vwell of the third pad Vch being 1.2 V. When Von, which is the potential Vs of the second pads Vsel1 to Vsel8 when turning on the transistors, is set to 5 V, the MOS transistor 4 is turned on, and the output voltage (Vref + Vo) of the pixel portion 2 from the first pads Vout1 to Vout8 Can be read out. If Voff, which is the potential Vs of the second pads Vsel1 to Vsel8 when the i number of MOS transistors 4 connected to the second wiring 102 are turned off, is set to 0V, the MOS transistor 4 is turned off. The output voltage of the pixel unit 2 is not read from the first pads Vout1 to Vout8.
また、赤外線センサチップ１００は、各ＭＯＳトランジスタ４のゲート電極４６・ソース電極４８間に過電圧が印加されるのを防止するために、複数のツェナダイオードＺＤ（図３、図４および図１７参照）を備えている。各ツェナダイオードＺＤは、各第２の配線１０２それぞれにカソードが接続されている。ツェナダイオードＺＤは、図１７に示すように、半導体基板１の上記一表面側に形成された第１導電形の第１拡散領域８１内に第２導電形の第２拡散領域８２が形成されたものである。そして、赤外線センサチップ１００は、各ツェナダイオードＺＤの第１拡散領域８１が共通接続された第５のパッドＶzdを備えている。ここで、第５のパッドＶzdの電位をＶhogoとするとき、ＩＣチップ２００は、ＶhogoとＶwellとを異ならせることが好ましい。そして、ＩＣチップ２００は、例えば、上述のように、第３のパッドＶchの電位Ｖwellを１．２Ｖとする場合、第５のパッドＶzdの電位Ｖhogoを０Ｖとすることが好ましい。
Further, the infrared sensor chip 100 has a plurality of Zener diodes ZD (see FIGS. 3, 4 and 17) in order to prevent an overvoltage from being applied between the gate electrode 46 and the source electrode 48 of each MOS transistor 4. It has. Each Zener diode ZD has a cathode connected to each second wiring 102. As shown in FIG. 17, the zener diode ZD has a second conductivity type second diffusion region 82 formed in the first conductivity type first diffusion region 81 formed on the one surface side of the semiconductor substrate 1. Is. The infrared sensor chip 100 includes a fifth pad Vzd to which the first diffusion regions 81 of the Zener diodes ZD are commonly connected. Here, when the potential of the fifth pad Vzd is Vhogo, the IC chip 200 preferably makes Vhogo and Vwell different. For example, as described above, when the potential Vwell of the third pad Vch is set to 1.2V, the IC chip 200 preferably sets the potential Vhogo of the fifth pad Vzd to 0V.
また、赤外線センサチップ１００は、半導体基板１が接続された基板バイアス用の第６のパッドＶsuを備えている。ここで、第６のパッドＶsuの電位をＶsubとするとき、ＩＣチップ２００は、Ｖwell＝Ｖsubとすることが好ましい。すなわち、ＩＣチップ２００は、例えば、上述のように、第３のパッドＶchの電位Ｖwellを１．２Ｖとする場合、第６のパッドＶsuの電位Ｖsubを１．２Ｖとすることが好ましい。なお、図４の等価回路図には、ウェル領域４１と半導体基板１とで構成される第３の寄生ダイオードＤ３、第１拡散領域８１と半導体基板１とで構成される第４の寄生ダイオードＤ４も記載してある。また、第５のパッドＶzdおよび第６のパッドＶsuも、それぞれ、図２におけるパッド８０を構成しているので、説明の便宜上、区別する必要がない場合には、いずれも、パッド８０として説明する。
Further, the infrared sensor chip 100 includes a sixth pad Vsu for substrate bias to which the semiconductor substrate 1 is connected. Here, when the potential of the sixth pad Vsu is Vsub, the IC chip 200 preferably has Vwell = Vsub. That is, in the IC chip 200, for example, when the potential Vwell of the third pad Vch is set to 1.2V as described above, the potential Vsub of the sixth pad Vsu is preferably set to 1.2V. In the equivalent circuit diagram of FIG. 4, a third parasitic diode D3 composed of the well region 41 and the semiconductor substrate 1 and a fourth parasitic diode D4 composed of the first diffusion region 81 and the semiconductor substrate 1 are shown. Is also described. Further, since the fifth pad Vzd and the sixth pad Vsu also constitute the pad 80 in FIG. 2, both are described as the pad 80 when it is not necessary to distinguish them for convenience of explanation. .
赤外線センサチップ１００は、感温部３０が埋設された熱型赤外線検出部３とＭＯＳトランジスタ４とを有する複数（ｉ×ｊ個）の画素部２が、半導体基板１の上記一表面側において２次元アレイ状に配置されている。ここで、半導体基板１の上記一表面は、Ｓｉ（１００）面としてある。感温部３０は、複数個（ここでは、６個）のサーモパイル３０ａ（図５参照）を直列接続することにより構成されている。
The infrared sensor chip 100 includes a plurality of (i × j) pixel units 2 each including the thermal infrared detection unit 3 in which the temperature sensing unit 30 is embedded and the MOS transistor 4 on the one surface side of the semiconductor substrate 1. They are arranged in a dimensional array. Here, the one surface of the semiconductor substrate 1 is a Si (100) plane. The temperature sensing unit 30 is configured by connecting a plurality of (here, six) thermopiles 30a (see FIG. 5) in series.
各画素部２の熱型赤外線検出部３は、半導体基板１の上記一表面側において熱型赤外線検出部３の形成用領域Ａ１（図７、図８参照）に形成されている。また、各画素部２のＭＯＳトランジスタ４は、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２（図７、図８参照）に形成されている。
The thermal infrared detector 3 of each pixel unit 2 is formed in the region A1 for forming the thermal infrared detector 3 on the one surface side of the semiconductor substrate 1 (see FIGS. 7 and 8). Further, the MOS transistor 4 of each pixel portion 2 is formed in the formation region A2 of the MOS transistor 4 (see FIGS. 7 and 8) on the one surface side of the semiconductor substrate 1.
赤外線センサチップ１００は、図５〜図８に示すように、半導体基板１の上記一表面側において熱型赤外線検出部３の一部の直下に空洞部１１が形成されている。熱型赤外線検出部３は、半導体基板１の上記一表面側で空洞部１１の周部に形成された支持部３ｄと、半導体基板１の上記一表面側で平面視において空洞部１１を覆う第１の薄膜構造部３ａとを備えている。第１の薄膜構造部３ａは、赤外線を吸収する赤外線吸収部３３を備えている。ここで、第１の薄膜構造部３ａは、空洞部１１の周方向に沿って並設され支持部３ｄに支持された複数の第２の薄膜構造部３ａａと、隣接する第２の薄膜構造部３ａａ同士を連結する連結片３ｃ（図５参照）とを有している。なお、図５における熱型赤外線検出部３では、複数の線状のスリット１３を設けることにより、第１の薄膜構造部３ａが６つの第２の薄膜構造部３ａａに分離されている。以下では、赤外線吸収部３３（第１の赤外線吸収部３３と称する）のうち第２の薄膜構造部３ａａそれぞれに対応して分割された各部位を第２の赤外線吸収部３３ａと称する。
As shown in FIGS. 5 to 8, the infrared sensor chip 100 has a cavity 11 formed immediately below a part of the thermal infrared detector 3 on the one surface side of the semiconductor substrate 1. The thermal infrared detector 3 includes a support 3d formed on the periphery of the cavity 11 on the one surface side of the semiconductor substrate 1, and a first cover that covers the cavity 11 in plan view on the one surface side of the semiconductor substrate 1. 1 thin film structure portion 3a. The first thin film structure portion 3a includes an infrared absorbing portion 33 that absorbs infrared rays. Here, the first thin film structure portion 3a includes a plurality of second thin film structure portions 3aa arranged in parallel along the circumferential direction of the cavity portion 11 and supported by the support portion 3d, and adjacent second thin film structure portions. It has the connection piece 3c (refer FIG. 5) which connects 3aa mutually. In the thermal infrared detector 3 in FIG. 5, the first thin film structure 3a is separated into six second thin film structures 3aa by providing a plurality of linear slits 13. Below, each part divided | segmented corresponding to each 2nd thin film structure part 3aa among the infrared absorption parts 33 (it calls 1st infrared absorption part 33) is called 2nd infrared absorption part 33a.
熱型赤外線検出部３は、第２の薄膜構造部３ａａごとにサーモパイル３０ａが設けられている。ここで、サーモパイル３０ａは、温接点Ｔ１が、第２の薄膜構造部３ａａに設けられ、冷接点Ｔ２が、支持部３ｄに設けられている。要するに、温接点Ｔ１は、熱型赤外線検出部３において空洞部１１に重なる領域に形成され、冷接点Ｔ２は、熱型赤外線検出部３において空洞部１１に重ならない領域に形成されている。
The thermal infrared detector 3 is provided with a thermopile 30a for each second thin film structure 3aa. Here, in the thermopile 30a, the hot junction T1 is provided in the second thin film structure portion 3aa, and the cold junction T2 is provided in the support portion 3d. In short, the hot junction T1 is formed in a region overlapping the cavity 11 in the thermal infrared detector 3, and the cold junction T2 is formed in a region not overlapping the cavity 11 in the thermal infrared detector 3.
また、熱型赤外線検出部３の感温部３０は、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で、全てのサーモパイル３０ａが電気的に接続されている。図５における感温部３０は、６個のサーモパイル３０ａを直列接続してある。ただし、上述の接続関係は、複数個のサーモパイル３０ａの全てを直列接続する接続関係に限らない。例えば、赤外線センサチップ１００は、それぞれ３個のサーモパイル３０ａの直列回路を並列接続した感温部３０とすれば、６個のサーモパイル３０ａが並列接続されている場合や、各サーモパイル３０ａごとに出力を取り出す場合に比べて、感度を高めることができる。しかも、このような赤外線センサチップ１００は、６個のサーモパイル３０ａの全てが直列接続されている場合の感温部３０に比べて、感温部３０の電気抵抗を低くできて熱雑音が低減されるから、Ｓ／Ｎ比が向上する。
In addition, the temperature sensing unit 30 of the thermal infrared detection unit 3 has a connection relationship in which the output change with respect to the temperature change is larger than when the output is taken out for each thermopile 30a, and all the thermopile 30a are electrically connected. Yes. The temperature sensing unit 30 in FIG. 5 has six thermopiles 30a connected in series. However, the connection relationship described above is not limited to the connection relationship in which all of the plurality of thermopiles 30a are connected in series. For example, if the infrared sensor chip 100 is a temperature sensing unit 30 in which a series circuit of three thermopiles 30a is connected in parallel, the case where six thermopiles 30a are connected in parallel, or an output for each thermopile 30a is provided. The sensitivity can be increased compared to the case of taking out. Moreover, the infrared sensor chip 100 can reduce the electrical resistance of the temperature sensing unit 30 and reduce thermal noise compared to the temperature sensing unit 30 when all six thermopiles 30a are connected in series. Therefore, the S / N ratio is improved.
熱型赤外線検出部３では、第２の薄膜構造部３ａａごとに、支持部３ｄと第２の赤外線吸収部３３ａとを連結する２つの平面視短冊状のブリッジ部３ｂｂ，３ｂｂが空洞部１１の周方向に離間して形成されている。これにより、赤外線センサチップ１００は、２つのブリッジ部３ｂｂ，３ｂｂと第２の赤外線吸収部３３ａとを空間的に分離し空洞部１１に連通する平面視コ字状のスリット１４が形成されている。熱型赤外線検出部３のうち、平面視において第１の薄膜構造部３ａを囲む部位である支持部３ｄは、矩形枠状の形状となっている。なお、ブリッジ部３ｂｂは、上述の各スリット１３，１４により、第２の赤外線吸収部３３ａおよび支持部３ｄそれぞれとの連結部位以外の部分が、第２の赤外線吸収部３３ａおよび支持部３ｄと空間的に分離されている。ここで、第２の薄膜構造部３ａａは、支持部３ｄからの延長方向の寸法を９３μｍ、この延長方向に直交する幅方向の寸法を７５μｍとし、各ブリッジ部３ｂｂの幅寸法を２３μｍ、各スリット１３，１４の幅を５μｍに設定してあるが、これらの値は一例であって特に限定するものではない。
In the thermal infrared detector 3, for each second thin film structure portion 3 aa, two planar strip-like bridge portions 3 bb and 3 bb connecting the support portion 3 d and the second infrared absorber 33 a are formed in the cavity portion 11. They are formed spaced apart in the circumferential direction. As a result, the infrared sensor chip 100 is formed with a U-shaped slit 14 in plan view that spatially separates the two bridge portions 3bb and 3bb and the second infrared absorbing portion 33a and communicates with the cavity portion 11. . The support part 3d which is a site | part surrounding the 1st thin film structure part 3a in planar view among the thermal-type infrared detection parts 3 has a rectangular frame shape. Note that the bridge portion 3bb has a space other than the second infrared absorption portion 33a and the support portion 3d, and the space between the second infrared absorption portion 33a and the support portion 3d. Separated. Here, in the second thin film structure portion 3aa, the dimension in the extending direction from the support part 3d is 93 μm, the dimension in the width direction orthogonal to the extending direction is 75 μm, the width dimension of each bridge portion 3bb is 23 μm, and each slit Although the widths 13 and 14 are set to 5 μm, these values are merely examples and are not particularly limited.
第１の薄膜構造部３ａは、半導体基板１の上記一表面側に形成された熱酸化膜１ｂと、熱酸化膜１ｂ上に形成されたシリコン窒化膜３２と、シリコン窒化膜３２上に形成された感温部３０と、シリコン窒化膜３２の表面側で感温部３０を覆うように形成された層間絶縁膜５０と、層間絶縁膜５０上に形成されたパッシベーション膜６０との積層構造部をパターニングすることにより形成されている。層間絶縁膜５０は、ＢＰＳＧ膜により構成してある。パッシベーション膜６０は、ＰＳＧ膜と当該ＰＳＧ膜上に形成されたＮＳＧ膜との積層膜により構成してあるが、これに限らず、例えば、シリコン窒化膜により構成してもよい。
The first thin film structure portion 3a is formed on the thermal oxide film 1b formed on the one surface side of the semiconductor substrate 1, the silicon nitride film 32 formed on the thermal oxide film 1b, and the silicon nitride film 32. A laminated structure of the temperature sensitive portion 30, the interlayer insulating film 50 formed so as to cover the temperature sensitive portion 30 on the surface side of the silicon nitride film 32, and the passivation film 60 formed on the interlayer insulating film 50. It is formed by patterning. The interlayer insulating film 50 is composed of a BPSG film. The passivation film 60 is composed of a laminated film of a PSG film and an NSG film formed on the PSG film, but is not limited thereto, and may be composed of, for example, a silicon nitride film.
上述の熱型赤外線検出部３では、シリコン窒化膜３２のうち第１の薄膜構造部３ａのブリッジ部３ｂｂ，３ｂｂ以外の部位が第１の赤外線吸収部３３を構成している。また、支持部３ｄは、熱酸化膜１ｂとシリコン窒化膜３２と層間絶縁膜５０とパッシベーション膜６０とで構成されている。
In the thermal infrared detector 3 described above, portions of the silicon nitride film 32 other than the bridge portions 3bb and 3bb of the first thin film structure portion 3a constitute the first infrared absorber 33. The support portion 3d is composed of a thermal oxide film 1b, a silicon nitride film 32, an interlayer insulating film 50, and a passivation film 60.
また、赤外線センサチップ１００は、層間絶縁膜５０とパッシベーション膜６０との積層膜が、半導体基板１の上記一表面側において、熱型赤外線検出部３の形成用領域Ａ１とＭＯＳトランジスタ４の形成用領域Ａ２とに跨って形成されている。そして、赤外線センサチップ１００は、この積層膜のうち、熱型赤外線検出部３の形成用領域Ａ１に形成された部分が赤外線吸収膜７０（図７（ｂ）、図８（ｂ）参照）を兼ねている。ここで、赤外線吸収膜７０の屈折率をｎ２、検出対象の赤外線の中心波長をλとするとき、赤外線吸収膜７０の厚さｔ２をλ／４ｎ２に設定するようにしているので、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図れる。例えば、ｎ２＝１．４、λ＝１０μｍの場合には、ｔ２≒１．８μｍとすればよい。なお、本実施形態では、層間絶縁膜５０の膜厚を０．８μｍ、パッシベーション膜６０の膜厚を１μｍ（ＰＳＧ膜の膜厚を０．５μｍ、ＮＳＧ膜の膜厚を０．５μｍ）としてある。
Further, in the infrared sensor chip 100, the laminated film of the interlayer insulating film 50 and the passivation film 60 is formed on the one surface side of the semiconductor substrate 1 for forming the formation region A 1 of the thermal infrared detector 3 and the MOS transistor 4. It is formed across the area A2. In the infrared sensor chip 100, the portion formed in the formation region A1 of the thermal infrared detector 3 is the infrared absorbing film 70 (see FIGS. 7B and 8B). Also serves as. Here, when the refractive index of the infrared absorption film 70 is n 2 and the center wavelength of the infrared ray to be detected is λ, the thickness t2 of the infrared absorption film 70 is set to λ / 4n 2. The absorption efficiency of infrared rays of the target wavelength (for example, 8 to 12 μm) can be increased, and high sensitivity can be achieved. For example, when n 2 = 1.4 and λ = 10 μm, t2≈1.8 μm may be set. In the present embodiment, the interlayer insulating film 50 has a thickness of 0.8 μm, the passivation film 60 has a thickness of 1 μm (the PSG film has a thickness of 0.5 μm, and the NSG film has a thickness of 0.5 μm). .
また、各画素部２は、空洞部１１の内周形状が矩形状である。各画素部２における連結片３ｃは、図５および図１１（ａ）に示すように、平面視Ｘ字状に形成されており、第２の薄膜構造部３ａａの延長方向に交差する斜め方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向に直交する方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結している。
In each pixel unit 2, the inner peripheral shape of the cavity 11 is rectangular. As shown in FIGS. 5 and 11A, the connecting piece 3c in each pixel portion 2 is formed in an X shape in plan view, and in an oblique direction intersecting with the extending direction of the second thin film structure portion 3aa. The adjacent second thin film structure portions 3aa, 3aa, the second thin film structure portions 3aa, 3aa adjacent to each other in the extending direction of the second thin film structure portion 3aa, and the extending direction of the second thin film structure portion 3aa are orthogonal to each other. The second thin film structures 3aa and 3aa adjacent in the direction are connected to each other.
サーモパイル３０ａは、シリコン窒化膜３２上で第２の薄膜構造部３ａａと支持部３ｄとに跨って形成されたｎ形ポリシリコン層３４とｐ形ポリシリコン層３５との一端部同士を第２の赤外線吸収部３３ａの赤外線入射面側で接続部３６により電気的に接続した複数個（図５に示した例では、９個）の熱電対を有している。接続部３６は、金属材料（例えば、Ａｌ−Ｓｉなど）により形成されている。また、サーモパイル３０ａは、半導体基板１の上記一表面側で互いに隣り合う熱電対のｎ形ポリシリコン層３４の他端部とｐ形ポリシリコン層３５の他端部とが接続部３７により接合され電気的に接続されている。接続部３７は、金属材料（例えば、Ａｌ−Ｓｉなど）により形成されている。サーモパイル３０ａは、ｎ形ポリシリコン層３４の上記一端部とｐ形ポリシリコン層３５の上記一端部と接続部３６とで温接点Ｔ１を構成している。また、サーモパイル３０ａは、ｎ形ポリシリコン層３４の上記他端部とｐ形ポリシリコン層３５の上記他端部と接続部３７とで冷接点Ｔ２を構成している。なお、赤外線センサチップ１００は、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５の各々において、上述のブリッジ部３ｂｂ，３ｂｂに形成されている部位および半導体基板１の上記一表面側のシリコン窒化膜３２上に形成されている部位でも赤外線を吸収することができる。
The thermopile 30a has a second end portion of the n-type polysilicon layer 34 and the p-type polysilicon layer 35 formed on the silicon nitride film 32 across the second thin film structure portion 3aa and the support portion 3d. A plurality of (9 in the example shown in FIG. 5) thermocouples electrically connected by the connecting portion 36 on the infrared incident surface side of the infrared absorbing portion 33a are provided. The connecting portion 36 is made of a metal material (for example, Al—Si). In the thermopile 30a, the other end portion of the n-type polysilicon layer 34 of the thermocouple adjacent to each other on the one surface side of the semiconductor substrate 1 and the other end portion of the p-type polysilicon layer 35 are joined by the connection portion 37. Electrically connected. The connection portion 37 is formed of a metal material (for example, Al—Si). In the thermopile 30a, the one end portion of the n-type polysilicon layer 34, the one end portion of the p-type polysilicon layer 35, and the connection portion 36 constitute a hot junction T1. In the thermopile 30a, the other end portion of the n-type polysilicon layer 34, the other end portion of the p-type polysilicon layer 35, and the connection portion 37 constitute a cold junction T2. Note that the infrared sensor chip 100 includes silicon nitride on the n-type polysilicon layer 34 and the p-type polysilicon layer 35 formed on the bridge portions 3bb and 3bb and on the one surface side of the semiconductor substrate 1. Infrared rays can also be absorbed at a site formed on the film 32.
また、赤外線センサチップ１００は、空洞部１１の形状が、四角錐状であり、平面視における中央部の方が周部に比べて深さ寸法が大きくなっているので、第１の薄膜構造部３ａの中央部に温接点Ｔ１が集まるように各画素部２におけるサーモパイル３０ａの平面レイアウトを設計してある。ここで、図５の上下方向における真ん中の２つの第２の薄膜構造部３ａａでは、図５および図９に示すように、３つの第２の薄膜構造部３ａａの並設方向に沿って温接点Ｔ１を並べて配置してある。これに対し、図５の上下方向における上側の２つの第２の薄膜構造部３ａａでは、図５および図１０に示すように、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してある。また、図５の上下方向における下側の２つの第２の薄膜構造部３ａａでは、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してある。しかして、本実施形態の赤外線センサチップ１００では、図５の上下方向における上側、下側の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置が、真ん中の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置と同じである場合に比べて、温接点Ｔ１の温度変化を大きくできるので、感度を向上させることが可能となる。なお、本実施形態では、空洞部１１の最深部の深さを所定深さｄｐ（図７（ｂ）、図８（ｂ）参照）とするとき、所定深さｄｐを２００μｍに設定してあるが、この値は一例であり、特に限定するものではない。
Further, in the infrared sensor chip 100, the shape of the cavity 11 is a quadrangular pyramid, and the depth of the central portion in plan view is larger than that of the peripheral portion. The planar layout of the thermopile 30a in each pixel unit 2 is designed so that the hot junction T1 gathers at the center of 3a. Here, in the two second thin film structure portions 3aa in the middle in the vertical direction of FIG. 5, as shown in FIGS. 5 and 9, the hot junctions are arranged along the juxtaposed direction of the three second thin film structure portions 3aa. T1 is arranged side by side. On the other hand, in the two second thin film structure portions 3aa on the upper side in the vertical direction of FIG. 5, as shown in FIGS. 5 and 10, the middle second in the juxtaposition direction of the three second thin film structure portions 3aa. The hot junctions T1 are concentrated on the side close to the thin film structure portion 3aa. Further, in the two second thin film structure portions 3aa on the lower side in the up-down direction in FIG. The contacts T1 are concentrated. Thus, in the infrared sensor chip 100 of the present embodiment, the arrangement of the plurality of hot junctions T1 of the upper and lower second thin film structure portions 3aa in the vertical direction of FIG. 5 is the second thin film structure portion 3aa in the middle. Since the temperature change of the hot junction T1 can be increased as compared with the arrangement of the plurality of hot junctions T1, the sensitivity can be improved. In the present embodiment, the predetermined depth dp is set to 200 μm when the depth of the deepest portion of the cavity 11 is set to the predetermined depth dp (see FIGS. 7B and 8B). However, this value is an example and is not particularly limited.
また、第２の薄膜構造部３ａａは、シリコン窒化膜３２の赤外線入射面側においてサーモパイル３０ａを形成していない領域に、赤外線を吸収するｎ形ポリシリコン層からなる赤外線吸収層３９が形成されている。この赤外線吸収層３９は、第２の薄膜構造部３ａａの反りを抑制する機能も有している。また、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃには、当該連結片３ｃを補強するｎ形ポリシリコン層からなる補強層３９ｂ（図１１（ｂ）参照）が設けられている。ここで、補強層３９ｂは、赤外線吸収層３９と連続一体に形成されている。しかして、赤外線センサチップ１００では、連結片３ｃが補強層３９ｂにより補強されているので、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止することが可能となり、また、製造時の破損を低減でき、製造歩留まりの向上を図ることが可能となる。なお、本実施形態では、図１１に示す連結片３ｃの長さ寸法Ｌ１を２４μｍ、幅寸法Ｌ２を５μｍ、補強層３９ｂの幅寸法Ｌ３を１μｍに設定してあるが、これらの数値は一例であり、特に限定するものではない。ただし、半導体基板１としてシリコン基板を用いており、補強層３９ｂがｎ形ポリシリコン層により形成される場合には、空洞部１１の形成時に補強層３９ｂがエッチングされるのを防止するために、補強層３９ｂの幅寸法は、連結片３ｃの幅寸法よりも小さく設定し、平面視において補強層３９ｂの両側縁が連結片３ｃの両側縁よりも内側に位置する必要がある。
In the second thin film structure portion 3aa, an infrared absorption layer 39 made of an n-type polysilicon layer that absorbs infrared rays is formed in a region where the thermopile 30a is not formed on the infrared incident surface side of the silicon nitride film 32. Yes. The infrared absorption layer 39 also has a function of suppressing warpage of the second thin film structure portion 3aa. In addition, the connecting piece 3c that connects the adjacent second thin film structures 3aa and 3aa is provided with a reinforcing layer 39b (see FIG. 11B) made of an n-type polysilicon layer that reinforces the connecting piece 3c. It has been. Here, the reinforcing layer 39 b is formed integrally with the infrared absorption layer 39. Therefore, in the infrared sensor chip 100, since the connecting piece 3c is reinforced by the reinforcing layer 39b, it is possible to prevent damage due to stress generated due to external temperature change or impact during use. Therefore, it is possible to reduce breakage during production and to improve production yield. In the present embodiment, the length L1 of the connecting piece 3c shown in FIG. 11 is set to 24 μm, the width L2 is set to 5 μm, and the width L3 of the reinforcing layer 39b is set to 1 μm. There is no particular limitation. However, when a silicon substrate is used as the semiconductor substrate 1 and the reinforcing layer 39b is formed of an n-type polysilicon layer, in order to prevent the reinforcing layer 39b from being etched during the formation of the cavity 11, The width dimension of the reinforcing layer 39b is set to be smaller than the width dimension of the connecting piece 3c, and both side edges of the reinforcing layer 39b need to be positioned inside the both side edges of the connecting piece 3c in plan view.
また、赤外線センサチップ１００は、図１１および図１６（ｂ）に示すように、連結片３ｃの両側縁と第２の薄膜構造部３ａａの側縁との間にそれぞれ面取り部３ｄ，３ｄが形成され、Ｘ字状の連結片３ｃの略直交する側縁間にも面取り部３ｅが形成されている。しかして、赤外線センサチップ１００では、図１１（ａ）に示すように面取り部が形成されていない場合に比べて、連結片３ｃと第２の薄膜構造部３ａａとの連結部位での応力集中を緩和でき、製造時に発生する残留応力を低減できるとともに製造時の破損を低減でき、製造歩留まりの向上を図れる。また、赤外線センサチップ１００は、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止できる。なお、図１１に示した例では、各面取り部３ｄ，３ｅをＲ（アール）が３μｍのＲ面取り部としてあるが、Ｒ面取り部に限らず、例えば、Ｃ面取り部としてもよい。
In addition, as shown in FIGS. 11 and 16B, the infrared sensor chip 100 has chamfered portions 3d and 3d formed between both side edges of the connecting piece 3c and side edges of the second thin film structure portion 3aa. A chamfered portion 3e is also formed between the side edges of the X-shaped connecting piece 3c that are substantially orthogonal to each other. Therefore, in the infrared sensor chip 100, compared to the case where the chamfered portion is not formed as shown in FIG. 11A, the stress concentration at the connecting portion between the connecting piece 3c and the second thin film structure portion 3aa is reduced. This can alleviate the residual stress generated during the manufacturing process and can reduce the damage during the manufacturing process, thereby improving the manufacturing yield. Further, the infrared sensor chip 100 can prevent damage due to stress generated due to an external temperature change or impact during use. In the example shown in FIG. 11, each of the chamfered portions 3 d and 3 e is an R chamfered portion having an R (R) of 3 μm, but is not limited to the R chamfered portion, and may be a C chamfered portion, for example.
また、赤外線センサチップ１００は、図５、図９および図１０に示すように、各熱型赤外線検出部３に、支持部３ｄと一方のブリッジ部３ｂｂと第２の赤外線吸収部３３ａと他方のブリッジ部３ｂｂと支持部３ｄとに跨るように引き回されたｎ形ポリシリコン層からなる故障診断用配線（故障診断用のヒータ）１３９を設けてある。また、赤外線センサチップ１００は、全ての故障診断用配線１３９を直列接続してある。しかして、赤外線センサチップ１００のｉ×ｊ個の故障診断用配線１３９の直列回路へ通電することで、ブリッジ部３ｂｂの折れなどの破損の有無を検出することが可能である。
In addition, as shown in FIGS. 5, 9 and 10, the infrared sensor chip 100 includes a supporting portion 3 d, one bridge portion 3 bb, a second infrared absorbing portion 33 a, and the other one. A failure diagnosis wiring (heater for failure diagnosis) 139 made of an n-type polysilicon layer routed across the bridge portion 3bb and the support portion 3d is provided. Further, the infrared sensor chip 100 has all the failure diagnosis wirings 139 connected in series. Accordingly, it is possible to detect the presence or absence of breakage such as breakage of the bridge portion 3bb by energizing the series circuit of the i × j failure diagnosis wirings 139 of the infrared sensor chip 100.
要するに、赤外線センサチップ１００は、製造途中での検査時や使用時において、ｉ×ｊ個の故障診断用配線１３９の直列回路への通電の有無によって、ブリッジ部３ｂｂの折れや故障診断用配線１３９の断線などを検出することが可能である。また、赤外線センサチップ１００では、上述の検査時や使用時において、ｉ×ｊ個の故障診断用配線１３９の直列回路へ通電して各感温部３０の出力を検出することにより、感温部３０の断線の有無や感度のばらつき（感温部３０の出力のばらつき）などを検知することが可能となる。ここにおいて、感度のばらつきに関しては、画素部２ごとの感度のばらつきを検知することが可能であり、例えば、第１の薄膜構造部３ａの反りや第１の薄膜構造部３ａの半導体基板１へのスティッキングなどに起因した感度のばらつきを検知することが可能となる。ここで、赤外線センサチップ１００では、平面視において、故障診断用配線１３９を複数の温接点Ｔ１の群の付近において折り返され蛇行した形状としてある。したがって、この赤外線センサチップ１００では、故障診断用配線１３９へ通電することにより発生するジュール熱によって、各温接点Ｔ１を効率良く温めることが可能となる。上述の故障診断用配線１３９は、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５と同一平面上に同一厚さで形成されている。
In short, the infrared sensor chip 100 is configured such that the bridge portion 3bb is broken or the failure diagnosis wiring 139 depends on whether or not the ixj failure diagnosis wirings 139 are energized during inspection or use during manufacture. Can be detected. Further, in the infrared sensor chip 100, during the above-described inspection and use, the temperature sensing unit 30 detects the output of each temperature sensing unit 30 by energizing the series circuit of ixj failure diagnosis wirings 139. It is possible to detect the presence / absence of disconnection of 30 and variations in sensitivity (variations in output of the temperature sensing unit 30). Here, regarding the sensitivity variation, it is possible to detect the sensitivity variation for each pixel unit 2. For example, the warp of the first thin film structure unit 3 a or the semiconductor substrate 1 of the first thin film structure unit 3 a. It is possible to detect variations in sensitivity due to sticking or the like. Here, in the infrared sensor chip 100, the failure diagnosis wiring 139 is folded and meandered in the vicinity of the group of the plurality of hot junctions T1 in a plan view. Therefore, in this infrared sensor chip 100, each hot junction T1 can be efficiently heated by Joule heat generated by energizing the failure diagnosis wiring 139. The above-described failure diagnosis wiring 139 is formed with the same thickness on the same plane as the n-type polysilicon layer 34 and the p-type polysilicon layer 35.
上述の赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物（例えば、リンなど）を同じ不純物濃度（例えば、１０１８〜１０２０ｃｍ−３）で含んでおり、ｎ形ポリシリコン層３４と同時に形成されている。また、ｐ形ポリシリコン層３５のｐ形不純物として例えばボロンを採用すればよく、不純物濃度を例えば１０１８〜１０２０ｃｍ−３程度の範囲で適宜設定すればよい。本実施形態の赤外線センサチップ１００では、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５それぞれの不純物濃度が１０１８〜１０２０ｃｍ−３であり、熱電対の抵抗値を低減でき、Ｓ／Ｎ比の向上を図ることが可能となる。なお、赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物を同じ不純物濃度でドーピングしてあるが、これに限らず、例えば、ｐ形ポリシリコン層３５と同じ不純物を同じ不純物濃度でドーピングしてもよい。
The infrared absorption layer 39 and the failure diagnosis wiring 139 described above contain the same n-type impurity (for example, phosphorus) as the n-type polysilicon layer 34 at the same impurity concentration (for example, 10 18 to 10 20 cm −3 ). The n-type polysilicon layer 34 is formed at the same time. Further, for example, boron may be adopted as the p-type impurity of the p-type polysilicon layer 35, and the impurity concentration may be appropriately set within a range of, for example, about 10 18 to 10 20 cm −3 . In the infrared sensor chip 100 of the present embodiment, the impurity concentration of each of the n-type polysilicon layer 34 and the p-type polysilicon layer 35 is 10 18 to 10 20 cm −3 , and the resistance value of the thermocouple can be reduced. The N ratio can be improved. The infrared absorption layer 39 and the failure diagnosis wiring 139 are doped with the same n-type impurity as the n-type polysilicon layer 34 at the same impurity concentration. However, the present invention is not limited to this. For example, the p-type polysilicon layer 35 The same impurity may be doped with the same impurity concentration.
ところで、赤外線センサチップ１００は、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９の屈折率をｎ１、検出対象の赤外線の中心波長をλとするとき、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの厚さｔ１をλ／４ｎ１に設定するようにしている。しかして、赤外線センサチップ１００では、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図ることが可能となる。例えば、ｎ１＝３．６、λ＝１０μｍの場合には、ｔ１≒０．６９μｍとすればよい。
In the infrared sensor chip 100, the refractive index of the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, and the failure diagnosis wiring 139 is n 1 , and the center wavelength of the infrared ray to be detected is λ. to time, so as to set the n-type polysilicon layer 34, p-type polysilicon layer 35, the infrared-absorbing layer 39, and the failure diagnosis wirings 139 respectively thicknesses t1 to lambda / 4n 1. Therefore, in the infrared sensor chip 100, the absorption efficiency of infrared rays having a wavelength to be detected (for example, 8 to 12 μm) can be increased, and high sensitivity can be achieved. For example, when n 1 = 3.6 and λ = 10 μm, t 1 ≈0.69 μm may be set.
また、本実施形態では、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの不純物濃度が１０１８〜１０２０ｃｍ−３であるので、赤外線の吸収率を高くしつつ赤外線の反射を抑制することができて、感温部３０の出力のＳ／Ｎ比を高めることが可能となる。また、本実施形態における赤外線センサチップ１００では、赤外線吸収層３９および故障診断用配線１３９をｎ形ポリシリコン層３４と同一工程で形成できるから、低コスト化を図れる。
In the present embodiment, since the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, and the failure diagnosis wiring 139 have impurity concentrations of 10 18 to 10 20 cm −3 , the infrared Infrared reflection can be suppressed while increasing the absorption rate of the light, and the S / N ratio of the output of the temperature sensing unit 30 can be increased. Further, in the infrared sensor chip 100 according to the present embodiment, the infrared absorption layer 39 and the failure diagnosis wiring 139 can be formed in the same process as the n-type polysilicon layer 34, so that the cost can be reduced.
また、赤外線センサチップ１００は、図８、図１２および図１３に示すように、感温部３０の接続部３６と接続部３７とが、半導体基板１の上記一表面側において、層間絶縁膜５０によって絶縁分離されている。すなわち、温接点Ｔ１側の接続部３６は、層間絶縁膜５０に形成したコンタクトホール５０ａ１，５０ａ２を通して、両ポリシリコン層３４，３５の上記各一端部と電気的に接続されている。また、冷接点Ｔ２側の接続部３７は、層間絶縁膜５０に形成されたコンタクトホール５０ａ３，５０ａ４を通して、両ポリシリコン層３４，３５の上記各他端部と電気的に接続されている。
In addition, as shown in FIGS. 8, 12, and 13, the infrared sensor chip 100 includes the interlayer insulating film 50 in which the connection portion 36 and the connection portion 37 of the temperature sensing portion 30 are located on the one surface side of the semiconductor substrate 1. Insulated and separated by. That is, the connecting portion 36 on the warm junction T1 side is electrically connected to the one end portions of the polysilicon layers 34 and 35 through the contact holes 50a 1 and 50a 2 formed in the interlayer insulating film 50. Further, the connecting portion 37 on the cold junction T2 side is electrically connected to the other end portions of the polysilicon layers 34 and 35 through contact holes 50a 3 and 50a 4 formed in the interlayer insulating film 50. .
また、ＭＯＳトランジスタ４は、上述のように、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２に形成されている。
Further, the MOS transistor 4 is formed in the formation region A2 of the MOS transistor 4 on the one surface side of the semiconductor substrate 1 as described above.
ＭＯＳトランジスタ４は、図７、図８および図１５に示すように、半導体基板１の上記一表面側に第１導電形であるｐ形（ｐ＋）のウェル領域４１が形成され、ウェル領域４１内に、第２導電形であるｎ形（ｎ＋）のドレイン領域４３と第２導電形であるｎ形（ｎ＋）のソース領域４４とが離間して形成されている。さらに、ウェル領域４１内には、ドレイン領域４３とソース領域４４とを囲む第１導電形であるｐ形（ｐ＋＋）のチャネルストッパ領域４２が形成されている。
As shown in FIGS. 7, 8, and 15, the MOS transistor 4 has a p-type (p + ) well region 41 of the first conductivity type formed on the one surface side of the semiconductor substrate 1. An n-type (n + ) drain region 43 of the second conductivity type and an n-type (n + ) source region 44 of the second conductivity type are formed apart from each other. Further, in the well region 41, a p-type (p ++ ) channel stopper region 42 which is a first conductivity type surrounding the drain region 43 and the source region 44 is formed.
ウェル領域４１においてドレイン領域４３とソース領域４４との間に位置する部位の上には、シリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を介してｎ形ポリシリコン層からなるゲート電極４６が形成されている。
A gate electrode 46 made of an n-type polysilicon layer is disposed on a portion of the well region 41 located between the drain region 43 and the source region 44 via a gate insulating film 45 made of a silicon oxide film (thermal oxide film). Is formed.
また、ドレイン領域４３上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるドレイン電極４７が形成され、ソース領域４４上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるソース電極４８が形成されている。
A drain electrode 47 made of a metal material (for example, Al—Si) is formed on the drain region 43, and a source electrode 48 made of a metal material (for example, Al—Si) is formed on the source region 44. Is formed.
ゲート電極４６、ドレイン電極４７およびソース電極４８は、上述の層間絶縁膜５０によって絶縁分離されている。ここで、ドレイン電極４７は、層間絶縁膜５０に形成したコンタクトホール５０ｄを通してドレイン領域４３と電気的に接続され、ソース電極４８は、層間絶縁膜５０に形成したコンタクトホール５０ｅを通してソース領域４４と電気的に接続されている。
The gate electrode 46, the drain electrode 47, and the source electrode 48 are insulated and separated by the interlayer insulating film 50 described above. Here, the drain electrode 47 is electrically connected to the drain region 43 through a contact hole 50 d formed in the interlayer insulating film 50, and the source electrode 48 is electrically connected to the source region 44 through a contact hole 50 e formed in the interlayer insulating film 50. Connected.
赤外線センサチップ１００の各画素部２では、図３、図５に示すように、ＭＯＳトランジスタ４のソース電極４８と感温部３０の一端とが電気的に接続され、感温部３０の他端が第４の配線１０４に電気的に接続されている。また、各画素部２では、ＭＯＳトランジスタ４のドレイン電極４７が、第１の配線１０１と電気的に接続され、ゲート電極４６が、ｎ形ポリシリコン配線からなる第２の配線１０２と電気的に接続されている。また、各画素部２では、図７、図８に示すように、ＭＯＳトランジスタ４のチャネルストッパ領域４２上に、金属材料（例えば、Ａｌ−Ｓｉなど）からなる電極４９が形成されている。しかして、ウェル領域４１は、チャネルストッパ領域４２および電極４９を介して、第３の配線１０３と電気的に接続されている。なお、電極４９は、層間絶縁膜５０に形成したコンタクトホール５０ｆを通してチャネルストッパ領域４２と電気的に接続されている。
In each pixel unit 2 of the infrared sensor chip 100, as shown in FIGS. 3 and 5, the source electrode 48 of the MOS transistor 4 and one end of the temperature sensing unit 30 are electrically connected, and the other end of the temperature sensing unit 30 is connected. Are electrically connected to the fourth wiring 104. In each pixel unit 2, the drain electrode 47 of the MOS transistor 4 is electrically connected to the first wiring 101, and the gate electrode 46 is electrically connected to the second wiring 102 made of n-type polysilicon wiring. It is connected. In each pixel unit 2, as shown in FIGS. 7 and 8, an electrode 49 made of a metal material (for example, Al—Si) is formed on the channel stopper region 42 of the MOS transistor 4. Thus, the well region 41 is electrically connected to the third wiring 103 through the channel stopper region 42 and the electrode 49. The electrode 49 is electrically connected to the channel stopper region 42 through a contact hole 50f formed in the interlayer insulating film 50.
また、上述のツェナダイオードＺＤは、図１７に示すように、第１拡散領域８１上にアノード電極８３が形成され、第２拡散領域８２上に２つのカソード電極８４ａ，８４ｂが形成されている。このツェナダイオードＺＤは、アノード電極８３が、第５のパッドＶzdと電気的に接続され、一方のカソード電極８４ａが、１つの第２の配線１０２を介して当該第２の配線１０２に接続されたＭＯＳトランジスタ４のゲート電極４６と電気的に接続され、他方のカソード電極８４ｂが、当該第２の配線１０２に接続された第２のパッドＶsel1〜Ｖsel8の１つと電気的に接続されている。
In the Zener diode ZD, the anode electrode 83 is formed on the first diffusion region 81, and the two cathode electrodes 84a and 84b are formed on the second diffusion region 82, as shown in FIG. In this Zener diode ZD, the anode electrode 83 is electrically connected to the fifth pad Vzd, and one cathode electrode 84a is connected to the second wiring 102 via one second wiring 102. The MOS transistor 4 is electrically connected to the gate electrode 46, and the other cathode electrode 84 b is electrically connected to one of the second pads Vsel 1 to Vsel 8 connected to the second wiring 102.
上述の赤外線センサチップ１００によれば、通電されることにより発生するジュール熱によって温接点Ｔ１を温める故障診断用配線１３９を備えているので、故障診断用配線１３９へ通電してサーモパイル３０ａの出力を測定することにより、サーモパイル３０ａの断線などの故障の有無を判断することが可能となって、信頼性の向上を図れる。しかも、赤外線センサチップ１００は、故障診断用配線１３９が、熱型赤外線検出部３において半導体基板１の空洞部１１に重なる領域でサーモパイル３０ａと重ならないように配置されているので、故障診断用配線１３９によるサーモパイル３０ａの温接点Ｔ１の熱容量の増大を防止でき、感度および応答速度の向上を図ることが可能となる。
Since the infrared sensor chip 100 includes the failure diagnosis wiring 139 that warms the hot junction T1 by Joule heat generated by being energized, the failure diagnosis wiring 139 is energized to output the thermopile 30a. By measuring, it is possible to determine the presence or absence of a failure such as disconnection of the thermopile 30a, and the reliability can be improved. In addition, the infrared sensor chip 100 is arranged so that the failure diagnosis wiring 139 does not overlap the thermopile 30a in a region where the failure detection wiring 139 overlaps the cavity 11 of the semiconductor substrate 1 in the thermal infrared detection unit 3. It is possible to prevent the heat capacity of the hot junction T1 of the thermopile 30a from increasing by 139, and to improve the sensitivity and response speed.
ここで、赤外線センサチップ１００は、使用時において自己診断を行わない通常時において、故障診断用配線１３９も外部からの赤外線を吸収するので、複数の温接点Ｔ１の温度の均一化を図れ、感度の向上を図ることが可能となる。なお、赤外線センサチップ１００では、赤外線吸収層３９および補強層３９ｂも外部からの赤外線を吸収するので、複数の温接点Ｔ１の温度の均一化を図れ、感度の向上を図ることが可能となる。また、赤外線センサチップ１００の使用時の自己診断は、例えば、ＩＣチップ２００に設けられた自己診断回路により定期的に行うようにすればよいが、必ずしも定期的に行う必要はない。
Here, in the infrared sensor chip 100, since the failure diagnosis wiring 139 also absorbs infrared rays from the outside during normal times when self-diagnosis is not performed during use, the temperature of the plurality of hot junctions T1 can be made uniform and the sensitivity can be improved. Can be improved. In the infrared sensor chip 100, since the infrared absorbing layer 39 and the reinforcing layer 39b also absorb infrared rays from the outside, the temperature of the plurality of hot junctions T1 can be made uniform, and the sensitivity can be improved. Further, the self-diagnosis at the time of using the infrared sensor chip 100 may be periodically performed by, for example, a self-diagnosis circuit provided in the IC chip 200, but is not necessarily performed periodically.
また、赤外線センサチップ１００は、第１の薄膜構造部３ａが、複数の線状のスリット１３を設けることによって、空洞部１１の内周方向に沿って並設されそれぞれ熱型赤外線検出部３において空洞部１１を囲む部位である支持部３ｄから内方へ延長された複数の第２の薄膜構造部３ａａに分離されている。そして、赤外線センサチップ１００は、各第２の薄膜構造部３ａａごとにサーモパイル３０ａの温接点Ｔ１が設けられるとともに、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で全てのサーモパイル３０ａが電気的に接続されているので、応答速度および感度の向上を図ることが可能となる。また、赤外線センサチップ１００では、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃが形成されていることにより、各第２の薄膜構造部３ａａの反りを低減でき、構造安定性の向上を図れ、感度が安定する。
In addition, the infrared sensor chip 100 includes a plurality of linear slits 13 provided in the first thin film structure portion 3 a along the inner circumferential direction of the cavity portion 11. It is separated into a plurality of second thin film structure portions 3aa extending inward from a support portion 3d that is a portion surrounding the cavity portion 11. The infrared sensor chip 100 is provided with a hot junction T1 of the thermopile 30a for each second thin film structure 3aa, and the output change with respect to the temperature change is larger than when the output is taken out for each thermopile 30a. Since all the thermopile 30a is electrically connected in relation, it becomes possible to improve response speed and sensitivity. Further, in the infrared sensor chip 100, since the connecting pieces 3c that connect the adjacent second thin film structure portions 3aa and 3aa are formed, the warpage of each second thin film structure portion 3aa can be reduced, and the structural stability can be reduced. Improve the stability and stabilize the sensitivity.
また、赤外線センサチップ１００は、ｎ形ポリシリコン層３４とｐ形ポリシリコン層３５と赤外線吸収層３９と補強層３９ｂと故障診断用配線１３９とが同一の厚さに設定されているので、第２の薄膜構造部３ａａの応力バランスの均一性が向上し、第２の薄膜構造部３ａａの反りを抑制することができ、製品ごとの感度のばらつきや、画素部２ごとの感度のばらつきを低減することが可能となる。
In the infrared sensor chip 100, the n-type polysilicon layer 34, the p-type polysilicon layer 35, the infrared absorption layer 39, the reinforcing layer 39b, and the failure diagnosis wiring 139 are set to the same thickness. The uniformity of the stress balance of the second thin film structure portion 3aa can be improved, the warpage of the second thin film structure portion 3aa can be suppressed, and the variation in sensitivity between products and the variation in sensitivity between pixel portions 2 can be reduced. It becomes possible to do.
また、赤外線センサチップ１００は、故障診断用配線１３９が、第１の熱電要素であるｎ形ポリシリコン層３４もしくは第２の熱電要素であるｐ形ポリシリコン層３５と同じ材料により形成されているので、故障診断用配線１３９を第１の熱電要素もしくは第２の熱電要素と同時に形成することが可能となり、製造プロセスの簡略化による低コスト化を図れる。
In the infrared sensor chip 100, the fault diagnosis wiring 139 is formed of the same material as the n-type polysilicon layer 34 that is the first thermoelectric element or the p-type polysilicon layer 35 that is the second thermoelectric element. Therefore, the failure diagnosis wiring 139 can be formed simultaneously with the first thermoelectric element or the second thermoelectric element, and the cost can be reduced by simplifying the manufacturing process.
また、赤外線センサチップ１００は、赤外線吸収部３３および故障診断用配線１３９を備えた複数の画素部２が、半導体基板１の上記一表面側で２次元アレイ状に設けられている。したがって、この赤外線センサチップ１００の構成では、製造時や使用時の自己診断に際して各画素部２それぞれの故障診断用配線１３９に通電することにより、各画素部２それぞれの感温部３０の感度のばらつきを把握することが可能となる。
In the infrared sensor chip 100, a plurality of pixel units 2 each including an infrared absorption unit 33 and a failure diagnosis wiring 139 are provided in a two-dimensional array on the one surface side of the semiconductor substrate 1. Therefore, in the configuration of the infrared sensor chip 100, the self-diagnosis at the time of manufacture or use is energized to the failure diagnosis wiring 139 of each pixel unit 2, so that the sensitivity of the temperature sensing unit 30 of each pixel unit 2 is increased. It becomes possible to grasp the variation.
上述の赤外線センサチップ１００の外周形状は矩形状（正方形状ないし長方形状）である。
The outer peripheral shape of the infrared sensor chip 100 described above is rectangular (square or rectangular).
上述の赤外線センサチップ１００では、半導体基板１として上記一表面が（１００）面の単結晶のシリコン基板を用いて、エッチング速度の結晶面方位依存性を利用した異方性エッチングにより形成する空洞部１１を四角錐状の形状としてあるが、四角錐状の形状に限らず、四角錐台状の形状でもよい。また、半導体基板１の上記一表面の面方位は特に限定するものではなく、例えば、半導体基板１として上記一表面が（１１０）面の単結晶のシリコン基板を用いてもよい。
In the infrared sensor chip 100 described above, a cavity is formed by anisotropic etching using the crystal plane orientation dependence of the etching rate, using the single crystal silicon substrate whose one surface is the (100) plane as the semiconductor substrate 1. 11 is a quadrangular pyramid shape, but is not limited to a quadrangular pyramid shape, and may be a quadrangular pyramid shape. Further, the plane orientation of the one surface of the semiconductor substrate 1 is not particularly limited. For example, a single crystal silicon substrate having the one surface of (110) may be used as the semiconductor substrate 1.
また、半導体基板１の導電形は、ｎ形に限らず、例えば、図１８〜図２０に示すようにｐ形でもよい。図１８は、ｐ形の半導体基板１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｎ形（ｎ＋）とする例である。また、図１９は、ｐ形の半導体基板１に形成したｐ形（ｐ＋）のウェル領域４１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｎ形（ｎ＋）とする例である。また、図２０は、ｐ形の半導体基板１に形成したｎ形のウェル領域４１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｐ形（ｐ＋）とする例である。
Further, the conductivity type of the semiconductor substrate 1 is not limited to the n-type, and may be, for example, a p-type as shown in FIGS. FIG. 18 shows an example in which the p-type semiconductor substrate 1 constitutes a channel formation region, and the conductivity type of the drain region 43 and the source region 44 is n-type (n + ). In FIG. 19, a p-type (p + ) well region 41 formed in a p-type semiconductor substrate 1 constitutes a channel formation region, and the conductivity type of the drain region 43 and the source region 44 is n-type (n + ). FIG. 20 shows an example in which the n-type well region 41 formed in the p-type semiconductor substrate 1 constitutes a channel formation region, and the conductivity type of the drain region 43 and the source region 44 is p-type (p + ). It is.
なお、上述の赤外線センサチップ１００において、半導体基板１の空洞部１１は、半導体基板１の厚み方向に貫通する形で形成してもよく、この場合は、空洞部１１を形成する空洞部形成工程において、半導体基板１の上記一表面とは反対の他表面側から、半導体基板１における空洞部１１の形成予定領域を、例えばＩＣＰ型のドライエッチング装置を用いた異方性エッチング技術を利用して形成すればよい。また、赤外線センサチップ１００は、熱電変換部である感温部３０を具備する複数の画素部２が半導体基板１の一表面側においてアレイ状に配置されているが、構造は特に限定するものではなく、感温部３０を構成するサーモパイル３０ａの数も複数に限らず、１つでもよい。また、感温部３０は、１ないし複数のサーモパイル３０ａにより構成されるものに限らず、例えば、熱電対でもよいし、抵抗ボロメータでもよいし、焦電素子でもよく、感温部３０の構成に応じて、ＩＣチップ２００の回路構成を適宜変更すればよい。
In the infrared sensor chip 100 described above, the cavity 11 of the semiconductor substrate 1 may be formed so as to penetrate in the thickness direction of the semiconductor substrate 1, and in this case, a cavity forming process for forming the cavity 11. In the semiconductor substrate 1, from the other surface side opposite to the one surface, a region where the cavity 11 is to be formed in the semiconductor substrate 1 is formed using, for example, an anisotropic etching technique using an ICP type dry etching apparatus. What is necessary is just to form. The infrared sensor chip 100 includes a plurality of pixel units 2 each having a temperature sensing unit 30 that is a thermoelectric conversion unit arranged in an array on one surface side of the semiconductor substrate 1, but the structure is not particularly limited. In addition, the number of thermopiles 30a constituting the temperature sensing unit 30 is not limited to a plurality, and may be one. The temperature sensing unit 30 is not limited to one or more thermopiles 30a, and may be a thermocouple, a resistance bolometer, a pyroelectric element, or the like. Accordingly, the circuit configuration of the IC chip 200 may be changed as appropriate.
また、上述の赤外線センサチップ１００では、第１の熱電要素の材料としてｎ形ポリシリコン層、第２の熱電要素の材料としてｐ形ポリシリコンを採用しているが、これらに限らず、例えば、第１の熱電要素の材料としてｎ形シリコンゲルマニウム、第２の熱電要素の材料としてｐ形シリコンゲルマニウムを採用してもよい。
Further, in the above-described infrared sensor chip 100, the n-type polysilicon layer is used as the material of the first thermoelectric element, and the p-type polysilicon is used as the material of the second thermoelectric element. N-type silicon germanium may be employed as the material of the first thermoelectric element, and p-type silicon germanium may be employed as the material of the second thermoelectric element.
ＩＣチップ２００は、ＡＳＩＣ（：Application Specific ＩＣ）であり、シリコン基板を用いて形成されている。このＩＣチップ２００の外周形状は、矩形状（正方形状ないし長方形状）である。なお、ＩＣチップ２００は、ＡＳＩＣに限定するものではなく、適宜の集積回路が形成されたチップであればよい。
The IC chip 200 is an ASIC (Application Specific IC) and is formed using a silicon substrate. The outer peripheral shape of the IC chip 200 is rectangular (square or rectangular). The IC chip 200 is not limited to an ASIC, and may be any chip on which an appropriate integrated circuit is formed.
ＩＣチップ２００は、主表面側に、回路部（図示せず）が形成されている。この回路部は、例えば、赤外線センサチップ１００を制御する制御回路を備えている。また、この回路部は、赤外線センサチップ１００の複数の出力用のパッド８０に電気的に接続された複数の入力用のパッドの出力電圧を増幅する増幅回路と、複数の入力用のパッドの出力電圧を択一的に上記増幅回路に入力するマルチプレクサとを備えている。ここで、上記増幅回路の出力は、画素部２における温接点Ｔ１と冷接点Ｔ２との温度差に応じた出力である。そして、ＩＣチップ２００は、外部の表示装置に、赤外線画像を表示させることができる。また、回路部は、上述の自己診断回路も備えている。ＩＣチップ２００の回路部の回路構成は、特に限定するものではない。また、赤外線センサは、パッケージ３００のベース基板部３０１の上記一面側にサーミスタ（図示せず）を実装して、このサーミスタとＩＣチップ２００とを電気的に接続し、上記増幅回路の出力とサーミスタの出力とに基づいて各画素部２の温度を求める演算回路を設けるようにしてもよい。
The IC chip 200 has a circuit portion (not shown) formed on the main surface side. The circuit unit includes, for example, a control circuit that controls the infrared sensor chip 100. The circuit unit includes an amplifier circuit that amplifies output voltages of a plurality of input pads electrically connected to the plurality of output pads 80 of the infrared sensor chip 100, and outputs of the plurality of input pads. A multiplexer that alternatively inputs a voltage to the amplifier circuit. Here, the output of the amplifier circuit is an output corresponding to the temperature difference between the hot junction T1 and the cold junction T2 in the pixel unit 2. The IC chip 200 can display an infrared image on an external display device. The circuit unit also includes the above-described self-diagnosis circuit. The circuit configuration of the circuit part of the IC chip 200 is not particularly limited. The infrared sensor has a thermistor (not shown) mounted on the one surface side of the base substrate portion 301 of the package 300, electrically connects the thermistor and the IC chip 200, and outputs the amplifying circuit and the thermistor. An arithmetic circuit that obtains the temperature of each pixel unit 2 based on the output of may be provided.
本実施形態の赤外線センサは、パッケージ３００の内部空間（気密空間）を、窒素ガス（ドライ窒素ガス）雰囲気としてあるが、これに限らず、例えば、真空雰囲気としてもよい。
In the infrared sensor of the present embodiment, the internal space (airtight space) of the package 300 is a nitrogen gas (dry nitrogen gas) atmosphere, but is not limited thereto, and may be a vacuum atmosphere, for example.
パッケージ３００のベース基板部３０１は、平板状のセラミック基板を用いて形成されており、上記一面側に、赤外線センサチップ１００のパッド８０がワイヤ３８１を介して電気的に接続される第１導体パターン３１２が形成され、上記他面側に、ＩＣチップ２００のパッド２８０がワイヤ３８２を介して電気的に接続される第２導体パターン３１３が形成されている。また、ベース基板部３０１は、赤外線センサチップ１００が接続された第１導体パターン３１２とＩＣチップ２００が接続された第２導体パターン３１３とを接続する貫通配線３１４が適宜形成されている。なお、ベース基板部３０１は、セラミック基板に限らず、例えば、プリント基板を用いて形成したものでもよい。ワイヤ３８１，３８２としては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いることが好ましい。
The base substrate portion 301 of the package 300 is formed using a flat ceramic substrate, and a first conductor pattern in which the pad 80 of the infrared sensor chip 100 is electrically connected to the one surface side via a wire 381. 312 is formed, and on the other surface side, a second conductor pattern 313 to which the pad 280 of the IC chip 200 is electrically connected through the wire 382 is formed. Further, the base substrate portion 301 is appropriately formed with a through wiring 314 that connects the first conductor pattern 312 to which the infrared sensor chip 100 is connected and the second conductor pattern 313 to which the IC chip 200 is connected. Note that the base substrate unit 301 is not limited to a ceramic substrate, and may be formed using, for example, a printed circuit board. As the wires 381 and 382, it is preferable to use Au wires having higher corrosion resistance than Al wires.
赤外線センサチップ１００およびＩＣチップ２００は、ベース基板部３０１に対して、ダイボンド剤を用いて実装されている。ダイボンド剤としては、エポキシ系樹脂やシリコーン系樹脂などの絶縁性接着剤、半田（鉛フリー半田、Ａｕ−Ｓｎ半田など）や銀ペーストなどの導電性接着剤を用いることができる。また、ダイボンド剤を用いずに、例えば、常温接合法や、Ａｕ−Ｓｎ共晶もしくはＡｕ−Ｓｉ共晶を利用した共晶接合法などにより接合してもよい。
The infrared sensor chip 100 and the IC chip 200 are mounted on the base substrate portion 301 using a die bond agent. As the die bond agent, an insulating adhesive such as an epoxy resin or a silicone resin, or a conductive adhesive such as solder (lead-free solder, Au—Sn solder, etc.) or silver paste can be used. Further, without using a die bond agent, for example, bonding may be performed by a room temperature bonding method, a eutectic bonding method using Au—Sn eutectic or Au—Si eutectic, or the like.
また、パッケージ３００は、上述のようにベース基板部３０１から突設され赤外線センサチップ１００を囲む第１壁部３０２と、ベース基板部３０１から突設されＩＣチップ２００を囲む第２壁部３０３とを備えている。第１壁部３０２および第２壁部３０３は、矩形枠状に形成されている。
As described above, the package 300 protrudes from the base substrate 301 and surrounds the infrared sensor chip 100, and the second wall 303 protrudes from the base substrate 301 and surrounds the IC chip 200. It has. The first wall 302 and the second wall 303 are formed in a rectangular frame shape.
パッケージ３００は、ベース基板部３０１と第１壁部３０２とで構成される第１パッケージ本体部３３２の第１凹所３３４を閉塞する第１パッケージ蓋３０４を備えている。また、パッケージ３００は、ベース基板部３０１と第２壁部３０３とで構成される第２パッケージ本体部３３３の第２凹所３３５を閉塞する第２パッケージ蓋３０５を備えている。
The package 300 includes a first package lid 304 that closes the first recess 334 of the first package main body 332 including the base substrate 301 and the first wall 302. Further, the package 300 includes a second package lid 305 that closes the second recess 335 of the second package main body portion 333 configured by the base substrate portion 301 and the second wall portion 303.
パッケージ３００は、第１パッケージ蓋３０４が、赤外線センサチップ１００での検知対象の赤外線を透過する機能を有している。そして、パッケージ３００は、第２壁部３０３の先端面と外壁面とに跨って外部接続電極３０６が形成されている。外部接続電極３０６は、配線パターン３１５を介して導体パターン３１３と電気的に接続されている。
In the package 300, the first package lid 304 has a function of transmitting infrared rays to be detected by the infrared sensor chip 100. In the package 300, the external connection electrode 306 is formed across the distal end surface and the outer wall surface of the second wall portion 303. The external connection electrode 306 is electrically connected to the conductor pattern 313 through the wiring pattern 315.
第２壁部３０３は、セラミック基板を用いて形成されている。したがって、ベース基板部３０１がセラミック基板を用いて形成されている場合には、ベース基板部３０１と第２壁部３０３とを多層セラミック基板により形成することができる。第１壁部３０２は、例えば、セラミック基板を用いて形成することができ、この場合、ベース基板部３０１と第２壁部３０３と第１壁部３０２を多層セラミック基板により形成することができる。そして、第１壁部３０２とベース基板３０１と第２壁部３０３とに、電磁シールド層を容易に形成することが可能となる。ただし、第１壁部３０２の材料として、樹脂を採用してもよい。この場合、第１壁部３０２の材料としての樹脂は、熱伝導率が低い樹脂が好ましく、また、ポリエチレンのような赤外線を透過する樹脂以外の樹脂を用いる必要がある。また、可視光が透過しない樹脂が好ましい。
The second wall portion 303 is formed using a ceramic substrate. Therefore, when the base substrate portion 301 is formed using a ceramic substrate, the base substrate portion 301 and the second wall portion 303 can be formed of a multilayer ceramic substrate. The first wall 302 can be formed using, for example, a ceramic substrate. In this case, the base substrate 301, the second wall 303, and the first wall 302 can be formed of a multilayer ceramic substrate. An electromagnetic shield layer can be easily formed on the first wall 302, the base substrate 301, and the second wall 303. However, a resin may be adopted as the material of the first wall portion 302. In this case, the resin as the material of the first wall 302 is preferably a resin having low thermal conductivity, and it is necessary to use a resin other than a resin that transmits infrared rays, such as polyethylene. A resin that does not transmit visible light is preferable.
第１パッケージ蓋３０４は、平板状の蓋本体３４１と、赤外線センサチップ１００の検知対象の赤外線を透過する機能を有する赤外線透過部材３４３とを有している。ここで、蓋本体３４１は、赤外線センサチップ１００の受光面の前方に開口部３４２を有している。一方、赤外線透過部材３４３は、蓋本体３４１の開口部３４２を閉塞するように蓋本体３４１に接合されている。
The first package lid 304 includes a flat lid body 341 and an infrared transmitting member 343 having a function of transmitting infrared rays to be detected by the infrared sensor chip 100. Here, the lid main body 341 has an opening 342 in front of the light receiving surface of the infrared sensor chip 100. On the other hand, the infrared transmitting member 343 is joined to the lid main body 341 so as to close the opening 342 of the lid main body 341.
第１パッケージ蓋３０４は、蓋本体３４１が金属板により形成される一方で、赤外線透過部材３４３が半導体基板により形成されており、蓋本体３４１と赤外線透過部材３４３とが導電性材料により接合され、全体として導電性を有している。
In the first package lid 304, the lid main body 341 is formed of a metal plate, while the infrared transmitting member 343 is formed of a semiconductor substrate, and the lid main body 341 and the infrared transmitting member 343 are joined by a conductive material, It has electrical conductivity as a whole.
金属板の材料としては、例えば、コバールなどを採用することができる。また、半導体基板の材料としては、例えば、シリコン、ゲルマニウムなどを採用することができる。
As a material of the metal plate, for example, Kovar can be adopted. Moreover, as a material of the semiconductor substrate, for example, silicon, germanium, or the like can be employed.
第１パッケージ蓋３０４と第１壁部３０２との接合方法は、特に限定するものではなく、例えば、シーム溶接法や、樹脂接合法などを採用することができる。
The joining method of the 1st package cover 304 and the 1st wall part 302 is not specifically limited, For example, a seam welding method, the resin joining method, etc. are employable.
赤外線透過部材３４３は、レンズにより構成してある。しかして、本実施形態の赤外線センサでは、赤外線透過部材３４３をレンズにより構成してあるので、赤外線透過部材３４３を平板状の板材とする場合に比べて、赤外線センサチップ１００での受光効率の向上を図れる。また、本実施形態の赤外線センサでは、赤外線センサチップ１００の検知エリアを赤外線透過部材３４３により設定することが可能となる。
The infrared transmitting member 343 is configured by a lens. Therefore, in the infrared sensor of this embodiment, since the infrared transmitting member 343 is constituted by a lens, the light receiving efficiency of the infrared sensor chip 100 is improved as compared with the case where the infrared transmitting member 343 is a flat plate. Can be planned. In the infrared sensor of this embodiment, the detection area of the infrared sensor chip 100 can be set by the infrared transmitting member 343.
赤外線透過部材３４３を構成するレンズとしては、平凸型の非球面レンズが好ましい。これにより、赤外線センサは、レンズの薄型化を図りながらも、赤外線センサチップ１００での赤外線の受光効率の向上による高感度化を図ることが可能となる。
As a lens constituting the infrared transmitting member 343, a plano-convex aspherical lens is preferable. Thereby, the infrared sensor can achieve high sensitivity by improving the infrared light receiving efficiency of the infrared sensor chip 100 while reducing the thickness of the lens.
上述のレンズにより構成される赤外線透過部材３４３は、赤外線センサチップ１００の半導体基板１とは別の半導体基板を用いて形成されている。更に説明すれば、レンズは、所望のレンズ形状に応じて半導体基板（ここでは、シリコン基板）との接触パターンを設計した陽極を半導体基板の一表面側に半導体基板との接触がオーミック接触となるように形成した後に半導体基板の構成元素の酸化物をエッチング除去する溶液からなる電解液中で半導体基板の他表面側を陽極酸化することで除去部位となる多孔質部を形成してから当該多孔質部を除去することにより形成された半導体レンズ（ここでは、シリコンレンズ）により構成されている。しかして、レンズは、導電性を有している。なお、この種の陽極酸化技術を応用した半導体レンズの製造方法については、例えば、特許第３８９７０５５号公報、特許第３８９７０５６号公報などに開示されている半導体レンズの製造方法を適用することができる。
The infrared transmitting member 343 configured by the lens described above is formed using a semiconductor substrate different from the semiconductor substrate 1 of the infrared sensor chip 100. More specifically, the lens has an anode whose contact pattern is designed with a semiconductor substrate (here, a silicon substrate) in accordance with a desired lens shape, and the contact with the semiconductor substrate is ohmic contact on one surface side of the semiconductor substrate. After forming the porous portion to be a removal site by anodizing the other surface side of the semiconductor substrate in an electrolytic solution composed of a solution for removing oxides of constituent elements of the semiconductor substrate by etching, the porous It is composed of a semiconductor lens (here, a silicon lens) formed by removing the mass portion. Thus, the lens has conductivity. As a method for manufacturing a semiconductor lens to which this kind of anodization technology is applied, for example, a method for manufacturing a semiconductor lens disclosed in Japanese Patent No. 3897055 and Japanese Patent No. 3897056 can be applied.
本実施形態では、赤外線センサチップ１００の検知エリアを上述の半導体レンズからなるレンズにより設定することができ、また、レンズとして、球面レンズよりも短焦点で且つ開口径が大きく収差が小さな半導体レンズを採用することができるから、短焦点化により、パッケージ３００の薄型化を図ることが可能となる。本実施形態の赤外線センサは、赤外線センサチップ１００の検知対象の赤外線として、人体から放射される１０μｍ付近の波長帯（８μｍ〜１３μｍ）の赤外線を想定しており、レンズの材料として、硫化亜鉛や砒化ガリウムなどに比べて環境負荷が少なく且つ、ゲルマニウムに比べて低コスト化が可能であり、しかも、硫化亜鉛に比べて波長分散が小さなシリコンを採用している。
In this embodiment, the detection area of the infrared sensor chip 100 can be set by a lens made of the above-described semiconductor lens, and a semiconductor lens having a shorter focal length, a larger aperture diameter, and smaller aberration than a spherical lens is used as the lens. Therefore, the package 300 can be thinned by shortening the focus. The infrared sensor of the present embodiment is assumed to be an infrared ray to be detected by the infrared sensor chip 100, and an infrared ray having a wavelength band of about 10 μm (8 μm to 13 μm) emitted from the human body. Compared to gallium arsenide and the like, silicon is used which has a lower environmental burden, can be manufactured at a lower cost than germanium, and has a smaller wavelength dispersion than zinc sulfide.
また、赤外線透過部材３４３は、蓋本体３４１における開口部３４２の周部に導電性接着剤（例えば、鉛フリー半田、銀ペーストなど）により固着されている。また、赤外線透過部材３４３は、蓋本体３４１においてベース基板部３０１側の一表面側に配置してあるが、これに限らず、ベース基板部３０１側とは反対の他表面側に配置してもよい。
The infrared transmitting member 343 is fixed to the peripheral portion of the opening 342 in the lid main body 341 with a conductive adhesive (for example, lead-free solder, silver paste, etc.). In addition, the infrared transmitting member 343 is disposed on the one surface side of the base body portion 301 in the lid main body 341. However, the present invention is not limited to this, and may be disposed on the other surface side opposite to the base substrate portion 301 side. Good.
上述の赤外線透過部材３４３には、赤外線センサチップ１００での検知対象の赤外線の波長を含む所望の波長域の赤外線を透過し当該波長域以外の赤外線を反射する光学多層膜（多層干渉フィルタ膜）からなるフィルタ部（図示せず）を設けることが好ましい。このようなフィルタ部を設けることにより、所望の波長域以外の不要な波長域の赤外線や可視光をフィルタ部によりカットすることが可能となり、太陽光などによるノイズの発生を抑制することが可能となり、高感度化を図ることが可能となる。
An optical multilayer film (multilayer interference filter film) that transmits infrared light in a desired wavelength range including the wavelength of infrared light to be detected by the infrared sensor chip 100 and reflects infrared light outside the wavelength range is provided on the infrared transmitting member 343. It is preferable to provide a filter portion (not shown) made of By providing such a filter unit, it becomes possible to cut infrared rays and visible light in unnecessary wavelength regions other than the desired wavelength region by the filter unit, and it is possible to suppress the generation of noise due to sunlight or the like. It becomes possible to achieve high sensitivity.
第２パッケージ蓋３０５は、平板状であり、外周形状が矩形状となっている。第２パッケージ蓋３０５の材料は、赤外線および可視光を遮断する材料が好ましく、コバールなどの金属が好ましい。
The second package lid 305 has a flat plate shape and has a rectangular outer peripheral shape. The material of the second package lid 305 is preferably a material that blocks infrared light and visible light, and is preferably a metal such as Kovar.
第２パッケージ蓋３０５と第２壁部３０３との接合方法は、特に限定するものではなく、例えば、シーム溶接法や、樹脂接合法などを採用することができる。
The joining method of the 2nd package lid 305 and the 2nd wall part 303 is not specifically limited, For example, the seam welding method, the resin joining method, etc. are employable.
以上説明した本実施形態の赤外線センサでは、赤外線センサチップ１００とＩＣチップ２００とが、ベース基板部３０１を介して対向している。要するに、赤外線センサは、パッケージ３００内で赤外線センサチップ１００とＩＣチップ２００とがベース基板部３０１の厚み方向において離れて配置されている。しかして、本実施形態の赤外線センサでは、ＩＣチップ２００の発熱に起因した赤外線センサチップ１００の面内でのオフセット電圧のばらつきを抑制できて、赤外線センサチップ１００の面内でのＳ／Ｎ比のばらつきを抑制することが可能となる。要するに、本実施形態の赤外線センサでは、赤外線センサチップ１００の各熱型赤外線検出部３の出力のＳ／Ｎ比のばらつきを抑制することが可能となる。ここにおいて、赤外線センサは、赤外線センサチップ１００およびＩＣチップ２００を、赤外線センサチップ１００の厚み方向に沿った中心線とＩＣチップ２００の厚み方向に沿った中心線とが略一致するように配置することが好ましい。図１に示した例では、ＩＣチップ２００のチップサイズが赤外線センサチップ１００のチップサイズよりも大きく設定されており、ＩＣチップ２００および赤外線センサチップ１００が、ＩＣチップ２００の厚み方向への投影領域内に赤外線センサチップ１００の各画素部２が収まるように配置されている。ＩＣチップ２００および赤外線センサチップ１００それぞれのチップサイズは、特に限定するものではない。また、ＩＣチップ２００のチップサイズと赤外線センサチップ１００のチップサイズとの大小関係は、特に限定するものではない。ＩＣチップ２００のチップサイズと赤外線センサチップ１００のチップサイズとは同じでもよい。
In the infrared sensor of this embodiment described above, the infrared sensor chip 100 and the IC chip 200 are opposed to each other with the base substrate portion 301 interposed therebetween. In short, in the infrared sensor, the infrared sensor chip 100 and the IC chip 200 are arranged apart from each other in the thickness direction of the base substrate portion 301 in the package 300. Therefore, in the infrared sensor of this embodiment, variation in offset voltage in the plane of the infrared sensor chip 100 due to heat generation of the IC chip 200 can be suppressed, and the S / N ratio in the plane of the infrared sensor chip 100 can be suppressed. It is possible to suppress the variation of. In short, in the infrared sensor of the present embodiment, it is possible to suppress variations in the S / N ratio of the output of each thermal infrared detector 3 of the infrared sensor chip 100. Here, in the infrared sensor, the infrared sensor chip 100 and the IC chip 200 are arranged so that the center line along the thickness direction of the infrared sensor chip 100 and the center line along the thickness direction of the IC chip 200 substantially coincide. It is preferable. In the example shown in FIG. 1, the chip size of the IC chip 200 is set larger than the chip size of the infrared sensor chip 100, and the IC chip 200 and the infrared sensor chip 100 are projected areas in the thickness direction of the IC chip 200. It arrange | positions so that each pixel part 2 of the infrared sensor chip | tip 100 may be settled in. The chip sizes of the IC chip 200 and the infrared sensor chip 100 are not particularly limited. Further, the size relationship between the chip size of the IC chip 200 and the chip size of the infrared sensor chip 100 is not particularly limited. The chip size of the IC chip 200 and the chip size of the infrared sensor chip 100 may be the same.
また、本実施形態の赤外線センサでは、ＩＣチップ２００をベース基板部３０１に対してフェースアップ構造で実装してある。これにより、赤外線センサは、ＩＣチップ２００をフェースダウン構造で実装する場合に比べて、ＩＣチップ２００の回路部と赤外線センサチップ１００との距離を長くすることが可能となる。
Further, in the infrared sensor of the present embodiment, the IC chip 200 is mounted on the base substrate portion 301 with a face-up structure. As a result, the infrared sensor can increase the distance between the circuit portion of the IC chip 200 and the infrared sensor chip 100 as compared with the case where the IC chip 200 is mounted with a face-down structure.
本実施形態の赤外線センサでは、ＩＣチップ２００の厚み方向におけるＩＣチップ２００と赤外線センサチップ１００との距離は、ベース基板部３０１の厚みと、ＩＣチップ２００とベース基板部３０１との接合部３９２の厚み寸法と、赤外線センサチップ１００とベース基板部３０１との接合部３９１の厚み寸法との合計値により規定することができる。したがって、本実施形態の赤外線センサでは、ベース基板部３０１の厚みによって、赤外線センサチップ１００とＩＣチップ２００との間の距離を調整することが可能となる。
In the infrared sensor of the present embodiment, the distance between the IC chip 200 and the infrared sensor chip 100 in the thickness direction of the IC chip 200 is such that the thickness of the base substrate portion 301 and the joint portion 392 between the IC chip 200 and the base substrate portion 301 are the same. It can be defined by the total value of the thickness dimension and the thickness dimension of the joint portion 391 between the infrared sensor chip 100 and the base substrate portion 301. Therefore, in the infrared sensor of the present embodiment, the distance between the infrared sensor chip 100 and the IC chip 200 can be adjusted by the thickness of the base substrate portion 301.
ところで、赤外線センサは、パッケージ３００におけるベース基板部３０１の中央部に、熱絶縁用の空洞部３０１ａを備えることが好ましい。これにより、ＩＣチップ２００から赤外線センサチップ１００への熱伝導を抑制することが可能となる。その結果、本実施形態の赤外線センサでは、赤外線センサチップ１００における各画素部２の各々の出力信号（出力電圧）に関して、ＩＣチップ２００の発熱に起因したオフセット電圧を低減することが可能となり、また、オフセット電圧のばらつきを低減することが可能となる。
By the way, it is preferable that the infrared sensor includes a thermal insulation cavity 301 a at the center of the base substrate 301 in the package 300. Thereby, heat conduction from the IC chip 200 to the infrared sensor chip 100 can be suppressed. As a result, in the infrared sensor of this embodiment, it is possible to reduce the offset voltage caused by the heat generation of the IC chip 200 with respect to each output signal (output voltage) of each pixel unit 2 in the infrared sensor chip 100. Thus, variation in offset voltage can be reduced.
ここにおいて、ベース基板部３０１の空洞部３０１ａは、ベース基板部３０１の厚み方向に貫通する貫通孔からなることが好ましい。これにより、赤外線センサは、空洞部３０１ａがベース基板部３０１の厚み方向に貫通しない凹溝により構成されている場合に比べて、ＩＣチップ２００から赤外線センサチップ１００への熱伝導を、より抑制することが可能となる。
Here, the hollow portion 301 a of the base substrate portion 301 is preferably formed of a through hole penetrating in the thickness direction of the base substrate portion 301. As a result, the infrared sensor further suppresses heat conduction from the IC chip 200 to the infrared sensor chip 100 as compared to the case where the cavity 301a is configured by a concave groove that does not penetrate in the thickness direction of the base substrate 301. It becomes possible.
また、赤外線センサは、第１壁部３０２に、外側から内側への熱伝達を抑制する溝３２２が形成されていることが好ましい。これにより、赤外線センサは、第１壁部３０２の外側に例えば外部熱源４００が存在するような状態で使用される場合でも、外部熱源４００から第１壁部３０２に熱伝導した熱（図１中の白抜きの矢印は、外部熱源４００から第１壁部３０２への熱伝導経路を模式的に示している）の、第１壁部３０２での熱伝導が溝３２２により抑制される。したがって、本実施形態の赤外線センサは、赤外線センサチップ１００の面内での冷接点Ｔ２の温度のばらつきを低減することが可能となり、画素部２ごとのオフセット電圧のばらつきを低減することが可能となる。溝３２２は、第１壁部３０２の周方向の全周に亘って形成してあるが、必ずしも全周に亘って形成する必要はない。
In the infrared sensor, it is preferable that a groove 322 for suppressing heat transfer from the outside to the inside is formed in the first wall portion 302. Thereby, even when the infrared sensor is used in a state where, for example, the external heat source 400 exists outside the first wall 302, the heat that is conducted from the external heat source 400 to the first wall 302 (in FIG. 1). The white arrows indicate the heat conduction path from the external heat source 400 to the first wall portion 302), and the heat conduction in the first wall portion 302 is suppressed by the groove 322. Therefore, the infrared sensor of the present embodiment can reduce the variation in temperature of the cold junction T2 in the plane of the infrared sensor chip 100, and can reduce the variation in offset voltage for each pixel unit 2. Become. The groove 322 is formed over the entire circumference in the circumferential direction of the first wall portion 302, but is not necessarily formed over the entire circumference.
また、本実施形態の赤外線センサは、第１壁部３０２の内壁面に傾斜面３２３を設けてあり、この傾斜面３２３が、第１パッケージ蓋３０４に臨むように傾斜していることが好ましい。要するに、傾斜面３２３の法線が第１パッケージ蓋３０４に交差することが好ましい。これにより、本実施形態の赤外線センサでは、第１壁部３０２の温度上昇に起因して第１壁部３０２の内壁面から放射される赤外線（図１中には矢印で模式的に示してある）が、赤外線センサチップ１００へ入射するのを抑制することが可能となり、Ｓ／Ｎ比の向上を図ることが可能となる。
In the infrared sensor of this embodiment, an inclined surface 323 is provided on the inner wall surface of the first wall portion 302, and the inclined surface 323 is preferably inclined so as to face the first package lid 304. In short, it is preferable that the normal line of the inclined surface 323 intersects the first package lid 304. Thereby, in the infrared sensor of the present embodiment, infrared rays radiated from the inner wall surface of the first wall portion 302 due to the temperature rise of the first wall portion 302 (indicated schematically by arrows in FIG. 1). ) Can be prevented from entering the infrared sensor chip 100, and the S / N ratio can be improved.
