JP2013021394A - バンドパスフィルタ回路を備えた集積回路、バンドパスフィルタ回路の制御方法、その制御プログラム及びその制御方法を実行するロジック回路 - Google Patents

Abstract

【課題】センター周波数を実質的に変化させずに帯域幅を可変することが可能なバンドパスフィルタ回路を備えた集積回路、バンドパスフィルタ回路の制御方法、その制御プログラム及びその制御方法を実行するロジック回路を提供すること
【解決手段】本発明にかかる集積回路１０６は、楕円関数型のバンドパスフィルタ回路１００及び制御部１０５を備える。バンドパスフィルタ回路１００は、センター周波数ｆ１を設定する第１ＬＣフィルタ回路部１０１及び第４ＬＣフィルタ回路部１０４、共振周波数ｆ２、ｆ３をそれぞれ設定する第２ＬＣフィルタ回路部１０２、第３ＬＣフィルタ回路部１０３を備える。前記制御部１０５は、第２ＬＣフィルタ回路部１０２が設定するインダクタンス値Ｌ２、容量値Ｃ２及び第３ＬＣフィルタ回路部１０３が設定するインダクタンス値Ｌ３、容量値Ｃ３を可変させて、共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる。
【選択図】図１

Description

本発明は、バンドパスフィルタ回路を備えた集積回路、バンドパスフィルタ回路の制御方法、その制御プログラム及びその制御方法を実行するロジック回路に関する。

フィルタ回路は、幅広い用途において用いられており、様々な技術が提案されている。

例えば、特許文献１においては、一般的なＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に内蔵するマスタースレーブ方式の電子フィルタが開示されている。図１５は、その電子フィルタを示したブロック図である。当該電子フィルタは、ＶＣＯ（電圧制御発振回路、Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）７とＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）１１を用いることにより、フィルタ１のカットオフ周波数をチューニングしている。当該電子フィルタは、ＰＬＬ１１を用いてＶＣＯ７の発振周波数を目的の周波数にロックすることにより、フィルタ１のカットオフ周波数をロックする。このとき、フィルタ１のカットオフ周波数は、ＰＬＬ１１の出力電圧１４によって制御されている。

特許文献２においては、発信器出力信号に基づいてｇｍ−Ｃフィルタ回路のｇｍ値（トランスコンダクタンス値）をデジタル調整することにより、ｇｍ−Ｃフィルタ回路のフィルタカットオフ周波数を調整するｇｍ−Ｃフィルタシステムが開示されている。このｇｍ−Ｃフィルタ回路は、例えばローパスフィルタである。図１６にそのｇｍ−Ｃフィルタシステムのブロック図を示す。

特許文献３においては、基準信号に応じてマスターフィルタがｇｍ値と容量値を求め、スレーブフィルタにこれらの値を設定することにより、フィルタカットオフ周波数を調整するｇｍ−Ｃフィルタが開示されている。図１７にそのｇｍ−Ｃフィルタのブロック図を示す。

特許文献４においては、ｇｍ−Ｃフィルタのｇｍ値をカットオフ周波数自動調整回路により調整するフィルタシステムが開示されている。このフィルタシステムでは、ｇｍ−Ｃフィルタの容量値を切替えることにより、フィルタカットオフ周波数の可変範囲を大きくしている。図１８にそのフィルタシステムのブロック図を示す。

米国特許第００５１１７２０５Ａ号明細書 特開２００２−４３８９４号公報 特開２００４−１０４２４３号公報 特開２０００−３４１０８９号公報

特許文献１〜４においては、ローパスフィルタまたはハイパスフィルタのカットオフ周波数のチューニング方法についての提案がされている。しかしながら、センター周波数および通過帯域幅の２つを調整する必要があるバンドパスフィルタの調整方法については、提案がなされていない。本願の発明者は、特許文献１〜４に開示された技術では、バンドパスフィルタ回路においてセンター周波数を実質的に変化させずに帯域幅を可変することができない、という課題を見出した。

本発明にかかる集積回路は、楕円関数型のバンドパスフィルタ回路及びその制御部を備える。前記バンドパスフィルタ回路は、第１ＬＣフィルタ回路部と、第２ＬＣフィルタ回路部と、第３ＬＣフィルタ回路部と、第４ＬＣフィルタ回路部を少なくとも備え、前記第１ＬＣフィルタ回路部、第２ＬＣフィルタ回路部、第３ＬＣフィルタ回路部及び第４ＬＣフィルタ回路部は直列に接続されている。前記第１ＬＣフィルタ回路部は、第１ｇｍアンプ部及び第１可変容量部を備える第１インダクタンス設定部と、第２可変容量部を備える第１容量設定部を備える。前記第２ＬＣフィルタ回路部は、第２ｇｍアンプ部及び第３可変容量部を備える第２インダクタンス設定部と、第４可変容量部を備える第２容量設定部を備える。前記第３ＬＣフィルタ回路部は、第３ｇｍアンプ部及び第５可変容量部を備える第３インダクタンス設定部と、第６可変容量部を備える第３容量設定部を備える。前記第４ＬＣフィルタ回路部は、第４ｇｍアンプ部及び第７可変容量部を備える第４インダクタンス設定部と、第８可変容量部を備える第４容量設定部を備える。第１インダクタンス設定部が設定するインダクタンス値Ｌ１、第１容量設定部が設定する容量値Ｃ１、前記第４インダクタンス設定部が設定するインダクタンス値Ｌ４及び第４容量設定部が設定する容量値Ｃ４により、前記バンドパスフィルタ回路のセンター周波数ｆ１は

で設定され、第２インダクタンス設定部が設定するインダクタンス値Ｌ２、第２容量設定部が設定する容量値Ｃ２により、前記バンドパスフィルタ回路の共振周波数ｆ２は、

で設定され、第３インダクタンス設定部が設定するインダクタンス値Ｌ３、第３容量設定部が設定する容量値Ｃ３により、前記バンドパスフィルタ回路の共振周波数ｆ３は、

で設定されている。前記制御部は、少なくとも前記第３可変容量部〜第６可変容量部のいずれかの容量値を変化させて、インダクタンス値Ｌ２、Ｌ３、容量値Ｃ２、Ｃ３のいずれかを可変させることにより、前記共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる。このような構成により、バンドパスフィルタ回路のセンター周波数を実質的に変化させないまま、バンドパスフィルタ回路の共振周波数ｆ２及びｆ３が変化することにより、帯域幅を可変することができる。

本発明にかかるバンドパスフィルタ回路の制御方法は、第１ＬＣフィルタ回路部と、前記第１ＬＣフィルタ回路部に直列に接続される第２ＬＣフィルタ回路部と、前記第２ＬＣフィルタ回路部に直列に接続される第３ＬＣフィルタ回路部と、前記第３ＬＣフィルタ回路部に直列に接続される第４ＬＣフィルタ回路部を少なくとも備える楕円関数型のバンドパスフィルタ回路の制御方法である。前記第１ＬＣフィルタ回路部は、第１ｇｍアンプ部及び第１可変容量部を備える第１インダクタンス設定部と、第２可変容量部を備える第１容量設定部を備える。前記第２ＬＣフィルタ回路部は、第２ｇｍアンプ部及び第３可変容量部を備える第２インダクタンス設定部と、第４可変容量部を備える第２容量設定部を備える。前記第３ＬＣフィルタ回路部は、第３ｇｍアンプ部及び第５可変容量部を備える第３インダクタンス設定部と、第６可変容量部を備える第３容量設定部を備える。前記第４ＬＣフィルタ回路部は、第４ｇｍアンプ部及び第７可変容量部を備える第４インダクタンス設定部と、第８可変容量部を備える第４容量設定部を備える。前記第１インダクタンス設定部が設定するインダクタンス値Ｌ１、前記第１容量設定部が設定する容量値Ｃ１、前記第４インダクタンス設定部が設定するインダクタンス値Ｌ４及び第４容量設定部が設定する容量値Ｃ４により、前記バンドパスフィルタ回路のセンター周波数ｆ１は

で設定され、前記第２インダクタンス設定部が設定するインダクタンス値Ｌ２、前記第２容量設定部が設定する容量値Ｃ２により、前記バンドパスフィルタ回路の共振周波数ｆ２は、

で設定され、前記第３インダクタンス設定部が設定するインダクタンス値Ｌ３、前記第３容量設定部が設定する容量値Ｃ３により、前記バンドパスフィルタ回路の共振周波数ｆ３は、

で設定されており、少なくとも前記第３可変容量部〜第６可変容量部のいずれかの容量値を変化させて、インダクタンス値Ｌ２、Ｌ３、容量値Ｃ２、Ｃ３のいずれかを変化させることにより、前記共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる。このような構成により、バンドパスフィルタ回路のセンター周波数を実質的に変化させないまま、バンドパスフィルタ回路の共振周波数ｆ２及びｆ３が変化することにより、帯域幅を可変することができる。

本発明により、センター周波数を実質的に変化させずに帯域幅を可変することが可能なバンドパスフィルタ回路を備えた集積回路、バンドパスフィルタ回路の制御方法、その制御プログラム及びその制御方法を実行するロジック回路を提供することができる。

実施の形態１にかかる集積回路の構成例を示すブロック図である。 実施の形態１にかかるバンドパスフィルタ回路の構成例を示す回路図である。 実施の形態１にかかるバンドパスフィルタ回路のＲ部の回路図である。 実施の形態１にかかるバンドパスフィルタ回路のＬ部をシングル構成にした回路図である。 実施の形態１にかかるバンドパスフィルタ回路の構成例の等価回路を示す回路図である。 実施の形態１にかかるバンドパスフィルタ回路の可変コンデンサの構成例を示す回路図である。 実施の形態１にかかるバンドパスフィルタ回路のｇｍアンプの構成例を示す回路図である。 実施の形態１にかかるバンドパスフィルタの帯域幅の可変例を示す第１の図である。 実施の形態１にかかるバンドパスフィルタの帯域幅設定の例を示す図表である。 実施の形態２にかかるマスタースレーブシステムの全体構成例を示すブロック図である。 実施の形態２にかかるマスター回路の構成例を示す回路図である。 実施の形態２にかかるマスター回路の共振回路部の等価回路を示す回路図である。 実施の形態２にかかるマスター回路の負性抵抗部を示す回路図である。 実施の形態２にかかるマスタースレーブ回路の動作例を示すフローチャートである。 関連技術にかかる電子フィルタのブロック図である。 関連技術にかかるｇｍ−Ｃフィルタシステムの構成を示すブロック図である。 関連技術にかかるｇｍ−Ｃフィルタの構成を示すブロック図である。 関連技術にかかるフィルタシステムの構成を示す図である。

実施の形態１
本実施の形態にかかる楕円関数型のバンドパスフィルタ回路は、センター周波数ｆ１を設定する第１ＬＣフィルタ回路部と第４ＬＣフィルタ回路部、共振周波数ｆ２を設定する第２ＬＣフィルタ回路部、共振周波数ｆ３を設定する第３ＬＣフィルタ回路部を備える。制御部は、第２ＬＣフィルタ回路部、第３ＬＣフィルタ回路部の設定するインダクタンス値、容量値を可変させることにより、共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる。つまり、共振周波数ｆ２を高く変化させる場合には共振周波数ｆ３を低く変化させ、共振周波数ｆ２を低く変化させる場合には共振周波数ｆ３を高く変化させる。このようにすることで、センター周波数を実質的に変化させずに、通過帯域幅を可変することができる。以下、図面を参照して本発明の実施の形態について説明する。

図１は、本発明の集積回路の構成例を示すブロック図である。集積回路１０６は、バンドパスフィルタ回路１００、制御部１０５を備えている。

バンドパスフィルタ回路１００は、第１ＬＣフィルタ回路部１０１、第２ＬＣフィルタ回路部１０２、第３ＬＣフィルタ回路部１０３、第４ＬＣフィルタ回路部１０４を備える。ここで、第１ＬＣフィルタ回路部１０１及び第４ＬＣフィルタ回路部１０４は、バンドパスフィルタ回路１００のセンター周波数ｆ１を設定する。第２ＬＣフィルタ回路部１０２は、バンドパスフィルタ回路１００の共振周波数ｆ２を設定する。第３ＬＣフィルタ回路部１０３は、バンドパスフィルタ回路１００の共振周波数ｆ３を設定する。この詳細については後述する。

制御部１０５は、少なくとも第２ＬＣフィルタ回路部１０２の設定する共振周波数ｆ２、第３ＬＣフィルタ回路部１０３の設定する共振周波数ｆ３を可変することができる。これにより、センター周波数ｆ１を実質的に変化させずに、帯域幅を可変することができる。制御部１０５は、電子回路等のハードウェア、又はハードウェアとソフトウェアの両方等により構成される。

図２は、本実施形態にかかるバンドパスフィルタ回路１００の構成例を示す回路図である。バンドパスフィルタ回路１００は、可変ｇｍアンプ及び可変コンデンサにより構成される３次楕円関数型バンドパスフィルタであり、第１ＬＣフィルタ回路部１０１、第２ＬＣフィルタ回路部１０２、第３ＬＣフィルタ回路部１０３及び第４ＬＣフィルタ回路部１０４を備える。

第１ＬＣフィルタ回路部１０１、第２ＬＣフィルタ回路部１０２、第３ＬＣフィルタ回路部１０３、第４ＬＣフィルタ回路部１０４は、この順番で直列に接続されている。なお、バンドパスフィルタ回路１００は差動構成の回路である。

第１ＬＣフィルタ回路部１０１及び第４ＬＣフィルタ回路部１０４は、バンドパスフィルタ回路１００のセンター周波数ｆ１を決定する。第２ＬＣフィルタ回路部１０２は、バンドパスフィルタ回路１００の低周波数側の共振周波数ｆ２を決定し、第３ＬＣフィルタ回路部１０３は、バンドパスフィルタ回路１００の高周波数側の共振周波数ｆ３を決定する。

なお、センター周波数ｆ１は、バンドパスフィルタ回路１００の帯域幅の中心周波数である。ｆ２は下側帯域外トラップ周波数、ｆ３は上側帯域外トラップ周波数を表す。バンドパスフィルタ回路１００の伝達関数は楕円関数で与えられ、f１はこの楕円関数の零点に、ｆ２、ｆ３はこの楕円関数の極に関係付けられる。

第１ＬＣフィルタ回路部１０１は、Ｒ部１１０、Ｌ部１２０（第１インダクタンス設定部）、Ｃ部１３０（第１容量設定部）を備える。Ｒ部１１０は、バンドパスフィルタ回路１００の入力部分であり、２つの入力信号が入力される。以下、各部の詳細について説明する。なお、Ｌ部１２０及びＣ部１３０は、信号伝達配線と接地配線との間に並列に接続されている。

Ｒ部１１０は、可変ｇｍアンプ１１１を備え、抵抗として動作する。以下、図３を用いて、Ｒ部１１０が抵抗として動作することを説明する。図３は、Ｒ部１１０のみを取り出した回路図であり、電流をＩｏ、可変ｇｍアンプ１１１（ｇｍセル）の入力部のマイナス端子側の電圧をＶ１、プラス端子側の電圧をＶ２とする。可変ｇｍアンプ１１１の相互コンダクタンス値をｇｍとすると、電流Ｉｏは
Ｉｏ＝ｇｍ×（Ｖ２−Ｖ１）・・・（式７）
となる。従って、Ｒ部１１０の入力部からみたインピーダンスＺは、
Ｚ＝（Ｖ２−Ｖ１）／Ｉｏ＝１／ｇｍ・・・（式８）
となる。つまり、Ｒ部１１０は、抵抗値Ｒ１（＝１／ｇｍ）が接続されている回路と等価である。

Ｌ部１２０（第１インダクタンス設定部）は、可変ｇｍアンプ１２１、１２２、可変コンデンサ１２３、１２４を備え、ジャイレータ変換によって、コンデンサからインダクタンス値Ｌ１を設定（コンデンサの容量値をインダクタンス値に変換）する。なお、可変ｇｍアンプ１２１及び可変ｇｍアンプ１２２を第１ｇｍアンプ部、可変コンデンサ１２３及び可変コンデンサ１２４を第１可変容量部ともいう。

図４を用いて、Ｌ部１２０がインダクタンス値を設定することを説明する。図４は、Ｌ部１２０を差動構成ではなくシングル構成にした場合の回路図を示す。図４に示すインダクタ設定回路１２５は、ｇｍアンプ１２６、１２７、コンデンサ１２８を備えている。ｇｍアンプ１２６の出力はｇｍアンプ１２７の入力に接続され、ｇｍアンプ１２７の出力はｇｍアンプ１２６の入力に接続されている。インダクタ設定回路１２５の入力部の電圧はＶｉ、電流はＩｉであり、コンデンサ１２８側の電圧はＶｏ、電流はＩｏである。また、ｇｍアンプ１２６のトランスコンダクタンス値はｇｍ、ｇｍアンプ１２７のトランスコンダクタンス値は−ｇｍであり、コンデンサ１２８の容量値はＣである。

（式８）において説明した通り、ｇｍアンプにおける電圧Ｖ、電流Ｉにはｇｍ＝Ｉ／Ｖの関係がある。そのため、インダクタ設定回路１２５において、電流Ｉｏ、電流Ｉｉ、電圧Ｖｏの関係式
Ｉｏ＝ｇｍ×Ｖｉ・・・（式９）
Ｉｉ＝ｇｍ×Ｖｏ・・・（式１０）
Ｖｏ＝ｇｍ×Ｉｏ／ｊωＣ・・・（式１１）
が成立する。なお、ωは交流の周波数である。（式１０）、（式１１）より、電流Ｉｉについて以下の（式１２）が成立する。
Ｉｉ＝ｇｍ×Ｉｏ／ｊωＣ・・・（式１２）
（式１２）の電流Ｉｏを（式９）に代入すると、
Ｉｉ＝（ｇｍ＾２）×Ｖｉ／ｊωＣ・・・（式１３）
が成立する。（式１３）を変形すると、
Ｖｉ／Ｉｉ＝ｊωＣ／（ｇｍ＾２）＝ｊωＬ・・・（式１４）
Ｌ＝Ｃ／（ｇｍ＾２）・・・（式１５）
となる。以上から、容量値Ｃと、トランスコンダクタンス値ｇｍにより、インダクタンス値Ｌが設定されることが示された。図４のシングル構成を差動構成とするとＬ部１２０の構成となる。

Ｃ部１３０（第１容量設定部）は、可変コンデンサ１３１、１３２を備える。Ｃ部１３０は、容量値Ｃ１を設定する。Ｌ部１２０及びＣ部１３０により、第１ＬＣフィルタ回路部１０１は、ＬＣフィルタとして機能する。可変コンデンサ１３１及び可変コンデンサ１３２を第２可変容量部ともいう。

第２ＬＣフィルタ回路部１０２は、Ｌ部１４０（第２インダクタンス設定部）、Ｃ部１４７−１、Ｃ部１４７−２（Ｃ部１４７−１及びＣ部１４７−２を第２容量設定部ともいう）を備える。第１ＬＣフィルタ回路部１０１からの２入力信号は、Ｌ部１４０及びＣ部１４７−１、Ｃ部１４７−２にそれぞれ入力される。なお、Ｌ部１４０及びＣ部１４７−１、Ｃ部１４７−２は、信号伝達配線上において並列に接続されている。以下、各部の詳細について説明する。

Ｌ部１４０は、可変ｇｍアンプ１４１、１４２、１４３、１４４、可変コンデンサ１４５、１４６を備える。Ｌ部１４０は、Ｌ部１２０と同様にして、ジャイレータ変換によりインダクタンス値を設定する。ここで、Ｌ部１４０は、インダクタンス値Ｌ２を設定する。

Ｃ部１４７−１、Ｃ部１４７−２は、それぞれ可変コンデンサ１４８、１４９を備える。Ｃ部１４７−１及びＣ部１４７−２は、それぞれＬ部１４０と並列に設定されており、容量値としてＣ２を設定する。なお、可変ｇｍアンプ１４１、１４２、１４３及び可変ｇｍアンプ１４４を第２ｇｍアンプ部、可変コンデンサ１４５及び可変コンデンサ１４６を第３可変容量部、可変コンデンサ１４８及び可変コンデンサ１４９を第４可変容量部ともいう。

第３ＬＣフィルタ回路部１０３は、Ｌ部１５０（第３インダクタンス設定部）、Ｃ部１５７−１、Ｃ部１５７−２（Ｃ部１５７−１及びＣ部１５７−２を第３容量設定部ともいう）を備える。第２ＬＣフィルタ回路部１０２からの２入力信号は、Ｌ部１５０、Ｃ部１５７−１、Ｃ部１５７−２にそれぞれ入力される。なお、Ｌ部１５０及びＣ部１５７−１、Ｃ部１５７−２は、信号伝達配線上において並列に接続されている。

Ｌ部１５０は、可変ｇｍアンプ１５１、１５２、１５３、１５４、可変コンデンサ１５５、１５６を備える。Ｃ部１５７−１、Ｃ部１５７−２は、それぞれ可変コンデンサ１５８、１５９を備える。その他の第３ＬＣフィルタ回路部１０３の詳細については、第２ＬＣフィルタ回路部１０２と同様であるため、説明を省略する。

なお、Ｌ部１５０は、インダクタンス値Ｌ３を、Ｃ部１５７−１及びＣ部１５７−２は、容量値Ｃ３を設定する。可変ｇｍアンプ１５１、１５２、１５３及び可変ｇｍアンプ１５４を第３ｇｍアンプ部、可変コンデンサ１５５及び可変コンデンサ１５６を第５可変容量部、可変コンデンサ１５８及び可変コンデンサ１５９を第６可変容量部ともいう。

第４ＬＣフィルタ回路部１０４は、Ｌ部１６０（第４インダクタンス設定部）、Ｃ部１７０（第４容量設定部）、Ｒ部１８０を備える。Ｒ部１８０は、バンドパスフィルタ回路１００の出力部分であり、２つの出力信号が出力される。なお、Ｌ部１６０及びＣ部１７０は、信号伝達配線と接地配線との間に並列に接続されている。

Ｌ部１６０は、可変ｇｍアンプ１６１、１６２、可変コンデンサ１６３、１６４を備える。Ｃ部１７０は、可変コンデンサ１７１、１７２を備える。Ｒ部１８０は、可変ｇｍアンプ１８１を備える。その他の各部の詳細については、第１ＬＣフィルタ回路部１０１と同様であるため、説明を省略する。なお、Ｌ部１６０は、インダクタンス値Ｌ４を、Ｃ部１７０は、容量値Ｃ４を、Ｒ部１８０は、抵抗値Ｒ４を設定する。

図５は、図２に示したバンドパスフィルタ回路１００を、抵抗Ｒ、インダクタＬ及びコンデンサＣによって示した等価回路２００である。等価回路２００も、バンドパスフィルタ回路１００と同様、３次楕円関数型バンドパスフィルタである。

等価回路２００は、第１ＬＣフィルタ回路部２０１、第２ＬＣフィルタ回路部２０２、第３ＬＣフィルタ回路部２０３、第４ＬＣフィルタ回路部２０４を備える。

第１ＬＣフィルタ回路部２０１は、可変抵抗２１０、可変インダクタ２２０、可変コンデンサ２３０を備えている。可変抵抗２１０は、信号伝達配線上に接続されている。可変インダクタ２２０及び可変コンデンサ２３０は、信号伝達配線と接地配線の間に並列に接続されている。

第２ＬＣフィルタ回路部２０２は、可変インダクタ２４０、可変コンデンサ２４７を備えている。可変インダクタ２４０及び可変コンデンサ２４７は、信号伝達配線上において並列に接続されている。第２ＬＣフィルタ回路部２０２には、第１ＬＣフィルタ回路部２０１からの入力信号が入力される。

第３ＬＣフィルタ回路部２０３は、可変インダクタ２５０、可変コンデンサ２５７を備えている。可変インダクタ２５０及び可変コンデンサ２５７は、信号伝達配線上において並列に接続されている。第３ＬＣフィルタ回路部２０３には、第２ＬＣフィルタ回路部２０２からの入力信号が入力される。

第４ＬＣフィルタ回路部２０４は、可変インダクタ２６０、可変コンデンサ２７０、可変抵抗２８０を備えている。可変抵抗２８０は、信号伝達配線と接地配線の間に接続されている。可変インダクタ２６０及び可変コンデンサ２７０は、信号伝達配線と接地配線の間に並列に接続されている。

図２に示したバンドパスフィルタ回路１００において、Ｒ部１１０、１８０は、それぞれ図５に示した等価回路２００の可変抵抗２１０、２８０に対応する。Ｌ部１２０、１４０、１５０、１６０は、それぞれ等価回路２００の可変インダクタ２２０、２４０、２５０、２６０に対応する。同様に、Ｃ部１３０、１４７、１５７、１７０は、それぞれ等価回路２００の可変コンデンサ２３０、２４７、２５７、２７０に対応する。図２のＲ部を抵抗Ｒに、Ｌ部を可変インダクタに置き換え、差動構成をシングル構成とすることにより、図２と図５の回路が等価であることが分かる。

ここで、図２に示したバンドパスフィルタ回路１００における可変コンデンサ１２３の構成例を図６に示す。可変コンデンサ１２３は、ｎ本のビット制御線１０、１ビット目の容量部１１、２ビット目の容量部１２、３ビット目の容量部１３、・・・ｎビット目の容量部１４を備える。ビット制御線１０は、制御部１０５に接続されている。

１ビット目の容量部１１は、容量値Ｃ１の１個のコンデンサ２１、ＭＯＳスイッチ３１を備える。２ビット目の容量部１２は、容量値Ｃ２の２個のコンデンサ２２−１、２２−２、ＭＯＳスイッチ３２を備える。３ビット目の容量部１３は、容量値Ｃ３の３個のコンデンサ２３−１、２３−２、２３−３、２３−４、ＭＯＳスイッチ３３を備える。同様にして、ｎビット目の容量部１４は、容量値Ｃｎの２＾（ｎ−１）個のコンデンサ２４−１、２４−２、２４−３、・・・、２４−２＾（ｎ−１）、ＭＯＳスイッチ３４を備える。なお、ＭＯＳスイッチ３１〜３４はＮＭＯＳトランジスタで構成される。

ビット制御線１０は、制御部１０５の制御に応じて電圧のオンオフが切り替わることにより、各ＭＯＳスイッチ３１〜３４のオンオフを切り替える。例えば、１ビット目の制御線がオンである場合、ＭＯＳスイッチ３１のゲートに電圧が印加されることにより、ＭＯＳスイッチ３１はオンになる。つまり、ＭＯＳスイッチ３１において、電流が流れることが可能になる。逆に、１ビット目の制御線がオフである場合、ＭＯＳスイッチ３１はオフになる。この場合、ＭＯＳスイッチ３１において、電流が流れることはできない。２ビット目、３ビット目、・・・ｎビット目の制御線のオンオフが切り替わった場合においても同様である。以上のように、各ＭＯＳスイッチ３１〜３４のオンオフが切り替わることにより、各ビットに対応する容量部に備えられたコンデンサのオンオフが制御される。つまり、コンデンサが電荷を蓄えるか否かが制御される。それにより、制御部１０５は、可変コンデンサ１２３の合計の容量値を変化させる。

ここで、コンデンサ２１〜２４−２＾（ｎ−１）の容量値Ｃ１〜Ｃｎを全て同一の容量値にすることにより、容量値を量子化することが出来る。例えば、各コンデンサの容量値をＣｂ、ビット制御線の本数をnとすると、可変可能な全容量値Ｃａは
Ｃａ＝（（２＾ｎ）−１）Ｃｂ・・・（式１６）
となる。これにより、可変可能な全容量値Ｃａは、最小可変幅Ｃｂで２のｎ乗段階、可変することができる。

なお、可変コンデンサ１２３に限らず、可変コンデンサ１２４、１３１、１３２、１４５、１４６、１４８、１４９、１５５、１５６、１５８、１５９、１６３、１６４、１７１、１７２についても、同様に構成することができる。また、可変コンデンサは、図６に示したような可変可能な量子化されたコンデンサの他にも、固定された容量値を有するコンデンサを有してもよい。

図２に示したバンドパスフィルタ回路１００における可変ｇｍアンプ１１１の構成例を図７に示す。可変ｇｍアンプ１１１は、差動アンプ部４０、コモンモードフィードバック部５０を備える。可変ｇｍアンプ１１１は、さらにＢｉａｓ端子７１、ＶＤＤ端子７２、ＶＧ端子７３、ＶＩＮ＋端子７４、ＶＩＮ−端子７５、ＶＯＵＴ−端子７６、ＶＯＵＴ＋端子７７及びＶＣＭ端子７８を備える。

差動アンプ部４０は、ＭＯＳトランジスタ４１、４２、４３、４４、４５、４６、４７を備える。ＭＯＳトランジスタ４１〜４５はＰＭＯＳトランジスタ、ＭＯＳトランジスタ４６、４７はＮＭＯＳトランジスタで構成される。

差動アンプ部４０は、ＶＧ端子７３に印加する電圧により、トランスインダクタンス値ｇｍを可変する。

コモンモードフィードバック部７０は、ＭＯＳトランジスタ５１、５２、５３、５４、５５、５６、５７、５８、抵抗５９、容量６０を備える。ＭＯＳトランジスタ５１〜５６はＰＭＯＳトランジスタ、ＭＯＳトランジスタ５７、５８はＮＭＯＳトランジスタで構成される。

コモンモードフィードバック部７０は、ＶＯＵＴ−端子７６とＶＯＵＴ＋端子７７との電圧差を、ＶＣＭ端子７８に印加される電圧に等しくなるように動作する。

以下、バンドパスフィルタ回路１００における、センター周波数及び減衰の共振周波数について説明する。第１ＬＣフィルタ回路部１０１及び第１ＬＣフィルタ回路部１０４は、インダクタンス値Ｌ１及び容量値Ｃ１、インダクタンス値Ｌ４及び容量値Ｃ４により、センター周波数ｆ１を、

により設定する。なお、ここではＬ１＝Ｌ４、Ｃ１＝Ｃ４である。

第２ＬＣフィルタ回路部は、インダクタンス値Ｌ２及び容量値Ｃ２により、共振周波数ｆ２を、

により設定する。

第３ＬＣフィルタ回路部は、インダクタンス値Ｌ３及び容量値Ｃ３により、共振周波数ｆ３を、

により設定する。

ここで、少なくとも第３可変容量部〜第６可変容量部のいずれかの容量値を変化させることにより、インダクタンス値Ｌ２、Ｌ３、容量値Ｃ２、Ｃ３のいずれかを可変させる。これによって、共振周波数ｆ２及び共振周波数ｆ３を、互いに増減が逆になるように変化させる。これにより、センター周波数ｆ１を実質的に変化させずに、バンドパスフィルタ回路１００の帯域幅を可変することができる。なお、「実質的に変化させずに」というのは、誤差又は許容範囲内の数値においてのみ、センター周波数ｆ１が変化しうることを示す。

以下、具体的なバンドパスフィルタ回路１００の帯域幅の切替方法の例について説明する。図５に示した等価回路２００において、インダクタンス値Ｌ１、Ｌ２、Ｌ３、Ｌ４、容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４の初期値を、Ｌｒ１、Ｌｒ２、Ｌｒ３、Ｌｒ４、Ｃｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４と設定する。Ｃｒ１〜Ｃｒ４、Ｌｒ１〜Ｌｒ４は固定定数である。

次に、インダクタンス値Ｌ１〜Ｌ４、容量値Ｃ１〜Ｃ４を、初期値Ｌｒ１〜Ｌｒ４、Ｃｒ１〜Ｃｒ４から、
Ｃ１＝Ｃｒ１×（１＋ｂｗ）・・・（式２０）
Ｌ１＝Ｌｒ１×（１−ｂｗ）・・・（式２１）
Ｃ２＝Ｃｒ２×（１＋ｂｗ×ａ）・・・（式２２）
Ｌ２＝Ｌｒ２×（１−ｂｗ×ｂ）・・・（式２３）
Ｃ３＝Ｃｒ３×（１＋ｂｗ×ｂ）・・・（式２４）
Ｌ３＝Ｌｒ３×（１−ｂｗ×ａ）・・・（式２５）
Ｃ４＝Ｃｒ４×（１＋ｂｗ）・・・（式２６）
Ｌ４＝Ｌｒ４×（１−ｂｗ）・・・（式２７）
のように変化させる。ここで、ｂｗは帯域幅切替時の設定定数、ａ及びｂは重み付け定数である。

設定定数（パラメータ）ｂｗは、
ｂｗ＾２＜＜１・・・（式２８）
を満たす。

重み付け定数ａ、ｂは、
（ｂｗ×ａ）＾２＜＜１・・・（式２９）
（ｂｗ×ｂ）＾２＜＜１・・・（式３０）
を満たすように設定される。重み付け定数ａ、ｂは、例えば、１．３、１．５など、１に近いような値である。そのようにａ、ｂを設定することにより、共振の下がり具合が極端に変わることなく、帯域幅が略平坦であるような周波数特性を得ることができる。

以上のように、ａ及びｂを適当な値に設定し、ｂｗを可変すると、バンドパスフィルタ回路１００のセンター周波数を実質的に変化させずに、帯域幅を可変することが可能である。

この理由は、以下の通りである。インダクタンス値Ｌ１〜Ｌ４、容量値Ｃ１〜Ｃ４についての（式２０）〜（式２７）を、センター周波数ｆ１、共振周波数ｆ２、ｆ３についての（式１７）〜（式１９）に代入すると、センター周波数ｆ１、共振周波数ｆ２、ｆ３は

となる。ここで、（式２８）より、ｂｗの二乗以降のオーダーは無視して計算することができるため、（式３１）〜（式３３）から、センター周波数ｆ１、共振周波数ｆ２、ｆ３は、

となる。

従って、ａ、ｂに適当な値を設定し、ｂｗを可変することにより、センター周波数ｆ１
の値を実質的に変化させずに、ｆ２とｆ３を逆方向に可変することができる。つまり、バンドパスフィルタの帯域幅をｂｗによって可変することが出来る。

なお、インダクタンスＬｘ（ｘは１〜４の数のいずれか）は、トランスコンダクタンス値ｇｍをもつｇｍセルによるジャイレータ変換により、容量値Ｃｘを用いると、（式１５）から
Ｌｘ＝Ｃｘ／ｇｍ＾２・・・（式３７）
の通り与えられる。

図８は、（式２０）〜（式２７）のようにして帯域幅を変化させた場合の、バンドパスフィルタ回路１００の周波数特性の図である。ここで、Ｃｒ１＝１．９ｎＦ、Ｌｒ１＝９１０ｎＨ、Ｃｒ２＝３．４ｎＦ、Ｌｒ２＝３６４ｎＨ、Ｃｒ３＝４．９ｎＦ、Ｌｒ３＝５２２ｎＨ、Ｃｒ４＝１．９ｎＦ、Ｌｒ４＝９１０ｎＨである。また、ａ＝１、ｂ＝１．３であり、ｂｗは、−０．０８から＋０．０８まで、０．０２刻みで可変する。ｂｗ＝０（初期値）において、バンドパスフィルタ回路１００のセンター周波数ｆ１は３．８ＭＨｚ、帯域幅は０．７ＭＨｚである。

図８に示す通り、ｂｗの値を大きくするほど、共振周波数ｆ２は低くなり、共振周波数ｆ３は高くなる。そして、センター周波数ｆ１は、実質的に変化しない。これにより、帯域幅を広くすることができる。

逆に、ｂｗの値を小さくするほど、共振周波数ｆ２は高くなり、共振周波数ｆ３は低くなる。そして、センター周波数ｆ１は、実質的に変化しない。これにより、帯域幅を狭くすることができる。

なお、以上に示したインダクタンス値Ｌ１〜Ｌ４は、図２に示した通り、可変コンデンサの容量値をジャイレータ変換によって変換したものである。このため、バンドパスフィルタ回路１００の帯域幅切替は、制御部１０５が、図２に示した可変コンデンサの容量値を変化することで実現される。

図９は、Ｃ部及びＬ部に備えられた可変コンデンサの容量値を切り替えるデジタル制御の一例である。可変コンデンサは、図６に示した構造を有しており、ビット制御線を３本備えている。以下に示す通り、制御部１０５は、可変コンデンサのビット制御を行うことにより、可変コンデンサの容量値を変化することにより、（式２０）〜（式２７）に示した制御を実現することができる。

なお、可変コンデンサは、図６に示した可変可能な量子化されたコンデンサだけではなく、固定された容量値を有するコンデンサも適宜備えている。また、バンドパスフィルタ回路１００のＣ部及びＬ部において、以下の制御により容量値を可変する可変コンデンサの個数は、１個でもよいし、２個でもよい。

図９において、Ｃｂｗ制御線は、Ｃ部の可変コンデンサの容量値を可変する制御線であり、Ｌｂｗ制御線は、Ｌ部の可変コンデンサの容量値を可変する制御線である。また、ｂｗが０．０２増加することにより帯域幅が増加することを、「帯域幅が１増加する」と表している。同様に、ｂｗが０．０４、０．０６増加することにより帯域幅が増加することを、それぞれ「帯域幅が２増加する」、「帯域幅が３増加する」と表している。逆に、図９において、ｂｗが０．０２、０．０４、０．０６減少することにより帯域幅が減少することを、それぞれ「帯域幅が１減少する」、「帯域幅が２減少する」、「帯域幅が３減少する」と表している。ｂｗの値が変化せず、帯域幅が変化しないことを、「帯域幅の変化が±０」と表している。なお、Ｃｂｗ制御線、Ｌｂｗ制御線は、制御部１０５に接続されており、制御部１０５によって制御されている。

ここで、帯域幅設定が±０である場合、Ｃｂｗ制御線は「１００」、Ｌｂｗ制御線は「１００」の通り動作する。ここで、Ｃ部における可変コンデンサは、１ビット目、２ビット目の容量部が動作せず、３ビット目の容量部が動作している。つまり、１ビット目、２ビット目の容量部におけるコンデンサには電荷が蓄えられず、３ビット目の容量部におけるコンデンサには電荷が蓄えられる。Ｌ部における可変コンデンサも同様に、１ビット目、２ビット目の容量部が動作せず、３ビット目の容量部が動作している。

帯域幅設定を±０から＋１にする（帯域幅を１増加させる）場合、制御部１０５は、動作するＣｂｗ制御線を１ビット増加させ、動作するＬｂｗ制御線を１ビット減少させる。

このとき、Ｃ部の可変コンデンサにおいて、新たに１ビット目の容量部のコンデンサが動作することにより、可変コンデンサ全体で動作するコンデンサが１個増加する。これにより、Ｃ部の容量値が増大する。

同時に、Ｌ部においては、３ビット目の容量部のコンデンサが動作しなくなり、新たに１ビット目及び２ビット目の容量部のコンデンサが動作する。これにより、動作するコンデンサが全体で１個減少する。これにより、Ｌ部の容量値が減少することで、Ｌ部のインダクタンス値が減少する。この理由は、（式３７）に記載した通りである。

帯域幅設定を±０から−１にする（帯域幅を１減少させる）場合、制御部１０５は、動作するＣｂｗ制御線を１ビット減少させ、動作するＬｂｗ制御線を１ビット増加させる。これにより、Ｃ部の容量値が減少して、Ｌ部のインダクタンス値が増大する。詳細については前述と同様である。

以上のようにして、制御部１０５は、センター周波数ｆ１を実質的に変化させずに共振周波数ｆ２及びｆ３を互いに増減が逆になるように変化させることにより、帯域幅を変化させることができる。具体的には、Ｌ部のインダクタンス値ＬとＣ部の容量値Ｃの大小を逆に動かして、（式２０）〜（式２７）に示した制御を行う。例えば、バンドパスフィルタの帯域幅を広くしたい場合、図２のＬ部が設定するインダクタンス値を小さくし、Ｃ部が設定する容量値を大きくすることにより、共振周波数ｆ２を低周波数にし、共振周波数ｆ３を高周波数にしている。さらに、このようにすることで、共振の下がり具合が極端に変わることなく、帯域幅が略平坦であるような周波数特性を得ることができる。

なお、図６にて示した量子化されたコンデンサの容量値は、予め、初期値Ｌｒ１〜Ｌｒ４、Ｃｒ１〜Ｃｒ４から決定される。また、図６における１ビット目のコンデンサ２１、
２ビット目のコンデンサ２２−１及び２２−２、といった、ｂｗの値に応じて動作の有無が変わるコンデンサについては、初期値Ｌｒ１〜Ｌｒ４、Ｃｒ１〜Ｃｒ４及びｂｗの刻み幅に応じて、容量値を設定すればよい。なお、図６に示した量子化されたコンデンサは、制御に応じて、それぞれ異なる容量値を有していてもよい。

バンドパスフィルタ回路１００は、４次、５次等の高次の楕円関数型のバンドパスフィルタ回路でもよい。つまり、実施の形態１におけるバンドパスフィルタ回路１００において、ＬＣフィルタ回路部１０１又は１０４がさらに備えられてもよい。ＬＣフィルタ回路部１０２及び１０３についても、さらに備えられてもよい。例えば、図２に示したバンドパスフィルタ回路１００において、ＬＣフィルタ回路部１０２及び１０３と構成が同じ回路を、Ｃ部１７０とＲ部１８０との間に接続するようにしてもよい。

また、ＬＣフィルタ回路部１０２と１０３は、図２とは逆の順番に接続されてもよい。

バンドパスフィルタ回路１００が備えるｇｍアンプは、可変でなくともよい。

具体的なバンドパスフィルタ回路１００の帯域幅の切替方法は、（式２０）〜（式３０）において説明したものに限られない。例えば、容量値Ｃ１〜Ｃ４、インダクタンス値Ｌ１〜Ｌ４を、パラメータｘ、ｙ、ｚを用いて、以下のように変化させてもよい。
Ｃ１＝Ｃｒ１×（１＋ｚ）・・・（式３８）
Ｌ１＝Ｌｒ１×（１−ｚ）・・・（式３９）
Ｃ２＝Ｃｒ２×（１＋ｘ）・・・（式４０）
Ｌ２＝Ｌｒ２×（１−ｙ）・・・（式４１）
Ｃ３＝Ｃｒ３×（１＋ｙ）・・・（式４２）
Ｌ３＝Ｌｒ３×（１−ｘ）・・・（式４３）
Ｃ４＝Ｃｒ４×（１＋ｚ）・・・（式４４）
Ｌ４＝Ｌｒ４×（１−ｚ）・・・（式４５）

ここで、パラメータｘ、ｙ、ｚは、
ｘ＾２＜＜１・・・（式４６）
ｙ＾２＜＜１・・・（式４７）
ｚ＾２＜＜１・・・（式４８）
を満たす独立なパラメータである。以上のように容量値Ｃ１〜Ｃ４、インダクタンス値Ｌ１〜Ｌ４を変化させても、センター周波数ｆ１を実質的に変化させずに、共振周波数ｆ２及びｆ３を互いに増減が逆になるように変化させることができる。

なお、（式３８）、（式３９）、（式４４）、（式４５）に示した容量値Ｃ１、Ｃ４、インダクタンス値Ｌ１、Ｌ４の変化は行わず、（式４０）〜（式４３）に示した容量値Ｃ２、Ｃ３、インダクタンス値Ｌ２、Ｌ３の変化を行うようにしてもよい。そのようにしても、センター周波数ｆ１を実質的に変化させずに、共振周波数ｆ２及びｆ３を互いに増減が逆になるように変化させることができる。

以上に列挙した変化の方法以外にも、前記共振周波数ｆ２及びｆ３を、変化率が実質的に同じになるように変化させるようにしてもよい。これにより、センター周波数ｆ１を実質的に変化させずに、共振周波数ｆ２及びｆ３を互いに増減が逆になるように変化させることができる。

ただし、共振の下がり具合が極端に変わることなく、帯域幅が略平坦であるような周波数特性が確実に得られるようにするには、（式２０）〜（式３０）のように、容量値Ｃ１〜Ｃ４、インダクタンス値Ｌ１〜Ｌ４を変化させるのが望ましい。

実施の形態２
本実施の形態においては、実施の形態１において説明したバンドパスフィルタ回路を用いたマスタースレーブ型のバンドパスフィルタシステムを説明する。当該バンドパスフィルタシステムは、マスター回路のトランスコンダクタンス値と容量値を調整することにより、スレーブ回路のトランスコンダクタンス値と容量値を調整する。これにより、バンドパスフィルタ回路のセンター周波数及び通過帯域幅を任意に調整することができる。以下、図面を参照して本発明の実施の形態について説明する。

図１０に本実施形態にかかるバンドパスフィルタシステム４００の全体構成を示すブロック図を示す。バンドパスフィルタシステム４００は、大きく分けて、バンドパスフィルタ回路１００（スレーブ回路）、マスター回路３００及びロジック制御部４００を備える。バンドパスフィルタ回路１００は、実施の形態１において説明した、ｇｍアンプ及びコンデンサを備えるバンドパスフィルタである。マスター回路３００は、ｇｍアンプ及びコンデンサを備え、発振回路として動作するＶＣＯ回路である。ロジック制御部４００は、バンドパスフィルタ回路１００及びマスター回路３００を制御する。

図１０のバンドパスフィルタ回路１００は、Ｃ部１９１、Ｌ部１９４を備える。Ｃ部１９１は、図２において示したＣ部１３０、１４７、１５７、１７０を総称して示している。Ｌ部１９４は、Ｌ部１２０、１４０、１５０、１６０を総称して示している。

Ｃ部１９１は、可変コンデンサ１９２、１９３を備えている。可変コンデンサ１９２は、後述のＣｖａｒ制御線４０６によって制御され、可変コンデンサ１９３は、後述のＣｂｗ制御線４０５によって制御される。可変コンデンサ１９２は、図２のＣ部において示された可変コンデンサ１３１、１４８、１５８、１７１を総称して示している。可変コンデンサ１９３は、図２のＣ部において示された可変コンデンサ１３２、１４９、１５９、１７２を総称して示している。

Ｌ部１９４は、可変ｇｍアンプ１９５、可変コンデンサ１９６、１９７を備えている。可変ｇｍアンプ１９５は、後述のｇｍ制御線４０７によって制御され、可変コンデンサ１９６は、後述のＣｖａｒ制御線４０６によって制御され、可変コンデンサ１９７は、後述のＬｂｗ制御線４０４によって制御される。可変ｇｍアンプ１９５は、図２のＬ部において示された可変ｇｍアンプ１２１、１２２、１４１〜１４４、１５１〜１５４、１６１、１６２を総称して示している。可変コンデンサ１９６は、図２のＬ部において示された可変コンデンサ１２３、１４５、１５５、１６３を総称して示している。可変コンデンサ１９７は、図２のＣ部において示された可変コンデンサ１２４、１４６、１５６、１６４を総称して示している。

図１０にて示したマスター回路３００は、可変ｇｍアンプ３０１、３０２及び可変コンデンサ３０３、３０４を備える。可変ｇｍアンプ３０１、３０２は、後述のｇｍ制御線４０７によって制御され、可変コンデンサ３０３、３０４は、後述のＣｖａｒ制御線４０６によって制御される。なお、図１０に示したマスター回路３００の図は、マスター回路３００の具体的な回路図を示しているものではない。

図１１において、図１０に示したマスター回路３００の具体的な回路の例を示す。図１１において、マスター回路３００は、発振アンプ部３１０、共振回路部３２０、負性抵抗部３３０を備える。

発振アンプ部３１０は、ｇｍアンプ３１１を備える。発振アンプ部３１０は、共振回路部３２０に接続されており、共振回路部３２０中の可変ｇｍアンプに信号を出力する。

共振回路部３２０は、Ｒ部３４０、Ｌ部３５０（第５インダクタンス設定部）、Ｃ部３６０（第５容量設定部）を備える。Ｒ部３４０は、可変ｇｍアンプ３４１を備え、抵抗として動作する。Ｌ部３５０は、可変ｇｍアンプ３５１、３５２、可変コンデンサ３５３、３５４を備え、共振回路部３２０のインダクタンス値を設定する。Ｃ部３６０は、可変コンデンサ３６１、３６２を備え、共振回路部３２０の容量値を設定する。ここで、Ｌ部３５０及びＣ部３６０は、信号伝達配線と接地配線との間に並列に接続されている。なお、可変ｇｍアンプ３５１、３５２を第５ｇｍアンプ部、可変コンデンサ３５３、３５４を第９可変容量部、可変コンデンサ３６１、３６２を第１０可変容量部ともいう。

可変コンデンサ３５３、３５４の容量値はＣｙ、可変コンデンサ３６１、３６２の容量値はＣｚである。共振回路部３２０は、可変コンデンサ３５３、３５４をジャイレータ変換によりインダクタに変換する。この変換されたインダクタと、可変コンデンサ３６１、３６２とがＬＣ共振する。

なお、図１０において示した可変ｇｍアンプ３０１及び３０２は、図１１の可変ｇｍアンプ３４１、３５１、３５２に対応しており、図１０において示した可変コンデンサ３０３、３０４は、図１１の可変コンデンサ３５３、３５４、３６１、３６２に対応している。つまり、可変ｇｍアンプ３４１、３５１、３５２は、ｇｍ制御線４０７によって制御され、可変コンデンサ３５３、３５４、３６１、３６２は、Ｃｖａｒ制御線４０６によって制御される。

図１２は、共振回路部３２０を可変抵抗、可変インダクタ及び可変コンデンサで表した等価回路３７０を示す。等価回路３７０は、可変抵抗３７１、３７２、可変インダクタ３７３、３７４、可変コンデンサ３７５、３７６を備える。可変抵抗３７１、３７２は、信号伝達配線上に接続されている。可変インダクタ３７３及び可変コンデンサ３７５は、信号伝達配線と接地配線との間に並列に接続されている。可変インダクタ３７４及び可変コンデンサ３７６についても同様である。ここで、可変インダクタ３７３、３７４のインダクタンス値はＬ、可変コンデンサ３７５、３７６の容量値はＣｚである。ここで、インダクタンス値Ｌは、（式１５）より、
Ｌ＝Ｃｙ／（ｇｍ＾２）・・・（式４９）
となる。

共振回路部３２０の発振周波数ｆ０は、共振回路部３２０の共振周波数で決定され、（式４９）より次式で表される。

以上のようにして、共振回路部３２０は、ＬＣ共振を実現する。

負性抵抗部３３０は、可変ｇｍアンプ３３１を備える。図１３は、図１１に示した負性抵抗部３３０の電圧及び電流の関係を説明するための図である。ここで、電流をＩｏ、可変ｇｍアンプ３３１の入力部のマイナス端子側の電圧をＶ１、プラス端子側の電圧をＶ２、可変ｇｍアンプ３３１の相互コンダクタンスをｇｍとする。負性抵抗部３３０は、図３に示したバンドパスフィルタ回路１００のＲ部１１０と比較して、電流の方向が逆である。そのため、負性抵抗部３３０の入力部からみたインピーダンスＺは、
Ｚ＝−（Ｖ２−Ｖ１）／Ｉｏ＝−１／ｇｍ・・・（式５１）
となる。つまり、負性抵抗部３３０は、抵抗値Ｒ２（＝−１／ｇｍ）が接続されている回路と等価であることから、負性抵抗部３３０は、負性抵抗が接続されている回路と等価である。

以上、発振アンプ部３１０、共振回路部３２０及び負性抵抗部３３０により、マスター回路３００は、ＬＣ発振回路を構成する。

なお、可変コンデンサ３５３、３５４、３６１、３６２の具体例については、図６にて示した通りであるため、説明を省略する。同様に、ｇｍアンプ３１１、３３１、可変ｇｍアンプ３４１、３５１、３５２の構成例は、図７に示した通りであるため、説明を省略する。

次に、ロジック制御部４００について説明する。図１０に示すロジック制御部４００は、カウンタ４０１、比較・演算部４０２、ｇｍ・Ｃ制御部４０３、Ｌｂｗ制御線４０４、Ｃｂｗ制御線４０５、Ｃｖａｒ制御線４０６、ｇｍ制御線４０７、Ｄ／Ａコンバータ４０８を備える。カウンタ４０１、比較・演算部４０２、ｇｍ・Ｃ制御部４０３は、電子回路等のハードウェア、プログラム等のソフトウェア又はその両方から構成される。なお、ロジック制御部４００は、図示していないが、マスター回路３００を起動させる起動部も備える。

カウンタ４０１は、マスター回路３００と接続され、マスター回路３００の発振周波数ｆ０をカウントする。比較・演算部４０２は、カウンタ４０１と接続され、カウンタ４０１がカウントした発振周波数ｆ０の情報を取得する。比較・演算部４０２は、カウンタ４０１がカウントした発振周波数ｆ０と、予め設定された周波数の期待値とを比較し、発振周波数ｆ０が期待値からどれほどの誤差を有しているかを演算する。

ｇｍ・Ｃ制御部４０３は、比較・演算部４０２の演算結果に応じて、バンドパスフィルタ回路１００及びマスター回路３００のトランスコンダクタンス値及び容量値を制御する。

Ｌｂｗ制御線４０４、Ｃｂｗ制御線４０５、Ｃｖａｒ制御線４０６、ｇｍ制御線４０７
（以下、総称してロジック制御線とも記載する）は、ロジック制御部４００がバンドパスフィルタ回路１００とマスター回路３００を制御するための制御線である。ロジック制御部４００はロジック制御線を介して、バンドパスフィルタ回路１００、マスター回路３００のトランスコンダクタンス値又は容量値を制御する。

Ｌｂｗ制御線４０４は、Ｌ部１９４の可変コンデンサ１９７（図２における可変コンデンサ１２４、１４６、１５６、１６４）に接続されており、可変コンデンサ１９７の容量値を変更する制御信号を出力する。これにより、Ｌｂｗ制御線４０４は、実施の形態１で示した通り、Ｌ部１９４のインダクタンス値を可変させる。

Ｃｂｗ制御線４０５は、Ｃ部１９１の可変コンデンサ１９３（図２における可変コンデンサ１３２、１４９、１５９、１７２）に接続されており、可変コンデンサ１９３の容量値を変更する制御信号を出力する。これにより、Ｃｂｗ制御線４０５は、実施の形態１で示した通り、Ｃ部１９１の容量値を可変させる。なお、Ｃｂｗ制御線４０５は、Ｌｂｗ制御線４０４の動作の変化に応じて動作を変化する。詳細については、実施の形態１において説明した通りである。

以上のようにして、Ｌｂｗ制御線４０４、Ｃｂｗ制御線４０５は、バンドパスフィルタ回路１００の帯域幅を可変させる。なお、Ｌｂｗ制御線４０４はｎ１本のパラレルラインであり、ｎ１ビットの２進数を表す。また、Ｃｂｗ制御線４０５はｎ２本のパラレルラインであり、ｎ２ビットの２進数を表す。なお、Ｌｂｗ制御線４０４、Ｃｂｗ制御線４０５によってロジック制御部４００がバンドパスフィルタ回路１００にする制御は、実施の形態１における制御部１０５の制御と同様である。

Ｃｖａｒ制御線４０６は、バンドパスフィルタ回路１００及びマスター回路３００の容量値の増減の制御信号を出力する線である。具体的には、Ｃｖａｒ制御線４０６は、可変コンデンサ１９２（図２における可変コンデンサ１３１、１４８、１５８、１７１）、１９６（図２における可変コンデンサ１２３、１４５、１５５、１６３）、３０３、３０４に接続される。Ｃｖａｒ制御線４０６は、以上の可変コンデンサの容量値を、同じ値又は同じ割合で可変することにより、マスター回路３００の発振周波数ｆ０を粗調整させると同時に、バンドパスフィルタ回路１００のセンター周波数ｆ１を粗調整させる。なお、可変コンデンサ１９２、１９６、３０３、３０４の容量値をＣｖａｒとする。

ｇｍ制御線４０７は、バンドパスフィルタ回路１００及びマスター回路３００のトランスコンダクタンス値の増減の制御信号を出力する。具体的には、ｇｍ制御線４０７は、Ｄ／Ａコンバータ４０８を介して、可変ｇｍアンプ１９５（図２における可変ｇｍアンプ１２１、１２２、１４１〜１４４、１５１〜１５４、１６１、１６２）、３０１、３０２に接続される。可変ｇｍアンプ１９５、３０１、３０２は、ｇｍ制御線４０７の信号によりトランスコンダクタンス値が増減する。ｇｍ制御線４０７は、以上のｇｍアンプのトランスコンダクタンス値を、同じ値又は同じ割合で可変することにより、マスター回路３００の発振周波数ｆ０を微調整させると同時に、バンドパスフィルタ回路１００のセンター周波数ｆ１を微調整させる。

以上のようにして、Ｃｖａｒ制御線４０６、ｇｍ制御線４０７は、バンドパスフィルタ回路１００のセンター周波数ｆ１を可変させる。なお、Ｃｖａｒ制御線４０６はｎ３本のパラレルラインであり、ｎ３ビットの２進数を表す。また、ｇｍ制御線４０７はｎ４本のパラレルラインであり、ｎ４ビットの２進数を表す。また、Ｃｖａｒ制御線４０６による可変コンデンサの容量値の制御については、Ｌｂｗ制御線４０４、Ｃｂｗ制御線４０５と同様にして行う。可変コンデンサの量子化された容量値は、例えば、センター周波数ｆ１の可変する値によって設定される。

なお、Ｃｖａｒ制御線４０６は、接続されている全ての可変コンデンサの容量値を可変する。それにより、マスター回路３００の発振周波数ｆ０を可変するとともに、バンドパスフィルタ回路１００のセンター周波数ｆ１、共振周波数ｆ２、ｆ３を可変する。例えば、Ｃｖａｒ制御線４０６は、接続されている全ての可変コンデンサの容量値を同じ割合で変化させる。それにより、発振周波数ｆ０を高くするとともに、センター周波数ｆ１、共振周波数ｆ２、ｆ３をｆ０と同じ割合分（例えば５％）高くする。このとき、共振周波数ｆ２、ｆ３の可変により、バンドパスフィルタ回路１００の帯域幅は、実質的には変化しない。これは、同じＩＣチップ上の同一デバイスが、精度よく同一の特性を実現できることに起因する。ここでは、バンドパスフィルタ回路１００、マスター回路３００ともに、同じＩＣチップ上の同一容量値のコンデンサ、同一構成のｇｍアンプを用いている。

又は、Ｃｖａｒ制御線４０６は、接続されている全ての可変コンデンサの容量値を同じ値だけ変化させてもよい。その他、可変コンデンサ１９２、１９６の容量値の変化量に対して、可変コンデンサ３０３、３０４の容量値が何らかの相関関係を持って変化するのであれば、変化の方法は他のやり方でもよい。また、共振周波数ｆ２、ｆ３が可変しても、バンドパスフィルタ回路１００の帯域幅が実質的には変化しないようにするのであれば、Ｃｖａｒ制御線４０６はその他の方法で制御してもよい。これは、ｇｍ制御線４０７の制御についても同様である。

ｇｍ・Ｃ制御部４０３は、以上のロジック制御線を介して、バンドパスフィルタ回路１００の周波数特性を切り替える。具体的には、バンドパスフィルタ回路１００の帯域幅又はセンター周波数を可変する。

なお、上述の通り、バンドパスフィルタ回路１００は、Ｌ部とＣ部にそれぞれ２個の可変コンデンサを有し、１個がバンドパスフィルタ回路１００の帯域幅の可変用、もう１個がバンドパスフィルタ回路１００のセンター周波数の可変用に備えられている。そのため、帯域幅の可変及びセンター周波数の可変を１個の可変コンデンサの調整により行う場合に比較して、より容易に、帯域幅及びセンター周波数の可変をすることができる。

Ｄ／Ａコンバータ４０８は、ｇｍ制御線４０７のデジタル信号をアナログ信号に変換して、可変ｇｍアンプ１９５、３０１、３０２に出力する。それにより、各可変ｇｍアンプのトランスコンダクタンス値の増減を制御する。

マスター回路３００が備えるｇｍアンプは、バンドパスフィルタ回路１００が備えるｇｍアンプと同一構成である。これにより、マスター回路３００の発振周波数と、バンドパスフィルタ回路１００のフィルタ周波数とを、１対１に対応付けることが出来る。従って、マスター回路３００の発振周波数をモニターすることにより、バンドパスフィルタ回路１００のフィルタ周波数のモニターが可能である。

一般に、ＩＣの製造過程において、同一チップ上の回路素子における製造ばらつきは、ほぼ同じとなることが想定される。そのため、マスタースレーブシステム５００が同一チップ上にある場合、コンデンサの製造ばらつきにより、バンドパスフィルタ回路１００（スレーブ回路）のフィルタ周波数がばらつくと、マスター回路３００の発振周波数も同様にばらつくと考えられる。例えば、マスター回路３００の発振周波数が低くずれる場合、バンドパスフィルタ回路１００（スレーブ回路）のフィルタ周波数も低くずれる。従って、マスター回路３００の発振周波数ｆ０をモニターして、ｆ０があるべき期待値に略等しくなるように、マスター回路３００及びバンドパスフィルタ回路１００の容量値及びトランスコンダクタンス値を可変する。これにより、バンドパスフィルタ回路１００のセンター周波数をあるべき値に合わせることができる。

本実施形態においては、コンデンサの容量値Ｃの増減を調整することによりフィルタ周波数の粗調整を行い、トランスコンダクタンス値の増減を微調整することによりフィルタ周波数の微調整を行う。以下、バンドパスフィルタ回路１００のセンター周波数を調整する方法（ＩＣばらつきをチューニングする方法）の概略を説明する。

まず、マスター回路３００の発振周波数ｆ０をカウンタ４０１にてカウントし、あるべき周波数値である期待値との比較を行う。

期待値よりも発振周波数ｆ０の周波数が所定の値以上、又は所定の割合以上低い場合は、ｇｍ・Ｃ制御部４０３は、発振周波数ｆ０が高くなる様に、Ｃｖａｒ制御線４０６を用いて可変コンデンサ１９２、１９６、３０３、３０４の容量値Ｃを小さくする。

逆に、期待値よりも発振周波数ｆ０の周波数が所定の値以上、又は所定の割合以上高い場合は、発振周波数ｆ０が低くなる様に、Ｃｖａｒ制御線４０６を用いて可変コンデンサ１９２、１９６、３０３、３０４の容量値Ｃを大きくする。

期待値と発振周波数ｆ０の誤差が所定の値以下（又は所定の割合以下）となったら、ｇｍ制御線４０７を用いて、各ｇｍアンプのトランスコンダクタンス値ｇｍを可変することにより、マスター回路３００の発振周波数ｆ０を可変する。このとき、ｇｍ制御線４０７のビット数ｎ４を、Ｃｖａｒ制御線４０６のビット数ｎ３よりも十分大きな値に設定することにより、より精密に発振周波数ｆ０の可変が可能である。

図１４において、本実施形態にかかるバンドパスフィルタ回路１００の具体的なチューニング・シークエンスを示す。図１４は、ロジック制御部４００が行う動作を示している。以下、各動作について説明する。

チューニング過程の最初において、ロジック制御部４００のｇｍ・Ｃ制御部４０３は、バンドパスフィルタ回路１００の帯域幅を設定する（ステップＳ１）。この具体的な設定方法については、実施の形態１において記載した通りである。

次に、ロジック制御部４００は、マスター回路３００を起動する（ステップＳ２）。ここで、可変コンデンサ１９２、１９６、３０３、３０４の容量値Ｃｖａｒの初期値は、Ｃｖａｒの可変範囲の中心である。Ｃｖａｒを４ビットで制御する場合、Ｃｖａｒ［３：０］の初期値は「１０００」である。同様に、ｇｍアンプ１９５、３０１、３０２のトランスコンダクタンス値ｇｍの初期値は、トランスコンダクタンス値の可変範囲の中心である。ｇｍを８ビットで制御する場合、ｇｍ［７：０］の初期値は「１０００００００」である。

ロジック制御部４００は、マスター回路３００の発振周波数ｆ０と、あるべき周波数との期待値とが、Ｃｖａｒの制御範囲内の誤差を有しているか否かを比較する（ステップＳ３）。例えば、Ｃｖａｒ制御によって１ＭＨｚ以上の発振周波数の可変が可能である場合、マスター回路３００の発振周波数ｆ０と、あるべき周波数の期待値とに１ＭＨｚ以上の誤差があるか否かを比較する。あるいは、Ｃｖａｒ制御によって３％以上の発振周波数の可変が可能である場合、マスター回路３００の発振周波数ｆ０と、あるべき周波数の期待値とに３％以上の誤差があるか否かを比較する。

誤差がＣｖａｒの制御範囲に属する場合（Ｃｖａｒの制御範囲内で誤差が最小でない場合）、Ｃｖａｒ制御線４０６により、Ｃｖａｒの制御を行う（ステップＳ４）。これにより、発振周波数ｆ０を可変する。発振周波数ｆ０の可変に伴い、バンドパスフィルタ回路１００のセンター周波数ｆ１も可変される。センター周波数ｆ１の可変とともに、共振周波数ｆ２、ｆ３も可変される。

ステップＳ４の後、ロジック制御部４００は、マスター回路３００の発振周波数ｆ０と、あるべき周波数との期待値とが、Ｃｖａｒの制御範囲内の誤差を有しているか否かを再度比較する（ステップＳ３）。

なお、ロジック制御部４００は、２分探索法をもちいて、ステップＳ３及びステップＳ４の処理を行う。

ロジック制御部４００は、発振周波数ｆ０と、あるべき周波数の期待値との誤差がＣｖａｒの制御範囲よりも小さい場合（誤差がＣｖａｒの制御範囲に属しない場合）、発振周波数ｆ０とあるべき周波数の期待値とが、ｇｍの制御範囲内の誤差を有しているか否かを比較する（ステップＳ５）。例えば、ｇｍ制御によって３０ｋＨｚ以上の発振周波数の可変が可能である場合、マスター回路３００の発振周波数ｆ０と、あるべき周波数の期待値とに３０ｋＨｚ以上の誤差があるか否かを比較する。あるいは、ｇｍ制御によって０．１％以上の発振周波数ｆ０の可変が可能である場合、マスター回路３００の発振周波数ｆ０と、あるべき周波数の期待値とに０．１％以上の誤差があるか否かを比較する。

誤差がｇｍの制御範囲内に属する場合（ｇｍの制御範囲内で誤差が最小でない場合）、ｇｍ制御線４０７により、ｇｍの制御を行う（ステップＳ６）。これにより、発振周波数ｆ０を可変する。発振周波数ｆ０の可変に伴い、バンドパスフィルタ回路１００のセンター周波数ｆ１も可変される。センター周波数ｆ１の可変とともに、共振周波数ｆ２、ｆ３も可変される。

ステップＳ６の後、ロジック制御部４００は、マスター回路３００の発振周波数ｆ０と、あるべき周波数との期待値とが、ｇｍの制御範囲内の誤差を有しているか否かを再度比較する（ステップＳ５）。ロジック制御部４００は、ステップＳ３及びステップＳ４と同様に、２分探索法をもちいて、ステップＳ５及びステップＳ６の処理を行う。

誤差がｇｍの制御範囲よりも小さい場合（誤差がｇｍの制御範囲内に属しない場合）、発振周波数ｆ０は期待値と略同一とみなし、動作を終了する。以上のようにして、ステップＳ１においてバンドパスフィルタ回路１００の通過帯域幅を、ステップＳ３〜Ｓ６においてバンドパスフィルタ回路１００のセンター周波数ｆ１を、それぞれ適切にチューニングすることができる。

なお、ステップＳ５、ステップＳ６に示したｇｍ制御を常時行うことにより、温度変動、電源電圧変動に対するスレーブ回路１００のセンター周波数ｆ１の周波数変動を抑えることが出来る。つまり、マスター回路３００の発振周波数を常時モニターしてｇｍ制御を常時行うことにより、マスター回路３００の発振周波数を期待値と略同一の値にすることが出来る。マスター回路３００の発振周波数とスレーブ回路１００のセンター周波数は１対１に対応しているため、スレーブ回路１００のセンター周波数ｆ１も略一定の値にすることが出来る。つまり、温度・電源電圧変動によるスレーブ回路１００のセンター周波数ｆ１の変動を抑えられる。

以上に示したマスタースレーブシステム５００の構成及び動作について改めてまとめると、以下の通りである。

バンドパスフィルタ回路１００は、ｇｍ−Ｃ回路による全差動型のジャイレータ変換を用いて、等価的に容量値をインダクタンス値に変換している。それにより、バンドパスフィルタ回路１００は、等価的なインダクタ・容量（ＬＣ）型のバンドパスフィルタを構成する。

まず、バンドパスフィルタ回路１００のインダクタンス値Ｌと容量値Ｃを、近似式（式２０）〜（式２７）に従い、それぞれ逆に可変する。これにより、バンドパスフィルタ回路１００のセンター周波数を実質的に変化させずに、帯域幅を可変することができる。

次に、バンドパスフィルタ回路１００のセンター周波数ｆ１を、マスタースレーブ型フィルタの調整方法を用いて調整を行う。マスター回路３００は、ｇｍ−Ｃ回路であり、バンドパスフィルタ回路１００（スレーブ回路）と同様に全差動ジャイレータ変換を用いることで、ＬＣ型発振回路を構成している。この構成を用いることで、マスター回路３００の発振周波数ｆ０と、バンドパスフィルタ回路１００のセンター周波数ｆ１、共振周波数ｆ２及びｆ３との相関性を大きくすることが見込まれる。これにより、マスター回路３００の発振周波数ｆ０を調節することにより、バンドパスフィルタ回路１００のセンター周波数ｆ１、共振周波数ｆ２及びｆ３をより高精度にモニターすることができる。

一般に、電子フィルタをＩＣに内蔵化させる場合、ＩＣの素子ばらつきによるフィルタ周波数の特性ばらつきと温度変動が問題となる。本実施の形態にかかるマスタースレーブシステム５００により、電子フィルタの製造ばらつきと温度変動をチューニング補正することができる。

また、本実施の形態にかかるマスタースレーブシステム５００においては、バンドパスフィルタ回路１００（スレーブ回路）、マスター回路３００においてジャイレータ変換を用いることにより、インダクタを用いることなく、ＩＣ内部で実現が容易なコンデンサによってＬＣフィルタを構成できる。

マスタースレーブシステム５００においては、マスター回路３００の発振周波数ｆ０が所望の値となる様に、マスター回路３００およびバンドパスフィルタ回路１００のトランスコンダクタンス値と容量値Ｃを同様に調整している。このとき、トランスコンダクタンス値と容量値Ｃの両方をともに可変することで、広い周波数の調整が可能である。

このマスタースレーブシステムは、ＰＬＬを用いず、ｇｍ−Ｃ発振回路であるマスター回路の発振周波数をカウントすることによって、フィルタのカットオフ周波数をチューニングする。そのため、ＰＬＬを用いるシステムに比べて回路規模が小さく、ＩＣに搭載するのにより適している。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、バンドパスフィルタ回路１００の可変コンデンサ、ｇｍアンプの数は図２に示した例に限られない。

図１４において示したバンドパスフィルタ回路１００のセンター周波数及び帯域幅のチューニングにおいて、先にステップＳ２〜Ｓ６において示したセンター周波数の設定を行った後、ステップＳ１に示した帯域幅の設定を行うようにしてもよい。

なお、実施の形態２において、マスター回路３００は、図１１に示したような構成でなくともよい。マスター回路３００は、Ｌ部３５０に相当するインダクタンス値の設定部及びＣ部３６０に相当する容量値の設定部を備える共振回路部が備えられていれば、他の構成でもよい。マスター回路３００は、共振回路部により、発振周波数ｆ０の発振振動をロジック制御部４００に出力する。これにより、マスター回路３００は、バンドパスフィルタ回路１００と同様のＬＣ共振が可能となるため、上述の通り、バンドパスフィルタ回路１００のセンター周波数ｆ１及び共振周波数ｆ２、ｆ３と、マスター回路３００の発振周波数ｆ０との相関性を大きくすることができる。

なお、マスター回路３００のインダクタンス値の設定部は、ｇｍアンプ部及び可変容量部を備えている。当該ｇｍアンプ部が設定するトランスコンダクタンス値及び当該可変容量部が設定する容量値によって、インダクタンス値が設定される。この詳細については、実施の形態に上述した通りである。マスター回路３００の容量値の設定部は、可変容量部を備えている。この詳細についても同様である。

なお、実施の形態２において、ロジック制御部４００は、マスター回路３００における可変ｇｍアンプ３０１、３０２又は可変コンデンサ３０３、３０４のどちらかを調節することにより、第５ｇｍアンプ部が設定するインダクタンス値、あるいは第９可変容量部及び第１０可変容量部が設定する容量値を可変してもよい。これにより、発振周波数ｆ０を変化させることができる。上述の通り、この発振周波数ｆ０の変化に応じて、ロジック制御部４００は、センター周波数ｆ１、共振周波数ｆ２及びｆ３を変化させる。

なお、実施の形態２において、Ｃｖａｒ制御線４０６は、接続されている全ての可変コンデンサの容量値を変化させるとしたが、必ずしも全ての接続された可変コンデンサの容量値を変化させなくてもよい。ｇｍ制御線４０７も同様に、全ての可変ｇｍアンプを制御して変化させなくともよい。上述の通り、発振周波数ｆ０の変化に応じて、バンドパスフィルタ回路１００における第１可変容量部〜第６可変容量部が設定する容量値、前記第１ｇｍアンプ部〜第６ｇｍアンプ部が設定するトランスコンダクタンス値の少なくともいずれかを可変することにより、前記バンドパスフィルタ回路のインダクタンス値Ｌ１、Ｌ２、Ｌ３、容量値Ｃ１、Ｃ２、Ｃ３の少なくともいずれかを可変して、前記バンドパスフィルタ回路のセンター周波数ｆ１、前記共振周波数ｆ２、ｆ３の少なくともいずれかを変化させてもよい。それにより、ロジック制御部４００は、バンドパスフィルタ回路１００のセンター周波数又は通過帯域幅を任意に調整することができる。

実施の形態１に記載のバンドパスフィルタ回路の制御方法は、制御プログラムにより、コンピュータに実行させることが可能である。さらに、いわゆるシーケンサ（プログラマブルロジックコントローラ）等のロジック回路により、バンドパスフィルタ回路の制御方法を実行させることもできる。図１４に記載した、実施の形態２におけるマスタースレーブシステムの制御も、同様にして実行させることができる。

１０ ビット制御線
１１、１２、１３、１４ 容量部
２１、２２、２３、２４ コンデンサ
３１、３２、３３、３４ ＭＯＳスイッチ
４１、４２、４３、４４、４５、４６、４７、５１、５２、５３、５４、５５、５６、５７、５８ ＭＯＳトランジスタ
４０ 差動アンプ部
５０ コモンモードフィードバック部
５９ 抵抗
６０ コンデンサ
７１ Ｂｉａｓ端子
７２ ＶＤＤ端子
７３ ＶＧ端子
７４ ＶＩＮ＋端子
７５ ＶＩＮ−端子
７６ ＶＯＵＴ−端子
７７ ＶＯＵＴ＋端子
７８ ＶＣＭ端子
１００ バンドパスフィルタ回路
１０１ 第１ＬＣフィルタ回路部
１０２ 第２ＬＣフィルタ回路部
１０３ 第３ＬＣフィルタ回路部
１０４ 第４ＬＣフィルタ回路部
１０５ 制御部
１０６ 集積回路
１１０、１８０ Ｒ部
１２０、１４０、１５０、１６０ Ｌ部
１３０、１４７−１、１４７−２、１５７−１、１５７−２、１７０ Ｃ部
１１１、１２１、１２２、１４１、１４２、１４３、１４４、１５１、１５２、１５３、１５４、１６１、１６２、１８１ 可変ｇｍアンプ
１２３、１２４、１３１、１３２、１４５、１４６、１４８、１４９、１５５、１５６、１５８、１５９、１６３、１６４、１７１、１７２ 可変コンデンサ
１２５ インダクタ設定回路
１２６、１２７ ｇｍアンプ
１２８ コンデンサ
１９１ Ｃ部
１９２、１９３ 可変コンデンサ
１９４ Ｌ部
１９５ ｇｍアンプ
１９６、１９７ 可変コンデンサ
２００ 等価回路
２０１ 第１ＬＣフィルタ回路部
２０２ 第２ＬＣフィルタ回路部
２０３ 第３ＬＣフィルタ回路部
２０４ 第４ＬＣフィルタ回路部
２１０、２８０ 可変抵抗
２２０、２４０、２５０、２６０ 可変インダクタ
２３０、２４７、２５７、２７０ 可変コンデンサ
３００ マスター回路
３０１、３０２ 可変ｇｍアンプ
３０３、３０４ 可変コンデンサ
３１０ 発振アンプ部
３１１、３３１ ｇｍアンプ
３２０ 共振回路部
３３０ 負性抵抗部
３４０ Ｒ部
３４１、３５１、３５２ 可変ｇｍアンプ
３５０ Ｌ部
３５３、３５４、３６１、３６２、３７５、３７６ 可変コンデンサ
３６０ Ｃ部
３７０ 等価回路
３７１、３７２ 可変抵抗
３７３、３７４ 可変インダクタ
４００ ロジック制御部
４０１ カウンタ
４０２ 比較・演算部
４０３ ｇｍ・Ｃ制御部
４０４、４０５、４０６、４０７ 制御線
４０８ Ｄ／Ａコンバータ
５００ マスタースレーブシステム

Claims (12)

1. 楕円関数型のバンドパスフィルタ回路及びその制御部を備え、
   前記バンドパスフィルタ回路は、第１ＬＣフィルタ回路部と、第２ＬＣフィルタ回路部と、第３ＬＣフィルタ回路部と、第４ＬＣフィルタ回路部と、を少なくとも備え、前記第１ＬＣフィルタ回路部、第２ＬＣフィルタ回路部、第３ＬＣフィルタ回路部及び第４ＬＣフィルタ回路部は直列に接続されており、
   前記第１ＬＣフィルタ回路部は、第１ｇｍアンプ部及び第１可変容量部を備える第１インダクタンス設定部と、第２可変容量部を備える第１容量設定部と、を備え、
   前記第２ＬＣフィルタ回路部は、第２ｇｍアンプ部及び第３可変容量部を備える第２インダクタンス設定部と、第４可変容量部を備える第２容量設定部と、を備え、
   前記第３ＬＣフィルタ回路部は、第３ｇｍアンプ部及び第５可変容量部を備える第３インダクタンス設定部と、第６可変容量部を備える第３容量設定部と、を備え、
   前記第４ＬＣフィルタ回路部は、第４ｇｍアンプ部及び第７可変容量部を備える第４インダクタンス設定部と、第８可変容量部を備える第４容量設定部と、を備え、
   前記第１インダクタンス設定部が設定するインダクタンス値Ｌ１、前記第１容量設定部が設定する容量値Ｃ１、前記第４インダクタンス設定部が設定するインダクタンス値Ｌ４及び第４容量設定部が設定する容量値Ｃ４により、前記バンドパスフィルタ回路のセンター周波数ｆ１は
   

   

   で設定され、
   前記第２インダクタンス設定部が設定するインダクタンス値Ｌ２及び前記第２容量設定部が設定する容量値Ｃ２により、前記バンドパスフィルタ回路の共振周波数ｆ２は、
   

   

   で設定され、
   前記第３インダクタンス設定部が設定するインダクタンス値Ｌ３及び前記第３容量設定部が設定する容量値Ｃ３により、前記バンドパスフィルタ回路の共振周波数ｆ３は、
   

   

   で設定されており、
   前記制御部は、少なくとも前記第３可変容量部〜第６可変容量部のいずれかの容量値を変化させて、インダクタンス値Ｌ２、Ｌ３、容量値Ｃ２、Ｃ３のいずれかを可変させることにより、前記共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる、
   集積回路。
2. 前記制御部は、前記共振周波数ｆ２及びｆ３を、変化率が実質的に同じになるように変化させる、
   請求項１に記載の集積回路。
3. 前記制御部は、前記容量値Ｃ２、Ｃ３及び前記インダクタンス値Ｌ２、Ｌ３を、固定定数Ｃｒ２、Ｃｒ３、Ｌｒ２、Ｌｒ３及び
   ｘ＾２＜＜１・・・（式４）
   ｙ＾２＜＜１・・・（式５）
   を満たすパラメータｘ、ｙにより、
   Ｃ２＝Ｃｒ２×（１＋ｘ）・・・（式６）
   Ｌ２＝Ｌｒ２×（１−ｙ）・・・（式７）
   Ｃ３＝Ｃｒ３×（１＋ｙ）・・・（式８）
   Ｌ３＝Ｌｒ３×（１−ｘ）・・・（式９）
   のように可変する、請求項２に記載の集積回路。
4. 前記制御部は、前記容量値Ｃ１、Ｃ４及び前記インダクタンス値Ｌ１、Ｌ４を、固定定数Ｃｒ１、Ｃｒ４、Ｌｒ１、Ｌｒ４及び
   ｚ＾２＜＜１・・・（式１０）
   を満たすパラメータｚにより、
   Ｃ１＝Ｃｒ１×（１＋ｚ）・・・（式１１）
   Ｌ１＝Ｌｒ１×（１−ｚ）・・・（式１２）
   Ｃ４＝Ｃｒ４×（１＋ｚ）・・・（式１３）
   Ｌ４＝Ｌｒ４×（１−ｚ）・・・（式１４）
   のように可変する、請求項３に記載の集積回路。
5. 前記パラメータｘ、ｙ及びｚは、重み付け定数ａ及びｂにより
   ｘ＝ａ×ｚ・・・（式１５）
   ｙ＝ｂ×ｚ・・・（式１６）
   と表される、請求項４に記載の集積回路。
6. 前記集積回路は、マスター回路をさらに備え、
   前記マスター回路は、第５インダクタンス設定部及び第５容量設定部を備えた共振回路部を少なくとも備え、前記共振回路部により発振周波数ｆ０の発振信号を前記制御部に対して出力し、
   前記第５インダクタンス設定部は、第５ｇｍアンプ部及び第９可変容量部を備え、前記第５ｇｍアンプ部が設定するトランスコンダクタンス値及び第９可変容量部が設定する容量値によってインダクタンス値を設定し、
   前記第５容量設定部は、第１０可変容量部を備え、前記第１０可変容量部によって容量値を設定し、
   前記制御部は、前記発振信号に基づき、前記マスター回路の前記第５ｇｍアンプ部が設定するトランスコンダクタンス値、前記第９可変容量部及び前記第１０可変容量部が設定する容量値の少なくともいずれかを可変することにより、前記第５インダクタンス設定部が設定するインダクタンス値若しくは前記第５容量設定部が設定する容量値、又はその両方を可変し、それにより前記発振周波数ｆ０を変化し、
   さらに前記発振周波数ｆ０の変化に応じて、前記第１可変容量部〜第８可変容量部が設定する容量値、前記第１ｇｍアンプ部〜第４ｇｍアンプ部が設定するトランスコンダクタンス値の少なくともいずれかを可変することにより、前記バンドパスフィルタ回路のインダクタンス値Ｌ１、Ｌ２、Ｌ３、Ｌ４、容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４の少なくともいずれかを可変して、前記バンドパスフィルタ回路の前記センター周波数ｆ１、前記共振周波数ｆ２、ｆ３の少なくともいずれかを変化させる、
   請求項５に記載の集積回路。
7. 前記マスター回路は、発振アンプ部と、前記発振アンプ部に直列に接続される前記共振回路部と、前記共振回路部に直列に接続される負性抵抗部と、を備え、
   前記発振アンプ部及び前記負性抵抗部は、ｇｍアンプを備え、
   前記共振回路部において、前記第５インダクタンス設定部及び前記第５容量設定部は、信号伝達配線と接地配線の間に並列に接続されている、
   請求項６に記載の集積回路。
8. 前記第１〜第８可変容量部は、容量値の調節が可能な第１の可変コンデンサ及び第２の可変コンデンサを備え、
   前記制御部は、
   前記第１の可変コンデンサの容量値を調節して、少なくとも前記第３可変容量部〜第６可変容量部のいずれかの容量値を可変することにより、前記インダクタンス値Ｌ２、Ｌ３、容量値Ｃ２、Ｃ３のいずれかを可変して、前記共振周波数ｆ２及び共振周波数ｆ３を変化させ、
   前記発振周波数ｆ０の変化に応じて前記第２の可変コンデンサの容量値を調節して、少なくとも前記第１可変容量部〜第８可変容量部のいずれかの容量値を可変することにより、前記インダクタンス値Ｌ１、Ｌ２、Ｌ３、Ｌ４、前記容量値Ｃ１、Ｃ２、Ｃ３、Ｌ４のいずれかを可変して、前記センター周波数ｆ１、前記共振周波数ｆ２、ｆ３の少なくともいずれかを変化させる、
   請求項６又は７に記載の集積回路。
9. 前記バンドパスフィルタ回路は、３次以上の楕円関数型のバンドパスフィルタ回路である、
   請求項１ないし８のいずれか一項に記載の集積回路。
10. 楕円関数型のバンドパスフィルタ回路の制御方法であって、
    前記バンドパスフィルタ回路は、第１ＬＣフィルタ回路部と、前記第１ＬＣフィルタ回路部に直列に接続される第２ＬＣフィルタ回路部と、前記第２ＬＣフィルタ回路部に直列に接続される第３ＬＣフィルタ回路部と、前記第３ＬＣフィルタ回路部に直列に接続される第４ＬＣフィルタ回路部と、を少なくとも備え、
    前記第１ＬＣフィルタ回路部は、第１ｇｍアンプ部及び第１可変容量部を備える第１インダクタンス設定部と、第２可変容量部を備える第１容量設定部と、を備え、
    前記第２ＬＣフィルタ回路部は、第２ｇｍアンプ部及び第３可変容量部を備える第２インダクタンス設定部と、第４可変容量部を備える第２容量設定部と、を備え、
    前記第３ＬＣフィルタ回路部は、第３ｇｍアンプ部及び第５可変容量部を備える第３インダクタンス設定部と、第６可変容量部を備える第３容量設定部と、備え、
    前記第４ＬＣフィルタ回路部は、第４ｇｍアンプ部及び第７可変容量部を備える第４インダクタンス設定部と、第８可変容量部を備える第４容量設定部と、を備え
    前記第１インダクタンス設定部が設定するインダクタンス値Ｌ１、前記第１容量設定部が設定する容量値Ｃ１、前記第４インダクタンス設定部が設定するインダクタンス値Ｌ４及び第４容量設定部が設定する容量値Ｃ４により、前記バンドパスフィルタ回路のセンター周波数ｆ１は
    

    

    で設定され、
    前記第２インダクタンス設定部が設定するインダクタンス値Ｌ２、前記第２容量設定部が設定する容量値Ｃ２により、前記バンドパスフィルタ回路の共振周波数ｆ２は、
    

    

    で設定され、
    前記第３インダクタンス設定部が設定するインダクタンス値Ｌ３、前記第３容量設定部が設定する容量値Ｃ３により、前記バンドパスフィルタ回路の共振周波数ｆ３は、
    

    

    で設定されており、
    少なくとも前記第３可変容量部〜第６可変容量部のいずれかの容量値を変化させて、前記インダクタンス値Ｌ２、Ｌ３、容量値Ｃ２、Ｃ３のいずれかを変化させることにより、前記共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる、
    バンドパスフィルタ回路の制御方法。
11. 請求項１０に記載のバンドパスフィルタ回路の制御方法をコンピュータに実行させるための制御プログラム。
12. 請求項１０に記載のバンドパスフィルタ回路の制御方法を実行するロジック回路。

Images