JP2013012569A - Electronic apparatus - Google Patents
Electronic apparatus Download PDFInfo
- Publication number
- JP2013012569A JP2013012569A JP2011143966A JP2011143966A JP2013012569A JP 2013012569 A JP2013012569 A JP 2013012569A JP 2011143966 A JP2011143966 A JP 2011143966A JP 2011143966 A JP2011143966 A JP 2011143966A JP 2013012569 A JP2013012569 A JP 2013012569A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- connection land
- heat sink
- solder
- electrode connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
本発明は、QFN(クワッド・フラット・ノンリード)パッケージを、基板上にはんだ接続してなる電子装置に関する。 The present invention relates to an electronic device in which a QFN (quad flat non-lead) package is soldered on a substrate.
一般に、この種の電子装置としては、たとえば特許文献1に記載のものが提案されている。ここで、QFNパッケージは、ヒートシンクと、ヒートシンクの外周に設けられた端子電極と、ヒートシンクおよび端子電極を封止するモールド樹脂とを有し、モールド樹脂の一面にてヒートシンクの一面および端子電極の一面がモールド樹脂より露出してなるものである。
In general, as this type of electronic device, for example, one described in
一方、基板は回路基板などであるが、このような基板には、一面にソルダーレジスト、ヒートシンク接続ランドおよび端子電極接続ランドが備えられているのが通常である(たとえば、特許文献2参照)。ここで、ヒートシンク接続ランドおよび端子電極接続ランドは、ソルダーレジストに設けられた開口部を介してソルダーレジストより露出している。 On the other hand, the substrate is a circuit board or the like, but such a substrate is usually provided with a solder resist, a heat sink connection land, and a terminal electrode connection land on one surface (see, for example, Patent Document 2). Here, the heat sink connection land and the terminal electrode connection land are exposed from the solder resist through an opening provided in the solder resist.
そして、パッケージにおけるモールド樹脂の一面を基板の一面に対向させて、ヒートシンクの一面とヒートシンク接続ランドとが対向するとともに、端子電極の一面と端子電極接続ランドとが対向した状態で、モールドパッケージが基板の一面に搭載されている。そして、ヒートシンクの一面とヒートシンク接続ランドとの間、および、端子電極の一面と端子電極接続ランドとの間が、はんだを介して接続されている。 The mold package is mounted on the substrate in a state where one surface of the mold resin in the package is opposed to one surface of the substrate, one surface of the heat sink is opposed to the heat sink connection land, and one surface of the terminal electrode is opposed to the terminal electrode connection land. It is mounted on one side. The one surface of the heat sink and the heat sink connection land and the one surface of the terminal electrode and the terminal electrode connection land are connected via solder.
ところで、このような電子装置においては、小型化、高密度化の目的で、QFNパッケージの端子電極の狭ピッチ化が要望されている。しかしながら、それに伴い、端子電極のサイズが小さくなり、基板側の端子電極接続ランドとのはんだを介した接続面積が減少することになり、その影響で、はんだ接続寿命が悪化するなどの問題が生じる。 By the way, in such an electronic device, the pitch of the terminal electrodes of the QFN package is required to be narrowed for the purpose of miniaturization and high density. However, along with this, the size of the terminal electrode is reduced, and the connection area via the solder with the terminal electrode connection land on the substrate side is reduced, which causes problems such as deterioration of the solder connection life. .
このような問題に対して、本発明者は、モールドパッケージと基板との間におけるはんだの厚さを厚くすること、すなわち、ヒートシンクとヒートシンク接続ランドとの間のはんだ、および、端子電極の一面と端子電極接続ランドとの間のはんだの厚さを厚くすることで、はんだ接続寿命を向上させることを考えた。 In response to such a problem, the inventor increases the thickness of the solder between the mold package and the substrate, that is, the solder between the heat sink and the heat sink connection land, and one surface of the terminal electrode. We thought to increase the solder connection life by increasing the thickness of the solder between the terminal electrode connection lands.
一般に、はんだ厚さを増すと、はんだ層に生じる歪みが低減でき、従って、はんだ接続寿命を向上できるという関係があるためであり、この関係を利用して、電子装置において、はんだ厚さを大きくする構成を採用すればよいと考えた。 In general, when the solder thickness is increased, the distortion generated in the solder layer can be reduced, and therefore, the solder connection life can be improved. By using this relationship, the solder thickness is increased in the electronic device. I thought that it would be good to adopt the structure to do.
本発明は、上記事情に鑑みてなされたものであり、QFNパッケージを、基板上にはんだ接続してなる電子装置において、はんだの厚さを厚く確保するのに適した新規な構成を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a novel configuration suitable for securing a thick solder in an electronic device in which a QFN package is solder-connected on a substrate. With the goal.
上記目的を達成するため、請求項1に記載の発明においては、ヒートシンク接続ランド(210)における周辺部に、ソルダーレジスト(230)がオーバーラップしており、ヒートシンク接続ランド(210)におけるソルダーレジスト(230)よりも内側の部位に、はんだ(300)が存在しており、オーバーラップしたソルダーレジスト(230)を介して、モールドパッケージ(100)とヒートシンク接続ランド(210)とが接触することで、モールドパッケージ(100)と基板(200)との間におけるはんだ(300)の厚さが規定されていることを特徴とする。 In order to achieve the above object, in the first aspect of the present invention, the solder resist (230) overlaps the peripheral portion of the heat sink connection land (210), and the solder resist ( 230), the solder (300) exists in the inner part, and the mold package (100) and the heat sink connection land (210) are in contact with each other through the overlapping solder resist (230). The thickness of the solder (300) between the mold package (100) and the substrate (200) is defined.
それによれば、ヒートシンク接続ランド(210)における周辺部にて、当該ヒートシンク接続ランド(210)とモールドパッケージ(100)とが、ソルダーレジスト(230)を介して接触することで、このソルダーレジスト(230)がスペーサの機能を果たし、モールドパッケージ(100)と基板(200)との間における、はんだ(300)の厚さが規定されるため、当該はんだ(300)の厚さを厚く確保することが可能となる。 According to this, the heat sink connection land (210) and the mold package (100) are in contact with each other through the solder resist (230) at the peripheral portion of the heat sink connection land (210). ) Serves as a spacer, and the thickness of the solder (300) is defined between the mold package (100) and the substrate (200), so that the thickness of the solder (300) can be ensured to be large. It becomes possible.
ここで、請求項2に記載の発明では、請求項1に記載の電子装置において、ソルダーレジスト(230)の開口部(231)内にて、端子電極接続ランド(220)は、当該端子電極接続ランド(220)における端子電極(120)と対向する部位の一部が除去された形状とされており、この端子電極接続ランド(220)が除去されている部位においては、はんだ(300)は、端子電極(120)の一面(121)と端子電極接続ランド(220)との間からはみ出して、端子電極接続ランド(220)における厚さ方向の側面(221)まで回り込んでいることを特徴とする(図1、図4、図5等参照)。
Here, in the invention according to
それによれば、端子電極(120)と端子電極接続ランド(220)とを接続するはんだ(300)については、端子電極(120)の一面(121)と端子電極接続ランド(220)との間に位置する部分だけでなく、開口部(231)内にて端子電極接続ランド(220)が除去された部位に回り込んだ分も追加されて、はんだ(300)の量を多いものにできるから、はんだ(300)に生じる応力緩和効果が大きくなり、はんだ接続寿命を向上させることができる。 According to this, regarding the solder (300) that connects the terminal electrode (120) and the terminal electrode connection land (220), between the one surface (121) of the terminal electrode (120) and the terminal electrode connection land (220). Since not only the portion that is positioned, but also the portion that wraps around the portion where the terminal electrode connection land (220) is removed in the opening (231) can be added, the amount of solder (300) can be increased, The stress relaxation effect generated in the solder (300) is increased, and the solder connection life can be improved.
また、請求項3に記載の発明では、請求項2に記載の電子装置において、端子電極接続ランド(220)における端子電極(120)と対向する部位の一部とは、端子電極接続ランド(220)における端子電極(120)の外側端部(124)と対向する部位であって、端子電極接続ランド(220)は、端子電極(120)の外側端部(124)と対向する部位が除去された形状とされたものであることを特徴とする(図4参照)。 According to a third aspect of the present invention, in the electronic device according to the second aspect, the part of the terminal electrode connection land (220) facing the terminal electrode (120) is a part of the terminal electrode connection land (220). ) In the portion facing the outer end portion (124) of the terminal electrode (120) in the terminal electrode connection land (220), the portion facing the outer end portion (124) of the terminal electrode (120) is removed. It is characterized by having a shape (see FIG. 4).
それによれば、応力が集中する端子電極(120)の外周端部(124)の下にて、端子電極接続ランド(220)を除去し、はんだ(300)の量を多くすることで、はんだ接続寿命を向上させることができる。 According to this, the terminal electrode connection land (220) is removed under the outer peripheral end (124) of the terminal electrode (120) where the stress is concentrated, and the amount of solder (300) is increased, so that the solder connection is achieved. Lifespan can be improved.
また、請求項4に記載の発明のように、請求項2または請求項3に記載の電子装置においては、端子電極接続ランド(220)における端子電極(120)と対向する部位の一部とは、端子電極接続ランド(220)における端子電極(120)の内側端部(125)と対向する部位であって、端子電極接続ランド(220)は、端子電極(120)の内側端部(125)と対向する部位が除去された形状とされたものにできる(図1、図5参照)。
Further, as in the invention according to
ここで、請求項4の発明においては、端子電極接続ランド(220)における端子電極(120)と対向する部位の一部、すなわち上記除去されている部位とは、端子電極(120)の内側端部(125)と対向する部位のみでもよいし、端子電極(120)の内側端部(125)と対向する部位および外側端部(124)と対向する部位の両部位であってもよい。
Here, in the invention of
さらに、請求項5に記載の発明では、請求項4に記載の電子装置において、端子電極接続ランド(220)における端子電極(120)と対向する部位の一部とは、端子電極接続ランド(220)における端子電極(120)の内側端部(125)と対向する部位であって、端子電極接続ランド(220)は、端子電極(120)の内側端部(125)と対向する部位の一部を除去し、残部を残した形状をなすものであり、
さらに、端子電極接続ランド(220)は、端子電極(120)の内側端部(125)と対向する部位のうち除去されていない残部から、端子電極(120)の内側端部(125)よりもモールドパッケージ(100)の内側へ延長された部位(223)を有する形状とされており、この延長された部位(223)にソルダーレジスト(230)がオーバーラップしており、当該オーバーラップしたソルダーレジスト(230)を介して、モールドパッケージ(100)と端子電極接続ランド(220)とが接触していることを特徴とする(図7参照)。
Furthermore, in the invention according to
Further, the terminal electrode connection land (220) is further removed than the inner end (125) of the terminal electrode (120) from the remaining part of the portion facing the inner end (125) of the terminal electrode (120) that is not removed. The mold package (100) has a shape having a portion (223) extended inward, and the solder resist (230) overlaps the extended portion (223), and the overlapped solder resist The mold package (100) and the terminal electrode connection land (220) are in contact with each other through (230) (see FIG. 7).
それによれば、ヒートシンク接続ランド(210)だけでなく、さらに、端子電極接続ランド(220)においても、ソルダーレジスト(230)によるスペーサ機能が発揮されるため、はんだ(300)厚さの確保の点で好ましい。 According to this, since the spacer function by the solder resist (230) is exhibited not only in the heat sink connection land (210) but also in the terminal electrode connection land (220), the thickness of the solder (300) is ensured. Is preferable.
また、請求項6に記載の発明のように、請求項2ないし請求項4のいずれか1つに記載の電子装置においては、ソルダーレジスト(230)の開口部(231)内における端子電極接続ランド(220)が除去されている部位は、端子電極接続ランド(220)に設けられた複数個の孔(224)として構成されているものとしてもよい(図11参照)。
Further, as in the invention described in claim 6, in the electronic device described in any one of
また、請求項7に記載の発明では、請求項1ないし請求項6のいずれか1つに記載の電子装置において、ヒートシンク(110)の一面(111)は矩形であり、ヒートシンク接続ランド(210)の平面形状は、ヒートシンク(110)の一面(111)に対応した矩形であり、ソルダーレジスト(230)は、ヒートシンク接続ランド(210)の周辺部のうち四隅部(211)を除く部位にてオーバーラップしており、四隅部(211)とヒートシンク(110)の一面(111)における四隅部とがはんだ(300)を介して接続されていることを特徴とする(図9、図10参照)。 According to a seventh aspect of the present invention, in the electronic device according to any one of the first to sixth aspects, the one surface (111) of the heat sink (110) is rectangular, and the heat sink connection land (210). The planar shape is a rectangle corresponding to one surface (111) of the heat sink (110), and the solder resist (230) is over at a portion of the peripheral portion of the heat sink connection land (210) except for the four corners (211). The four corners (211) and the four corners on one surface (111) of the heat sink (110) are connected via solder (300) (see FIGS. 9 and 10).
それによれば、応力集中の大きいヒートシンク(110)の四隅部がはんだ接続されるので、接続強度の向上が期待できる。 According to this, since the four corners of the heat sink (110) having a large stress concentration are solder-connected, an improvement in connection strength can be expected.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置S1の概略断面構成を示す図であり、図2は、図1中のモールドパッケージ100におけるモールド樹脂130の一面131側の概略平面図であり、図3は、図1中の基板200の一面201側の概略平面図である。なお、図1は、図2中の一点鎖線A−Aに沿った断面を示している。
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of an electronic device S1 according to the first embodiment of the present invention, and FIG. 2 is a schematic plan view of one
本実施形態の電子装置S1は、大きくは、QFNパッケージであるモールドパッケージ100におけるモールド樹脂130の一面131を、基板200におけるパッケージ搭載面である一面201に対向させた状態で、モールドパッケージ100を、はんだ300を介して基板200の一面201上に搭載し、はんだ接続してなるものである。ここで、はんだ300は、一般的な共晶はんだや鉛フリーはんだなどである。
In general, the electronic device S1 of the present embodiment includes the
モールドパッケージ100は、ヒートシンク110と、ヒートシンク110の外周に設けられた端子電極120と、ヒートシンク110および端子電極120を封止するモールド樹脂130とを有している。そして、モールド樹脂130の一面131にて、ヒートシンク110の一面111および端子電極120の一面121が、モールド樹脂130より露出している。
The
ここで、ヒートシンク110は、CuやFeあるいはAlなどの放熱性および導電性に優れた板状のものである。ここでは、ヒートシンク110は典型的なものと同様に、矩形板状をなしている。
Here, the
そして、図1に示されるように、このヒートシンク110において、一方の板面である一面111がモールド樹脂130より露出し、他方の板面である他面112には、モールド樹脂130内にてパワー素子などの半導体素子140が搭載されている。そして、この半導体素子140の熱は、ヒートシンク110の一面111側にて放熱されるようになっている。
As shown in FIG. 1, in the
端子電極120は、ヒートシンク110よりも平面サイズが小さい板状のものであり、ヒートシンク110の外側に設けられている。この端子電極120、ヒートシンク110と同様、CuやFeあるいはAlなどの導電性材料よりなる。
The
ここでは、これら端子電極120、ヒートシンク110は、一般的なリードフレーム素材におけるリード部、アイランド部に相当するものである。それ以外にも、ヒートシンク110は、当該リードフレーム素材とは別体のものであって、かしめなどにより、当該リードフレーム素材と一体化されたものであってもよい。
Here, the
そして、図1に示されるように、端子電極120は、一方の板面である一面121がモールド樹脂130より露出し、他方の板面である他面122には、モールド樹脂130内にてボンディングワイヤ141が接続されている。
As shown in FIG. 1, the
このボンディングワイヤ141は、一般的な金やアルミなどよりなるもので、これにより半導体素子140と端子電極120とが電気的に接続され、半導体素子140は端子電極120を介してパッケージ外部と電気的に接続されるようになっている。
The
ここでは、図1、図2に示されるように、モールドパッケージ100は、モールド樹脂130によってヒートシンク110よりも一回り大きい矩形板状の本体が構成されているが、複数個の端子電極120は、ヒートシンク110の各辺の外側にてモールド樹脂130の各辺の端部に配置され、全体として矩形枠状に配列されている。
Here, as shown in FIGS. 1 and 2, the
また、ここでは端子電極120は、ヒートシンク110から離れる方向、つまりパッケージ内側から外側に向かう方向に沿って長辺が延びる矩形板状をなしている。そして、端子電極120におけるパッケージ内側に位置する内側端部125、パッケージ外側に位置する外側端部124は、端子電極120の短辺となっている。
Further, here, the
そして、ここでは、端子電極120の一面121だけでなく、端子電極120の外側端部124に位置する側面123も、モールド樹脂130の側面にてモールド樹脂130より露出している。
Here, not only the one
そして、モールド樹脂130は、上記各ランド110、120の露出形態を採用しつつ、これらヒートシンク110、端子電極120、半導体素子140およびボンディングワイヤ141を封止し、これらを保護している。このモールド樹脂130は、エポキシ樹脂などの一般的なモールド材よりなり、パッケージ本体、ここでは矩形板状の本体を区画するものである。
The
このように、本実施形態のモールドパッケージ100においては、本体を区画するモールド樹脂130の一面131の中央部側にてヒートシンク110が露出し、周辺部にて端子電極120が露出しており、典型的なQFNパッケージが構成されている。
Thus, in the
次に、本電子装置における基板200は、一般的なプリント基板より構成されるが、それ以外にも、セラミック基板などであってもかまわない。ここでは、図1、図3に示されるように、基板200は矩形板状をなしている。この基板200は、一面201にソルダーレジスト230、ヒートシンク接続ランド210および端子電極接続ランド220を有している。
Next, the
ヒートシンク接続ランド210は、Cuなどの導体材料よりなる板状をなすものである。ここでは、ヒートシンク接続ランド210はヒートシンク110に対応したサイズの矩形板状をなしている、このヒートシンク接続ランド210は、ヒートシンク110の一面111と正対して重なり合う位置に設けられ、はんだ300を介して、ヒートシンク110の一面111と電気的、機械的に接続されている。
The heat
端子電極接続ランド220は、Cuなどの導体材料よりなる板状をなすものであり、必要に応じて、表面にはんだ用のめっきが施されたものである。ここでは、端子電極接続ランド220は、端子電極120に対応したサイズの長方形板状をなしている。
The terminal
この端子電極接続ランド220は、端子電極120の一面121と重なり合う位置に設けられ、はんだ300を介して、端子電極120の一面121と電気的、機械的に接続されている。
The terminal
ここでは、端子電極接続ランド220は、端子電極120の外側端部124よりもモールドパッケージ100の外方にはみ出しており、このはみ出した部分と、モールド樹脂130より露出する端子電極120の外側端部124の側面123との間に、はんだ300の良好なフィレットが形成されている。
Here, the terminal
また、ソルダーレジスト230は、この種の装置に用いられる一般的なものであり、このソルダーレジスト230で被覆された基板200の部分に対して、はんだ300の付着防止、外部からの保護、電気絶縁特性の確保などの役割を果たすものである。このようなソルダーレジスト230は、一般的な感光性樹脂や熱硬化性樹脂よりなり、フォトリソグラフ法などによりパターニングされて形成されるものである。
Further, the solder resist 230 is a general one used in this type of apparatus. The
そして、ヒートシンク接続ランド210、端子電極接続ランド220は、このソルダーレジスト230に形成された開口部231にて露出しており、それぞれヒートシンク110、端子電極120とのはんだ付けが可能となっている。
The heat
このような本実施形態の電子装置S1において、基板200の一面201側では、ヒートシンク接続ランド210における周辺部に、ソルダーレジスト230がオーバーラップしている。
In such an electronic device S1 of the present embodiment, the solder resist 230 overlaps the peripheral portion of the heat
ここでは、図3に示されるように、矩形のヒートシンク接続ランド210における各辺の端部から所定領域を、ソルダーレジスト230が被覆しており、このオーバーラップしたソルダーレジスト230の内郭が矩形状の開口部231を構成している。そして、この開口部231を介して、ヒートシンク接続ランド210の中央部側は、矩形状に露出している。
Here, as shown in FIG. 3, the solder resist 230 covers a predetermined region from the end of each side of the rectangular heat
そして、図1に示されるように、このヒートシンク接続ランド210におけるソルダーレジスト230よりも内側の部位、すなわち、ヒートシンク接続ランド210のうちソルダーレジスト230で被覆されずに露出している部位に、はんだ300が存在している。そして、これにより、ヒートシンク接続ランド210とヒートシンク110の一面111とがはんだ接続されている。
As shown in FIG. 1, the
それとともに、本実施形態では、図1に示されるように、当該オーバーラップしたソルダーレジスト230を介して、ヒートシンク110とヒートシンク接続ランド210とが接触することで、モールドパッケージ100と基板200との間における、はんだ300の厚さが規定されている。
At the same time, in the present embodiment, as shown in FIG. 1, the
これにより、本実施形態によれば、ヒートシンク接続ランド210における周辺部にて、当該ヒートシンク接続ランド210とモールドパッケージ100とが、オーバーラップしたソルダーレジスト230を介して接触することで、このソルダーレジスト230がスペーサの機能を果たす。そして、モールドパッケージ100と基板200との間における、はんだ300の厚さが規定されるため、当該はんだ300の厚さを厚く確保することができる。
Thus, according to the present embodiment, the heat
このような電子装置S1は、上記各ランド210、220を有する基板200に、フォトリソグラフ法などによりソルダーレジスト230を形成した後、この基板200の一面201上に、印刷などによって、はんだ300を配置し、上記モールドパッケージ100を搭載して、はんだ付けを行うことにより製造される。
In such an electronic device S1, after the solder resist 230 is formed on the
ここで、本実施形態では、ヒートシンク110とヒートシンク接続ランド210とで、当該オーバーラップしたソルダーレジスト230を挟み込むことにより、このオーバーラップしたソルダーレジスト230が、ヒートシンク接続ランド210上にてモールドパッケージ100を支持する。
Here, in the present embodiment, the overlapped solder resist 230 is sandwiched between the
そうすると、モールドパッケージ100におけるモールド樹脂130の一面131とヒートシンク接続ランド210との距離は、実質的にオーバーラップしたソルダーレジスト230の厚さ寸法(たとえば、数十μm程度)となる。
Then, the distance between one
そのため、はんだ付けの際に、このオーバーラップしたソルダーレジスト230がスペーサとなり、モールドパッケージ100と基板200との間におけるはんだ300の厚さ、すなわち、ヒートシンク110とヒートシンク接続ランド210間のはんだ300の厚さ、および、端子電極120と端子電極接続ランド220間のはんだ300の厚さが、規定される。
Therefore, during soldering, the overlapped solder resist 230 becomes a spacer, and the thickness of the
また、本実施形態では、図1に示されるように、ソルダーレジスト230の開口部231内にて、端子電極接続ランド220は、当該端子電極接続ランド220における端子電極120と対向する部位の一部が除去された形状とされている。つまり、基板200においては、開口部231にて端子電極120と正対し且つ端子電極接続ランド220が存在しない部位が設けられている。
In the present embodiment, as shown in FIG. 1, the terminal
ここでは、端子電極接続ランド220における端子電極120と対向する部位の一部は、端子電極120の内側端部125と対向する部位であり、端子電極接続ランド220は、この端子電極120の内側端部125と対向する部位が除去された形状とされている。
Here, a part of the portion facing the
具体的に図1では、ソルダーレジスト230の開口部231内にて、端子電極接続ランド220は、当該端子電極接続ランド220の内側端部全体を端子電極120の内側端部125よりもパッケージ外側に位置させることにより、当該端子電極接続ランド220における上記形状を実現している。
Specifically, in FIG. 1, in the
そして、図1に示されるように、この端子電極接続ランド220が除去されている部位においては、はんだ300は、端子電極120の一面121と端子電極接続ランド220との間からはみ出して、端子電極接続ランド220における厚さ方向の側面221まで回り込んでいる。
As shown in FIG. 1, in the portion where the terminal
つまり、開口部231内における端子電極接続ランド220が除去されている部位においては、はんだ300が端子電極接続ランド220における厚さ方向の側面221まで回り込んでいる。それにより、当該部位では、はんだ300が端子電極120と端子電極接続ランド220との距離よりも厚く形成されている。
In other words, the
このような構成によれば、端子電極120と端子電極接続ランド220とを接続するはんだ300については、端子電極120の一面121と端子電極接続ランド220との間に位置する部分だけでなく、開口部231内にて端子電極接続ランド220が除去された部位に回り込んだ分も追加されて、はんだ300の全体量を多いものにできる。そのため、はんだ300に生じる応力緩和効果が大きくなり、はんだ接続寿命が向上する。
According to such a configuration, the
(第2実施形態)
図4(a)は、本発明の第2実施形態に係る電子装置S2の概略断面構成を示す図であり、図4(b)は、(a)中の端子電極接続ランド220の概略平面図である。なお、図4(b)においては、端子電極接続ランド220に対向する端子電極120の外側端部124の位置L1を一点鎖線L1で示し、内側端部125の位置L2を一点鎖線L2で示している。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
(Second Embodiment)
FIG. 4A is a diagram showing a schematic cross-sectional configuration of an electronic device S2 according to the second embodiment of the present invention, and FIG. 4B is a schematic plan view of the terminal
図4においても、上記した図1の場合と同様、1個の開口部231に位置する端子電極接続ランド220は、端子電極120と対向する部位の一部が除去された形状とされている。
Also in FIG. 4, as in the case of FIG. 1 described above, the terminal
しかし、本実施形態では、端子電極接続ランド220における端子電極120と対向する部位の一部は、端子電極接続ランド220における端子電極120の外側端部124と対向する部位であり、本実施形態の端子電極接続ランド220は、この端子電極120の外側端部124と対向する部位が除去された形状とされている。
However, in the present embodiment, a part of the portion of the terminal
具体的には、端子電極接続ランド220の中間部における端子電極120の外側端部124と対向する部位にスリット222を入れて、当該部位を除去することにより、当該端子電極接続ランド220における上記形状を実現している。このような形状は、フォトリソグラフ法などを用いたエッチングなどにより、容易に実現できる。
Specifically, the above-described shape of the terminal
そして、この端子電極接続ランド220が除去されている部位においては、はんだ300は、端子電極120の一面121と端子電極接続ランド220との間からはみ出して、端子電極接続ランド220における厚さ方向の側面221まで回り込んでいる。ここでは、端子電極接続ランド220が除去されている部位であるスリット222の全体もしくは一部を埋めるように、はんだ300が回り込んでいる。
Then, in the portion where the terminal
ここで、端子電極120の外側端部124は、端子電極120のうちで最も応力が集中しやすい部位であるが、本実施形態によれば、この端子電極120の外周端部124の下にて、端子電極接続ランド220を除去し、はんだ300の量を多くできるから、はんだ接続寿命の向上が期待できる。
Here, the
なお、上記図1に示した端子電極接続ランド220において、さらに、本実施形態のように、端子電極120の外側端部124と対向する部位が除去された形状としてもよい。
The terminal
(第3実施形態)
図5(a)は、本発明の第3実施形態に係る電子装置S3の概略断面構成を示す図であり、図5(b)は、(a)中の端子電極接続ランド220の概略平面図である。なお、図5(b)においても、端子電極接続ランド220に対向する端子電極120の外側端部124の位置L1を一点鎖線L1で示し、内側端部125の位置L2を一点鎖線L2で示している。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
(Third embodiment)
FIG. 5A is a diagram showing a schematic cross-sectional configuration of an electronic device S3 according to the third embodiment of the present invention, and FIG. 5B is a schematic plan view of the terminal
図5に示されるように、本実施形態においても、上記した図1の場合と同様、1個の開口部231に位置する端子電極接続ランド220は、端子電極120と対向する部位の一部として、端子電極120の内側端部125と対向する部位が除去された形状とされている。
As shown in FIG. 5, also in the present embodiment, as in the case of FIG. 1 described above, the terminal
しかし、本実施形態では、端子電極接続ランド220は、当該端子電極接続ランド220の内側端部が端子電極120の内側端部125よりもパッケージの内側に位置している。そして、この端子電極接続ランドにおける両端部124、125間に位置する中間部において、端子電極120の内側端部125と対向する部位にスリット222を入れて除去することにより、当該端子電極接続ランド220における上記形状を実現している。
However, in the present embodiment, the terminal
そして、本実施形態においても、端子電極接続ランド220における当該スリット222にて、はんだ300は、端子電極接続ランド220における厚さ方向の側面221まで回り込んでいる。
Also in the present embodiment, the
この場合も、上記図1の場合と同様に、回り込んだはんだ300によって、はんだ量が増加し、応力緩和効果の増大、はんだ接続寿命の向上といった効果が期待できる。また、上記図1のものに比べて、本実施形態の方が、端子電極接続ランド220のサイズが大きく、全体として、はんだ接続面積が多くなるという利点がある。
Also in this case, as in the case of FIG. 1 described above, the amount of solder is increased by the wrapping
ここで、図6は、本第3実施形態の他の例としての端子電極接続ランド220を示す概略平面図である。図6に示されるように、上記図5に示した端子電極接続ランド220において、さらに、上第2実施形態(図5参照)のように、端子電極120の外側端部124と対向する部位が除去された形状としてもよい。
Here, FIG. 6 is a schematic plan view showing a terminal
つまり、この図6の場合、端子電極接続ランド220において端子電極120と対向する部位の一部、すなわち、除去されている部位とは、端子電極120の内側端部125と対向する部位、および、端子電極120の外側端部124と対向する部位とされる。
That is, in the case of FIG. 6, a part of the portion facing the
(第4実施形態)
図7は、本発明の第4実施形態に係る電子装置S4の概略構成を示す図である。この図7において、(a)は本電子装置S4中の端子電極接続ランド220およびその近傍を示す概略平面図であり、(b)は(a)中の一点鎖線B−Bに沿った本電子装置S4の全体概略断面図、(c)は(a)中の一点鎖線C−Cに沿った本電子装置S4の全体概略断面図である。
(Fourth embodiment)
FIG. 7 is a diagram showing a schematic configuration of an electronic device S4 according to the fourth embodiment of the present invention. 7A is a schematic plan view showing the terminal
なお、図7(a)においても、端子電極接続ランド220に対向する端子電極120の外側端部124の位置L1を一点鎖線L1で示し、内側端部125の位置L2を一点鎖線L2で示している。本実施形態は、上記第4実施形態を一部変形したものであり、上記第4実施形態との相違点を中心に述べることとする。
7A, the position L1 of the
本実施形態においても、上記した第3実施形態と同様、1個の開口部231に位置する端子電極接続ランド220は、端子電極120と対向する部位の一部として、端子電極120の内側端部125と対向する部位が除去された形状とされている。
Also in the present embodiment, as in the third embodiment described above, the terminal
しかし、本実施形態では、図7に示されるように、端子電極接続ランド220は、この端子電極120の内側端部125と対向する部位の一部のみスリット222を入れて除去し、残部は残した形状をなしている。
However, in the present embodiment, as shown in FIG. 7, the terminal
具体的に図7では、端子電極接続ランド220は、この端子電極120の内側端部125と対向する部位の中央部をスリット222によって除去し、両側部分を残部として残した形状とされている。そして、この端子電極接続ランド220における当該スリット222の部分では、はんだ300は、端子電極接続ランド220における厚さ方向の側面221まで回り込んでいる。
Specifically, in FIG. 7, the terminal
さらに、図7に示される端子電極接続ランド220は、端子電極120の内側端部125と対向する部位のうち除去されていない残部から、端子電極120の内側端部125よりもモールドパッケージ100の内側へ延長された部位である延長部223を有する形状とされている。
Furthermore, the terminal
そして、図7に示されるように、この延長部223にソルダーレジスト230がオーバーラップしており、当該オーバーラップしたソルダーレジスト230を介して、モールドパッケージ100と端子電極接続ランド220とが接触している。
Then, as shown in FIG. 7, the solder resist 230 overlaps the
本実施形態によれば、ヒートシンク接続ランド210だけでなく、さらに、端子電極接続ランド220においても、オーバーラップしたソルダーレジスト230によるスペーサ機能が発揮されるため、はんだ300厚さの確保の点で好ましい。
According to the present embodiment, not only the heat
ここで、図8は、本第4実施形態の他の例としての端子電極接続ランド220を示す概略平面図である。上記スリット222と、延長部223を含む残部との位置関係は、上記図7に限定されるものではなく、たとえば図8に示される配置形態でもよい。
Here, FIG. 8 is a schematic plan view showing a terminal
図8(a)では、端子電極接続ランド220において、端子電極120の内側端部125と対向する部位の中央部を残部として残し、その両側部分を除去した形状としている。また、図8(b)では、端子電極接続ランド220において、端子電極120の内側端部125と対向する部位の一側を除去し、他側を残部として残した形状としている。
8A, the terminal
なお、上記図7、図8に示される端子電極接続ランド220において、さらに、上第2実施形態(図5参照)のように、端子電極120の外側端部124と対向する部位が除去された形状としてもよい。
In addition, in the terminal
(第5実施形態)
図9は、本発明の第5実施形態に係る電子装置S5の概略断面構成を示す図であり、図10は、図9中の基板200の一面201側の概略平面図である。なお、図9は、図10中の一点鎖線D−Dに沿った断面を示している。
(Fifth embodiment)
FIG. 9 is a diagram showing a schematic cross-sectional configuration of an electronic device S5 according to the fifth embodiment of the present invention, and FIG. 10 is a schematic plan view on the one
本実施形態は、上記各実施形態において、ヒートシンク110とヒートシンク接続ランド210とのはんだ接続形態を変形したものであり、この変形した部分を中心に述べることとする。
In this embodiment, the solder connection form between the
図9、図10に示されるように、本実施形態においても、ヒートシンク110の一面111は矩形であり、ヒートシンク接続ランド210の平面形状は、ヒートシンク110の一面111に対応した矩形である。
As shown in FIGS. 9 and 10, also in the present embodiment, the one
ここで、上記各実施形態では、ソルダーレジスト230は、矩形のヒートシンク接続ランド210の周辺部にて矩形の額縁状にオーバーラップしたものであったが、ここでは、ソルダーレジスト230は、ヒートシンク接続ランド210の周辺部のうち四隅部211を除く部位にてオーバーラップしたものとされている。
Here, in each of the above-described embodiments, the solder resist 230 is overlapped in the shape of a rectangular frame at the periphery of the rectangular heat
つまり、本実施形態では、ヒートシンク接続ランド210の周辺部のうち四隅部211は露出し、その四隅部211間に位置する辺部はソルダーレジスト230に被覆された状態となっている。
In other words, in the present embodiment, the four
そして、ヒートシンク110−ヒートシンク接続ランド210間の中央部に加えて、この四隅部211とヒートシンク110の一面111における四隅部とが、はんだ300を介して接続されている。本実施形態によれば、応力集中の大きいヒートシンク110の四隅部がはんだ接続されるので、接続強度がさらに向上する。
In addition to the central portion between the
(第6実施形態)
図11(a)は、本発明の第6実施形態に係る電子装置の要部としての端子電極接続ランド220を示す概略平面図であり、図11(b)は、同端子電極接続ランド220の概略断面図である。
(Sixth embodiment)
FIG. 11A is a schematic plan view showing a terminal
図11に示されるように、端子電極接続ランド220が除去されている部位は、端子電極接続ランド220に設けられた複数個の孔224として構成されていてもよい。
As shown in FIG. 11, the portion where the terminal
このような孔224は、たとえば基板200に対してレーザ加工によりビアを形成する工程において、端子電極接続ランド220にも同様にレーザによる穴開けを行えば、当該工程において当該ビアと孔224の形成が同時に行える。なお、ここでは孔224は、端子電極接続ランド220を厚さ方向に貫通していないが、当該厚さ方向の全体に貫通するものであってもよい。
Such a
また、この孔224は、端子電極接続ランド220における端子電極120と対向する部位の一部に設けられていればよく、具体的には、端子電極120の外側端部124と対向する部位や、端子電極120の内側端部125と対向する部位に設けてもよい。
Further, the
(他の実施形態)
なお、上記各実施形態では、ソルダーレジスト230の開口部231内にて、端子電極接続ランド220は、当該端子電極接続ランド220における端子電極120と対向する部位の一部が除去された形状とされていたが、端子電極接続ランド220は、一般のものと同様に、基板200における端子電極120と対向する部位の全体に存在するものであってもよい。
(Other embodiments)
In each of the above embodiments, the terminal
また、ヒートシンク110、端子電極120、各ランド210、220の形状等については、上記図面に示したものに限定されるものではなく、QFNパッケージおよびそれを搭載する基板において適用可能なものであれば適宜設計変更してもよいことはもちろんである。
Further, the shape and the like of the
100 モールドパッケージ
110 ヒートシンク
111 ヒートシンクの一面
120 端子電極
121 端子電極の一面
124 端子電極の外側端部
125 端子電極の内側端部
130 モールド樹脂
131 モールド樹脂の一面
200 基板
201 基板の一面
210 ヒートシンク接続ランド
211 ヒートシンク接続ランドの四隅部
220 端子電極接続ランド
221 端子電極ランドにおける厚さ方向の側面
223 端子電極接続ランドの延長部
224 孔
230 ソルダーレジスト
231 開口部
300 はんだ
DESCRIPTION OF
Claims (7)
一面(201)にソルダーレジスト(230)と、前記ソルダーレジスト(230)に設けられた開口部(231)を介して前記ソルダーレジスト(230)より露出するヒートシンク接続ランド(210)および端子電極接続ランド(220)とを有する基板(200)と、を備え、
前記ヒートシンク(110)の一面(111)と前記ヒートシンク接続ランド(210)とが対向するとともに、前記端子電極(120)の一面(121)と前記端子電極接続ランド(220)とが対向した状態で、前記モールドパッケージ(100)が前記基板(200)の一面(201)に搭載されており、
前記ヒートシンク(110)の一面(111)と前記ヒートシンク接続ランド(210)との間、および、前記端子電極(120)の一面(121)と前記端子電極接続ランド(220)との間が、はんだ(300)を介して接続されてなる電子装置において、
前記ヒートシンク接続ランド(210)における周辺部に、前記ソルダーレジスト(230)がオーバーラップしており、
前記ヒートシンク接続ランド(210)における前記ソルダーレジスト(230)よりも内側の部位に、前記はんだ(300)が存在しており、
前記オーバーラップしたソルダーレジスト(230)を介して、前記モールドパッケージ(100)と前記ヒートシンク接続ランド(210)とが接触することで、前記モールドパッケージ(100)と前記基板(200)との間における前記はんだ(300)の厚さが規定されていることを特徴とする電子装置。 A heat sink (110), a terminal electrode (120) provided on an outer periphery of the heat sink (110), and a mold resin (130) for sealing the heat sink (110) and the terminal electrode (120), A mold package in which one surface (111) of the heat sink (110) and one surface (121) of the terminal electrode (120) are exposed from the mold resin (130) on one surface (131) of the mold resin (130). 100)
A heat sink connection land (210) and a terminal electrode connection land exposed from the solder resist (230) through a solder resist (230) on one surface (201) and an opening (231) provided in the solder resist (230) A substrate (200) having (220),
In a state where one surface (111) of the heat sink (110) and the heat sink connection land (210) face each other, and one surface (121) of the terminal electrode (120) and the terminal electrode connection land (220) face each other. The mold package (100) is mounted on one surface (201) of the substrate (200),
Solder between one surface (111) of the heat sink (110) and the heat sink connection land (210) and between one surface (121) of the terminal electrode (120) and the terminal electrode connection land (220). In an electronic device connected via (300),
The solder resist (230) overlaps with a peripheral portion of the heat sink connection land (210),
The solder (300) exists in a portion inside the solder resist (230) in the heat sink connection land (210),
The mold package (100) and the heat sink connection land (210) are in contact with each other through the overlapped solder resist (230), so that the space between the mold package (100) and the substrate (200) is reached. An electronic device characterized in that a thickness of the solder (300) is defined.
この端子電極接続ランド(220)が除去されている部位においては、前記はんだ(300)は、前記端子電極(120)の一面(121)と前記端子電極接続ランド(220)との間からはみ出して、前記端子電極接続ランド(220)における厚さ方向の側面(221)まで回り込んでいることを特徴とする請求項1に記載の電子装置。 In the opening (231) of the solder resist (230), the terminal electrode connection land (220) has a part of the portion facing the terminal electrode (120) in the terminal electrode connection land (220). It is considered as a removed shape,
In the part where the terminal electrode connection land (220) is removed, the solder (300) protrudes from between one surface (121) of the terminal electrode (120) and the terminal electrode connection land (220). 2. The electronic device according to claim 1, wherein the electronic device extends to a side surface (221) in the thickness direction of the terminal electrode connection land (220).
前記端子電極接続ランド(220)は、前記端子電極(120)の外側端部(124)と対向する部位が除去された形状とされたものであることを特徴とする請求項2に記載の電子装置。 A part of the terminal electrode connection land (220) facing the terminal electrode (120) is opposed to the outer end (124) of the terminal electrode (120) in the terminal electrode connection land (220). A site,
The electron according to claim 2, wherein the terminal electrode connection land (220) has a shape in which a portion facing the outer end (124) of the terminal electrode (120) is removed. apparatus.
前記端子電極接続ランド(220)は、前記端子電極(120)の内側端部(125)と対向する部位が除去された形状とされたものであることを特徴とする請求項2または3に記載の電子装置。 A part of the terminal electrode connection land (220) facing the terminal electrode (120) is opposed to the inner end (125) of the terminal electrode (120) in the terminal electrode connection land (220). A site,
The said terminal electrode connection land (220) is a shape from which the site | part which opposes the inner side edge part (125) of the said terminal electrode (120) was removed, The shape of Claim 2 or 3 characterized by the above-mentioned. Electronic devices.
前記端子電極接続ランド(220)は、前記端子電極(120)の内側端部(125)と対向する部位の一部を除去し、残部を残した形状をなすものであり、
さらに、前記端子電極接続ランド(220)は、前記端子電極(120)の内側端部(125)と対向する部位のうち除去されていない前記残部から、前記端子電極(120)の内側端部(125)よりも前記モールドパッケージ(100)の内側へ延長された部位(223)を有する形状とされており、
この延長された部位(223)に前記ソルダーレジスト(230)がオーバーラップしており、
当該オーバーラップした前記ソルダーレジスト(230)を介して、前記モールドパッケージ(100)と前記端子電極接続ランド(220)とが接触していることを特徴とする請求項4に記載の電子装置。 A part of the terminal electrode connection land (220) facing the terminal electrode (120) is opposed to the inner end (125) of the terminal electrode (120) in the terminal electrode connection land (220). A site,
The terminal electrode connection land (220) is formed by removing a part of the portion facing the inner end (125) of the terminal electrode (120) and leaving the remaining part,
Further, the terminal electrode connection land (220) is formed from the remaining portion of the portion facing the inner end (125) of the terminal electrode (120) that is not removed from the inner end ( 125) and a shape having a portion (223) extended to the inside of the mold package (100),
The solder resist (230) overlaps the extended portion (223),
The electronic device according to claim 4, wherein the mold package (100) and the terminal electrode connection land (220) are in contact with each other via the overlapped solder resist (230).
前記ヒートシンク接続ランド(210)の平面形状は、前記ヒートシンク(110)の一面(111)に対応した矩形であり、
前記ソルダーレジスト(230)は、前記ヒートシンク接続ランド(210)の周辺部のうち四隅部(211)を除く部位にてオーバーラップしており、
前記四隅部(211)と前記ヒートシンク(110)の一面(111)における四隅部とが前記はんだ(300)を介して接続されていることを特徴とする請求項1ないし6のいずれか1つに記載の電子装置。 One surface (111) of the heat sink (110) is rectangular,
The planar shape of the heat sink connection land (210) is a rectangle corresponding to one surface (111) of the heat sink (110),
The solder resist (230) overlaps at a portion excluding the four corners (211) in the peripheral part of the heat sink connection land (210),
The four corners (211) and the four corners on one surface (111) of the heat sink (110) are connected via the solder (300). The electronic device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011143966A JP5776373B2 (en) | 2011-06-29 | 2011-06-29 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011143966A JP5776373B2 (en) | 2011-06-29 | 2011-06-29 | Electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013012569A true JP2013012569A (en) | 2013-01-17 |
JP5776373B2 JP5776373B2 (en) | 2015-09-09 |
Family
ID=47686222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011143966A Active JP5776373B2 (en) | 2011-06-29 | 2011-06-29 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5776373B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021020456A1 (en) * | 2019-07-30 | 2021-02-04 | 株式会社デンソー | Semiconductor package and semiconductor device |
WO2022145094A1 (en) * | 2020-12-28 | 2022-07-07 | 日立Astemo株式会社 | Electronic control device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243114A (en) * | 1998-02-25 | 1999-09-07 | Denso Corp | Mounting system for surface-mounting component |
JPH11297889A (en) * | 1998-04-16 | 1999-10-29 | Sony Corp | Semiconductor package, mounting board and mounting method by use of them |
JP2007150045A (en) * | 2005-11-29 | 2007-06-14 | Denso Corp | Semiconductor device |
JP2009076569A (en) * | 2007-09-19 | 2009-04-09 | Nec Electronics Corp | Semiconductor package and mounting substrate, and semiconductor device including same |
JP2009239240A (en) * | 2008-03-07 | 2009-10-15 | Panasonic Corp | Printed circuit board and mounting structure of surface-mounted device |
-
2011
- 2011-06-29 JP JP2011143966A patent/JP5776373B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243114A (en) * | 1998-02-25 | 1999-09-07 | Denso Corp | Mounting system for surface-mounting component |
JPH11297889A (en) * | 1998-04-16 | 1999-10-29 | Sony Corp | Semiconductor package, mounting board and mounting method by use of them |
JP2007150045A (en) * | 2005-11-29 | 2007-06-14 | Denso Corp | Semiconductor device |
JP2009076569A (en) * | 2007-09-19 | 2009-04-09 | Nec Electronics Corp | Semiconductor package and mounting substrate, and semiconductor device including same |
JP2009239240A (en) * | 2008-03-07 | 2009-10-15 | Panasonic Corp | Printed circuit board and mounting structure of surface-mounted device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021020456A1 (en) * | 2019-07-30 | 2021-02-04 | 株式会社デンソー | Semiconductor package and semiconductor device |
WO2022145094A1 (en) * | 2020-12-28 | 2022-07-07 | 日立Astemo株式会社 | Electronic control device |
Also Published As
Publication number | Publication date |
---|---|
JP5776373B2 (en) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008091714A (en) | Semiconductor device | |
JP4845090B2 (en) | Circuit device manufacturing method | |
WO2015190166A1 (en) | Surface acoustic wave device | |
JPWO2015182284A1 (en) | Semiconductor device | |
JP5776373B2 (en) | Electronic equipment | |
WO2017006391A1 (en) | Semiconductor device | |
JP4918391B2 (en) | Semiconductor device | |
JP2014212168A (en) | Hollow package for solid state image sensor | |
JP4255842B2 (en) | Semiconductor device | |
JP6373115B2 (en) | Wiring board | |
JP2011003818A (en) | Mold package | |
JP7022541B2 (en) | Semiconductor device | |
JP5167856B2 (en) | Semiconductor element mounting structure | |
JP4962388B2 (en) | Wiring board | |
JP4965393B2 (en) | Resin-sealed semiconductor device | |
JP7123236B2 (en) | circuit board | |
KR100772098B1 (en) | Stack type package | |
KR100668932B1 (en) | Leadframe and semiconductor package using it | |
JP2018088442A (en) | Printed wiring board and manufacturing method thereof | |
JP4749165B2 (en) | Multi-wiring board | |
JP2005340864A (en) | Manufacturing method of semiconductor device | |
JP6254807B2 (en) | Semiconductor device and electronic equipment | |
WO2019216234A1 (en) | Leadless package mounted substrate | |
JP2024033620A (en) | Electrical component | |
JP2024053145A (en) | Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150415 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5776373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |