JP2012528422A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012528422A5 JP2012528422A5 JP2012513310A JP2012513310A JP2012528422A5 JP 2012528422 A5 JP2012528422 A5 JP 2012528422A5 JP 2012513310 A JP2012513310 A JP 2012513310A JP 2012513310 A JP2012513310 A JP 2012513310A JP 2012528422 A5 JP2012528422 A5 JP 2012528422A5
- Authority
- JP
- Japan
- Prior art keywords
- stt
- magnetic field
- current
- mtj
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 10
- 230000001276 controlling effect Effects 0.000 claims 3
- 238000004070 electrodeposition Methods 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 1
Description
電流は、ビット線106およびソース線110を通る経路126に沿って伝播して、磁場128および130を確立することができる。磁場128、130の一方または両方は、自由層114の磁気モーメントに対向する、あるいはオフセットすることができる。磁場128、130によりオフセットされたこのような望ましくない磁場の1つは、切換え電流が加えられたとき、ビット線106またはソース線110の近傍にある電極から生ずる可能性がある。その結果得られたオフセット磁場は、メモリセル100のSTT−MRAMの自由層114の状態の反平行から平行への切換え電流を低減することができる。したがって、MTJデバイス102にデータを書込みかつ記憶するための切換え電流を低減することができる。
Claims (41)
- ソース線およびビット線の少なくとも一方を介して送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、STT−MTJ(スピントランスファートルク磁気トンネル接合)デバイス内の磁気メモリ素子の自由層の磁場方向の切換えを助けるステップであって、前記電流で生ずる磁場の方向が、前記STT−MTJデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、ステップを含む方法。
- 前記STT−MTJデバイスの書込み動作中に前記電流流れ方向を制御するステップをさらに含む、請求項1に記載の方法。
- 前記書込み動作中に連続した電流を加えるステップをさらに含む、請求項2に記載の方法。
- 前記自由層の前記磁場方向の切換えを助けるために、前記電流を、前記ソース線または前記ビット線を介して前記電流流れ方向に流れるようにするステップをさらに含む、請求項1に記載の方法。
- 前記ソース線または前記ビット線に電圧を選択的に印加するステップをさらに含む、請求項1に記載の方法。
- 前記自由層の前記磁場方向の切換えを助けるように、前記電流流れ方向を選択的に設定するステップをさらに含む、請求項1に記載の方法。
- 前記STT−MTJデバイスの上部電極および底部電極への電流の流れを調整するステップをさらに含む、請求項1に記載の方法。
- 前記電流が、約50μAから約400μAの範囲の大きさを有する、請求項1に記載の方法。
- 前記電流が、約150μAから約200μAの範囲の大きさを有する、請求項1に記載の方法。
- 前記電流で生ずる磁場が、前記自由層の前記磁場方向を切り換えるための切換え電流を低減する、請求項1に記載の方法。
- 前記電流を、書込み動作中に前記ビット線を介して送るステップをさらに含む、請求項1に記載の方法。
- 隣接する電流流れ方向が前記電流流れ方向に対して平行になるように、隣接する磁気メモリデバイスのソース線およびビット線の一方を介して送られる電流の前記隣接する電流流れ方向を制御するステップをさらに含む、請求項1に記載の方法。
- 前記ソース線または前記ビット線を介して送られる電流の前記電流流れ方向が、前記ソース線または前記ビット線の他方を介して送られる電流の電流流れ方向に平行である、請求項1に記載の方法。
- 磁場に関連付けられた自由層を含むSTT−MTJ(スピントランスファートルク磁気トンネル接合)デバイスと、
前記STT−MTJデバイスと電子的に通信状態にあるビット線と、
前記STT−MTJデバイスと電子的に通信状態にあるソース線と、
前記ソース線または前記ビット線を介して送られる電流の電流流れ方向を制御して、前記STT−MTJデバイスの前記自由層に関連付けられた磁場方向の切換えを助ける、電流で生ずる磁場を生成するように構成された制御論理回路と
を備え、
前記電流で生ずる磁場の方向が、前記STT−MTJデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、装置。 - 前記ビット線または前記ソース線が、前記自由層の磁化容易軸に対して直交している、請求項14に記載の装置。
- 前記制御論理回路が、前記電流流れ方向を制御するために、前記ビット線または前記ソース線の電圧を調整するようにさらに構成される、請求項14に記載の装置。
- 前記ビット線に結合された第1の電極、および前記ソース線に結合された第2の電極をさらに備える、請求項14に記載の装置。
- 電極に結合され、かつ前記ビット線または前記ソース線に結合されたバイアをさらに備える、請求項14に記載の装置。
- 前記ビット線の軸が、前記ソース線の軸に対して直交している、請求項14に記載の装置。
- 電流が、前記ビット線および前記ソース線を介して反対方向に流れる、請求項14に記載の装置。
- 前記装置が、無線デバイス、磁気ランダムアクセスメモリ、カメラ、およびカムコーダのうちの1つを備える、請求項14に記載の装置。
- 前記STT−MTJデバイスの前記自由層に関連付けられた前記磁場方向が、前記STT−MTJの磁化容易軸の方向と一致する、請求項14に記載の装置。
- 半導体ダイに集積化される、請求項14に記載の装置。
- コンピュータにより実行可能な命令を記憶するコンピュータ可読の有形な媒体であって、前記命令が、
ソース線またはビット線を介して送られる電流の電流流れ方向を自動的に制御して電流で生ずる磁場を生成することをコンピュータで実行可能な命令を含み、
前記電流で生ずる磁場が、STT−MTJ(スピントランスファートルク磁気トンネル接合)デバイス内の磁気メモリ素子の自由層の磁場方向の切換えを助けるように加えられ、前記電流で生ずる磁場の方向が、前記STT−MTJデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、コンピュータ可読の有形な媒体。 - 前記命令が、セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽ユニット、
ナビゲーションデバイス、通信デバイス、PDA(携帯情報端末)、固定位置データユニ
ット、およびコンピュータからなる群から選択されたデバイスに組み込まれたプロセッサ
により実行可能である、請求項24に記載のコンピュータ可読の有形な媒体。 - 複数のSTT−MTJ(スピントランスファートルク磁気トンネル接合)デバイスを通る電流の流れを固定方向にサポートする第1の電流経路と、
前記複数のSTT−MTJデバイスを通る電流の流れを前記固定方向とは反対の方向にサポートする第2の電流経路と
を備え、
前記複数のSTT−MTJデバイスの1つの電流で生ずる磁場の方向が、前記1つのSTT−MTJデバイスの外部のソースによって前記1つのSTT−MTJデバイスの自由層に加えられる他の磁場方向と対向する、装置。 - 前記第1の電流経路が、前記複数のSTT−MTJデバイスのうちの1つのSTT−MTJデバイスを、反平行状態から平行状態へと切り換えるために使用される、請求項26に記載の装置。
- 前記第2の電流経路が、前記複数のSTT−MTJデバイスのうちの1つのSTT−MTJデバイスを、平行状態と反平行状態の間で切り換えるために使用される、請求項27に記載の装置。
- 前記複数のSTT−MTJデバイスが磁気ランダムアクセスメモリ内にある、請求項26に記載の装置。
- 前記反対の方向が固定されている、請求項26に記載の装置。
- データを記憶するためのSTT−MTJ(スピントランスファートルク磁気トンネル接合)手段と、
ソース線またはビット線を介して送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、データを記憶するための前記STT−MTJ手段内の磁気素子の自由層の磁場方向を切り換えるのを助けるための手段であって、前記電流で生ずる磁場の方向が、前記STT−MTJ手段の外部のソースによって前記自由層に加えられる他の磁場方向と対向する、手段と
を備える装置。 - セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽ユニット、ナビゲーショ
ンデバイス、通信デバイス、PDA(携帯情報端末)、固定位置データユニット、および
コンピュータからなる群から選択されたデバイスをさらに備え、前記デバイスが組み込ま
れる、請求項31に記載の装置。 - 回路板上のパッケージされた半導体デバイスの物理的な位置決め情報を含む設計情報を受け取るステップであり、前記パッケージされた半導体デバイスが、
磁場に関連付けられた自由層を含むSTT−MTJ(スピントランスファートルク磁気トンネル接合)デバイスと、
前記STT−MTJデバイスと電子的に通信状態にあるビット線と、
前記STT−MTJデバイスと電子的に通信状態にあるソース線と
前記ソース線または前記ビット線に送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、前記STT−MTJデバイスの前記自由層に関連付けられた前記磁場方向の切換えを助けるように構成された制御論理回路であって、前記電流で生ずる磁場の方向が、前記STT−MTJデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、制御論理回路と
を備える半導体構造を含む、ステップと、
前記設計情報を変換してデータファイルを生成するステップと
を含む方法。 - 前記データファイルがGERBERフォーマットである、請求項33に記載の方法。
- ソース線およびビット線の少なくとも一方を介して送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、STT−MTJ(スピントランスファートルク磁気トンネル接合)デバイス内の磁気メモリ素子の自由層の磁場方向の切換えを助ける第1のステップであって、前記電流で生ずる磁場の方向が、前記STT−MTJデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、第1のステップと、
前記自由層の前記磁場方向の切換えを助けるために、前記電流流れ方向を選択的に設定する第2のステップと
を含む方法。 - 前記第1のステップおよび前記第2のステップが、電子デバイスに組み込まれたプロセ
ッサにより行われる、請求項35に記載の方法。 - 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って前記半導体デバイスを加工するステップとを含み、
前記半導体デバイスが、
磁場に関連付けられた自由層を含むSTT−MTJ(スピントランスファートルク磁気トンネル接合)デバイスと、
前記STT−MTJデバイスと電子的に通信状態にあるビット線と、
前記STT−MTJデバイスと電子的に通信状態にあるソース線と、
前記ソース線または前記ビット線に送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、前記STT−MTJデバイスの前記自由層に関連付けられた前記磁場方向の切換えを助けるように構成された制御論理回路と
を備え、
前記電流で生ずる磁場の方向が、前記STT−MTJデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、方法。 - 前記データファイルがGDSIIフォーマットを有する、請求項37に記載の方法。
- 回路板上のパッケージされた半導体デバイスの物理的位置決め情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記パッケージされた半導体デバイスを受け取るように構成された前記回路板を製作するステップとを含み、
前記パッケージされた半導体デバイスが、
磁場に関連付けられた自由層を含むSTT−MTJ(スピントランスファートルク磁気トンネル接合)デバイスと、
前記STT−MTJデバイスと電子的に通信状態にあるビット線と、
前記STT−MTJデバイスと電子的に通信状態にあるソース線と、
前記ソース線または前記ビット線に送られる電流の電流流れ方向を制御して電流で生ずる磁場を生成し、前記STT−MTJデバイスの前記自由層に関連付けられた前記磁場方向の切換えを助けるように構成された制御論理回路であって、電流で生ずる磁場の方向が、前記STT−MTJデバイスの外部のソースによって前記自由層に加えられる他の磁場方向と対向する、制御論理回路と
を備える、方法。 - 前記データファイルがGERBERフォーマットを有する、請求項39に記載の方法。
- セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽ユニット、ナビゲーションデバイス、通信デバイス、PDA(携帯情報端末)、固定位置データユニット、およびコンピュータからなる群から選択されたデバイスに前記回路板を組み込むステップをさらに含む、請求項39に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/474,608 US7969767B2 (en) | 2009-05-29 | 2009-05-29 | Spin transfer torque—magnetic tunnel junction device and method of operation |
US12/474,608 | 2009-05-29 | ||
PCT/US2010/036645 WO2010138860A1 (en) | 2009-05-29 | 2010-05-28 | Spin transfer torque - magnetic tunnel junction device and method of operation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012528422A JP2012528422A (ja) | 2012-11-12 |
JP2012528422A5 true JP2012528422A5 (ja) | 2013-09-12 |
JP5377759B2 JP5377759B2 (ja) | 2013-12-25 |
Family
ID=42357434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012513310A Expired - Fee Related JP5377759B2 (ja) | 2009-05-29 | 2010-05-28 | スピントランスファートルク−磁気トンネル接合デバイスおよび動作方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7969767B2 (ja) |
EP (1) | EP2436010A1 (ja) |
JP (1) | JP5377759B2 (ja) |
KR (1) | KR101411570B1 (ja) |
CN (1) | CN102449700B (ja) |
TW (1) | TW201117206A (ja) |
WO (1) | WO2010138860A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8380904B2 (en) * | 2010-03-09 | 2013-02-19 | Qualcomm Incorporated | Interconnect coupled to master device via at least two different bidirectional connections |
US8665638B2 (en) * | 2011-07-11 | 2014-03-04 | Qualcomm Incorporated | MRAM sensing with magnetically annealed reference cell |
US9214212B2 (en) | 2012-12-03 | 2015-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction memory device |
CN104218035B (zh) * | 2013-05-31 | 2017-07-07 | 华中科技大学 | 一种磁隧道结单元及自旋电子器件 |
US20140355336A1 (en) * | 2013-06-04 | 2014-12-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR102154026B1 (ko) | 2013-08-29 | 2020-09-09 | 삼성전자주식회사 | 자기 메모리 장치의 동작 방법 |
KR102651851B1 (ko) | 2016-12-06 | 2024-04-01 | 삼성전자주식회사 | 반도체 소자 |
US10790016B2 (en) | 2018-03-02 | 2020-09-29 | Western Digital Technologies, Inc. | Probabilistic neuron circuits |
US10200058B1 (en) | 2018-04-24 | 2019-02-05 | Sandisk Technologies Llc | Analog-to-digital conversion with magnetic tunnel junctions |
US10732933B2 (en) | 2018-05-10 | 2020-08-04 | Sandisk Technologies Llc | Generating random bitstreams with magnetic tunnel junctions |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
KR100678471B1 (ko) * | 2005-01-25 | 2007-02-02 | 삼성전자주식회사 | 자기램 소자의 구동 방법 |
US7369428B2 (en) | 2003-09-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Methods of operating a magnetic random access memory device and related devices and structures |
JP2007173597A (ja) * | 2005-12-22 | 2007-07-05 | Tdk Corp | 磁気メモリ |
US7532505B1 (en) | 2006-07-17 | 2009-05-12 | Grandis, Inc. | Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements |
WO2008154519A1 (en) * | 2007-06-12 | 2008-12-18 | Grandis, Inc. | Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled |
US7750421B2 (en) * | 2007-07-23 | 2010-07-06 | Magic Technologies, Inc. | High performance MTJ element for STT-RAM and method for making the same |
US8497559B2 (en) * | 2007-10-10 | 2013-07-30 | Magic Technologies, Inc. | MRAM with means of controlling magnetic anisotropy |
JP5260041B2 (ja) * | 2007-12-19 | 2013-08-14 | 株式会社日立製作所 | スピントルク磁気メモリ及びそのオフセット磁界補正方法 |
US7804709B2 (en) * | 2008-07-18 | 2010-09-28 | Seagate Technology Llc | Diode assisted switching spin-transfer torque memory unit |
US8295082B2 (en) * | 2008-08-15 | 2012-10-23 | Qualcomm Incorporated | Gate level reconfigurable magnetic logic |
US20100091546A1 (en) * | 2008-10-15 | 2010-04-15 | Seagate Technology Llc | High density reconfigurable spin torque non-volatile memory |
US7936580B2 (en) * | 2008-10-20 | 2011-05-03 | Seagate Technology Llc | MRAM diode array and access method |
US9030867B2 (en) * | 2008-10-20 | 2015-05-12 | Seagate Technology Llc | Bipolar CMOS select device for resistive sense memory |
US7936583B2 (en) * | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
US7800941B2 (en) * | 2008-11-18 | 2010-09-21 | Seagate Technology Llc | Magnetic memory with magnetic tunnel junction cell sets |
US8238145B2 (en) * | 2009-04-08 | 2012-08-07 | Avalanche Technology, Inc. | Shared transistor in a spin-torque transfer magnetic random access memory (STTMRAM) cell |
-
2009
- 2009-05-29 US US12/474,608 patent/US7969767B2/en active Active
-
2010
- 2010-05-28 JP JP2012513310A patent/JP5377759B2/ja not_active Expired - Fee Related
- 2010-05-28 WO PCT/US2010/036645 patent/WO2010138860A1/en active Application Filing
- 2010-05-28 CN CN201080023820.2A patent/CN102449700B/zh active Active
- 2010-05-28 EP EP10724206A patent/EP2436010A1/en not_active Ceased
- 2010-05-28 KR KR1020117031454A patent/KR101411570B1/ko active IP Right Grant
- 2010-05-31 TW TW099117467A patent/TW201117206A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012528422A5 (ja) | ||
JP5377759B2 (ja) | スピントランスファートルク−磁気トンネル接合デバイスおよび動作方法 | |
US20140264511A1 (en) | Spin hall effect assisted spin transfer torque magnetic random access memory | |
JP5902349B2 (ja) | 圧電層と関連するメモリ、メモリシステム、および方法を用いるスピントランジスタ | |
US20200043538A1 (en) | Perpendicular sot-mram memory cell using spin swapping induced spin current | |
CN107004759B (zh) | 磁电器件和互连件 | |
JP2019531596A5 (ja) | ||
JP2013093592A (ja) | 縮小されたビットセル寸法を有するスピン注入トルク磁気抵抗ランダムアクセスメモリ | |
KR101753648B1 (ko) | 자기 상태 엘리먼트 및 회로 | |
US8446757B2 (en) | Spin-torque transfer magneto-resistive memory architecture | |
US8947915B2 (en) | Thermal spin torqure transfer magnetoresistive random access memory | |
EP3198598A1 (en) | Strain assisted spin torque switching spin transfer torque memory | |
TW201030745A (en) | Word line voltage control in STT-MRAM | |
WO2014039571A1 (en) | Mram word line power control scheme | |
WO2020263318A1 (en) | Heat assisted perpendicular spin transfer torque mram memory cell | |
JP5247872B2 (ja) | メモリ装置およびその動作方法 | |
CN106098093B (zh) | 一种对多态磁性存储器进行磁场辅助再编程的操作方法 | |
JPWO2015098335A1 (ja) | 磁気抵抗効果素子の制御方法および磁気抵抗効果素子の制御装置 | |
WO2020256777A1 (en) | Perpendicular spin transfer torque mram memory cell with in-stack thermal barriers | |
Munira et al. | Write operation in MRAM with voltage controlled magnetic anisotropy |