JP2012524928A - 記憶制御装置及び省電力化方法 - Google Patents

Abstract

【解決課題】消費電力を格段に抑制できる記憶制御装置及びその省電力化方法を提案する。
【解決手段】本発明の記憶制御装置は、ホスト端末と記憶装置とに接続され、前記記憶装置におけるデータの記憶を制御し、一又は複数のポートを備え、且つ、当該ポートを介して当該装置全体を制御するマイクロプロセッサと、一又は複数のポートを備え、且つ、当該ポートを介する前記ホスト端末と前記記憶装置との間のデータパスを構成する複数種類のコンポーネントと、を備え、マイクロプロセッサは、当該マイクロプロセッサ又は前記コンポーネントのポートのうちで、前記ホスト端末、前記記憶装置、又は、他のコンポーネントのポートに接続していないものを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止する。
【選択図】図１

Description

本発明は、記憶制御装置及びその省電力化方法に関し、計算機システムに用いられるストレージシステムを管理する管理サーバに適用して好適なものである。

現在、ストレージシステムの大容量化、高速化によって、その消費電力も増大の一途をたどっている。

そこで、特許文献１に開示されている技術では、ストレージシステムが、ホスト計算機から書き込み要求されたデータを格納するディスク装置と、ディスク装置へのアクセスを制御するコントローラとを備え、コントローラは、ネットワークを介してホスト計算機と接続されるインタフェースと、インタフェースに接続されるプロセッサと、プロセッサに接続されるメモリと、を備え、プロセッサは、ストレージシステムの負荷を測定し、その負荷に応じて、コントローラの電源を制御することで消費電力を抑えている。

また、ストレージシステムで使用しているＬＳＩ（Large
Scale Integration）においても、クロックゲーティング技術を用い、部分的にクロックを止めることで消費電力を抑えている。

特開２００７−１０２４０９号公報

一方、ＬＳＩでは、データ転送の高速化のために、ＰＣＩ−Ｅｘｐｒｅｓｓ等の高速インタフェース（ポート）の利用が必須となっている。

この場合、高速インタフェースより大量のリーク電流が生じるため、上述の技術を用いてもなお、消費電力の増加が問題となっている。

本発明は以上の点を考慮してなされたもので、消費電力を格段に抑制できる記憶制御装置及びその省電力化方法を提案するものである。

かかる課題を解決するために本発明においては、ホスト端末と記憶装置とに接続され、前記記憶装置におけるデータの記憶を制御する記憶制御装置において、一又は複数のポートを備え、且つ、当該ポートを介する前記ホスト端末と前記記憶装置との間のデータパスを構成する複数のコンポーネントと、一又は複数のポートを備え、且つ、当該ポートを介して前記コンポーネントを制御するマイクロプロセッサと、を備え、前記マイクロプロセッサは、当該マイクロプロセッサ又は前記コンポーネントのポートのうちで、前記ホスト端末、前記記憶装置、又は、他のコンポーネントのポートに接続していないものを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止する。

さらに、本発明においては、一又は複数のポートを備え、且つ、当該ポートを介するホスト端末と記憶装置との間のデータパスを構成する複数のコンポーネントと、一又は複数のポートを備え、且つ、当該ポートを介して前記コンポーネントを制御するマイクロプロセッサと、を備え、前記記憶装置に対するデータの記憶を制御する記憶制御装置の省電力化方法において、前記マイクロプロセッサが、当該マイクロプロセッサ又は前記コンポーネントのポートのうちで、前記ホスト端末、前記記憶装置、又は、他のコンポーネントのポートに接続していないものを未接続ポートとして検出するステップと、検出した未接続ポートへの電力の供給を停止するステップと、を備えることを特徴とする。

本発明によれば、消費電力を格段に抑制できる記憶制御装置及びその省電力化方法を実現することができる。

本発明における計算機システムの概略の構成例を示す図である。 本発明におけるチャネルアダプタパッケージの詳細な構成例を示す図である。 本発明におけるディスクアダプタパッケージの詳細な構成例を示す図である。 本発明におけるマイクロプロセッサの詳細な構成例を示す図である。 本発明におけるキャッシュメモリパッケージの詳細な構成例を示す図である。 本発明における内部スイッチパッケージの詳細な構成例を示す図である。 本発明において管理端末が具備するＳＶＰ用全装置構成テーブルの構成例を示す図である。 本発明において管理端末が具備するＳＶＰ用全ＬＳＩポート管理テーブルの構成例を示す図である。 本発明においてマイクロプロセッサが具備するマイクロプロセッサ用装置構成テーブルの構成例を示す図である。 本発明においてマイクロプロセッサが具備するマイクロプロセッサ用ＬＳＩポート管理テーブルの構成例を示す図である。 本発明におけるスイッチＬＳＩ内の一つのポートにクロック信号と同期させながらデータ信号を流すための機構の詳細な構成例を示す図である。 本発明におけるスイッチＬＳＩ内の一つのポートに電力を供給するための機構の詳細な構成例を示す図である。 マイクロプロセッサが実施するテーブル作成処理の全体フロー例を示すフローチャートである。 テーブル作成処理における一動作を説明するための図である。 テーブル作成処理における一動作を説明するための図である。 マイクロプロセッサが実施するチャネルアダプタパッケージ電源遮断処理の全体フロー例を示すフローチャートの前半部分である。 マイクロプロセッサが実施するチャネルアダプタパッケージ電源遮断処理の全体フロー例を示すフローチャートの後半部分である。 チャネルアダプタパッケージが実施するチャネルアダプタ―ホスト接続確認処理の全体フロー例を示すフローチャートである。 チャネルアダプタＬＳＩが実施するチャネルアダプタＬＳＩリンクアップ処理の全体フロー例を示すフローチャートである。 チャネルアダプタパッケージ電源遮断処理における一動作を説明するための図である。 チャネルアダプタパッケージ電源遮断処理の結果、作成されたマイクロプロセッサ用装置構成テーブルの構成例を示す図である。 チャネルアダプタパッケージ電源遮断処理における一動作を説明するための図である。 チャネルアダプタパッケージ電源遮断処理の結果、作成されたマイクロプロセッサ用ＬＳＩポート管理テーブルの構成例を示す図である。 マイクロプロセッサが実施するディスクアダプタパッケージ電源遮断処理の全体フロー例を示すフローチャートの前半部分である。 マイクロプロセッサが実施するディスクアダプタパッケージ電源遮断処理の全体フロー例を示すフローチャートの後半部分である。 ディスクアダプタパッケージが実施するディスクアダプタ―ホスト接続確認処理の全体フロー例を示すフローチャートである。 マイクロプロセッサが実施するキャッシュメモリパッケージ電源遮断処理の全体フロー例を示すフローチャートである。 キャッシュメモリパッケージ電源遮断処理における一動作を説明するための図である。 キャッシュメモリパッケージ電源遮断処理の結果、作成されたマイクロプロセッサ用ＬＳＩポート管理テーブルの構成例を示す図である。 マイクロプロセッサが実施するマイクロプロセッサ電源遮断処理の全体フロー例を示すフローチャートである。 マイクロプロセッサが実施する内部スイッチパッケージ電源遮断処理の全体フロー例を示すフローチャートの前半部分である。 マイクロプロセッサが実施する内部スイッチパッケージ電源遮断処理の全体フロー例を示すフローチャートの後半部分である。 マイクロプロセッサ用装置構成テーブルの情報をＳＶＰ用全装置構成テーブルに反映させるときの動作を説明するための図である。 マイクロプロセッサ用ＬＳＩポート管理テーブルの情報をＳＶＰ用全ＬＳＩポート管理テーブルに反映させるときの動作を説明するための図である。 各ＬＳＩが実施するＬＳＩ電源遮断処理の全体フロー例を示すフローチャートの前半部分である。 各ＬＳＩが実施するＬＳＩ電源遮断処理の全体フロー例を示すフローチャートの後半部分である。 ＬＳＩがポートの電源を遮断するときの前半の動作を説明するための図である。 ＬＳＩがポートの電源を遮断するときの後半の動作を説明するための図である。 ＳＶＰが実施する減設時初期処理の全体フロー例を示すフローチャートである。 減設時初期処理における動作を説明するための図である。 減設時初期処理における動作を説明するための図である。 マイクロプロセッサが実施する減設時電源遮断処理の全体フロー例を示すフローチャートである。 ＳＶＰが実施する増設時初期処理の全体フロー例を示すフローチャートである。 増設時初期処理における動作を説明するための図である。 増設時初期処理における動作を説明するための図である。 マイクロプロセッサが実施する増設時電源遮断処理の全体フロー例を示すフローチャートの前半部分である。 マイクロプロセッサが実施する増設時電源遮断処理の全体フロー例を示すフローチャートの後半部分である。 各ＬＳＩが実施するＬＳＩ電源供給処理の全体フロー例を示すフローチャートの前半部分である。 各ＬＳＩが実施するＬＳＩ電源供給処理の全体フロー例を示すフローチャートの後半部分である。

以下、本発明の一実施の形態を、図面を参照して詳細に説明する。なお、これにより本発明が限定されるものではない。

本実施例では、ディスクコントローラ１が、内部の未接続のポートを検出して、検出した未接続ポートへの電力の供給を遮断する方法について説明する。

図１は、ディスクコントローラ１の構成を示している。ディスクコントローラ１は、ディスクユニット２とホスト端末３と管理端末４とに接続される。ディスクコントローラ１は、複数のモジュール１０とシステム管理プロセッサ１１（以下、ＳＶＰ１１）とを備える。

複数のモジュール１０は、それぞれ、複数のチャネルアダプタパッケージ１１０（以下、ＣＨＡ−ＰＫ１１０）と複数のディスクアダプタパッケージ１２０（以下、ＤＫＡ−ＰＫ１２０）とマイクロプロセッサ１３０と複数のキャッシュメモリパッケージ１４０（以下、ＣＭ−ＰＫ１４０）と複数の内部スイッチパッケージ１５０（以下、ＥＳＷ−ＰＫ１５０）とを備える。

図２は、ＣＨＡ−ＰＫ１１０の詳細な構成を示している。ＣＨＡ−ＰＫ１１０は、複数のホストインタフェース１１１０とチャネルアダプタＬＳＩ１１２０（以下、ＣＨＡ−ＬＳＩ１１２０）とを備える。ＣＨＡ−ＰＫ１１０は、ホスト端末３とマイクロプロセッサ１３０との間でのデータ入出力要求やホスト端末３とデータを授受する機能を備える。

ホストインタフェース１１１０は、ホスト端末３と接続可能であり、ＣＨＡ−ＬＳＩ１１２０と接続されるポート１１１１を備えている。ホストインタフェース１１１０は、ホスト端末３と接続しているか否かを判別し、接続していないと判別した場合には、ポート１１１１への電力の供給を遮断する。

ポート１１１１は、電力が供給され、電源が入っているときに、他のポートより接続確認のための信号が送信されてきた場合には、それに応答して、接続していることを示す信号を返信する。また、電力が未供給であり、電源が入っていないときに、他のポートより接続確認信号が送信されてきた場合には、信号を返信しない。

ＣＨＡ−ＬＳＩ１１２０は、ホストインタフェース１１１０とＥＳＷ−ＰＫ１５０との間の接続を制御する。ＣＨＡ−ＬＳＩ１１２０は、ホストインタフェース１１１０と接続される複数のポート１１２１と、ＥＳＷ−ＰＫ１５０と接続される複数のポート１１２２とを備える。ポート１１２１，１１２２は、他のポートに接続確認のための信号を送信し、その応答信号が返って来ない場合には、電源を切る。

ポート１１２２は、電力が供給され、電源が入っているときに、他のポートより接続確認のための信号が送信されてきた場合には、それに応答して、接続していることを示す信号を返信する。また、電力が未供給であり、電源が入っていないときに、他のポートより接続確認信号が送信されてきた場合には、信号を返信しない。

図３は、ＤＫＡ−ＰＫ１２０の詳細な構成を示している。ＤＫＡ−ＰＫ１２０は、複数のディスクインタフェース１２１０とディスクアダプタＬＳＩ１２２０（以下、ＤＫＡ−ＬＳＩ１２２０）とを備える。ＤＫＡ−ＰＫ１２０は、ディスクユニット２内のハードディスク２０とマイクロプロセッサ１３０との間でのデータ入出力要求やハードディスク２０とデータを授受する機能を備える。

ディスクインタフェース１２１０は、ハードディスク２０と接続可能であり、ＤＫＡ−ＬＳＩ１２２０と接続されるポート１２１１を備えている。ディスクインタフェース１２１０は、ハードディスク２０と接続しているか否かを判別し、接続していないと判別した場合には、ポート１２１１への電力の供給を遮断する。

ポート１２１１は、電力が供給され、電源が入っているときに、他のポートより接続確認のための信号が送信されてきた場合には、それに応答して、接続していることを示す信号を返信する。また、電力が未供給であり、電源が入っていないときに、他のポートより接続確認のための信号が送信されてきた場合には、信号を返信しない。

ＤＫＡ−ＬＳＩ１２２０は、ディスクインタフェース１２１０とＥＳＷ−ＰＫ１５０との間の接続を制御する。ＤＫＡ−ＬＳＩ１２２０は、ディスクインタフェース１２１０と接続されるポート１２２１と、ＥＳＷ−ＰＫ１５０と接続される複数のポート１２２２とを備える。

ポート１２２１，１２２２は、他のポートに接続確認のための信号を送信し、その応答信号が返って来ない場合には、その電源を切る。

ポート１２２２は、電力が供給され、電源が入っているときに、他のポートより接続確認のための信号が送信されてきた場合には、それに応答して、接続していることを示す信号を返信する。また、電力が未供給であり、電源が入っていないときに、他のポートより接続確認のための信号が送信されてきた場合には、信号を返信しない。

図４Ａは、マイクロプロセッサ１３０の詳細な構成を示している。マイクロプロセッサ１３０は、マイクロプロセッサＬＳＩ１３１０（以下、ＭＰ−ＬＳＩ１３１０）を備える。マイクロプロセッサ１３０は、モジュール全体を制御する。具体的には、ホスト端末３とディスクユニット２との間のアクセス等を制御する。

ＭＰ−ＬＳＩ１３１０は、ＥＳＷ−ＰＫ１５０内のマイクロプロセッサアダプタＬＳＩ１５２０と接続されるポート１３１１を備える。

ポート１３１１は、他のポートに接続確認のための信号を送信し、その応答信号が返ってこない場合には、その電源を切る。

ポート１３１１は、電力が供給され、電源が入っているときに、他のポートより接続確認のための信号が送信されてきた場合には、それに応答して、接続していることを示す信号を返信する。また、電力が未供給であり、電源が入っていないときに、他のポートより接続確認のための信号が送信されてきた場合には、信号を返信しない。

図４Ｂは、ＣＭ−ＰＫ１４０の詳細な構成を示している。ＣＭ−ＰＫ１４０は、キャッシュメモリＬＳＩ１４１０（以下、ＣＭ−ＬＳＩ１４１０）を備える。ＣＭ−ＰＫ１４０は、データのＷＲＩＴＥ時とＲＥＡＤ時に、一時的にデータを格納する。

ＭＰ−ＬＳＩ１３１０は、ＳＲＡＭ（Static Random Access Memory）等であり、ＥＳＷ−ＰＫ１５０内のスイッチＬＳＩ１５１０と接続されるポート１４１１を備える。

ポート１４１１は、他のポートに接続確認のための信号を送信し、その応答信号が返ってこない場合には、その電源を切る。

ポート１４１１は、電力が供給され、電源が入っているときに、他のポートより接続確認のための信号が送信されてきた場合には、それに応答して、接続していることを示す信号を返信する。また、電力が未供給であり、電源が入っていないときに、他のポートより接続確認のための信号が送信されてきた場合には、信号を返信しない。

図５は、ＥＳＷ−ＰＫ１５０の詳細な構成を示している。ＥＳＷ−ＰＫ１５０は、複数のスイッチＬＳＩ１５１０（以下、ＳＷ−ＬＳＩ１５１０）とマイクロプロセッサアダプタＬＳＩ１５２０（以下、ＭＰＡ−ＬＳＩ１５２０）とを備える。ＥＳＷ−ＰＫ１５０は、各パッケージ間のスイッチングを行う。

ＳＷ−ＬＳＩ１５１０は、ＣＨＡ−ＬＳＩ１１２０又はＤＫＡ−ＬＳＩ１２２０に接続されるポート１５１１と、他のＳＷ−ＬＳＩ１５１０に接続されるポート１５１２と、ＣＭ−ＬＳＩ１４１０に接続されるポート１５１３と、ＭＰＡ−ＬＳＩ１５２０に接続されるポート１５１４とを備える。

ポート１５１１〜１５１４は、他のポートに接続確認のための信号を送信し、その応答信号が返ってこない場合には、その電源を切る。

ポート１５１１〜１５１４は、電力が供給され、電源が入っているときに、他のポートより接続確認のための信号が送信されてきた場合には、それに応答して、接続していることを示す信号を返信する。また、電力が未供給であり、電源が入っていないときに、他のポートより接続確認のための信号が送信されてきた場合には、信号を返信しない。

ＳＶＰ１１は、全てのモジュール１０の制御を行う。また、ＳＶＰ１１は、ＤＫＣ１及びＤＫＵ２の管理や監視を行うためのコンピュータ装置であり、管理用のサーバ機能を提供する。管理者は、管理端末４を介してＳＶＰ１１にログインすることにより、権限のある範囲内において、例えば、ＲＡＩＤ構成の設定、各種パッケージ（チャネルアダプタパッケージ、ディスクアダプタパッケージ、キャッシュメモリパッケージ等）の閉塞処理や各種設定変更等を行うことができる。

ＳＶＰ１１は、図６Ａに示すようなＳＶＰ用全装置構成テーブル１１Ａと、図６Ｂに示すようなＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂとを格納する。

ＳＶＰ用全装置構成テーブル１１Ａは、モジュール毎に付加されているアドレスであるモジュールアドレスの欄と、パッケージ毎に付加されているアドレスであるＰＫアドレスの欄と、ポート毎に付加されているポートアドレスの欄と、ユーザが入力したそのポートの接続状態（接続又は未接続）の欄とから構成される。

ＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂは、モジュール毎に付加されているアドレスであるモジュールアドレスの欄と、ＬＳＩ毎に付加されているアドレスであるＬＳＩアドレスの欄と、ポート毎に付加されているポートアドレスの欄と、ユーザが入力したそのポートの接続状態（接続又は未接続）の欄とから構成される。

また、マイクロプロセッサ１３０は、そのレジスタ（図不掲載）に、図７Ａに示すようなマイクロプロセッサ用装置構成テーブル１３０Ａと、図７Ｂに示すようなマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂとを作成する。

マイクロプロセッサ用装置構成テーブル１３０Ａは、パッケージ毎に付加されているアドレスであるＰＫアドレスの欄と、ポート毎に付加されているポートアドレスの欄と、ユーザがＳＶＰ１１を介して入力したそのポートの接続状態（接続又は未接続）の欄と、実際の接続状態（接続又は未接続）の欄と、そのポートの電源状態（遮断又は給電）の欄と、遮断フラグ（遮断又は非遮断）の欄とから構成される。

マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂは、ＬＳＩ毎に付加されているアドレスであるＬＳＩアドレスの欄と、ポート毎に付加されているポートアドレスの欄と、ユーザがＳＶＰ１１を介して入力したそのポートの接続状態（接続又は未接続）の欄と、実際の接続状態（接続又は未接続）の欄と、そのポートの電源状態（遮断又は給電）の欄と、遮断フラグ（遮断又は非遮断）の欄とから構成される。

図８は、各ＬＳＩの各ポートにクロック信号と同期させながらデータ信号を流す機構の一例として、ＳＷ−ＬＳＩ１５１０のポート１５１１にクロック信号と同期させながらデータ信号を流す機構を説明するための図である。ＳＷ−ＬＳＩ１５１０は、電源管理回路１５１５と、クロック供給回路１５１６と、ポート毎に電源制御回路とを備えている。一例として、ＬＳＩアドレス「ＳＷ０」、ポートアドレス「Ｐ１」のポート１５１１は、このポート専用の電源制御回路１５１７が付属している。
電源管理回路１５１５は、クロック供給回路１５１６を制御して、ＬＳＩ内の全ポートへクロック信号を供給し、又、その供給を遮断する。そして、電源管理回路１５１５は、ポート毎の電源制御回路を制御して、ポートよりデータ信号が出力しないようにする。そして、電源管理回路１５１５は、ポート毎の電源制御回路を制御して、ポートの電源を落とす。

クロック供給回路１５１６は、ＳＷ−ＬＳＩ１５１０内の各ポートにクロック信号を配信する。クロック供給回路１５１６は、ＰＬＬ（Phase-locked loop）回路１５１６１と、ＡＮＤゲート１５１６２とを備える。

ＰＬＬ回路１５１６１は、図示しないクロック入力部より供給されたクロック信号を任意の周波数のクロック信号に変換し、ＡＮＤゲート１５１６２に出力する。

ＡＮＤゲート１５１６２は、電源管理回路１５１５よりハイレベルの信号が入力されている場合、ＰＬＬ回路１５１６１より入力されたクロック信号をそのまま出力し、電源管理回路１５１５よりローレベルの信号が入力されている場合、ＰＬＬ回路１５１６１より入力されたクロック信号を遮断する。

電源制御回路１５１７は、ポート１５１１専用の回路であり、電源管理回路１５１５の制御の元、ポート１５１１よりデータ信号が出力しないようにし、ポート１５１１の電源を落とす。

ポート１５１１は、複数のＤ−フリップフロップ回路１５１１１（以下、ＦＦ回路１５１１１）と、ＡＮＤゲート１５１１２とを備える。

ＦＦ回路１５１１１は、クロック供給回路１５１６よりクロック信号を、他のポートよりデータ信号を入力され、データ信号をクロック信号に同期させて、出力する。

ＡＮＤゲート１５１１２は、電源制御回路１５１７よりハイレベルの信号を入力されている場合には、データ信号を他のモジュールへ通し、電源制御回路１５１７よりローレベルの信号を入力されている場合には、データ信号を遮断する。

図９は、各ＬＳＩ内の各ポートに電力を供給する機構の一例として、スイッチＬＳＩ１５１０内の一つのポート１５１１に電力を供給する機構の詳細な構成例を示す図である。電源制御回路１５１７は、図９に示すような電源ラインを介してポート１５１１内の各コンポーネントに電力を供給する。

ディスクユニット２は、複数のハードディスク２０を備える。

以下、上記構成のディスクコントローラ１の動作を説明する。

図１０は、マイクロプロセッサ１３０がＳＶＰ用全装置構成テーブル１１ＡとＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂとを作成するテーブル作成処理のフローチャートである。

ＤＫＣ１の新規立ち上げ時に、各マイクロプロセッサ１３０は、そのマイクロプロセッサ１３０が搭載されるモジュール１０に関する情報をＳＶＰ１１が格納するＳＶＰ用全装置構成テーブル１１ＡとＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂとより取得する（ＳＰ１）。例えば、図１１に示すように、モジュールアドレス「０」のモジュール１０に搭載されるマイクロプロセッサ１３０は、ＳＶＰ用全装置構成テーブル１１Ａを参照して、モジュールアドレス「０」のＰＫアドレスとポートアドレスと接続状態とを、マイクロプロセッサ用装置構成テーブル１３０ＡのＰＫアドレスとポートアドレスとＳＶＰ接続状態の欄に登録する。

なお、この時、接続状態の欄の初期値は、「１：接続」と、電源状態の欄の初期値は、「０：給電」としておく。また、図１２に示すように、ＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂを参照して、モジュールアドレス「０」のＬＳＩアドレスとポートアドレスとを、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０ＢのＬＳＩアドレスとポートアドレスとの欄に登録する。なお、この時、接続状態の欄の初期値は、「１：接続」と、電源状態の欄の初期値は、「０：給電」としておく。

次に、マイクロプロセッサ１３０は、後述するＣＨＫ−ＰＫ電源遮断処理を実施する（ＳＰ２）。簡単に説明すると、この処理は、ＣＨＡ−ＰＫ１１０上の未接続ポートを検出して、検出した未接続ポートの電源を遮断する処理である。

マイクロプロセッサ１３０は、後述するＤＫＡ−ＰＫ電源遮断処理を実施する（ＳＰ３）。簡単に説明すると、この処理は、ＤＫＡ−ＰＫ１２０上の未接続ポートを検出して、検出した未接続ポートの電源を遮断する処理である。

マイクロプロセッサ１３０は、後述するＣＭ−ＰＫ電源遮断処理を実施する（ＳＰ４）。簡単に説明すると、この処理は、ＣＭ−ＰＫ１４０上の未接続ポートを検出して、検出した未接続ポートの電源を遮断する処理である。

マイクロプロセッサ１３０は、後述するＭＰ電源遮断処理を実施する（ＳＰ５）。簡単に説明すると、この処理は、マイクロプロセッサ１３０上の未接続ポートを検出して、検出した未接続ポートの電源を遮断する処理である。

マイクロプロセッサ１３０は、後述するＥＳＷ−ＰＫ電源遮断処理を実施する（ＳＰ６）。簡単に説明すると、この処理は、ＥＳＷ−ＰＫ１５０上の未接続ポートを検出して、検出した未接続ポートの電源を遮断する処理である。

マイクロプロセッサ１３０は、上記の処理で電源を遮断したポートの情報をＳＶＰ１１に送信し、ＳＶＰ用全装置構成テーブル１１ＡとＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂとに登録し（ＳＰ７）、処理を終了する。

ここで、上述のＣＨＫ−ＰＫの電源遮断処理（ＳＰ２）を、図１３及び図１４を参照して、詳細に説明する。

先ず、マイクロプロセッサ１３０は、図１６Ａに示すように、ＣＨＫ−ＰＫ１１０に、そのＣＨＫ−ＰＫ１１０のホストインタフェース１１１０がホスト端末３と接続しているか否かを確認するためのホスト接続確認信号を発信する（ＳＰ２０１）。ＣＨＫ−ＰＫ１１０は、図１６Ａに示すように、ホスト接続確認信号を受信すると、各ホストインタフェース１１１０にホスト端末３との接続を確認させて、その結果に基づくホストアクセス可否結果信号をマイクロプロセッサ１３０に送信する。この処理については、詳細に後述する（ＣＨＡ―ホスト接続確認処理）。

マイクロプロセッサ１３０は、ホストアクセス可否結果信号を受信し（ＳＰ２０２）、その信号に基づいて、ホストインタフェース１１１０がホスト端末３と接続しているか否かの情報をマイクロプロセッサ用装置構成テーブル１３０Ａの接続状態の欄に登録する（ＳＰ２０３）。

マイクロプロセッサ１３０は、マイクロプロセッサ用装置構成テーブル１３０ＡのＳＶＰ接続状態の欄の情報と接続状態の欄の情報とが一致しているか否かを判別する（ＳＰ２０４）。

二つの情報が一致しない場合には（ＳＰ２０４；ＮＯ）、マイクロプロセッサ１３０は、ユーザが入力した装置構成と実際の装置構成とが一致しない旨を示す装置構成不一致情報をＳＶＰ１１に送信して、ユーザに通知し、処理を終了する。

二つの情報が一致する場合には（ＳＰ２０４；ＹＥＳ）、マイクロプロセッサ１３０は、接続状態が未接続のポートがあるか否かを判別する（ＳＰ２０６）。

接続状態が未接続のポートがない場合には（ＳＰ２０６；ＮＯ）、処理をＳＰ２１０に進める。

接続状態が未接続のポートがある場合には（ＳＰ２０６；ＹＥＳ）、マイクロプロセッサ１３０は、未接続ポートに電源遮断信号を発信する（ＳＰ２０７）。未接続ポートを有するＣＨＡ−ＰＫ１１０は、電源遮断信号を受信すると、未接続ポートの電源を遮断して、電源遮断完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、電源遮断完了信号を受信し（ＳＰ２０８）、図１６Ｂに示すように、マイクロプロセッサ用装置構成テーブル１３０Ａの未接続ポートの電源状態の欄を「１：遮断」にする（ＳＰ２０９）。

マイクロプロセッサ１３０は、ＣＨＫ−ＰＫ１１０にホスト端末３の接続があるか否かを判別する（ＳＰ２１０）。つまり、ＣＨＫ−ＰＫ１１０が有するホストインタフェース１１１０でホスト端末３と接続しているものがあるか否かを判別する。

ＣＨＫ−ＰＫ１１０にホスト端末３の接続がない場合には（ＳＰ２１０；ＮＯ）、マイクロプロセッサ１３０は、マイクロプロセッサ用装置構成テーブル１３０ＡのこのＣＨＫ−ＰＫ１１０の全ポートの接続状態の欄を「０：未接続」にし（ＳＰ２１１）、ＳＰ２１５に進む。

ＣＨＫ−ＰＫ１１０にホスト端末３の接続がある場合には（ＳＰ２１０；ＹＥＳ）、マイクロプロセッサ１３０は、図１７Ａに示すように、ＣＨＡ−ＬＳＩ１１２０にポート接続確認信号を発信する（ＳＰ２１２）。ＣＨＡ−ＬＳＩ１１２０は、図１７Ａに示すように、ポート接続確認信号を受信すると、当該ＬＳＩが有するポートに接続確認をさせ、その結果を示すＬＳＩ接続可否結果信号を発信する。この処理については、詳細に後述する（ＣＨＡ−ＬＳＩリンクアップ処理）。

マイクロプロセッサ１３０は、図１７Ａに示すように、ＬＳＩ接続可否結果信号を受信し（ＳＰ２１３）、その信号に基づいて、ＣＨＡ−ＬＳＩ１１２０内のポートが他のポートと接続しているか否かの情報をマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの接続状態の欄に登録する（ＳＰ２１４）。

マイクロプロセッサ１３０は、ＣＨＡ−ＬＳＩ１１２０内の未接続ポートに電源遮断信号を発信する（ＳＰ２１５）。未接続ポートを有するＣＨＡ−ＬＳＩ１１２０は、電源遮断信号を受信すると、未接続ポートの電源を遮断して、電源遮断完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、電源遮断完了信号を受信し（ＳＰ２１６）、図１７Ｂに示すように、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの未接続ポートの電源状態の欄を「１：遮断」にし（ＳＰ２１７）、テーブル作成処理に戻す。

次に、ＣＨＡ―ホスト接続確認処理を、図１５Ａを参照して、説明する。

ＣＨＡ−ＰＫ１１０は、マイクロプロセッサ１３０よりホスト接続確認信号を受信すると（ＳＰ８０１）、当該パッケージ内の各ホストインタフェース１１１０にホスト端末３にアクセスさせ、ホスト端末３と接続しているか否かを確認する（ＳＰ８０２）。ＣＨＡ−ＰＫ１１０は、確認した結果を示すホストアクセス可否結果信号をマイクロプロセッサ１３０に送信して（ＳＰ８０３）、処理を終了する。

次に、ＣＨＡ−ＬＳＩリンクアップ処理を、図１５Ｂを参照して、説明する。

ＣＨＡ−ＬＳＩ１１２０は、マイクロプロセッサ１３０よりポート接続確認信号を受信すると（ＳＰ９０１）、当該ＬＳＩ内の各ポートに接続確認のための信号を他のポートに送信させ、その信号に応答して信号が返ってきたポートを接続されているポートとして、信号が返ってこないポートを未接続のポートとして確認する（ＳＰ９０２）。ＣＨＡ−ＬＳＩ１１２０は、確認した結果を示すＬＳＩ接続可否結果信号をマイクロプロセッサ１３０に送信し（ＳＰ９０３）、処理を終了する。

ここで、上述のＤＫＡ−ＰＫの電源遮断処理（ＳＰ３）を、図１８及び図１９を参照して、詳細に説明する。

先ず、マイクロプロセッサ１３０は、ＤＫＡ−ＰＫ１２０に、そのＤＫＡ−ＰＫ１２０のディスクインタフェース１２１０がハードディスク２０と接続しているか否かを確認するためのディスク接続確認信号を発信する（ＳＰ３０１）。ＤＫＡ−ＰＫ１２０は、ディスク接続確認信号を受信すると、各ディスクインタフェース１２１０にハードディスク２０との接続を確認させて、その結果に基づくディスクアクセス可否結果信号をマイクロプロセッサ１３０に送信する。この処理については、詳細に後述する（ＤＫＡ―デバイス接続確認処理）。

マイクロプロセッサ１３０は、ディスクアクセス可否結果信号を受信し（ＳＰ３０２）、その信号に基づいて、ディスクインタフェース１２１０がハードディスク２０と接続しているか否かの情報をマイクロプロセッサ用装置構成テーブル１３０Ａの接続状態の欄に登録する（ＳＰ３０３）。

マイクロプロセッサ１３０は、マイクロプロセッサ用装置構成テーブル１３０ＡのＳＶＰ接続状態の欄の情報と接続状態の欄の情報とが一致しているか否かを判別する（ＳＰ３０４）。

二つの情報が一致しない場合には（ＳＰ３０４；ＮＯ）、マイクロプロセッサ１３０は、ユーザが入力した装置構成と実際の装置構成とが一致しない旨を示す装置構成不一致情報をＳＶＰ１１に送信して、ユーザに通知し、処理を終了する。

二つの情報が一致する場合には（ＳＰ３０４；ＹＥＳ）、マイクロプロセッサ１３０は、接続状態が未接続のポートがあるか否かを判別する（ＳＰ３０６）。

接続状態が未接続のポートがない場合には（ＳＰ３０６；ＮＯ）、処理をＳＰ３１０に進める。

接続状態が未接続のポートがある場合には（ＳＰ３０６；ＹＥＳ）、マイクロプロセッサ１３０は、未接続ポートに電源遮断信号を発信する（ＳＰ３０７）。未接続ポートを有するＤＫＡ−ＰＫ１２０は、電源遮断信号を受信すると、未接続ポートの電源を遮断して、電源遮断完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、電源遮断完了信号を受信し（ＳＰ３０８）、マイクロプロセッサ用装置構成テーブル１３０Ａの未接続ポートの電源状態の欄を「１：遮断」にする（ＳＰ３０９）。

マイクロプロセッサ１３０は、ＤＫＡ−ＰＫ１２０にハードディスク２０の接続があるか否かを判別する（ＳＰ３１０）。つまり、ＤＫＡ−ＰＫ１２０が有するディスクインタフェース１２１０でハードディスク２０と接続しているものがあるか否かを判別する。

ＤＫＡ−ＰＫ１２０にハードディスク２０の接続がない場合には（ＳＰ３１０；ＮＯ）、マイクロプロセッサ１３０は、マイクロプロセッサ用装置構成テーブル１３０ＡのこのＤＫＡ−ＬＳＩ１２２０の全ポートの接続状態の欄を「０：未接続」にし（ＳＰ３１１）、ＳＰ３１５に進む。

ＤＫＡ−ＰＫ１２０にハードディスク２０の接続がある場合には（ＳＰ３１０；ＹＥＳ）、マイクロプロセッサ１３０は、ＤＫＡ−ＬＳＩ１２２０にポート接続確認信号を発信する（ＳＰ３１２）。ＤＫＡ−ＬＳＩ１２２０は、ポート接続確認信号を受信すると、当該ＬＳＩが有するポートに接続確認をさせ、その結果を示すＬＳＩ接続可否結果信号を発信する。この処理については、ＣＨＡ−ＬＳＩリンクアップ処理と同様なので、説明を省略する。

マイクロプロセッサ１３０は、ＬＳＩ接続可否結果信号を受信し（ＳＰ３１３）、その信号に基づいて、ＤＫＡ−ＬＳＩ１２２０内のポートが他のポートと接続しているか否かの情報をマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの接続状態の欄に登録する（ＳＰ３１４）。
マイクロプロセッサ１３０は、ＤＫＡ−ＬＳＩ１２２０内の未接続ポートに電源遮断信号を発信する（ＳＰ３１５）。未接続ポートを有するＤＫＡ−ＬＳＩ１２２０は、電源遮断信号を受信すると、未接続ポートの電源を遮断して、電源遮断完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、電源遮断完了信号を受信し（ＳＰ３１６）、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの未接続ポートの電源状態の欄を「１：遮断」にし（ＳＰ３１７）、テーブル作成処理に戻す。

次に、ＤＫＡ―デバイス接続確認処理を、図２０を参照して、説明する。

ＤＫＡ−ＰＫ１２０は、マイクロプロセッサ１３０よりディスク接続確認信号を受信すると（ＳＰ１００１）、当該パッケージ内の各ディスクインタフェース１２１０にハードディスク２０にアクセスさせ、ハードディスク２０と接続しているか否かを確認する（ＳＰ１００２）。ＤＫＡ−ＰＫ１２０は、確認した結果を示すディスクアクセス可否結果信号をマイクロプロセッサ１３０に送信して（ＳＰ１００３）、処理を終了する。

ここで、上述のＣＭ−ＰＫの電源遮断処理（ＳＰ４）を、図２１を参照して、詳細に説明する。

先ず、マイクロプロセッサ１３０は、図２２Ａに示すように、ＣＭ−ＬＳＩ１４１０にポート接続確認信号を発信する（ＳＰ４０１）。ＣＭ−ＬＳＩ１４１０は、図２２Ａに示すように、ポート接続確認信号を受信すると、当該ＬＳＩが有するポートに接続確認をさせ、その結果を示すＬＳＩ接続可否結果信号を発信する。この処理については、ＣＨＡ−ＬＳＩリンクアップ処理と同様なので、説明を省略する。

マイクロプロセッサ１３０は、図２２Ａに示すように、ＬＳＩ接続可否結果信号を受信し（ＳＰ４０２）、その信号に基づいて、ＣＭ−ＬＳＩ１４１０内のポートが他のポートと接続しているか否かの情報をマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの接続状態の欄に登録する（ＳＰ４０３）。

マイクロプロセッサ１３０は、ＣＭ−ＬＳＩ１４１０内の未接続ポートに電源遮断信号を発信する（ＳＰ４０４）。未接続ポートを有するＣＭ−ＬＳＩ１４１０は、電源遮断信号を受信すると、未接続ポートの電源を遮断して、電源遮断完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、電源遮断完了信号を受信し（ＳＰ４０５）、図２２Ｂに示すように、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの未接続ポートの電源状態の欄を「１：遮断」にし（ＳＰ４０６）、テーブル作成処理に戻す。

ここで、上述のマイクロプロセッサの電源遮断処理（ＳＰ５）を、図２３を参照して、詳細に説明する。

先ず、マイクロプロセッサ１３０は、ＭＰ−ＬＳＩ１３１０が有するポートに接続確認をさせる（ＳＰ５０１）。次に、ＭＰ−ＬＳＩ１３１０内のポートが他のポートと接続しているか否かの情報をマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの接続状態の欄に登録する（ＳＰ５０２）。

マイクロプロセッサ１３０は、ＭＰ−ＬＳＩ１３１０内の未接続ポートの電源を遮断して（ＳＰ５０３）、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの未接続ポートの電源状態の欄を「１：遮断」にし（ＳＰ５０４）、テーブル作成処理に戻す。

ここで、上述のＥＳＷ−ＰＫの電源遮断処理（ＳＰ６）を、図２４及び図２５を参照して、詳細に説明する。

先ず、マイクロプロセッサ１３０は、ＭＰＡ−ＬＳＩ１５２０にポート接続確認信号を発信する（ＳＰ６０１）。ＭＰＡ−ＬＳＩ１５２０は、ポート接続確認信号を受信すると、当該ＬＳＩが有するポートに接続確認をさせ、その結果を示すＬＳＩ接続可否結果信号を発信する。この処理については、ＣＨＡ−ＬＳＩリンクアップ処理と同様なので、説明を省略する。

マイクロプロセッサ１３０は、ＬＳＩ接続可否結果信号を受信し（ＳＰ６０２）、その信号に基づいて、ＭＰＡ−ＬＳＩ１５２０内のポートが他のポートと接続しているか否かの情報をマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの接続状態の欄に登録する（ＳＰ６０３）。

マイクロプロセッサ１３０は、ＭＰＡ−ＬＳＩ１５２０内の未接続ポートに電源遮断信号を発信する（ＳＰ６０４）。未接続ポートを有するＭＰＡ−ＬＳＩ１５２０は、電源遮断信号を受信すると、未接続ポートの電源を遮断して、電源遮断完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、電源遮断完了信号を受信し（ＳＰ６０５）、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの未接続ポートの電源状態の欄を「１：遮断」にする（ＳＰ６０６）。

マイクロプロセッサ１３０は、ＳＷ−ＬＳＩ１５１０にポート接続確認信号を発信する（ＳＰ６０７）。ＳＷ−ＬＳＩ１５１０は、ポート接続確認信号を受信すると、当該ＬＳＩが有するポートに接続確認をさせ、その結果を示すＬＳＩ接続可否結果信号を発信する。この処理については、ＣＨＡ−ＬＳＩリンクアップ処理と同様なので、説明を省略する。

マイクロプロセッサ１３０は、ＬＳＩ接続可否結果信号を受信し（ＳＰ６０８）、その信号に基づいて、ＳＷ−ＬＳＩ１５１０内のポートが他のポートと接続しているか否かの情報をマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの接続状態の欄に登録する（ＳＰ６０９）。

マイクロプロセッサ１３０は、ＳＷ−ＬＳＩ１５１０内の未接続ポートに電源遮断信号を発信する（ＳＰ６１０）。未接続ポートを有するＳＷ−ＬＳＩ１５１０は、電源遮断信号を受信すると、未接続ポートの電源を遮断して、電源遮断完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、電源遮断完了信号を受信し（ＳＰ６１１）、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの未接続ポートの電源状態の欄を「１：遮断」にし（ＳＰ６１２）、テーブル作成処理に戻す。

このようにして、ＣＨＫ−ＰＫ電源遮断処理、ＤＫＡ−ＰＫ電源遮断処理、ＣＭ−ＰＫ電源遮断処理、ＭＰ電源遮断処理、ＥＳＷ−ＰＫ電源遮断処理によって、各パッケージ内のインタフェース及びＬＳＩのポートの接続・未接続を検出することができ、未接続ポートの電源供給を遮断することができる。

そして、最後に、テーブル作成処理のＳＰ７において、マイクロプロセッサ１３０は、図２６に示すように、マイクロプロセッサ用装置構成テーブル１３０Ａの電源状態の欄の情報をＳＶＰ１１に送信し、ＳＶＰ用全装置構成テーブル１１Ａの電源状態の欄に反映させる。また、マイクロプロセッサ１３０は、図２７に示すように、マイクロプロセッサ用装置構成テーブル１３０Ｂの電源状態の欄の情報をＳＶＰ１１に送信し、ＳＶＰ用全装置構成テーブル１１Ｂの電源状態の欄に反映させる。

このようにして、ユーザは、ディスクコントローラ１に接続されているホスト端末３とハードディスク２０との情報と、ディスクコントローラ１内のパッケージ上にある電源遮断されたポートの情報とを把握することができる。

次に、各ＬＳＩが内部のポートの電源を遮断するＬＳＩ内電源遮断処理を、図２８及び図２９を参照しながら、説明する。ここでは、ＬＳＩアドレス「ＳＷ０」のＳＷ−ＬＳＩ１５１０が、ポートアドレス「Ｐ１」のポート１５１１の電源を遮断する時のフローチャートの例を説明する。

先ず、ＳＷ−ＬＳＩ１５１０内部の電源管理回路１５１５が、図３０に示すように、マイクロプロセッサ１３０より電源遮断信号を受信すると（ＳＰ１１０１）、クロック停止信号をＡＮＤゲート１５１６２に送信し、ポート１５１１へのクロック信号の供給を停止する（ＳＰ１１０２）。つまり、電源管理回路１５１５よりＡＮＤゲート１５１６２への入力を「１」から「０」にすることによって、クロック信号の供給を停止する。

次に、電源管理回路１５１５が、図３１に示すように、電源制御回路１５１７に電源遮断信号を発信する（ＳＰ１１０３）。電源制御回路１５１７は、電源遮断信号を受信すると（ＳＰ１１０４）、電源管理回路１５１５に電源遮断処理中信号を送信する（ＳＰ１１０５）。

電源制御回路１５１７は、アイソレーション信号をＡＮＤゲート１５１１２に送信し、ポート１５１１からのデータ信号の出力を停止させる（ＳＰ１１０６）。つまり、電源制御回路１５１７よりＡＮＤゲート１５１１２への入力を「１」から「０」にすることによって、データ信号の出力を停止する。

電源制御回路１５１７は、図９に示すような電力供給ラインへの電力の供給を徐々に減らし、電源電位を徐々に下げ（ＳＰ１１０７）、電源電位を下げ終わると、電源遮断完了信号を電源管理回路１５１５に送信する（ＳＰ１１０８）。

電源管理回路１５１５は、電源遮断完了信号を電源制御回路１５１７より受信すると（ＳＰ１１０９）、電源遮断完了信号をマイクロプロセッサ１３０に送信して（ＳＰ１１１０）、処理を終了する。

このようにして、ＬＳＩ内電源遮断処理によれば、ＬＳＩ内のポートへのクロック信号の供給を停止し、データ信号の出力を停止し、電源を落とすことができる。この例では、ＬＳＩアドレス「ＳＷ０」のＳＷ−ＬＳＩ１５１０と、ポートアドレス「Ｐ１」のポート１５１１とを取り上げ、説明したが、他のポートについても適用できることは言うまでもない。

次に、ハードディスク２０又はホスト端末３をディスクコントローラ１より減設した場合に、減設に伴って未接続となるポートの電源供給を遮断する処理を説明する。

先ず、ハードディスク２０又はホスト端末３の減設時にＳＶＰ１１が行う減設時初期処理を、図３２を参照して説明する。

ユーザは、デバイス又はホストを減設する場合に、図３３Ａの例に示すように、ＳＶＰ１１に、減設する装置が接続されるＰＫのアドレス、当該装置が接続されるポートのアドレス、及び、減設する旨のフラグを入力し、ＳＶＰ１１は、その情報を受け付ける（ＳＰ１２０１）。

ＳＶＰ１１は、ＳＶＰ用全装置構成テーブル１１Ａを参照して、ＳＰ１２０１で入力されたＰＫアドレス、ポートアドレスを有するポートの接続状態の欄、電源状態の欄が、それぞれ、「１：接続」、「０：給電」となっているか否かを判別する（ＳＰ１２０２）。

ポートの接続状態の欄、電源状態の欄が、それぞれ、「１：接続」、「０：給電」となっていない場合には（ＳＰ１２０２；ＮＯ）、ＳＶＰ１１は、装置の実際の構成が減設される前の構成と異なる旨を示す装置構成不一致情報を表示し（ＳＰ１２０３）、処理を終了する。

ポートの接続状態の欄、電源状態の欄が、それぞれ、「１：接続」、「０：給電」となっている場合には（ＳＰ１２０２；ＹＥＳ）、ＳＶＰ１１は、図３３Ａの例に示すように、マイクロプロセッサ１３０内に、デバイス又はホストが減設されるインタフェースについて、マイクロプロセッサ用装置構成テーブル１３０Ａを作成し、そのＳＶＰ接続状態を「０：未接続」にし、ＳＶＰ用全装置構成テーブル１１Ａの接続状態と電源状態との情報を、テーブル１３０Ａの接続状態と電源状態の欄に登録する（ＳＰ１２０４）。

ＳＶＰ１１は、図３３Ｂの例に示すように、マイクロプロセッサ１３０内に、デバイス又はホストが減設されるパッケージ内のＬＳＩについて、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂを作成する（ＳＰ１２０５）。ＳＶＰ１１は、マイクロプロセッサ１３０に、ホスト又はデバイスの減設に伴う未接続ポートの電源遮断の指示を送信し（ＳＰ１２０６）、処理を終了する。

次に、マイクロプロセッサ１３０が、ホスト又はデバイスの減設に伴う未接続ポートの電源を遮断する減設時電源遮断処理を、図３４を参照して、説明する。

マイクロプロセッサ１３０は、ＳＶＰ１１よりホスト又はデバイスの減設に伴う未接続ポートの電源遮断の指示を受信すると（ＳＰ１３０１）、ホスト（ホスト端末３）の減設があるか否かを判別する（ＳＰ１３０２）。

ホストの減設がない場合には（ＳＰ１３０２；ＮＯ）、マイクロプロセッサ１３０は、ＳＰ１３０４に進む。

ホストの減設がある場合には（ＳＰ１３０２；ＹＥＳ）、マイクロプロセッサ１３０は、ホストが減設されるＣＨＡ−ＰＫ１１０についてのみ、ＣＨＡ−ＰＫ電源遮断処理を行う（ＳＰ１３０３）。このＣＨＡ−ＰＫ電源遮断処理は、新規立ち上げの時のＣＨＡ−ＰＫ電源遮断処理とほぼ同様であり、説明を省略する。

次に、マイクロプロセッサ１３０は、デバイス（ハードディスク２０）の減設があるか否かを判別する（ＳＰ１３０４）。

デバイスの減設がない場合には（ＳＰ１３０４；ＮＯ）、マイクロプロセッサ１３０は、ＳＰ１３０６に進む。

デバイスの減設がある場合には（ＳＰ１３０４；ＹＥＳ）、マイクロプロセッサ１３０は、デバイスが減設されるＤＫＡ−ＰＫ１２０についてのみ、ＤＫＡ−ＰＫ電源遮断処理を行う（ＳＰ１３０５）。このＤＫＡ−ＰＫ電源遮断処理は、新規立ち上げの時のＤＫＡ−ＰＫ電源遮断処理とほぼ同様であり、説明を省略する。

マイクロプロセッサ１３０は、ＥＳＷ−ＰＫ電源遮断処理を行う（ＳＰ１３０６）。このＥＳＷ−ＰＫ電源遮断処理は、新規立ち上げ時のＥＳＷ−ＰＫ電源遮断処理と同様であり、説明を省略する。

マイクロプロセッサ１３０は、マイクロプロセッサ用装置構成テーブル１３０Ａとマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの情報をＳＶＰ１１に送信し、ＳＶＰ用全装置構成テーブル１１ＡとＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂとに反映させ（ＳＰ１３０７）、処理を終了する。

このようにして、ホスト又はデバイスの減設時に、その減設に伴って未接続となるポートの電源遮断を行うことができる。

次に、ハードディスク２０又はホスト端末３をディスクコントローラ１に増設した場合に、増設に伴って接続されるポートへ電源を供給する処理を説明する。

先ず、ハードディスク２０又はホスト端末３の増設時にＳＶＰ１１が行う増設時初期処理を、図３５を参照して説明する。

ユーザは、デバイス又はホストを増設する場合に、図３６Ａの例に示すように、ＳＶＰ１１に、増設する装置が接続されるＰＫのアドレス、当該装置が接続されるポートのアドレス、及び、増設する旨のフラグを入力し、ＳＶＰ１１は、その情報を受け付ける（ＳＰ１４０１）。

ＳＶＰ１１は、ＳＶＰ用全装置構成テーブル１１Ａを参照して、ＳＰ１４０１で入力されたＰＫアドレス、ポートアドレスを有するポートの接続状態の欄、電源状態の欄が、それぞれ、「０：未接続」、「１：遮断」となっているか否かを判別する（ＳＰ１４０２）。

ポートの接続状態の欄、電源状態の欄が、それぞれ、「０：未接続」、「１：遮断」となっていない場合には（ＳＰ１４０２；ＮＯ）、ＳＶＰ１１は、装置の実際の構成が増設される前の構成と異なる旨を示す装置構成不一致情報を表示し（ＳＰ１４０３）、処理を終了する。

ポートの接続状態の欄、電源状態の欄が、それぞれ、「０：未接続」、「１：遮断」となっている場合には（ＳＰ１４０２；ＹＥＳ）、ＳＶＰ１１は、図３６Ａの例に示すように、マイクロプロセッサ１３０内に、デバイス又はホストが増設されるインタフェースについて、マイクロプロセッサ用装置構成テーブル１３０Ａを作成し、そのＳＶＰ接続状態を「１：接続」にし、ＳＶＰ用全装置構成テーブル１１Ａの接続状態と電源状態との情報を、テーブル１３０Ａの接続状態と電源状態の欄に登録する（ＳＰ１４０４）。

ＳＶＰ１１は、図３６Ｂの例に示すように、マイクロプロセッサ１３０内に、デバイス又はホストが増設されるパッケージ内のＬＳＩについて、マイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂを作成する（ＳＰ１４０５）。ＳＶＰ１１は、マイクロプロセッサ１３０に、ホスト又はデバイスの増設に伴って接続されるポートへの電力供給の指示を送信し（ＳＰ１４０６）、処理を終了する。

次に、マイクロプロセッサ１３０が、ホスト又はデバイスの増設に伴って接続されるポートへ電力供給する増設時電力供給処理を、図３７及び図３８を参照して、説明する。

マイクロプロセッサ１３０は、ＳＶＰ１１よりホスト又はデバイスの増設に伴う接続ポートへの電力供給の指示を受信すると（ＳＰ１５０１）、ホスト（ホスト端末３）の増設があるか否かを判別する（ＳＰ１５０２）。

ホストの増設がない場合には（ＳＰ１５０２；ＮＯ）、ＳＰ１５０５に進む。

ホストの増設がある場合には（ＳＰ１５０２；ＹＥＳ）、マイクロプロセッサ１３０は、ホストが増設されるＣＨＡ−ＰＫ１１０内の電源遮断している全ポートに電源供給信号を送信する（ＳＰ１５０３）。ホストが増設されるＣＨＡ−ＰＫ１１０は、電源供給信号を受信すると、電源遮断している全ポートに電力の供給を開始し、電源供給完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、ホストが増設されるＣＨＡ−ＰＫ１１０より電源供給完了信号を受信すると（ＳＰ１５０４）、デバイス（ハードディスク２０）の増設があるか否かを判別する（ＳＰ１５０５）。

デバイスの増設がない場合には（ＳＰ１５０５；ＮＯ）、ＳＰ１５０８に進む。

デバイスの増設がある場合には（ＳＰ１５０５；ＹＥＳ）、マイクロプロセッサ１３０は、デバイスが増設されるＤＫＡ−ＰＫ１２０内の電源遮断している全ポートに電源供給信号を送信する（ＳＰ１５０６）。デバイスが増設されるＤＫＡ−ＰＫ１２０は、電源供給信号を受信すると、電源遮断している全ポートに電力の供給を開始し、電源供給完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、デバイスが増設されるＤＫＡ−ＰＫ１２０より電源供給完了信号を受信すると（ＳＰ１５０７）、ＥＳＷ−ＰＫ１５０内の電源遮断している全ポートに電源供給信号を送信する（ＳＰ１５０８）。ＥＳＷ−ＰＫ１５０は、電源供給信号を受信すると、電源遮断している全ポートに電力の供給を開始し、電源供給完了信号をマイクロプロセッサ１３０に送信する。

マイクロプロセッサ１３０は、ＥＳＷ−ＰＫ１５０より電源供給完了信号を受信すると（ＳＰ１５０９）、ホスト（ホスト端末３）の増設があるか否かを判別する（ＳＰ１５１０）。

ホストの増設がない場合には（ＳＰ１５１０；ＮＯ）、ＳＰ１５１２に進む。

ホストの増設がある場合には（ＳＰ１５１０；ＹＥＳ）、マイクロプロセッサ１３０は、ＣＨＡ−ＰＫ電源遮断処理を行う（ＳＰ１５１１）。このＣＨＡ−ＰＫ電源遮断処理は、新規立ち上げの時のＣＨＡ−ＰＫ電源遮断処理と同様であり、説明を省略する。

次に、マイクロプロセッサ１３０は、デバイス（ハードディスク２０）の増設があるか否かを判別する（ＳＰ１５１２）。

デバイスの増設がない場合には（ＳＰ１５１２；ＮＯ）、ＳＰ１５１４に進む。

デバイスの増設がある場合には（ＳＰ１５１２；ＹＥＳ）、マイクロプロセッサ１３０は、ＤＫＡ−ＰＫ電源遮断処理を行う（ＳＰ１５１３）。このＤＫＡ−ＰＫ電源遮断処理は、新規立ち上げの時のＤＫＡ−ＰＫ電源遮断処理と同様であり、説明を省略する。

マイクロプロセッサ１３０は、パッケージの増設があるか否かを判別する（ＳＰ１５１４）。

パッケージの増設がない場合には（ＳＰ１５１４；ＮＯ）、ＳＰ１５１６に進む。

パッケージの増設がある場合には（ＳＰ１５１４；ＹＥＳ）、マイクロプロセッサ１３０は、増設されたパッケージの電源遮断処理を行う（ＳＰ１５１５）。この電源遮断処理は、ＣＨＫ−ＰＫ電源遮断処理、ＤＫＡ−ＰＫ電源遮断処理、ＣＭ−ＰＫ電源遮断処理、マイクロプロセッサ電源遮断処理、ＥＳＷ−ＰＫ電源遮断処理の何れかであり、説明を省略する。

次に、マイクロプロセッサ１３０は、ＥＳＷ−ＰＫ電源遮断処理を行う（ＳＰ１５１６）。このＥＳＷ−ＰＫ電源遮断処理は、新規立ち上げ時のＥＳＷ−ＰＫ電源遮断処理と同様であり、説明を省略する。

マイクロプロセッサ１３０は、マイクロプロセッサ用装置構成テーブル１３０Ａとマイクロプロセッサ用ＬＳＩポート管理テーブル１３０Ｂの情報をＳＶＰ１１に送信し、ＳＶＰ用全装置構成テーブル１１ＡとＳＶＰ用全ＬＳＩポート管理テーブル１１Ｂとに反映させ（ＳＰ１５１７）、処理を終了する。

このようにして、ホスト又はデバイスの増設時に、その増設に伴って接続されるポートへの電力供給を行うことができる。

次に、各ＬＳＩが内部のポートへ電力を供給するＬＳＩ内電源供給処理を、図３９及び図４０を参照しながら、説明する。ここでは、ＬＳＩアドレス「ＳＷ０」のＳＷ−ＬＳＩ１５１０が、ポートアドレス「Ｐ１」のポート１５１１へ電力を供給する時のフローチャートの例を説明する。

先ず、ＳＷ−ＬＳＩ１５１０内部の電源管理回路１５１５が、マイクロプロセッサ１３０より電源供給信号を受信すると（ＳＰ１６０１）、電源制御回路１５１７に電源供給信号を送信する（ＳＰ１６０２）。

電源制御回路１５１７は、電源供給信号を受信すると（ＳＰ１６０３）、電源管理回路１５１５に電源供給処理中信号を送信する（ＳＰ１６０４）。

電源制御回路１５１７は、図９に示すような電力供給ラインへの電力の供給を徐々に増やし、電源電位を徐々に上げ（ＳＰ１６０５）、電源電位を上げ終わると、アイソレーション解除信号をＡＮＤゲート１５１１２に送信し、ポート１５１１からのデータ信号の出力を開始させる（ＳＰ１６０６）。つまり、電源制御回路１５１７よりＡＮＤゲート１５１１２への入力を「０」から「１」にすることによって、データ信号の出力を開始する。

電源制御回路１５１７は、電源供給完了信号を電源管理回路１５１５に送信する（ＳＰ１６０７）。

電源管理回路１５１５は、電源供給完了信号を電源制御回路１５１７より受信すると（ＳＰ１６０８）、クロック発信信号をＡＮＤゲート１５１６２に送信し、ポート１５１１へのクロック信号の供給を開始する（ＳＰ１６０９）。つまり、電源管理回路１５１５よりＡＮＤゲート１５１６２への入力を「０」から「１」にすることによって、クロック信号の供給を開始する。

電源管理回路１５１５が、電源供給完了信号をマイクロプロセッサ１３０に送信して（ＳＰ１６１０）、処理を終了する。

このようにして、ＬＳＩ内電源遮断処理によれば、ＬＳＩ内のポートの電源を落とし、データ信号の出力を開始し、クロック信号の供給を開始することができる。この例では、ＬＳＩアドレス「ＳＷ０」のＳＷ−ＬＳＩ１５１０と、ポートアドレス「Ｐ１」のポート１５１１とを取り上げ、説明したが、他のポートについても適用できることは言うまでもない。

以上、本発明のディスクコントローラは、新規立ち上げ時に、チャネルアダプタとディスクアダプタにおけるホスト又はデバイスへの未接続ポートを検出して、検出した未接続ポートへの電力供給を遮断し、キャッシュメモリにおける他のポートへの未接続ポートを検出して、検出した未接続ポートへの電力供給を遮断し、マイクロプロセッサにおける他のポートへの未接続ポートを検出して、検出した未接続ポートへの電力供給を遮断し、スイッチ回路における他のポートへの未接続ポートを検出して、検出した未接続ポートへの電力供給を遮断する。

使用していないポートへの電力の供給を遮断することによって大幅に消費電力を抑制することができる。

また、ディスクコントローラへのホスト又はデバイスの減設時に、新たに未接続となったポートを検出し、検出した未接続ポートへの電力供給を遮断することができる。

このことによって、ディスクコントローラとホスト又はデバイスとの接続状態に応じて、適切に消費電力を抑制することができる。

また、ディスクコントローラへのホスト又はデバイスの増設時に、新たに接続されたポートを検出し、検出した接続ポートへの電力供給を開始することができる。

このことによって、ディスクコントローラとホスト又はデバイスとの接続状態に応じて、適切に消費電力を抑制することができる。

１……ディスクコントローラ,２……ディスクユニット,３……ホスト端末,１０……モジュール,１１……システム管理プロセッサ（ＳＶＰ）,１１Ａ……ＳＶＰ用全装置構成テーブル,１１Ｂ……ＳＶＰ用全ＬＳＩポート管理テーブル,１２……管理端末,２０……ハードディスク,１１０……チャネルアダプタパッケージ,１２０……ディスクアダプタパッケージ,１３０……マイクロプロセッサ,１３０Ａ……マイクロプロセッサ用装置構成テーブル,１３０Ｂ……マイクロプロセッサ用ＬＳＩポート管理テーブル,１４０……キャッシュメモリパッケージ,１５０……内部スイッチパッケージ,１１１０……ホストインタフェース,１１１１……ポート,１１２０……チャネルアダプタＬＳＩ,１１２１,１１２２……ポート,１２１０……ディスクインタフェース,１２１１……ポート,１２２０……ディスクアダプタＬＳＩ,１２２１,１２２２……ポート,１３１０……マイクロプロセッサＬＳＩ,１３１１……ポート,１４１０……キャッシュメモリＬＳＩ,１４１１……ポート,１５１０……スイッチＬＳＩ,１５１１,１５１２,１５１３,１５１４……ポート,１５２０……マイクロプロセッサアダプタＬＳＩ,１５２１,１５２２……ポート

Claims (10)

1. ホスト端末と記憶装置とに接続され、前記記憶装置におけるデータの記憶を制御する記憶制御装置であって、
   一又は複数のポートを備え、且つ、当該ポートを介する前記ホスト端末と前記記憶装置との間のデータパスを構成する複数のコンポーネンと、
   一又は複数のポートを備え、且つ、当該ポートを介して前記コンポーネントを制御するマイクロプロセッサと、を備え、
   前記マイクロプロセッサは、
   当該マイクロプロセッサ又は前記コンポーネントのポートのうちで、前記ホスト端末、前記記憶装置、又は、他のコンポーネントのポートに接続していないものを未接続ポートとして検出し、
   検出した未接続ポートへの電力の供給を停止する
   ことを特徴とする記憶制御装置。
2. 一のコンポーネントは、
   ポートを備え、且つ、当該ポートを介して前記ホスト端末と接続するホストインタフェースと、
   ポートを備え、且つ、当該ポートを介する前記ホストインタフェースと他のコンポーネントとの間の接続を制御するチャネルアダプタ制御回路と、を備え、
   前記マイクロプロセッサは、
   前記ホスト端末と接続していない前記ホストインタフェースの前記ポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止し、
   前記チャネルアダプタ制御回路のポートに前記ホストインタフェースのポート又は他のコンポーネントのポートへデータを送信させて、その応答を受信しないポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止する
   ことを特徴とする請求項１に記載の記憶制御装置。
3. 前記ホストインタフェースを一又は複数備え、
   前記マイクロプロセッサは、全ての前記ホストインタフェースのポートを未接続ポートとして検出した場合に、前記チャネルアダプタ制御回路の全てのポートを未接続ポートとして検出し、当該ポートへの電力の供給を停止する
   ことを特徴とする請求項２に記載の記憶制御装置。
4. 一のコンポーネントは、
   ポートを備え、且つ、当該ポートを介して前記記憶装置と接続するディスクインタフェースと、
   ポートを備え、且つ、当該ポートを介する前記ディスクインタフェースと他のコンポーネントとの間の接続を制御するディスクアダプタ制御回路と、を備え、
   前記マイクロプロセッサは、
   前記記憶装置と接続していない前記ディスクインタフェースの前記ポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止し、
   前記ディスクアダプタ制御回路のポートに前記ディスクインタフェースのポート又は他のコンポーネントのポートへデータを送信させて、その応答を受信しないポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止する
   ことを特徴とする請求項１に記載の記憶制御装置。
5. 前記ディスクインタフェースを一又は複数備え、
   前記マイクロプロセッサは、全ての前記ディスクインタフェースのポートを未接続ポートとして検出した場合に、前記ディスクアダプタ制御回路の全てのポートを未接続ポートとして検出し、当該ポートへの電力の供給を停止する
   ことを特徴とする請求項４に記載の記憶制御装置。
6. 一のコンポーネントは、
   ポートを備え、且つ、前記ホスト端末から前記記憶装置へのアクセスのために一時的に前記ポートを介してデータを格納するキャッシュメモリを備え、
   前記マイクロプロセッサは、
   前記キャッシュメモリのポートに他のコンポーネントのポートへデータを送信させて、その応答を受信しないポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止する
   ことを特徴とする請求項１に記載の記憶制御装置。
7. 前記マイクロプロセッサは、
   当該マイクロプロセッサのポートに他のコンポーネントのポートへデータを送信させて、その応答を受信しないポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止する
   ことを特徴とする請求項１に記載の記憶制御装置。
8. 一のコンポーネントは、
   ポートを備え、且つ、当該ポートを介する前記チャネルアダプタ制御回路又はディスクアダプタ制御回路と前記キャッシュメモリとの間の接続を制御するスイッチ制御回路と、
   ポートを備え、且つ、当該ポートを介する前記スイッチ制御回路と前記マイクロプロセッサとの間の接続を制御するマイクロプロセッサアダプタ制御回路と、を備え、
   前記マイクロプロセッサは、
   前記マイクロプロセッサアダプタ制御回路のポートに前記スイッチ制御回路又は前記マイクロプロセッサのポートへデータを送信させて、その応答を受信しないポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止し、
   前記スイッチ制御回路のポートに前記チャネルアダプタ制御回路、前記ディスクアダプタ制御回路、又は前記キャッシュメモリのポートへデータを送信させて、その応答を受信しないポートを未接続ポートとして検出し、検出した未接続ポートへの電力の供給を停止する
   ことを特徴とする請求項１に記載の記憶制御装置。
9. 前記マイクロプロセッサは、
   各コンポーネントに、前記コンポーネントのアドレスと前記ポートのアドレスとその接続状態とを対応付けるテーブルを送信させ、
   各コンポーネントより受信したテーブルに基づいて、前記コンポーネントのアドレスと前記ポートのアドレスとその接続状態とを対応付けるテーブルを生成し、
   生成したテーブルに記載された接続状態が未接続であるポートへの電力の供給を停止する
   ことを特徴とする請求項１に記載の記憶制御装置。
10. 一又は複数のポートを備え、且つ、当該ポートを介するホスト端末と記憶装置との間のデータパスを構成する複数のコンポーネントと、
    一又は複数のポートを備え、且つ、当該ポートを介して前記コンポーネントを制御するマイクロプロセッサと、
    を備え、
    前記記憶装置におけるデータの記憶を制御する記憶制御装置の省電力化方法であって、
    前記マイクロプロセッサが、
    当該マイクロプロセッサ又は前記コンポーネントのポートのうちで、前記ホスト端末、前記記憶装置、又は、他のコンポーネントのポートに接続していないものを未接続ポートとして検出するステップと、
    検出した未接続ポートへの電力の供給を停止するステップと、
    を備えることを特徴とする省電力化方法。
    

Images