JP2012517623A - チップレット及び光シールドを備えるディスプレイデバイス - Google Patents

Abstract

発光ダイオードディスプレイデバイスは、透明基板１０と、透明電極１２と基板との間で該基板上に配置される複数のチップレット２０であって、各チップレットは、光を放射するようにピクセル５を制御するための駆動回路部２６を含み、電荷を蓄積するための蓄積キャパシタを含み、駆動回路部の少なくとも一部を光で照明すると、キャパシタが電荷を漏出する、チップレットと、各チップレットの表面上に配置される駆動回路部とは別に存在する第１の光シールド３０Ａを形成し、駆動回路部上に配置され、該駆動回路部の少なくとも一部を照明から実質的に保護する接続パッド２４であって、該接続パッドは駆動回路に電気的に接続される、接続パッドと、駆動回路と基板との間の駆動回路下に配置され、駆動回路の少なくとも一部を照明から保護する第２の光シールドとを備える。

Description

本発明はピクセルアレイを制御するための分散し、独立したチップレットを備える基板を有するディスプレイデバイスに関する。

フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、そしてテレビのような娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。ピクセル及びサブピクセルは、本明細書で用いられるとき区別されず、単一の発光素子を指す。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオード（ＬＥＤ）ディスプレイが知られている。

発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。Tang他に対して２００２年５月７日に発行された特許文献１は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。通常、電極のうちの一方は透明であり、他方は反射性である。発光材料の中に電流が流れ、透明電極を通って、デバイスから出るときに、ピクセルから光が放射される。ボトム電極及び基板が透明である場合には、そのデバイスはボトムエミッターである。トップ電極及びカバーが透明である場合には、そのデバイスはトップエミッターである。放射される光の周波数は、用いられる材料の特性による。そのようなディスプレイでは、基板を通して（ボトムエミッター）、若しくは封入カバーを通して（トップエミッター）、又はその両方を通して光を放射することができる。高屈折率の有機層から放射される光は、有機層の材料が空気に比べて相対的に屈折率が高いことに起因して、有機層、透明電極及び透明基板内に閉じ込められることがよく知られている（ボトムエミッター構成の場合）。

アクティブマトリックスデバイスでは、フラットパネル基板上にコーティングされた半導体材料、たとえば、アモルファス又は多結晶シリコンの薄膜から能動制御素子が形成される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。たとえば、簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルのルミナンスを指定する電荷を蓄えるための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び電気的に共通接続された電極を用いる。発光素子の制御は通常、データ信号線、選択信号線、電源接続、及びグランド接続を通して提供される。

アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。そのようなアクティブマトリックス設計では、各発光素子は駆動回路への別々の接続を必要とする。薄膜内、結晶性シリコン内のいずれかに作製されるシリコントランジスタの動作は、可視光を含む、電磁放射の存在時に変化する。通常、薄膜トランジスタを光に当てると、トランジスタ内の電流密度が増加し、それにより、トランジスタの中にさらに多くの電流が流れる。これにより、さらに、たとえば有機発光ダイオードディスプレイにおいて、発光ダイオードの中に流れる電流の量が増加する可能性がある。これらの電流変化は、ディスプレイの不均一性、明度の増加若しくは減少、又は他の許容できないディスプレイ動作を引き起こす。

この問題は、２００３年２月２５日にTsujimura他に対して発行された特許文献２において開示されているように、薄膜トランジスタ回路において、基板上に光シールドを形成し、ＬＣＤ内のトランジスタを光から保護することによって対処することができる。また、トランジスタ接合部を光から保護するための役割を果たすことができる金属ゲート電極も開示される。２００４年６月８日にFukudaに対して発行された特許文献３は、薄膜トランジスタ下に配置されるアモルファス炭化シリコン層を含む光シールド層を開示している。しかしながら、これらの構造は、基板上の薄膜回路設計に限定される可能性がある。２００３年１０月２１日にSatoに対して発行された特許文献４は、ＬＣＤのための上側光シールド層及び下側光シールド層を含む、ＴＦＴを用いる電気光学デバイスを開示している。上側光シールド層は、ＴＦＴの上方に格子状の構成において形成され、データ線路又は容量性線路として、キャパシタ層又は導電性トレースを含むことができる。下側光シールド層は、ＴＦＴ下の基板上に形成される。この構成では、導電性線路又は回路キャパシタがＴＦＴの真上に配置される必要があるので、回路レイアウトが制限され、望ましいとされるよりも多くの処理層を必要とし、他の回路設計及び回路製造工程では有用でない場合がある。

代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。しかしながら、そのようなピクセル制御デバイスにおいて回路に光が当たるのを防ぐための構造又は方法は教示されていない。

米国特許第６，３８４，５２９号明細書 米国特許第６，５２５，３４１号明細書 米国特許第６，７４６，９０５号明細書 米国特許第６，６３６，２８４号明細書 米国特許出願第２００６／００５５８６４号明細書

それゆえ、光に当たると、それに応じて回路の性能が変わるということに関するいかなる問題も克服する、ＬＥＤ及び高性能回路を用いるディスプレイデバイスための改善された構造が必要とされている。

本発明によれば、
ａ）透明基板と、
ｂ）前記基板上に形成され、各ピクセルは、前記透明基板上に形成される透明電極と、該透明電極上に形成される１つ又は複数の発光材料層と、該１つ又は複数の発光材料層上に形成される電極とを含む、複数のピクセルと、
ｃ）前記透明電極と前記基板との間で該基板上に配置され、各チップレットは、光を放射するように前記ピクセルを駆動するための駆動回路部を含み、該駆動回路部は、電荷を蓄積するための蓄積キャパシタを含み、該駆動回路部の少なくとも一部を光で照明することによって、該キャパシタが電荷を漏出する、複数のチップレットと、
ｄ）各前記チップレットの表面上に配置される前記駆動回路部とは別に存在する第１の光シールドを形成し、該駆動回路部上に配置され、該駆動回路部の少なくとも一部を照明から実質的に保護し、前記駆動回路部に電気的に接続される、接続パッドと、
ｅ）前記駆動回路部と前記基板との間で該駆動回路部下に配置され、該駆動回路部の少なくとも一部を照明から保護する第２の光シールドと、
を備える、発光ダイオードディスプレイデバイスが提供される。

本発明は、チップレット制御式発光ダイオードディスプレイと共に第１の光シールド及び第２の光シールドを設けることによって、電磁干渉が低減され、ディスプレイの性能及び安定性が高められるという利点を有する。

本発明の一実施形態による、２つの光シールドを有するチップレットの部分断面図である。 本発明を理解する上で有用な光照明を示すＯＬＥＤ駆動回路の回路図である。 本発明の一実施形態によるチップレットの断面図である。 本発明の代替の実施形態によるチップレットの断面図である。 本発明の一実施形態による、２つの光シールドを有し、光線を示すチップレットの部分断面図である。 本発明を理解する上で有用な結晶性シリコンの透明性を示すグラフである。 本発明を理解する上で有用な結晶性シリコンの透明性を示す別のグラフである。 アクティブマトリックスボトムエミッターＯＬＥＤデバイスにおいて、放射される光がチップレットドライバー回路に及ぼす影響を示すグラフである。

図面内の種々の層及び素子は非常に異なるサイズを有するので、図面は一定の縮尺で描かれていない。

図１を参照すると、本発明によれば、発光ダイオードデバイスが、透明基板１０と、透明基板１０上に形成される複数のピクセル５とを備えており、各ピクセル５は、透明基板１０の上方にわたって形成される透明電極１２と、透明電極１２上に形成される１つ又は複数の発光材料層１４と、１つ又は複数の発光材料層上に形成される反射性電極１６とを備え、それによりボトムエミッター設計のダイオード１５を形成する。本発明の他の実施形態では、電極１６を透明にすることができ、基板１０を不透明にして、トップエミッター設計を提供することができる。ディスプレイの両面から光を放射する設計では、電極１６及び基板１０の両方を透明にすることができる。

複数のチップレット２０が、透明電極１２と透明基板１０との間で該透明基板１０上に形成され、各チップレット２０は、光１を放射するようにピクセル５を駆動するための駆動回路部２６を含む。図２を参照すると、一実施形態では、駆動回路部２６は、キャパシタ４０内に電荷を蓄積するための選択トランジスタ４２を備えることができる。キャパシタ４０の両端にかかる電圧が、駆動トランジスタ４４を制御して、ＯＬＥＤ４６を駆動する。駆動回路部２６の少なくとも一部に周囲光照明４９又はＯＬＥＤ光照明４８が入射すると、電荷が漏出し、それにより、駆動トランジスタ４４の駆動電圧が低下し、それゆえ、ＯＬＥＤ４６の中に流れる電流が減少する。当該技術分野において他の駆動回路も知られており、本発明に含まれる。

各チップレット２０の表面上に配置される駆動回路部２６とは別に存在する、第１の光シールド３０Ａを形成する接続パッド２４が、駆動回路部２６上に配置され、駆動回路部２６の少なくとも一部を照明から実質的に保護する。接続パッド２４は、駆動回路部２６に電気的に接続される。駆動回路部２６と透明基板１０との間で該駆動回路部２６下に第２の光シールド３０Ｂを配置し、駆動回路部２６の少なくとも一部を照明から保護する。駆動回路部２６の照明は、周囲光照明４９、又は１つ若しくは複数の発光材料層１４によって放射される光からのＯＬＥＤ光照明４８のいずれか又は両方を含む。

種々の回路素子の性能は光照明によって影響を及ぼされる可能性があるので、駆動回路部２６の種々の構成要素、又は駆動回路２６の全てを保護することが有用である。付加回路２２を用いて、チップレット及びピクセル５を制御することができる。接続パッド２４をチップレット２０の表面上に形成して、駆動回路２６を透明電極１２に接続することができ、付加的な接続パッド（図１には示されない）を用いて、外部コントローラーからチップレットへの配線、たとえば信号配線、並びに電力及びグランド線を接続することができる。接着平坦化層１８を用いて、チップレット表面を平坦化し、チップレット２０を基板１０に接着することができる。第２のステップにおいて、より多くの平坦化材料を堆積して、チップレット２０を覆うことができる。接続パッド２４の上方にフォトリソグラフィによってビア１９を形成して、透明電極１２が接着平坦化層１８を貫通して接続パッド２４に達することができるようにする。反射性電極１６は複数のピクセルに対して電気的に共通にすることができる。

本発明の種々の実施形態において、種々のドライバー回路２６を用いることができる。図２に示される１つの従来技術の設計では、各ピクセルは２つのトランジスタ及び１つのキャパシタを用いる。第１のトランジスタ４２は信号線（たとえば、選択信号及びデータ信号）に応答して、キャパシタ４０内に電荷を蓄積する。第２のトランジスタ４４は、キャパシタ４０内に蓄積された電荷に応答して、光を放射するようにＬＥＤデバイス４６を駆動する。代替の回路は、たとえば、３つ以上のトランジスタ及び２つ以上のキャパシタを用いることができる。ドライバー回路の物理的及び電気的なモデル化は、アクティブマトリックス設計においてＬＥＤ電流を時間的に不均一にする主な機構が、ドライバー回路２６の周囲照明及びＯＬＥＤ照明に起因する、チップレット２０のシリコン基板内に構成される蓄積キャパシタ（たとえば、４０）に蓄積される電荷の放電であることを実証した。それゆえ、ドライバー回路２６全体、特にキャパシタ４０を放電する任意の回路素子を保護することが好都合である。また、照明の結果として、その性能が変わる任意の素子を保護することも有用である。

図２に示されるようなアクティブマトリックス駆動回路２６が照明に対して時間的に応答することが実証されている。詳細には、キャパシタ４０内に電荷が蓄積されており、かつ選択信号がアクティブでないとき、制御トランジスタ４２が照明されると、制御トランジスタ４２は著しい速度において電流を漏出する。物理的なモデル化は、デバイスが照明されるときの電荷漏れが、デバイスが照明されないときの電荷漏れに比べて、１億倍だけ増加する可能性があることを実証する。そのモデルは、５Ｗ／ｃｍ²において６２３ｎｍ光を使用した。最大３Ｖの駆動信号を用いる２トランジスタ、１キャパシタ回路内に５４ｆＦ蓄積キャパシタを用いる１つの回路設計では、蓄積キャパシタは、約３２マイクロ秒において放電することができる。電荷漏れにかかる時間が短くなるように、蓄積キャパシタ４０が高い周波数でリフレッシュされるとき、ＬＥＤ４６の放射の変化が低減され、キャパシタ４０内の電荷損失も同様に低減されることを示す。駆動トランジスタ４４の照明も、ゲート電圧（又はキャパシタ電荷）の任意の変化とは別に、ＯＬＥＤ素子４６の中に流れる電流を増加させることが実証される。それゆえ、図２の実施形態では、制御トランジスタ４２又は駆動トランジスタ４６を保護することによって、駆動回路照明に起因するデバイス性能の望ましくない変化を小さくする。

本発明の種々の実施形態によれば、チップレットアクティブマトリックス回路は、たとえば、均一性、応答、周波数、電流及びサイズに関して大幅に改善された性能を提供する。製造ステップ及びコストを削減するために、チップレット２０上に平坦化層１８の上方にわたって単一の配線層を用いることも好ましい。それゆえ、その表面が接続パッド２４によって概ね覆われるチップレット２０の場合、上記で引用された特許文献４において提案されるように、配線層を用いてチップレット２０を保護することはできない。さらに、同じく特許文献４において提案されるように、金属キャパシタ層を利用するには、多層、多素子の回路を構成する必要があるので、構成が複雑になり、処理ステップ及びコストが増加する。さらに、チップレットは薄膜トランジスタよりもはるかに厚く、小さな金属キャパシタ層、又は金属トランジスタゲートを使用しても、側面において、底面において、又はチップレット表面に対して或る角度を成してチップレットに入射する可能性がある光に対する十分な保護を提供しないであろう。本発明は、工程ステップを増やすことなく、光シールドの度合いをさらに高める、チップレットアクティブマトリックス回路に適した改善されたシールドを提供する。それゆえ、本発明は、同時に、電気的性能を高め、光照明に影響されにくくし、回路レイアウトの複雑度を低減し、コストを下げ、デバイスレイアウトの自由度を高めることによって従来技術を改良する。

本発明の種々の実施形態によれば、ドライバー回路２６並びに第１の光シールド３０Ａ及び第２の光シールド３０Ｂは、幾分異なる場所に配置することができるか、異なる表面上に形成することができるか、又は異なる材料を含むことができる。第２の光シールド３０Ｂは、たとえば、基板１０上にフォトリソグラフィによってパターニングされる金属層を含むことができる。代替的には、第２の光シールド３０Ｂは、たとえば、基板１０上にパターニングされる黒色樹脂層を含むことができる。その際、黒色樹脂層は、入射周囲光を吸収するためのブラックマトリックスとしての役割を有効に果たすことができ、それにより、ディスプレイデバイスのコントラスト比を改善することができる。黒色樹脂層は、接着剤とすることもでき、チップレット２０を基板１０に接着することができる。図３を参照すると、本発明の代替の実施形態では、第２の光シールド３０Ｂは、基板に隣接してチップレット２０側に形成することができる。チップレット２０、たとえば、光吸収材料（たとえば、樹脂）又は光吸収接着剤上に金属層を形成することができる。代替的には、ドライバー回路２６と基板１０との間のチップレット内に金属層を形成することができる。第２の光シールド３０Ｂは、チップレットの面全体を覆うことができるか（図３及び図４に示される）、チップレット２０の一部のみを覆うことができる（図１に示される）。第２の光シールド３０Ｂは、チップレット２０の任意の面又は全ての面において、少なくとも一方の側にチップレット２０を超えて基板１０上に延在することができ（図１に示される）、それにより、さらに実効的に駆動回路部２６を保護することができる。

接続パッド２４は不透明である（たとえば、金属又は金属層を含む）。光シールド３０Ａは、接続パッド２４下に配置されるドライバー回路２６の少なくとも一部を保護する。代替的には、光シールド３０Ａは、ドライバー回路２６全体を保護することができる。通常の集積回路は、回路構成要素（たとえば、トランジスタ、キャパシタ）を接続するための金属を含み、この金属をこの目的のために用いることができる。チップレット２０は、図４に示されるように、外部バス線に接続するための複数の接続パッド２４を含むことができる。

本発明の一実施形態によれば、基板１０並びに平坦化及び接着材料１８は透明である。チップレット２０は、電極１２、１６に電圧差を与え、それにより、１つ又は複数の有機層１４を通って電流が流れ、光を放射する。光は透明電極１２、平坦化層１８及び基板１０を通り抜け、デバイスから放射される。代替的には、光は１つ又は複数の有機層１４から反射性電極１６に向かって放射され、反射性電極１６から反射され、１つ又は複数の有機層１４を通り抜け、透明電極１２、平坦化層１８及び基板１０を通り抜け、デバイスから放射される。１つ又は複数の有機層は相対的に高い屈折率（たとえば、１．６〜１．７）を有し、透明電極は高い屈折率（たとえば、１．８〜２．２の屈折率を有するＩＴＯを含む）を有するので、光は内部全反射によってこれらの層内に閉じ込められる。さらに、１つ又は複数の有機層１４からの放射角によっては、平坦化層１８及び基板１０内に光が閉じ込められる。平坦化層は通常、約１．５の光学屈折率を有する透明樹脂材料を含み、基板１０は通常、ガラスを含み、約１．５の同様の光学屈折率を有する。それゆえ、閉じ込められる光は、ＯＬＥＤ層１２、１４、平坦化層１８、さらには基板１０を通って進むことができ、本発明の光シールド３０Ａ及び３０Ｂが存在しない場合、ドライバー回路部２６に突き当たり、回路性能に悪影響を及ぼす。

本発明は、周囲光及び放射光の両方の存在時に、安定し、かつ一貫した駆動回路性能を提供する。図５を参照すると、周囲光は、基板１０及びチップレット２０を通り抜けることができる。第２の光シールド３０Ｂが存在しなければ、周囲光は、駆動回路部２６に入射することになり、駆動回路部２６は機能的に入射周囲光のレベルに依存することになる。しかしながら、本発明によれば、入射周囲光３Ａは、第２の光シールド３０Ｂによって吸収又は反射される。ＯＬＥＤデバイスの特有の構成のために、反射性電極１６からの反射によって、入射周囲光３Ｂもドライバー回路２６を照明することになる。第１の光シールド３０Ａは、反射された周囲照明３Ｂを吸収する。

ＬＥＤデバイスから放射される光もドライバー回路２６を照明して悪影響を及ぼす可能性がある。本発明によれば、１つ又は複数の有機層１４から放射され、ドライバー回路２６を照明することになる光２Ａは、代わりに、第１の光シールド３０Ａによって吸収される。１つ又は複数の有機層１４から放射されるが、基板１０、透明電極１２及び１つ又は複数の有機層１４内の内部全反射に起因して閉じ込められ、同じくドライバー回路２６を照明することになる光２Ｂは、代わりに、第２の光シールド３０Ｂによって吸収される。反射性電極１６に向かって放射される光は反射され、光路１、２Ａ又は２Ｂのうちの１つに従うことができる。

本発明の実施形態によれば、第１の光シールド３０Ａ及び第２の光シールド３０Ｂはいずれも必要である。以下に記述されるように、チップレットは５０ミクロン未満、２５ミクロン未満、１５ミクロン未満、１２ミクロン未満、さらには１０ミクロン未満の結晶性シリコン基板厚を用いることができる。概ね８ミクロンの厚みを有するチップレットが構成され、アクティブマトリックスＯＬＥＤディスプレイにおいて用いられた。これらの厚みにおいて、結晶厚は概ね透明性を有することができる。図６及び図７を参照すると、結晶性シリコンの透過率スペクトルが１０ミクロン及び２ミクロンの基板厚の場合にそれぞれグラフ化される。チップレット２０内に形成される回路部は、回路部２２のために必要とされる工程、回路部及び層数によって、８ミクロンまで基板内に延在するか、さらには８ミクロンを越えて延在する。それゆえ、ドライバー回路２６は、基板１０に隣接するチップレット２０側の物理的に近くに存在することができ、入射周囲光（第２の光シールド３０Ｂが存在しない場合）は、ドライバー回路２６を照明するだけの十分な距離にわたって結晶性シリコン内に入り、ドライバー回路２６動作に影響を及ぼす可能性がある。同様に、光１をデバイスから放射することができるように、平坦化層１８は透明である。チップレット２０を構成する結晶性シリコンは、基板１０又は平坦化層１８よりも高い光学屈折率を有するので、第２の光シールド３０Ｂが存在しない場合には、基板１０内に閉じ込められ、チップレット２０に入射する光２Ｂが、チップレット２０に入り、ドライバー回路２６を照明するであろう（破線矢印によって示される）。

チップレットピクセル制御を有するアクティブマトリックスＯＬＥＤディスプレイデバイスが構成された。チップレットは、結晶性シリコン基板を有し、概ね８ミクロン厚であった。図１に示されるＯＬＥＤ構造が構成されたが、第１の光シールド及び第２の光シールドを用いなかった。放射層の光出力は、ディスプレイに入射する周囲照明に応じて変化することが実証された。図８を参照すると、ＯＬＥＤ素子からの放射に起因する、ＯＬＥＤ構造のためのディスプレイ電流（ルミナンスに対応する）の経時的な変化が示される。図８の試験では、光シールドは存在しなかった。図８に示されるように、ＯＬＥＤデバイス電流は、リフレッシュされるまで、時間の経過と共に２０％を超えて減少する。その試験は、図１のＯＬＥＤデバイスにおいて、６０Ｈｚのリフレッシュ、１．３ｍＡの最大ディスプレイ電流、３．２ｍＡ／ｃｍ²の電流密度において実行された。さらに頻繁にリフレッシュすることによって、キャパシタが放電するのにかかる時間は短くなり、時間の経過と共に、より一貫性のある光出力に対応するのに、より大きな電流が用いられる。以下の表は、１つのフレーム全体に対して用いられる全デバイス電流を示す。

第２の実験では、デバイスにわたって光シールドを配置することによって、周囲照明が変更されても、ディスプレイ電流が変化しないことが示される。

各チップレット２０は、チップレット２０が接続パッド２４を通して接続されるピクセル５を制御するための回路２２を含むことができる。回路２２は、チップレット２０が接続されるピクセル５毎の所望のルミナンスを表す値を格納する記憶素子を含むことができ、チップレット２０はそのような値を用いて、光を放射するようにピクセル５を制御する。本発明のさらに別の実施形態では、チップレット２０が接続される発光素子毎に１つ又は２つの記憶素子を用いることができる。ディスプレイデバイスのためのコントローラーが、画像通りの光を放射するようにピクセルを駆動するために、チップレット接続パッドに接続されるバス線を通して制御及びデータ信号を与えることができる。コントローラーは、チップレットとして実装し、基板１０に固定することができる。コントローラーは、基板１０の周辺に配置することができるか、又は基板１０の外部に存在することができ、従来の集積回路を含む。

本発明の種々の実施形態によれば、チップレット２０は種々の方法で構成することができ、たとえば、チップレット２０の長い寸法に沿って１行又は２行の接続パッド２４を用いて構成することができる。相互接続バスは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。たとえば、相互接続バスは、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又はアルミニウム合金とすることができる。代替的には、相互接続バスは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、相互接続バスは単層内に形成される。

本発明は、大きなデバイス基板、たとえば、ガラス、プラスチック又はフォイルを利用し、デバイス基板１０上に複数のチップレット２０が規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット２０は、チップレット２０内の回路部に従って、かつ制御信号に応答して、デバイス基板１０上に形成された複数のピクセル５を制御することができる。個々のピクセルグループ又は複数のピクセルグループをタイル張りされる構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。

本発明によれば、チップレット２０は、基板１０上に分散して配置されるピクセル制御素子を提供する。チップレット２０はデバイス基板１０に比べて相対的に小さな集積回路であり、独立した基板上に形成される、配線、接続パッド２４、抵抗器若しくはキャパシタのような受動素子、又はトランジスタ若しくはダイオードのような能動素子を含む、回路２２を備える。チップレット２０はディスプレイ基板１０とは別に製造され、その後、ディスプレイ基板１０に貼り付けられる。チップレット２０は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコンオンインシュレータ（ＳＯＩ）ウェーハを用いて製造されることが好ましい。その後、各チップレット２０は、デバイス基板１０に取り付ける前に切り離される。それゆえ、各チップレット２０の結晶性支持体は、デバイス基板１０とは別の基板と見なすことができ、その上及びその中にチップレット回路２２が配置される。それゆえ、複数のチップレット２０は、デバイス基板１０とは別であり、かつ互いに別々の対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセル５が形成される基板１０とは別であり、独立したチップレット基板２８の面積は、合わせても、デバイス基板１０よりも小さい。チップレット２０は結晶性基板を有し、たとえば、薄膜アモルファス又は多結晶シリコンデバイスにおいて見られる構成要素よりも、高性能のアクティブ構成要素を提供することができる。チップレット２０は、好ましくは１００μｍ以下、より好ましくは２０μｍ以下の厚みを有することができる。これは、チップレット２０上に接着及び平坦化材料１８を形成するのを容易にし、その際、それらの材料は従来のスピンコーティング技法を用いて被着することができる。本発明の一実施形態によれば、結晶性シリコン基板上に形成されるチップレット２０は、或る形状のアレイに配列され、接着又は平坦化材料を用いてデバイス基板（たとえば、１０）に接着される。チップレット２０の表面上の接続パッド２４を用いて、各チップレット２０を、信号配線、電力バス、及びピクセル５を駆動するためのピクセル電極（１６、１２）に接続する。チップレット２０は、少なくとも４つのピクセル５を制御することができる。

チップレット２０は半導体基板内に形成されるので、チップレットの回路部は最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に実現可能である。たとえば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット２０は、ディスプレイ基板１０上に組み付けられると、チップレット上に設けられる配線層への電気的接続を作製するための接続パッド２４も必要とする。接続パッド２４のサイズは、ディスプレイ基板１０上で用いられるリソグラフィツールの機構サイズ（たとえば、５μｍ）及びチップレット２０と配線層との位置合わせ（たとえば、±５μｍ）に基づいて決定される。それゆえ、接続パッド２４は、たとえば、１５μｍ幅とし、パッド間に５μｍの間隔を有することができる。これは、パッドが一般的にチップレット２０上に形成されるトランジスタ回路部よりも著しく大きいことを意味する。

それらのパッドは通常、トランジスタの上方のチップレット上のメタライゼーション層内に形成することができる。低い製造コストを可能にするように、できる限り小さな表面積を有するチップレットを形成することが望ましい。

基板（たとえば、アモルファス又は多結晶シリコン）上に直に形成される回路よりも性能が高い回路部を備える独立した基板（たとえば、結晶性シリコンを含む）を有するチップレットを用いることによって、より高い性能を有するデバイスが提供される。結晶性シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（たとえば、トランジスタ）を有するので、回路サイズがはるかに縮小される。たとえば、Yoon, Lee, Yang,及びJangによる「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されるように、微小電気機械（ＭＥＭＳ）構造を用いて、有用なチップレットを形成することもできる。

デバイス基板１０は、ガラス、及び当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる平坦化層（たとえば、樹脂）上に形成される、蒸着又はスパッタリングされた金属又は合金、たとえば、アルミニウム又は銀から作製される配線層を含むことができる。チップレット２０は、集積回路業界において十分確立された従来の技法を用いて形成することができる。

本発明は、マルチピクセルインフラストラクチャを有するデバイスにおいて用いることができる。詳細には、本発明は、有機、無機いずれかであるＬＥＤデバイスを用いて実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、１９８８年９月６日にTang他に対して発行された米国特許第４，７６９，２９２号、及び１９９１年１０月２９日にVanSlyke他に対して発行された米国特許第５，０６１，５６９号において記述されるような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて用いられる。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（たとえば、Kahenによる米国特許出願公開第２００７／００５７２６３号において教示される）、有機又は無機電荷制御層を利用する無機デバイス、又はハイブリッド有機／無機デバイスを用いることもできる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップ又はボトムエミッターアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製作することができる。

１ 放射光
２Ａ 入射放射光
２Ｂ 閉じ込められた入射放射光
３Ａ 入射周囲光
３Ｂ 反射された周囲照明
５ ピクセル
１０ 基板
１２ 透明電極
１４ 発光材料層
１５ 発光ダイオード
１６ 反射性電極
１８ 平坦化層
１９ ビア
２０ チップレット
２２ 回路部
２４ 接続パッド
２６ 駆動回路
３０Ａ 第１の光シールド
３０Ｂ 第２の光シールド
４０ キャパシタ
４２ 制御トランジスタ
４４ 駆動トランジスタ
４６ ＯＬＥＤ
４８ ＯＬＥＤ光照明
４９ 周囲光照明

Claims (19)

1. ａ）透明基板と、
   ｂ）前記基板上に形成され、各ピクセルは、前記透明基板上に形成される透明電極と、該透明電極上に形成される１つ又は複数の発光材料層と、該１つ又は複数の発光材料層上に形成される電極とを含む、複数のピクセルと、
   ｃ）前記透明電極と前記基板との間で該基板上に配置され、各チップレットは、光を放射するように前記ピクセルを駆動するための駆動回路部を含み、該駆動回路部は、電荷を蓄積するための蓄積キャパシタを含み、該駆動回路の少なくとも一部を光で照明することによって、該キャパシタが電荷を漏出する、複数のチップレットと、
   ｄ）各前記チップレットの表面上に配置される前記駆動回路部とは別に存在する第１の光シールドを形成し、該駆動回路部上に配置され、該駆動回路部の少なくとも一部を照明から実質的に保護し、前記駆動回路部に電気的に接続される、接続パッドと、
   ｅ）前記駆動回路部と前記基板との間で該駆動回路部下に配置され、該駆動回路部の少なくとも一部を照明から保護する第２の光シールドと、
   を備える、発光ダイオードディスプレイデバイス。
2. 前記照明は、前記発光ダイオードディスプレイデバイスの外部から生じる周囲照明である、請求項１に記載の発光ダイオードディスプレイデバイス。
3. 前記照明は前記１つ又は複数の発光材料層によって放射される光である、請求項１に記載の発光ダイオードディスプレイデバイス。
4. 前記第１の光シールド及び前記第２の光シールドは、前記キャパシタを照明から保護する、請求項１に記載の発光ダイオードディスプレイデバイス。
5. 前記第２の光シールドは、前記チップレットのエリア内の前記基板上に形成されるパターニングされた金属層を含む、請求項１に記載の発光ダイオードディスプレイデバイス。
6. 前記第２の光シールドは、前記チップレットのエリア内の前記基板上に形成されるパターニングされた黒色樹脂層を含む、請求項１に記載の発光ダイオードディスプレイデバイス。
7. 前記パターニングされた黒色樹脂層は接着剤を含む、請求項６に記載の発光ダイオードディスプレイデバイス。
8. 前記第２の光シールドは、前記駆動回路部と前記基板との間で前記チップレット側に被着される黒色材料層を含む、請求項１に記載の発光ダイオードディスプレイデバイス。
9. 前記第２の光シールドは、前記チップレット内の金属層を含む、請求項１に記載の発光ダイオードディスプレイデバイス。
10. 前記接続パッドは金属層を含む、請求項１に記載の発光ダイオードディスプレイデバイス。
11. 前記チップレットはシリコンを含み、５０ミクロン未満の厚みを有する、請求項１に記載の発光ダイオードディスプレイデバイス。
12. 前記チップレットはシリコンを含み、２５ミクロン未満の厚みを有する、請求項１に記載の発光ダイオードディスプレイデバイス。
13. 前記チップレットはシリコンを含み、１５ミクロン未満の厚みを有する、請求項１に記載の発光ダイオードディスプレイデバイス。
14. 前記第２の光シールドは前記チップレットを越えて延在する、請求項１に記載の発光ダイオードディスプレイデバイス。
15. 前記発光ダイオードディスプレイは有機発光ダイオードディスプレイである、請求項１に記載の発光ダイオードディスプレイデバイス。
16. 前記駆動回路部は制御トランジスタをさらに含み、該制御トランジスタは、前記第１の光シールド又は前記第２の光シールドによって照明から保護される、請求項１に記載の発光ダイオードディスプレイデバイス。
17. 前記駆動回路部は駆動トランジスタをさらに含み、該駆動トランジスタは、前記第１の光シールド又は前記第２の光シールドによって照明から保護される、請求項１に記載の発光ダイオードディスプレイデバイス。
18. 前記電極は反射性であり、前記基板は透明である、請求項１に記載の発光ダイオードディスプレイデバイス。
19. 前記電極は透明であり、前記基板は不透明又は透明である、請求項１に記載の発光ダイオードディスプレイデバイス。

Images