JP2012514380A - モノリシック半導体マイクロ波スイッチアレイ - Google Patents

モノリシック半導体マイクロ波スイッチアレイ Download PDF

Info

Publication number
JP2012514380A
JP2012514380A JP2011543493A JP2011543493A JP2012514380A JP 2012514380 A JP2012514380 A JP 2012514380A JP 2011543493 A JP2011543493 A JP 2011543493A JP 2011543493 A JP2011543493 A JP 2011543493A JP 2012514380 A JP2012514380 A JP 2012514380A
Authority
JP
Japan
Prior art keywords
type electrode
primary
substrate
type
pin junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011543493A
Other languages
English (en)
Other versions
JP5399513B2 (ja
Inventor
ヴラディミール・マナソン
ヴラディミール・アイ・リトビノフ
レフ・サドフニク
アラメイ・アバキアン
Original Assignee
シエラ・ネバダ・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シエラ・ネバダ・コーポレイション filed Critical シエラ・ネバダ・コーポレイション
Publication of JP2012514380A publication Critical patent/JP2012514380A/ja
Application granted granted Critical
Publication of JP5399513B2 publication Critical patent/JP5399513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/10Auxiliary devices for switching or interrupting
    • H01P1/15Auxiliary devices for switching or interrupting by semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

マイクロ波スイッチアレイは、複数のマイクロ波スロットラインを含む。各スロットラインは、前記スロットラインで分離された一次P型電極及び一次N型電極で形成された第1PIN接合を含む半導体スイッチで制御される。前記スイッチは、前記第1PIN接合に適用される電位に応じてプラズマを前記スロットラインへ注入する。各スイッチは、前記一次P型電極及び二次N型電極間の第2PIN接合、及び、前記一次N型電極及び二次P型電極間の第3PIN接合を含む。金属コンタクトは前記一次P型電極及び前記二次N型電極を第2PIN接合間で接続し、前記一次N型電極及び前記二次P型電極を第3PIN接合間で接続する。前記二次電極は、前記第1PIN接合から拡散するプラズマを取り出し、これによりプラズマ拡散の性能劣化効果を最小化する。

Description

本発明は、スイッチング、制御及び/又はディレクティング電磁放射線用半導体スイッチ、特に、「ミリ波」として知られるスペクトル部分のマイクロ波放射線に関する。このようなマイクロ波放射線は、典型的には、種々のタイプの車や船に用いられる衝突防止レーダー等の多くのレーダーに採用される。
半導体マイクロ波スイッチは公知であり、可動又は指向性アンテナ、特に、衝突防止レーダーのような種々のレーダー装置における可動ミリ波ビームの送受信に用いられる誘電体導波路の分野で採用されている。このようなアンテナにおいて、半導体スイッチが採用されて、選択可変結合配置を有するエバネセント結合端を持つアンテナ素子を提供する。結合端は、誘電体導波路等の伝送回線に実質的に平行に近接して設けられる。伝送回線を通して電磁信号が送信されるときの伝送回線とアンテナ素子との間のエバネセント結合の結果として、電磁放射線がアンテナによって送受信される。送受信ビームの形や方向は、エバネセント結合端の選択された結合配置によって決定され、結合端のエッジ特徴のために選択された電気的接続のパターンによって決定される。半導体スイッチは、当該電気的接続のパターンを変えるための1つのメカニズムとしてアンテナ素子に採用される。例えば、米国特許第7151499号(本出願人に譲渡)が参照できる。当該特許発明の全体は、参照することにより本発明に組み込まれる。
図1に、前述したタイプのアンテナで用いられる典型的な従来の半導体マイクロ波スイッチアレイ10を示す。従来のスイッチアレイ10は、それぞれP型電極14としてのP-ドープ領域、N型電極16としてのN-ドープ領域、及び、前記2つの電極14及び16間の絶縁基板ギャップ18を含む、複数のPIN接合を形成することで半導体材料(例えば、Si,Ge又はGaAs)のウエハ又は基板12上に形成されている。図1に示すように、連続したPIN接合は絶縁基板20で分離されており、交互極性(すなわちP-I-NとN-I-Pの交互)である。基板12の表面は、例えば、SiO2やSi3N4等の適した絶縁材料の薄い保護層で覆われている。保護層は第1のフォトリソグラフィープロセスが行われ、各絶縁基板ギャップ18を覆うように線形保護領域22を形成する。次に、いずれかの適した従来のプロセス(例えば、電気めっき又は電着)によって、基板12の表面又は保護領域22上に、金属層(例えば、Ag, Al, Au, Cu, Pt)が形成され又は堆積する。次に、金属層は第2のフォトリソグラフィープロセスが行われ、第1コンタクト24のアレイ及び第2コンタクト26のアレイが形成される。各第1コンタクト24は、露出保護領域22によって隣接する第2コンタクト26から分離している。各第1コンタクト24は、このように、PIN接合の隣接ペアにおけるP型電極14に接続しており、各第2コンタクト26は、PIN接合の隣接ペアにおけるN型電極16に接続している。
各PIN接合は、接合間の電位が0のときに「開」状態を有し、接合間の所定の閾値電位を超えたときに「閉」状態を有するスイッチを提供する。スイッチが開いているとき、露出保護領域22は、適した波長の電磁放射線が通過する「スロットライン」を提供する。適した電位がPIN接合に加わるとき、スイッチは閉じて、電子正孔プラズマ(不図示)が生成し、電極14及び16間の保護領域22内へ注入され、その結果、電極を短絡させる。このプラズマは、電磁放射線を反射し、保護領域22で得られたスロットラインを通る放射線の通路を効果的にブロックする。
米国特許第7151499号
上述の従来の半導体スイッチアレイ10の欠点の1つは、各PIN接合スイッチの電極間電位の用途で生成したプラズマが、そのスイッチの周辺領域を効果的に制限されないことである。そのため、スイッチアレイ10において、各PIN接合スイッチで生成されたプラズマは、基板12の表面を渡って拡散しやすく、アレイの他のスイッチやスロットラインを「汚染」することがある。そのため、それらのスイッチ及びスロットラインの性能を劣化させ、総じてアレイの機能を劣化させる。さらに、各スイッチにおいて、プラズマが電極から離れてスロットラインに沿って拡散しやすい。そのため、そのスイッチで制御されるスロットラインの機能を劣化させる。
このように、スイッチ全体の機能又はスイッチを含むアレイ全体の機能を低下させず、プラズマ拡散の効果を最小限に抑える半導体マイクロ波スイッチを提供することは、当該技術分野の技術水準において顕著な改善である。また、スイッチ又はスイッチアレイの製造コストを実質的に増加させずにそのようなスイッチを提供することはさらに有利である。
概して、本発明は、第1の側面において、マイクロ波スロットラインとしての絶縁領域で分離された、一次陽極(P型)及び一次陰極(N型)で形成されたPIN接合を含むタイプの半導体マイクロ波スイッチに係る。PIN接合は、電位がかかるときにマイクロ波スイッチ機能を提供する第1PIN接合であり、さらに、一次陽極及び二次陰極(N型)間に設けられた第2PIN接合であり、一次陰極及び二次陽極(P型)間に設けられた第3PIN接合である。スイッチは、第2PIN接合の一次P型電極及び二次N型電極に接続する第1金属コンタクト、及び、第3PIN接合の一次N型電極及び二次P型電極に接続する第2金属コンタクトを含む。
より詳細には、本発明は、一次P型電極、一次N型電極、一次P型及びN型電極を分離する絶縁(スロットライン)領域、第1絶縁ギャップによって一次P型電極から分離され、第1金属コンタクトによって一次P型電極に接続された二次N型電極、及び、第2絶縁ギャップによって一次N型電極から分離され、第2金属コンタクトによって一次N型電極に接続された二次P型電極を含む半導体マイクロ波スイッチに係る。二次N型電極は、絶縁スロットライン領域によって二次P型電極から分離されている。
別の側面において、本発明は、半導体マイクロ波スイッチのモノリシックアレイに係る。各スイッチは、ここに記載されるタイプの半導体マイクロ波スイッチである。
さらに別の側面において、本発明は、ここに記載されるタイプの半導体マイクロ波スイッチのモノリシックアレイの製造方法に係る。
後述の記載でより理解されるように、本発明に係る半導体マイクロ波スイッチのアレイは、上述のプラズマ拡散の有害な効果を最小化、又は、少なくとも実質的に低減する。
ここで用いられる用語「マイクロ波」及び「マイクロ波放射線」は、いわゆる「ミリ波」を含み、レーダー、通信機器、及び、類似の機器の用途に適した全ての波長を有する電磁放射線を含む。同様に、ここで用いられる用語「マイクロ波スイッチ」は、レーダー、通信機器、及び、類似の機器の用途に適した全てのマイクロ波の電磁放射線の通過の制御で用いられる全てのスイッチを含む。
図1は、部分的に断面図である、従来の典型的な半導体マイクロ波スイッチのアレイの半概略斜視図である。 図2は、本発明に係る半導体マイクロ波スイッチのアレイの製造工程を示す半導体ウエハ又は基板の半概略断面図である。 図3は、本発明に係る半導体マイクロ波スイッチのアレイの製造工程を示す半導体ウエハ又は基板の半概略断面図である。 図4は、本発明に係る半導体マイクロ波スイッチのアレイの製造工程を示す半導体ウエハ又は基板の半概略断面図である。 図5は、本発明に係る半導体マイクロ波スイッチのアレイの製造工程を示す半導体ウエハ又は基板の半概略断面図である。 図6は、本発明に係る半導体マイクロ波スイッチのアレイの半概略拡大斜視図である。 図7は、部分的に断面図である、本発明に係る半導体マイクロ波スイッチのアレイの半概略斜視図である。
図5,6及び7に、本発明に係る半導体マイクロ波スイッチ102のモノリシックアレイ100を示し、図2,3及び4にアレイ100の各製造工程を示す。スイッチ102のアレイ100は、ドープされていないSi, Ge, GaAs等の半導体材料のウエハ又は基板112上に形成されている。各スイッチ102はPIN接合スイッチであり、一次P型電極114としての第1P-ドープ領域及び一次N型電極116としての第1N-ドープ領域で提供された第1PIN接合、及び、ドープされていない基板材料の絶縁領域118で分離された一次電極114及び116を含む。第2PIN接合は、第1分離ギャップ120によって一次P型電極114から分離された二次N型電極122としての第2N-ドープ領域の形成によって提供されている。第3PIN接合は、第2絶縁分離ギャップ124によって一次N型電極116から分離された二次P型電極126としての第2P-ドープ領域の形成によって提供されている。二次N型電極122は、スロット118によって二次P型電極126から分離されている。このように、図に示された好ましい形態において、一次P型電極114は、第1分離ギャップ120によって二次N型電極122から分離されており、絶縁領域118によって一次N型電極116から分離されている。同様に、一次N型電極116は、第2分離ギャップ124によって二次P型電極から分離されており、絶縁領域118によって一次P型電極から分離されている。第1及び第2分離ギャップ120、124を直角のギャップとして示しているが、実際に用いられる形態は、一次及び二次電極の各形態に大いに影響される。
アレイ100の製造において、一般的な方法(拡散、エピタキシー、イオン注入等)により、ドープされていない半導体基板112の主表面をドープし、一次P型電極114、一次N型電極116、二次N型電極122、及び、二次P型電極126を提供するP-ドープ領域及びN-ドープ領域を形成する。各一次P型電極114は、ドープされていない基板領域118によって対応する一次N型電極116から分離されている。各二次N型電極122は、ドープされていない基板材料の第1分離ギャップ120によって対応する一次P型電極114から分離されている。各二次P型電極126は、ドープされていない基板材料の第2分離ギャップ124によって対応する一次N型電極から分離されている。
次に、薄い保護層128を、図2に示すように、ドープした領域を含む基板112表面に設ける。保護層128は、例えばSiO2やSi3N4等の適した絶縁材料を用いることができる。例えば第1フォトリソグラフィープロセス(マスキング及びエッチング)により薄い保護層128の選択部分を除去し、図3に示すように、絶縁表面に絶縁保護領域又は島部130のパターンを残す。保護領域又は島部130がドープされていない基板領域118及び第1及び第2分離ギャップ120、124を覆っている。
次に、一般的な方法(真空蒸着、スパッタリング、電子ビーム蒸着等。必要であれば、さらに電気めっき又は電着)により、図4に示すように、電極114,116,122,126及び保護領域又は島部130を覆うように全基板表面上に、導電性金属132の層を形成又は堆積する。導電性金属は例えばAg, Al, Au, Cu, Pt, ニッケル-銅又はTiSi2等の金属シリサイド等、適切なものであれば、どのようなものでも金属層132に用いることができる。最後に、図5に示すように、例えば第2フォトリソグラフィープロセスにより、金属層132の選択部分を除去し、第1金属コンタクト134のアレイ及び第2金属コンタクト136のアレイを形成する。各第1金属コンタクト及び第2金属コンタクト134,136は、基板112の各絶縁領域118を覆う露出保護領域130によって分離されている。各第1コンタクト134を、二次P型電極126の1つ、及び、その両側の2つの一次N型電極122の上に設け、第1及び第2分離ギャップ120,124間でこれら3つの電極を橋かけする。同様に、及び、同時に、各第2金属コンタクト136を、二次N型電極122の1つ、及び、その両側の2つの一次P型電極114の上に設け、第1及び第2分離ギャップ122,124間でこれら3つの電極を橋かけする。このようにして、第1及び第2金属コンタクト134,136のアレイが、基板112の絶縁領域118上の露出保護領域130を除く基板112の全表面を覆う。形成された構成において、図5〜7に示すように、コンタクト134,136のペアを分離する各露出保護領域130によってマイクロ波スロットライン138が提供される。各スロットライン138は、一次P型電極114及び対応する一次N型電極116間に設けられる。
図1の従来のスイッチのように、第1PIN接合(すなわち、スロットライン138間の一次電極114,116の間)の電位の選択利用として、スロットライン138の長さ方向に沿って電磁放射線の伝播をブロックするスロットライン138に注入される電子正孔プラズマがある。電位が第1PIN接合から除去されるとき、プラズマ注入が停止し、スロットライン138を通過する放射線の伝播が許容される。しかしながら、図5〜7の実施形態において、各二次電極122,126及びその各一次電極114,116間の金属コンタクト134,136で提供される電気接点は、注入プラズマの一次電極114,116間領域内又は近接領域内のスロットライン138の部分への局在化の効果を有する。このプラズマの局在化は、マイクロ波スイッチ機能を提供する第1PIN接合からのプラズマの拡散を最小化、又は、少なくとも実質的に低減する。このように、スロットライン138を通過するマイクロ波伝播をブロックするのに用いるプラズマは実質的に所望のスイッチングが生じる領域に制限される。この領域から離れたプラズマの拡散は実質的に減少する。結果として、各スイッチの機能がそれ自身のスロットライン138の長さ方向に沿った注入プラズマの拡散によってほとんど低下しないし、そのようなスイッチのアレイにおけるスイッチは、アレイにおける隣接するスロットラインからのプラズマ拡散による有害な影響を受けない。
操作において、電位が一次電極114,116に順方向となるように適用されたとき、P型一次電極114が正孔をスロットライン138に注入し、N型一次電極116は電子を注入する。注入された正孔及び電子は注入プラズマを形成する。二次電極122,126は、不偏であり(なぜならコンタクト134,136がそれらをそれらの各一次電極と同電位に置いているため)、周辺のプラズマを効果的に取り出す。二次N型電極122が電子を取り出し、二次P型電極126が正孔を取り出す。プラズマの取り出しは、帯電プラズマ粒子が第2及び第3PIN接合で生成した「内蔵の」又は固有の電場で漂う「ドリフト」現象に基づく。このドリフト現象は、第1PIN接合から離れたプラズマの拡散に対して桁違いにさらに効果的であるので、各二次N型電極122及び二次P型電極126による効果及び効率の優れた電子及び正孔の収集が可能となる。従って、二次電極122,126が、ドリフト現象を通してプラズマを効果的に収集することによって、プラズマが一次電極114,116及びスロットライン138で形成された第1PIN接合から離れて拡散するのを抑制する。
上述から理解されるように、二次N型電極122及び二次P型電極126によって、アレイ100の各スイッチ102が最適な効率で機能し、そのスイッチのスロットラインに沿う又はアレイの他のスイッチからの機能を低下させるプラズマ拡散からの妨害が最小化されてもよい。その結果、非常に正確なアレイ100の操作が可能となり、アレイ100を特に上述のタイプのビーム成形又は「可動」マイクロ波アンテナの用途に有効とすることができる。好ましい実施形態が上記されているが、記載された実施形態と同程度に様々な修正及び変形が行われてもよい。そのような同程度と考えられる修正や変形は、ここに添付された及びその一部である発明の開示及び特許請求の範囲に含まれる。

Claims (22)

  1. PIN接合の電位の選択利用によってマイクロ波放射線の通過が制御される絶縁スロットラインで分離された、一次P型電極及び一次N型電極で形成されたPIN接合を含むタイプの半導体マイクロ波スイッチであって、
    前記PIN接合は、電位がかかるときにマイクロ波スイッチ機能を提供する第1PIN接合であり、
    さらに、前記一次P型電極及び二次N型電極間に設けられた第2PIN接合;
    前記第2PIN接合の前記一次P型電極及び前記二次N型電極に接続する第1金属コンタクト;
    前記一次N型電極及び二次P型電極間に設けられた第3PIN接合;及び、
    第3PIN接合の前記一次N型電極及び前記二次P型電極を接続する第2金属コンタクト
    を備えることを特徴とする半導体マイクロ波スイッチ。
  2. 請求項1に記載の半導体マイクロ波スイッチのモノリシックアレイ。
  3. 一次P型電極;
    一次N型電極;
    前記一次P型及びN型電極を分離する絶縁スロット;
    第1絶縁ギャップによって前記一次P型電極と分離された二次N型電極;
    前記二次N型電極と前記一次P型電極とを接続する第1金属コンタクト;
    第2絶縁ギャップによって前記一次N型電極と分離された二次P型電極;及び、
    前記二次P型電極と前記一次N型電極とを接続する第2金属コンタクト
    を備え、
    前記二次N型電極が絶縁スロットによって前記二次P型電極と分離されている半導体マイクロ波スイッチ。
  4. 請求項3に記載の半導体マイクロ波スイッチのモノリシックアレイ。
  5. ドープされていない半導体材料の基板;
    それぞれが一次P型電極を提供する、前記基板の複数の第1P-ドープ領域;
    前記基板の絶縁領域によってそれぞれが複数の第1P-ドープ領域と分離され、それぞれが一次N型電極を提供し、第1PIN接合が、前記各一次P型電極、対応する1つの前記一次N型電極及びそれらを分離する前記絶縁領域で形成されている、前記基板の複数の第1N-ドープ領域;
    ドープされていない基板材料の第1絶縁ギャップによってそれぞれが複数の第1P-ドープ領域と分離され、それぞれが二次N型電極を提供し、第2PIN接合が、前記各二次N型電極、対応する1つの前記一次P型電極及びそれらを分離する前記絶縁領域で形成されている、前記基板の複数の第2N-ドープ領域;
    それぞれが1つの前記二次N型電極と、対応する一次P型電極とを、それらの間に形成された前記第2PIN接合間で接続する複数の第1金属コンタクト;
    ドープされていない基板材料の第2絶縁ギャップによってそれぞれが複数の第1N-ドープ領域と分離され、それぞれが二次P型電極を提供し、第3PIN接合が、前記各二次P型電極、対応する1つの前記一次N型電極及びそれらを分離する前記第2絶縁ギャップで形成されている、前記基板の複数の第2P-ドープ領域;及び、
    それぞれが1つの前記二次P型電極と、対応する一次N型電極とを、それらの間に形成された前記第3PIN接合間で接続する複数の第2金属コンタクト
    を備えた半導体マイクロ波スイッチのモノリシックアレイ。
  6. 半導体材料の基板;
    一次P型電極を形成する前記基板の第1P-ドープ領域;
    一次N型電極を形成し、前記一次P型電極及び前記一次N型電極がドープされていない基板領域で分離され、前記一次P型電極、前記ドープされていない基板領域及び前記一次N型電極が第1PIN接合を形成する、前記基板の第1N-ドープ領域;
    前記一次P型電極からドープされていない基板材料の第1ギャップによって分離された二次N型電極を形成し、前記二次N型電極、前記第1ギャップ及び前記一次P型電極が第2PIN接合を形成する、前記基板の第2N-ドープ領域;
    前記二次N型電極と、前記一次P型電極とを、前記第2PIN接合間で接続する第1金属コンタクト;
    ドープされていない基板材料の第2ギャップによって前記一次N型電極と分離された二次P型電極を形成し、前記二次P型電極、前記第2ギャップ、及び、前記一次N型電極が第3PIN接合を形成している、前記基板の第2P-ドープ領域;及び、
    前記二次P型電極と、前記一次N型電極とを、前記第3PIN接合間で接続する第2金属コンタクト
    を備えた半導体マイクロ波スイッチ。
  7. 前記二次N型電極が前記ドープされていない基板領域によって前記二次P型電極から分離され、
    前記ドープされていない基板領域が、前記第1PIN接合の電位の選択利用によって切替可能であるマイクロ波スロットラインを形成する請求項6に記載の半導体マイクロ波スイッチ。
  8. 請求項6に記載の半導体マイクロ波スイッチのモノリシックアレイ。
  9. 請求項7に記載の半導体マイクロ波スイッチのモノリシックアレイ。
  10. スロットラインのマイクロ波の通過を制御する半導体マイクロ波スイッチであって、
    前記スイッチが、前記スロットラインが、半導体材料の基板上に形成された、一次P型電極及び一次N型電極の間を通過するタイプであり、前記一次P型電極、スロットライン及び一次N型電極が第1PIN接合を形成し、放射線のスロットラインの通過が前記第1PIN接合の電位の選択利用によって制御され、
    前記基板上に形成され、前記一次P型電極から基板材料の第1ギャップによって分離された前記一次P型電極及び二次N型電極で形成された第2PIN接合;
    前記第2PIN接合間で前記一次P型電極及び二次N型電極に接続する第1金属コンタクト;
    前記基板上に形成され、前記一次N型電極から基板材料の第2ギャップによって分離された、前記一次N型電極及び二次P型電極で形成された第3PIN接合;及び、
    前記第3PIN接合間で前記一次N型電極及び二次P型電極に接続する第2金属コンタクト
    を備え、
    前記二次N型電極及び前記二次P型電極が前記スロットラインによって分離されている半導体マイクロ波スイッチ。
  11. 請求項10に記載の半導体マイクロ波スイッチのモノリシックアレイ。
  12. (a)主表面を有するドープされていない半導体材料の基板を準備する工程;
    (b)前記基板の主表面をドープして、複数の一次P型電極、複数の一次N型電極、複数の二次N型電極及び複数の二次P型電極を形成する工程であって、前記各一次P型電極がドープされていない基板領域で前記一次N型電極の対応する1つから分離される工程;
    (b)前記主表面を絶縁保護層で覆う工程;
    (c)前記保護層の選択部分を除去して前記基板主表面に絶縁保護領域又は島部のパターンを残す工程であって、前記保護領域又は島部の少なくとも数個が前記ドープされていない基板領域を覆う工程;
    (d)前記保護領域又は島部を覆うように、前記基板主表面上に導電性金属の層を形成する工程;及び、
    (e)前記金属層の選択部分を除去して第1金属コンタクトのアレイ及び第2金属コンタクトのアレイを形成する工程であって、第1及び第2金属コンタクトの各ペアが前記ドープされていない基板領域のそれぞれを覆う露出保護領域又は島部によって分離される工程;
    を含み、
    前記第1コンタクトのそれぞれが、前記二次P型電極の1つ及びその両側の一次N型電極に接続しており、前記第2金属コンタクトのそれぞれが、前記二次N型電極の1つ及びその両側の一次P型電極に接続しており、
    マイクロ波スロットラインが、前記第1コンタクトの1つを対応する前記第2コンタクトの1つから分離する前記露出した保護領域のそれぞれによって提供され、
    各スロットラインが、前記一次P型電極の1つ及び対応する前記一次N型電極の1つの間に設けられる
    半導体マイクロ波スイッチのモノリシックアレイの製造方法。
  13. 前記保護層の選択された部分を除去する工程及び前記金属層の選択された部分を除去する工程の少なくとも1つをフォトリソグラフィーで行う請求項12に記載の方法。
  14. 前記ドープする工程を、前記二次N型電極のそれぞれを、その両側の一次P型電極からドープされていない基板材料の第1分離ギャップによって分離するように、及び、前記二次P型電極のそれぞれを、その両側の一次N型電極からドープされていない基板材料の第2分離ギャップによって分離するように行う請求項12に記載の方法。
  15. 前記保護層の選択された部分を除去する工程を、前記保護領域又は島部が前記ドープされていない基板領域及び前記第1及び第2保護ギャップを覆うように行う請求項14に記載の方法。
  16. 前記金属層の選択された部分を除去する工程を、前記第1コンタクトが前記第1分離ギャップ間で前記二次N型電極の1つをその両側の前記一次P型電極に接続し、及び、前記第2コンタクトが1つの前記第2分離ギャップ間で前記二次P型電極の1つをその両側の前記一次N型電極に接続するように行う請求項15に記載の方法。
  17. 半導体基板に形成された複数のマイクロ波スロットラインを備えるタイプのモノリシック半導体マイクロ波スイッチアレイであって、
    前記スロットラインのそれぞれが、プラズマを前記スロットラインへ注入する前記PIN接合スイッチ間の電位の前記選択利用で操作可能な前記基板のPIN接合スイッチで制御され、
    前記PIN接合スイッチのそれぞれが第1PIN接合で形成され、
    さらに、前記第1PIN接合から拡散するプラズマを取り出すために前記基板に形成され、構成され且つ前記第1PIN接合に対して設けられた複数の第2PIN接合及び複数の第3PIN接合を備え、
    前記注入プラズマを前記第1PIN接合のそれぞれの周辺の前記各スロットライン部分に制限することを特徴とするモノリシック半導体マイクロ波スイッチアレイ。
  18. 前記第2及び第3PIN接合が前記プラズマのドリフト現象によって前記プラズマを取り出す請求項17に記載のモノリシック半導体スイッチアレイ。
  19. 前記第2PIN接合のそれぞれ及び前記第3PIN接合のそれぞれが、前記第1PIN接合の1つの反対側に設けられている請求項17に記載のモノリシック半導体スイッチアレイ。
  20. 前記第1PIN接合のそれぞれが、前記基板に形成された一次P型電極、前記基板に形成された一次N型電極、及び、前記一次P型電極及び前記一次N型電極間に設けられた前記スロットラインの1つの部分によって提供される請求項17に記載のモノリシック半導体スイッチアレイ。
  21. 前記第2PIN接合のそれぞれが、前記基板に形成された二次N型電極、対応する前記一次P型電極の1つ、及び、それらの間のドープされていない基板材料の分離ギャップによって形成され、
    前記第3PIN接合のそれぞれが、前記基板の二次P型電極、対応する前記一次N型電極の1つ、及び、それらの間のドープされていない基板材料の分離ギャップによって形成された請求項20に記載のモノリシック半導体スイッチアレイ。
  22. それぞれが前記二次N型電極の1つをその両側の前記一次P型電極の1つに接続する複数の第1金属コンタクト;及び、
    それぞれが前記二次P型電極の1つをその両側の前記一次N型電極の1つに接続する複数の第2金属コンタクト
    をさらに備えた請求項21に記載のモノリシック半導体スイッチアレイ。
JP2011543493A 2008-12-31 2008-12-31 モノリシック半導体マイクロ波スイッチアレイ Active JP5399513B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/088673 WO2010077248A1 (en) 2008-12-31 2008-12-31 Monolithic semiconductor microwave switch array

Publications (2)

Publication Number Publication Date
JP2012514380A true JP2012514380A (ja) 2012-06-21
JP5399513B2 JP5399513B2 (ja) 2014-01-29

Family

ID=42310035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011543493A Active JP5399513B2 (ja) 2008-12-31 2008-12-31 モノリシック半導体マイクロ波スイッチアレイ

Country Status (3)

Country Link
EP (1) EP2384521B1 (ja)
JP (1) JP5399513B2 (ja)
WO (1) WO2010077248A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101765512B1 (ko) * 2016-02-03 2017-08-08 한국과학기술원 플라즈마 안테나 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128983A (en) * 1981-02-02 1982-08-10 Nec Corp Pin diode
JPH09293886A (ja) * 1996-04-26 1997-11-11 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2001068557A (ja) * 1999-06-21 2001-03-16 Matsushita Electric Ind Co Ltd Pinダイオードを含む複合半導体装置、この装置の製造方法及びこの装置を用いた高周波装置
JP2002305309A (ja) * 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
JP2004014658A (ja) * 2002-06-05 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959794A (en) * 1975-09-26 1976-05-25 The United States Of America As Represented By The Secretary Of The Army Semiconductor waveguide antenna with diode control for scanning
US5047829A (en) * 1986-10-30 1991-09-10 Texas Instruments Incorporated Monolithic p-i-n diode limiter
US4810980A (en) 1987-06-04 1989-03-07 Texas Instruments, Inc. Matched variable attenuation switched limiter
US5272457A (en) * 1992-03-10 1993-12-21 Harris Corporation High isolation integrated switch circuit
WO2001071819A2 (en) * 2000-03-20 2001-09-27 Sarnoff Corporation Surface pin device
US6949985B2 (en) * 2003-07-30 2005-09-27 Cindy Xing Qiu Electrostatically actuated microwave MEMS switch
JP5026257B2 (ja) * 2004-05-06 2012-09-12 エヌエックスピー ビー ヴィ 電子装置
US7151499B2 (en) 2005-04-28 2006-12-19 Aramais Avakian Reconfigurable dielectric waveguide antenna

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128983A (en) * 1981-02-02 1982-08-10 Nec Corp Pin diode
JPH09293886A (ja) * 1996-04-26 1997-11-11 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2001068557A (ja) * 1999-06-21 2001-03-16 Matsushita Electric Ind Co Ltd Pinダイオードを含む複合半導体装置、この装置の製造方法及びこの装置を用いた高周波装置
JP2002305309A (ja) * 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
JP2004014658A (ja) * 2002-06-05 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101765512B1 (ko) * 2016-02-03 2017-08-08 한국과학기술원 플라즈마 안테나 및 그의 제조 방법

Also Published As

Publication number Publication date
JP5399513B2 (ja) 2014-01-29
EP2384521B1 (en) 2018-09-19
WO2010077248A1 (en) 2010-07-08
EP2384521A4 (en) 2014-05-21
EP2384521A1 (en) 2011-11-09

Similar Documents

Publication Publication Date Title
Ferrando-Rocher et al. Single-layer circularly-polarized $ Ka $-band antenna using gap waveguide technology
US7609223B2 (en) Electronically-controlled monolithic array antenna
CN107408760B (zh) 用于具有稳定增益的高孔径效率宽带天线元件的装置和方法
US7612632B2 (en) Line-waveguide converter having plural electrode cells and radio communication device using such a converter
CN100524824C (zh) 高压半导体器件及其制造方法
US11574906B2 (en) Monolithic multi-I region diode switches
JP2006196802A (ja) 半導体装置および半導体装置の製造方法
JP2023010937A (ja) 無線周波数トランジスタ増幅器及び絶縁構造を有する他のマルチセルトランジスタ
US7777286B2 (en) Monolithic semiconductor microwave switch array
US8987820B1 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
Yashchyshyn et al. Investigation of the S-PIN diodes for silicon monolithic antennas with reconfigurable aperture
JP5399513B2 (ja) モノリシック半導体マイクロ波スイッチアレイ
US11038053B2 (en) Semiconductor device and method of manufacturing the same
TW201517239A (zh) 半導體裝置
KR20170099286A (ko) 수직 핀 다이오드
KR20090036030A (ko) 다층 금속 구조체의 전송선로 및 이의 형성 방법
Cetiner et al. Integrated MEM antenna system for wireless communications
US9419123B1 (en) Field effect power electronic device and method for fabricating the same
KR20160030171A (ko) 다수의 주입층들을 갖는 고-전압 전계-효과 트랜지스터
US6710380B2 (en) Diode, method for fabricating the diode, and coplanar waveguide
CN220774377U (zh) 一种氮化物基半导体器件
EP4174956A1 (en) A high frequency switch with field effect transistor
US20220199849A1 (en) Optical control switch and electronic device comprising same
CN115207619B (zh) 一种太赫兹波段方向图可重构天线
CN114078966B (zh) 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131023

R150 Certificate of patent or registration of utility model

Ref document number: 5399513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250