JP2012513630A - タイルベースの3dコンピュータグラフィックシステムにおける表示リスト制御ストリームのグループ化 - Google Patents
タイルベースの3dコンピュータグラフィックシステムにおける表示リスト制御ストリームのグループ化 Download PDFInfo
- Publication number
- JP2012513630A JP2012513630A JP2011541585A JP2011541585A JP2012513630A JP 2012513630 A JP2012513630 A JP 2012513630A JP 2011541585 A JP2011541585 A JP 2011541585A JP 2011541585 A JP2011541585 A JP 2011541585A JP 2012513630 A JP2012513630 A JP 2012513630A
- Authority
- JP
- Japan
- Prior art keywords
- primitive
- control
- block
- tile
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/52—Parallel processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
Abstract
【選択図】図7
Description
制御ストリームグループ化の実施形態では、マクロタイル400におけるタイルが、例えば、図4の401の2x2タイルのような固定数のタイルを伴うタイルグループへと分割される。図3の300の領域アレイ、並びに図3の301及び図4の402の制御ストリームは、全て、タイルではなく、タイルグループをベースとする。レンダリングは、依然、タイルごとに行われるが、タイルグループ内のタイルは、同じ領域ヘッダワード及び制御ストリームリストを共有する。
領域アレイは、各タイルの制御ストリームのスタートを記録する。このアレイは、領域ヘッダワード及びそれに続く制御ベースアドレスワードより各々成る領域定義の隣接セットである。
領域ヘッダワードは、各々8ビットのタイルグループ内の全タイルに対する情報を有する。レンダリングを終了すると、図1のタイルエンジン103は、スクリーン上の全てのタイルを通過して、各タイルに対する8ビット領域ヘッダワードをセットアップし、次いで、タイルグループ内の領域ヘッダワードをタイルグループに対する領域ヘッダワードへと合成する。ビットの機能の説明は、2x2タイルを伴うタイルグループについて以下に示す。ビット31、23、15及び7は、未使用である。
タイルグループに対して領域ヘッダワードに与えられるタイル位置X、Yはない。レンダリングのための開始タイル位置及び開始マクロタイルは、個別のレジスタに定義される。通常、この位置は、レンダリングされるべき画像の隅である。図1の3D処理104は、レジスタに定義されたタイル位置から3Dレンダリングを開始する。3D領域ベースアドレスから上述した2つの領域ヘッダワードを読み取り、次いで、タイルグループ内の各タイルをレンダリングする。
図1の3D処理ステップ104は、所定のタイル順序を使用して、タイルのレンダリングを終了した後に、次のタイル位置X及びYを自動的に計算する。
これは、領域アレイに記憶される他のデータであり、タイルグループにより参照される制御ストリームの開始を指すポインタである。制御ストリームのベースアドレスは、常に、図1の103及び図1の3D処理104においてタイルエンジンTEにより発生されたときに整列される128ビットである。制御ベースワードは、タイルグループ内の最初のタイルについて読み取られ、タイルグループの全タイルにより共有される。
3D表示リスト制御ストリームは、図3の302及び図4の402に示すように、オブジェクトに依存する量のデータが各々後に続く一連のブロックヘッダより成る。制御ストリームの種々の要素について以下に述べる。
各プリミティブブロックヘッダにおける上位2ビットであるビット31及び30は、プリミティブブロックヘッダ形式のために予約され、プリミティブブロックに対して01であり、そして制御ストリーム終了に対して11である。図4の制御ストリームデータ402がタイルグループにおいて処理されるときに、各ブロックヘッダワードの2つのビット31及び30は、そのブロックヘッダワードがプリミティブブロックヘッダワードであるか制御ストリーム終了ワードであるか判断するために最初に分析される。プリミティブブロックヘッダワードである場合には、プリミティブブロックポインタワード及びプリミティブマスクワードのような余分なヘッダワードがプリミティブブロックヘッダワードの後に存在してもよい。
プリミティブブロックは、図3の303においてタイルグループに対するプリミティブデータのブロックを定義する。データは、インデックス/頂点データと、ブロックのプリミティブに関連した潜在的な状態とを含む。各プリミティブブロックの制御ストリーム、及びタイルグループリファレンスに、ヘッダワードがある。ヘッダワードは、プリミティブブロックヘッダワード、プリミティブブロックポインタワード及びプリミティブマスクワードを含む。
プリミティブブロックヘッダワードは、プリミティブブロック内の頂点数に関する情報を表す32ビットを含む。又、2x2タイルの各々に対するプリミティブマスクフォーマットも含む。この構造は、各ビットにより表される種々の制御機能から次の通りである。
タイルグループの表示リスト制御ストリームにおけるデータは、内部に割り当てられた固定サイズのメモリブロック、例えば、16個の32ビットメモリブロックに書き込まれる。これらの制御データブロックは、隣接メモリアドレスにないので、次の制御データブロック302における制御ストリームデータを処理するために、次の制御データブロックの開始アドレスを何らかの方法で得なければならない。通常、リンクされた制御データブロックのためのアドレスポインタを現在制御データブロックの終わりに挿入することができる。このように、3D処理は、次の制御データブロックの開始アドレスを得るために全制御データブロックが処理されるまで待機しなければならない。タイルグループのタイルについて、制御データブロックにおける制御ストリームデータをスキップできるときに、次の制御データブロックに対するリンクアドレスを得るだけのために制御データブロックを処理するのはあまり効率的でない。
プリミティブブロックのデータサイズは、任意のプリミティブマスクワードにより変化する。制御ストリームメモリ使用の効率を改善するために、プリミティブブロックに対する制御ストリームデータは、16個の32ビット制御データブロック2つにわたって書きこむことが許される。
プリミティブブロックは、固定数のプリミティブ及び頂点を含み、例えば、32個までのプリミティブ及び16個の頂点を含む。タイルグループのタイルにおいて全てのプリミティブが見えるのではないから、タイルグループの各タイルにおいて参照されたプリミティブ及び頂点を指示するためにプリミティブマスク及び頂点マスクが使用される。
これは、タイルにおいて参照されるプリミティブブロックからのプリミティブがなく、タイルに対するプリミティブ及び頂点マスクもないことを意味する。この場合、3D処理がタイルグループのタイルにおけるプリミティブブロックをスキップする。
これは、タイルグループのタイルにおいて全てのプリミティブが参照されることを意味する。この場合に、制御ストリームに必要とされるプリミティブ及び頂点マスクデータはない。3D処理は、プリミティブ及び頂点のフルマスクを自動的にセットする。
タイルグループのタイルに対してプリミティブマスク及び頂点マスクの両方に1つの非0バイトしかないときには、プリミティブブロックが最大32個のプリミティブ及び16個の頂点を含むときの6バイトマスクではなく、制御ストリームのタイルに対する2バイトマスクワードに2つの非0バイトをパックすることができる。マスクデータの開始に非0バイトがない場合には、頂点マスクのための1ビットバイトオフセット及びプリミティブマスクのための2ビットバイトオフセットがタイルグループの各タイルに対してプリミティブブロックヘッダワードに使用される。
プリミティブマスク及び頂点マスクは、タイルに対してパックされない。
プリミティブブロックヘッダワードのフラグPF_SAME_MASKがセットされると、それは、タイルグループ内の全タイルが同じプリミティブマスクを有することを指示する。このケースでは、1つのプリミティブマスク及び1つの頂点マスクのみがタイルグループに対する制御ストリームに書き込まれる。
タイルグループの各タイルにおけるプリミティブ及び頂点マスクは、バイト整列データとして制御ストリームに書き込まれる。プリミティブマスクデータは、最後に32ビットに丸められる。プリミティブブロックにおけるプリミティブマスクワードの合計数は、タイルグループのタイルのプリミティブマスクフォーマットから計算することができる。
テールポインタワードは、タイルのための制御データブロックの空きアドレスポインタの情報と、他のタイル関連情報とを含むように、図1のタイルエンジン(TE)103にタイルごとに記憶される。ここに提案する制御ストリームグループ化方法では、タイル当たりではなく、タイルグループ当たり1つのテールポインタがある。
図7は、3D処理における制御ストリームデータ構文解析を示す。プリミティブブロックヘッダワード、プリミティブブロックポインタワード及びプリミティブマスクワードを含むプリミティブブロックヘッダワードが、図7の700のように、タイルグループのための制御ストリームデータからフェッチされる。プリミティブブロックごとに、プリミティブブロックヘッダワード701が検査されて、プリミティブマスクワードがあれば、その数702を得る。プリミティブブロックヘッダワードから、プリミティブブロックに対してタイルが有効であるかどうか知ることができる。タイルが有効であって、タイルをカバーするプリミティブブロックからのプリミティブがある場合には、プリミティブブロックポインタワードが、703において、3D処理のためにプリミティブマスクワードと共にフェッチされる。プリミティブブロックヘッダワードに定義されたように、704において、プリミティブブロックに対してタイルが有効でない場合には、プリミティブヘッダワードがスキップされる。
グループ内の最初の制御データブロックの始めに書き込まれた制御ブロックグループの制御ポインタアレイには8つの制御ポインタがある。制御ポインタ及び制御ストリームデータの書き込みアドレスは、おそらく異なる制御データブロックからのものである。制御データブロックは、動的に割り当てられ、それ故、異なるメモリページに存在する。これは、制御ポインタ書き込みと制御ストリームデータ書き込みとの間にメモリページが破壊される機会を増加する。
103:タイルエンジン(TE)
200:スクリーン
201:マクロタイル
202:タイル
300:領域アレイ
301:制御ストリーム
302:制御データブロック
402:制御ストリーム
601:現在データブロック
602:次の制御データブロック
800:MT0
801:タイル
802、803:三角形ストリップ
804:大きな三角形
805:マクロタイルエンジンMTE
806:タイルエンジンTE
807:メモリ
808:3Dレンダリングプロセス
Claims (14)
- 3次元コンピュータグラフィック画像をレンダリングする方法において、
レンダリングされるべき画像を複数の長方形エリアへと細分化する段階と、
前記画像に見ることのできるプリミティブを、複数のプリミティブブロックの各1つに指定する段階と、
どのプリミティブブロックが、各長方形エリアに交差するプリミティブを含むか決定する段階と、
前記長方形エリアを複数の固定サイズグループへとグループ化する段階と、
前記固定サイズグループの各々に対し制御ストリームデータを導出する段階であって、その制御ストリームデータは、どのプリミティブブロックが、各固定サイズグループの各長方形エリアをレンダリングするよう要求されたか決定するものである段階と、
前記固定サイズグループの各々に対して前記制御ストリームデータを使用して、各グループの長方形エリアを順次にレンダリングすることにより前記画像を表示のためにレンダリングする段階と、
を備えた方法。 - 長方形エリアの固定サイズグループの各々に対し領域ヘッダを指示する領域アレイと、各固定サイズグループによって参照される制御ストリームデータのための開始位置を指す制御ベースアドレスとが与えられる、請求項1に記載の方法。
- 前記制御ストリームデータは、長方形エリアの固定サイズグループをレンダリングするのに必要な各プリミティブブロックのプリミティブブロックを含む、請求項1又は2に記載の方法。
- 前記プリミティブブロックは、プリミティブ当たり1ビットのプリミティブマスクを含み、更に、そのプリミティブマスクを使用して、固定サイズグループをレンダリングするのにどのプリミティブが使用されるか決定する段階を備えた、請求項3に記載の方法。
- 前記プリミティブブロックは、プリミティブブロックにおける頂点の数を表すプリミティブブロックヘッダを含む、請求項4に記載の方法。
- 前記制御ストリームデータは、メモリの制御ブロックグループに書き込まれ、各制御ブロックグループは、現在制御ブロックからのデータにリンクされるべき制御ストリームデータを含む制御ブロックのための開始アドレスに対するデータを記憶する制御ポインタアレイを含む、請求項1から5のいずれかに記載の方法。
- 長方形エリアの各固定サイズグループに対して2つのテールポインタワードが記憶される、請求項1から6のいずれかに記載の方法。
- 3次元コンピュータグラフィック画像をレンダリングする装置において、
レンダリングされるべき画像を複数の長方形エリアへと細分化する手段と、
前記画像に見ることのできるプリミティブを、複数のプリミティブブロックの各1つに指定する手段と、
どのプリミティブブロックが、各長方形エリアに交差するプリミティブを含むか決定する手段と、
前記長方形エリアを複数の固定サイズグループへとグループ化する手段と、
前記固定サイズグループの各々に対し制御ストリームデータを導出する手段であって、その制御ストリームデータは、どのプリミティブブロックが、各固定サイズグループの長方形エリアをレンダリングするよう要求されたか決定するものである手段と、
前記固定サイズグループの各々に対して前記制御ストリームデータを使用して、各グループの長方形エリアを順次にレンダリングすることにより前記画像を表示のためにレンダリングする手段と、
を備えた装置。 - 長方形エリアの固定サイズグループの各々に対する領域アレイと、長方形エリアの各固定サイズグループに対する制御ストリームデータのための開始位置を指す制御ベースアドレスとが与えられる、請求項8に記載の装置。
- 前記制御ストリームデータは、長方形エリアの固定サイズグループをレンダリングするのに必要な各プリミティブブロックのプリミティブブロックを含む、請求項8又は9に記載の装置。
- 前記プリミティブブロックは、1ビットプリミティブのプリミティブマスクを含み、更に、前記装置は、そのプリミティブマスクを使用して、固定サイズグループをレンダリングするのにどのプリミティブが使用されるか決定する手段を備えた、請求項10に記載の装置。
- 前記プリミティブブロックは、プリミティブブロックにおける頂点の数を表すプリミティブブロックヘッダを含む、請求項11に記載の装置。
- 前記制御ストリームデータは、メモリの制御ブロックグループに書き込まれ、各制御ブロックグループは、現在制御ブロックからのデータにリンクされるべき制御ストリームデータを含む制御ブロックのための開始アドレスに対するデータを記憶する制御ポインタアレイを含む、請求項8から12のいずれかに記載の装置。
- 長方形エリアの各固定サイズグループに対して2つのテールポインタワードが記憶される、請求項8から13のいずれかに記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0823468.4 | 2008-12-23 | ||
GBGB0823468.4A GB0823468D0 (en) | 2008-12-23 | 2008-12-23 | Display list control stream grouping in tile based 3D computer graphics systems |
PCT/GB2009/002960 WO2010073017A1 (en) | 2008-12-23 | 2009-12-23 | Display list control stream grouping in tile based 3d computer graphics system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012513630A true JP2012513630A (ja) | 2012-06-14 |
JP5579741B2 JP5579741B2 (ja) | 2014-08-27 |
Family
ID=40344132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011541585A Active JP5579741B2 (ja) | 2008-12-23 | 2009-12-23 | タイルベースの3dコンピュータグラフィックシステムにおける表示リスト制御ストリームのグループ化 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9384584B2 (ja) |
EP (1) | EP2380139B1 (ja) |
JP (1) | JP5579741B2 (ja) |
CN (1) | CN102265309B (ja) |
GB (2) | GB0823468D0 (ja) |
WO (1) | WO2010073017A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9777316B2 (en) | 2009-06-04 | 2017-10-03 | Qiagen Strasse 1 | Amplification of complex nucleic acids |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2209092A1 (en) * | 2009-01-16 | 2010-07-21 | Luciad | Method for unified visualisation of heterogeneous datasets |
US8505001B2 (en) * | 2009-12-17 | 2013-08-06 | Broadcom Corporation | Method and system for utilizing data flow graphs to compile shaders |
JP5636988B2 (ja) * | 2011-01-27 | 2014-12-10 | 富士通株式会社 | 描画装置および方法 |
US9721319B2 (en) * | 2011-10-14 | 2017-08-01 | Mastercard International Incorporated | Tap and wireless payment methods and devices |
US10089774B2 (en) * | 2011-11-16 | 2018-10-02 | Qualcomm Incorporated | Tessellation in tile-based rendering |
US8767009B1 (en) * | 2012-06-26 | 2014-07-01 | Google Inc. | Method and system for record-time clipping optimization in display list structure |
US10438314B2 (en) * | 2012-10-26 | 2019-10-08 | Nvidia Corporation | Two-pass cache tile processing for visibility testing in a tile-based architecture |
GB201223089D0 (en) | 2012-12-20 | 2013-02-06 | Imagination Tech Ltd | Hidden culling in tile based computer generated graphics |
GB2506706B (en) | 2013-04-02 | 2014-09-03 | Imagination Tech Ltd | Tile-based graphics |
GB2526598B (en) | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
GB2524120B (en) * | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
GB2524121B (en) | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
US9858718B2 (en) | 2015-01-27 | 2018-01-02 | Microsoft Technology Licensing, Llc | Dynamically adaptable virtual lists |
US9619937B2 (en) * | 2015-03-05 | 2017-04-11 | Arm Limited | Methods and apparatus for processing computer graphics primitives in tile-based graphics rendering system |
KR102454893B1 (ko) | 2015-09-30 | 2022-10-14 | 삼성전자주식회사 | 그래픽 프로세싱 장치 및 그래픽 프로세싱 장치의 동작 방법 |
GB2567436B (en) | 2017-10-10 | 2019-10-02 | Imagination Tech Ltd | Geometry to tiling arbiter for tile-based rendering system |
CN108873914B (zh) * | 2018-09-21 | 2021-07-06 | 长安大学 | 一种基于深度图像数据的机器人自主导航系统及方法 |
BR112021011413A2 (pt) * | 2018-12-17 | 2021-08-31 | Huawei Technologies Co., Ltd. | Método e aparelho de codificação de vídeo |
US11061738B2 (en) * | 2019-02-28 | 2021-07-13 | Movidius Limited | Methods and apparatus to store and access multi dimensional data |
GB2591803B (en) | 2020-02-07 | 2022-02-23 | Imagination Tech Ltd | Graphics processing method and system for rendering items of geometry based on their size |
GB2591802B (en) | 2020-02-07 | 2022-03-23 | Imagination Tech Ltd | Graphics processing method and system for rendering items of geometry based on their size |
GB2586297B (en) * | 2020-02-10 | 2022-03-02 | Imagination Tech Ltd | Data structures, methods and tiling engines for storing tiling information in a graphics processing system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380935B1 (en) * | 1999-03-17 | 2002-04-30 | Nvidia Corporation | circuit and method for processing render commands in a tile-based graphics system |
JP2002529868A (ja) * | 1998-11-06 | 2002-09-10 | イマジネイション テクノロジーズ リミテッド | 3次元コンピュータ生成画像のシェーディング |
JP2003536153A (ja) * | 2000-06-08 | 2003-12-02 | イマジネイション テクノロジーズ リミテッド | 三次元イメージレンダリングのためのタイリング及び圧縮 |
JP2005525617A (ja) * | 2001-12-31 | 2005-08-25 | インテル・コーポレーション | ゾーン・レンダリング用の自動メモリ管理 |
JP2007157155A (ja) * | 2005-12-05 | 2007-06-21 | Arm Norway As | グラフィックスを処理する方法および装置 |
WO2008037954A2 (en) * | 2006-09-29 | 2008-04-03 | Imagination Technologies Limited | Improvements in memory management for systems for generating 3-dimensional computer images |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867166A (en) | 1995-08-04 | 1999-02-02 | Microsoft Corporation | Method and system for generating images using Gsprites |
US5864342A (en) * | 1995-08-04 | 1999-01-26 | Microsoft Corporation | Method and system for rendering graphical objects to image chunks |
US5821950A (en) * | 1996-04-18 | 1998-10-13 | Hewlett-Packard Company | Computer graphics system utilizing parallel processing for enhanced performance |
US6104417A (en) | 1996-09-13 | 2000-08-15 | Silicon Graphics, Inc. | Unified memory computer architecture with dynamic graphics memory allocation |
US6697063B1 (en) | 1997-01-03 | 2004-02-24 | Nvidia U.S. Investment Company | Rendering pipeline |
US6084591A (en) | 1997-04-29 | 2000-07-04 | Ati Technologies, Inc. | Method and apparatus for deferred video rendering |
US6856320B1 (en) | 1997-11-25 | 2005-02-15 | Nvidia U.S. Investment Company | Demand-based memory system for graphics applications |
US7102646B1 (en) | 1997-11-25 | 2006-09-05 | Nvidia U.S. Investment Company | Demand-based memory system for graphics applications |
US6611272B1 (en) * | 1998-07-02 | 2003-08-26 | Microsoft Corporation | Method and apparatus for rasterizing in a hierarchical tile order |
GB2343603B (en) | 1998-11-06 | 2003-04-02 | Videologic Ltd | Shading 3-dimensional computer generated images |
US7627736B2 (en) * | 1999-04-09 | 2009-12-01 | Clearspeed Technology Plc | Thread manager to control an array of processing elements |
US7405734B2 (en) | 2000-07-18 | 2008-07-29 | Silicon Graphics, Inc. | Method and system for presenting three-dimensional computer graphics images using multiple graphics processing units |
GB2387094B (en) * | 2002-03-26 | 2005-12-07 | Imagination Tech Ltd | 3-D Computer graphics rendering system |
JP4082194B2 (ja) | 2002-12-03 | 2008-04-30 | セイコーエプソン株式会社 | 画像処理方法および画像処理装置ならびに画像処理プログラム |
GB0307095D0 (en) | 2003-03-27 | 2003-04-30 | Imagination Tech Ltd | Improvements to a tiling system for 3d rendered graphics |
GB2406184B (en) | 2003-09-17 | 2006-03-15 | Advanced Risc Mach Ltd | Data processing system |
US7652678B2 (en) | 2004-06-25 | 2010-01-26 | Apple Inc. | Partial display updates in a windowing system using a programmable graphics processing unit |
GB2461821B (en) * | 2007-09-12 | 2010-06-30 | Imagination Tech Ltd | Methods and systems for generating 3-dimensional computer images |
GB0723536D0 (en) | 2007-11-30 | 2008-01-09 | Imagination Tech Ltd | Multi-core geometry processing in a tile based rendering system |
-
2008
- 2008-12-23 GB GBGB0823468.4A patent/GB0823468D0/en not_active Ceased
-
2009
- 2009-12-23 WO PCT/GB2009/002960 patent/WO2010073017A1/en active Application Filing
- 2009-12-23 GB GB0922591A patent/GB2466576B/en active Active
- 2009-12-23 JP JP2011541585A patent/JP5579741B2/ja active Active
- 2009-12-23 US US12/998,972 patent/US9384584B2/en active Active
- 2009-12-23 EP EP09807710.0A patent/EP2380139B1/en active Active
- 2009-12-23 CN CN200980152369.1A patent/CN102265309B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002529868A (ja) * | 1998-11-06 | 2002-09-10 | イマジネイション テクノロジーズ リミテッド | 3次元コンピュータ生成画像のシェーディング |
US6380935B1 (en) * | 1999-03-17 | 2002-04-30 | Nvidia Corporation | circuit and method for processing render commands in a tile-based graphics system |
JP2003536153A (ja) * | 2000-06-08 | 2003-12-02 | イマジネイション テクノロジーズ リミテッド | 三次元イメージレンダリングのためのタイリング及び圧縮 |
JP2005525617A (ja) * | 2001-12-31 | 2005-08-25 | インテル・コーポレーション | ゾーン・レンダリング用の自動メモリ管理 |
JP2007157155A (ja) * | 2005-12-05 | 2007-06-21 | Arm Norway As | グラフィックスを処理する方法および装置 |
WO2008037954A2 (en) * | 2006-09-29 | 2008-04-03 | Imagination Technologies Limited | Improvements in memory management for systems for generating 3-dimensional computer images |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9777316B2 (en) | 2009-06-04 | 2017-10-03 | Qiagen Strasse 1 | Amplification of complex nucleic acids |
Also Published As
Publication number | Publication date |
---|---|
GB2466576A (en) | 2010-06-30 |
GB0922591D0 (en) | 2010-02-10 |
US20110304608A1 (en) | 2011-12-15 |
CN102265309B (zh) | 2014-05-07 |
GB2466576B (en) | 2011-07-20 |
GB0823468D0 (en) | 2009-01-28 |
CN102265309A (zh) | 2011-11-30 |
EP2380139A1 (en) | 2011-10-26 |
US9384584B2 (en) | 2016-07-05 |
WO2010073017A1 (en) | 2010-07-01 |
JP5579741B2 (ja) | 2014-08-27 |
EP2380139B1 (en) | 2017-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579741B2 (ja) | タイルベースの3dコンピュータグラフィックシステムにおける表示リスト制御ストリームのグループ化 | |
JP5579193B2 (ja) | タイルベースの3dコンピュータグラフィックシステムのマルチレベルディスプレイコントロールリスト | |
EP3401877B1 (en) | Methods and systems for generating 3-dimensional computer images | |
JP4564718B2 (ja) | 3−dコンピュータ・グラフィックス・レンダリングシステム | |
EP1267308B1 (en) | Texturing systems for use in three-dimensional imaging systems | |
US11521342B2 (en) | Residency map descriptors | |
US6342883B1 (en) | Image display method and image display apparatus | |
JP2882465B2 (ja) | 画像生成方法およびその装置 | |
US20230048839A1 (en) | Compressing texture data on a per-channel basis | |
ITMI20080999A1 (it) | Modulo di renderizzazione per grafica a due dimensioni | |
CN113835753A (zh) | 用于在纹理处理管线中执行加速的点采样的技术 | |
US7372466B2 (en) | Image processing apparatus and method of same | |
JP3971448B2 (ja) | 描画装置及び描画方法 | |
US6088033A (en) | Method and apparatus for processing picture elements | |
CN117994431A (zh) | 一种基础图元的拾取方法、装置、电子设备及存储介质 | |
JPH1069550A (ja) | モデル生成方法及びモデル生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131113 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5579741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |